CN109841506A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109841506A
CN109841506A CN201811416827.5A CN201811416827A CN109841506A CN 109841506 A CN109841506 A CN 109841506A CN 201811416827 A CN201811416827 A CN 201811416827A CN 109841506 A CN109841506 A CN 109841506A
Authority
CN
China
Prior art keywords
layer
metal alloy
epitaxial structure
epitaxial
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811416827.5A
Other languages
English (en)
Inventor
王菘豊
蔡邦彦
奥野泰利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841506A publication Critical patent/CN109841506A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置包含第一及第二磊晶结构、第一及第二顶部金属合金层、及第一及第二底部金属合金层。第一及第二磊晶结构具有不同的剖面。第一及第二顶部金属合金层分别与第一及第二磊晶结构接触。第一及第二底部金属合金层分别与第一及第二磊晶结构接触且分别在第一及第二顶部金属合金层下方。第一顶部金属合金层及第一底部金属合金层是由不同的材料制成。

Description

半导体装置
技术领域
本揭露是有关于一种半导体装置。
背景技术
晶体管包含用于形成源区域及漏极区域的半导体区域。由于在金属接触插塞与半导体区域之间的接触电阻是高的，因此金属硅化物在半导体区域(例如硅区域、锗区域、锗硅区域)的表面上形成，以降低接触电阻。接触插塞的形成是为了用来接触硅化物区域，且在接触插塞与硅化物区域之间的接触电阻是低的。
发明内容
一种半导体装置包含第一及第二磊晶结构、第一及第二顶部金属合金层、及第一及第二底部金属合金层。第一及第二磊晶结构具有不同的剖面。第一及第二顶部金属合金层分别与第一及第二磊晶结构接触。第一及第二底部金属合金层分别与第一及第二磊晶结构接触且分别在第一及第二顶部金属合金层下方。第一顶部金属合金层及第一底部金属合金层为由不同的材料制成。
附图说明
当结合随附附图阅读时，自以下详细描述将很好地理解本揭示内容的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增大或缩小各个特征的尺寸。
图1至图15绘示根据本揭露的一些实施例的半导体装置在各个步骤的制造方法；
图16至图22绘示根据本揭露的一些实施例的半导体装置在各个步骤的制造方法；
图23绘示根据本揭露的一些实施例的半导体装置的剖面图。
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭示内容。当然，此等仅为实例且并不意欲为限制。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示内容可在各个实例中重复元件符号及/或字母。此重复系出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。
另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。
鳍片可通过任何合适的方法来图案化。举例来说，鳍片可使用一个或多个光微影制程(包含双图案化或多图案化制程)来图案化。一般来说，双图案化或多图案化制程结合光微影制程及自动对准制程，进而允许产生具有如相较于可另外使用单一直接的光微影制程获得的间距来得小的间距的图案。举例来说，在一个实施例中，使用光微影制程在基板上方形成并图案化牺牲层。使用自动对准制程在图案化的牺牲层旁边形成间隔件。随后，移除牺牲层，剩余的间隔件可接着用来图案化鳍片。
本揭露的实施例提供了用于形成半导体装置及所得结构的一些改良方法。这些实施例将于后续在有关于在散装硅基板上形成具有单个鳍片或多个鳍片的鳍式场效晶体管的上下文中描述。
图1至图15绘示根据本揭露的一些实施例的半导体装置在各个步骤的制造方法。在一些实施例中，图1至图15所示的半导体装置可为在加工集成电路(IC)或其一部分的期间所制造的中间装置，这些中间装置或其一部分可包含静态随机存取记忆体(SRAM)、逻辑电路、被动元件(如晶体管、电容器及电感器)及/或主动元件(如p型场效晶体管(PFET)、n型场效晶体管(NFET)、多栅极场效晶体管、金属氧化物半导体场效晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极性晶体管、高压晶体管、高频晶体管、其他记忆体细胞及其组合)。
图1绘示根据本揭露的一些实施例的半导体装置的透视图。提供基板110，基板110具有第一区域102及第二区域104。在一些实施例中，基板110可包含硅(Si)。另外，基板110可包含锗(Ge)、锗硅、砷化镓(GaAs)或其他合适的半导体材料。在一些替代实施例中，基板110可包含磊晶层。此外，基板110可包含具有埋藏介电层于其中的绝缘体上半导体(semiconductor-on-insulator,SOI)结构。埋藏介电层可为如埋藏氧化物(BOX)层。绝缘体上半导体结构可通过被视为布植氧分离(separation by implantation of oxygen,SIMOX)技术的方法、晶圆接合、选择性磊晶生长(selective epitaxial growth,SEG)或其他合适的方法来形成。
多个半导体鳍片112及多个半导体鳍片114分别形成于基板110的第一区域102及第二区域104上方。半导体鳍片112及114用以作为晶体管的通道及源/漏极的特征。应注意到，图1中的半导体鳍片112及114的数量为说明性的，且不应以此限制本揭露所主张的范畴。此外，一个或多个虚拟鳍片可设置于邻近半导体鳍片112及/或半导体鳍片114的两个侧面，以改良图案化制程中的图案逼真度。
半导体鳍片112及114可例如通过使用光微影技术图案化及蚀刻基板110来形成。在一些实施例中，在基板110上方沉积光阻材料层(未绘示出)。此光阻材料层根据期望图案(在此情形下为半导体鳍片112及114)来照射(暴露)，并显影以移除光阻材料的一部分。剩余光阻材料保护下层材料不受后续加工操作(如蚀刻)的影响。应注意到，也可在蚀刻制程中使用其他遮罩，如氧化物或氮化硅遮罩。半导体鳍片112及114可由与基板110相同的材料制成，且可继续延伸或从基板110突出。半导体鳍片112及114可为固有的，或适当地掺杂n型掺杂物或p型掺杂物。
在一些其他实施例中，半导体鳍片112及114可磊晶生长。举例来说，下层材料的暴露部分(如基板110的暴露部分)可于磊晶制程中使用以形成半导体鳍片112及114。遮罩可用于在磊晶生长制程期间控制半导体鳍片112及114的形状。
在基板110中形成多个绝缘结构120(如浅沟槽绝缘物(STI))以分隔各种装置。形成绝缘结构120可包含在基板110中蚀刻沟槽并由绝缘材料(如氧化硅、氮化硅或氮氧化硅)填充沟槽。填充的沟槽可具有多层结构，如具有氮化硅填充沟槽的热氧化物衬垫层。在一些实施例中，绝缘结构120可使用制程序列产生，此制程序列如：生长垫片氧化物；形成低压化学气相沉积(LPCVD)氮化物层；使用光阻及遮罩来图案化浅沟槽绝缘物的开口；在基板110中蚀刻沟槽(以形成半导体鳍片112及114)；选择性地生长热氧化物沟槽衬垫以改良沟槽界面；以氧化物填充沟槽；使用化学机械平坦化方法(CMP)以移除过量氧化物；以及使热氧化物沟槽衬垫及氧化物凹陷以形成绝缘结构120，使得半导体鳍片112及114的顶部从绝缘结构120的顶面突出。
参见图2，保形地形成虚拟介电层210以覆盖半导体鳍片112、114及绝缘结构120。在一些实施例中，虚拟介电层210可为包含二氧化硅、氮化硅、高介电常数介电材料或其他合适的材料。在各种实施例中，虚拟介电层210可通过原子层沉积制程、化学气相沉积制程、亚大气压化学气相沉积(SACVD)制程、可流动化学气相沉积制程、物理气相沉积制程或其他合适的制程来沉积。举例来说，虚拟介电层210可用于防止由后续加工(如虚拟栅极结构的后续形成)对半导体鳍片112及114的破坏。
虚拟栅极结构220形成于虚拟介电层210、半导体鳍片112、114及绝缘结构120上方。在一些实施例中，虚拟栅极层(未绘示出)可在虚拟介电层210上方形成，且随后经图案化以形成虚拟栅极220。在一些实施例中，虚拟栅极220可由聚晶硅(poly-Si)、聚晶锗硅(poly-SiGe)或其他合适的材料来制成。若采用栅极先制(gate-first)技术，则虚拟栅极结构220及虚拟介电层210用以作为栅极及栅极介电层。
参见图3，移除虚拟介电层210未由虚拟栅极结构220覆盖的部分以暴露半导体鳍片112及114的一些部分。随后，间隔件结构310至少在虚拟栅极结构220及虚拟介电层210的相对侧上形成。间隔件结构310可包含密封间隔件及主间隔件(未绘示出)。间隔件结构310包含一种或多种介电材料，如氧化硅、氮化硅、氮氧化硅、硅化氰、硅碳氧氮化合物(SiCxOyNz)或其组合。密封间隔件在虚拟栅极结构220的侧壁上形成，且主间隔件在密封间隔件上形成。间隔件结构310可使用沉积方法来形成，此沉积方法如电浆辅助化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、亚大气压化学气相沉积(SACVD)等。形成间隔件结构310可包含毯覆式形成间隔件层，并随后执行蚀刻操作以移除间隔件层的水平部分。剩余的间隔件层的垂直部分形成间隔件结构310。在一些实施例中，当执行间隔件层的蚀刻操作时使绝缘结构120凹陷，且蚀刻量H为从约0.5nm至约20nm的范围中。
在一些实施例中，存在间隔件残留物312及314，间隔件残留物312及314为间隔件结构310在蚀刻间隔件层的操作中未被移除的剩余部分。特别地，在间隔件层沉积制程的操作中，间隔件层也覆盖半导体鳍片112及114。当蚀刻间隔件层以形成间隔件结构310时，回拉蚀刻(pullback-etched)间隔件层在半导体鳍片112及114的侧壁上的部分。部分的间隔件结构310因此在蚀刻及形成间隔件残留物312/314之后保留在绝缘结构120与半导体鳍112/114之间的角落。然而，在一些其他实施例中，可省略间隔件残留物312及/或314。在一些实施例中，间隔件残留物312的垂直厚度T1为从约0.5nm至约30nm的范围中。在一些实施例中，间隔件残留物314的垂直厚度T2为从约0.5nm至约30nm的范围中。
参见图4，第一遮罩层410在基板110的第二区域104的上方形成，且暴露出基板110的第一区域102。也就是说，半导体鳍片112不由第一遮罩层410覆盖，而半导体鳍片114由第一遮罩层410覆盖。第一磊晶结构420随后通过执行如选择性生长制程形成于半导体鳍片112未由虚拟栅极结构220、间隔件结构310及第一遮罩层410覆盖的部分上。第一磊晶结构420通过磊晶生长半导体材料来形成。半导体材料包含：单元素半导体材料，如锗(Ge)或硅(Si)；化合物半导体材料，如砷化镓(GaAs)或砷化铝镓(AlGaAs)；或半导体合金，如锗硅(SiGe)或磷砷化镓(GaAsP)。第一磊晶结构420具有合适的晶体结构取向(例如(110)及(111)晶体结构取向)，使得第一磊晶结构420具有六边形剖面。举例来说，第一磊晶结构420的顶面422及底面426为(111)刻面(即顶面422为朝向上方的向上刻面，且底面426为朝向下方的向下刻面)，且第一磊晶结构420的侧壁424为(110)刻面(侧壁刻面)。第一磊晶结构420可彼此分离或合并在一起，如图4所示。在一些实施例中，第一磊晶结构420为源/漏极磊晶结构。在一些实施例中，期望N型装置，第一磊晶结构420可包含磊晶生长磷化硅(SiP)或碳化硅(SiC)。磊晶制程包含化学气象沉积技术(例如气相磊晶(VPE)及/或超高真空化学气相沉积(UHV-CVD))、分子束磊晶及/或其他合适的制程。
在一些实施例中，第一磊晶结构420包含在半导体鳍片112上形成的第一磊晶层432、在第一磊晶层432上形成的第二磊晶层434以及在第二磊晶层434上形成的第三磊晶层436。第一磊晶层432、第二磊晶层434及第三磊晶层436为具有彼此不同且与半导体鳍片112不同的晶格常数的结晶半导体层，如硅、碳化硅、磷化碳硅、磷化硅、锗及锗化硅。当使用碳化硅、磷化硅及/或磷化碳硅时，第一磊晶层432的碳或磷的浓度不同于第二磊晶层434及第三磊晶层436的碳或磷的浓度。在一些实施例中，第十三至第十五族半导体层用于第一磊晶层432、第二磊晶层434及第三磊晶层436中的至少一个。在一些其他实施例中，仅第一磊晶层432、第二磊晶层434及第三磊晶层436中的其中一个或两个形成，且在一些其他实施例中，更多磊晶层形成。
参见图5，移除图4的第一遮罩层410，并且在基板110的第一区域102上方形成第二遮罩层510，而暴露基板110的第二区域104。也就是说，半导体鳍片112及第一磊晶结构420由第二遮罩层510覆盖，而半导体鳍片114未由第二遮罩层510覆盖。使第二鳍片114未由虚拟栅极结构220及间隔件结构310覆盖的部分凹陷，且随后通过执行例如选择性生长制程在半导体鳍片114的凹陷部分上形成第二磊晶结构520。第二磊晶结构520通过磊晶生长半导体材料来形成。半导体材料包含：单元素半导体材料，如锗(Ge)或硅(Si)；化合物半导体材料，如砷化镓(GaAs)或砷化铝镓(AlGaAs)；或半导体合金，如锗硅(SiGe)或磷砷化镓(GaAsP)。第二磊晶结构520具有合适的晶体结构取向(例如(100)晶体结构取向)，使得第二磊晶结构520具有菱形剖面。在一些实施例中，第二磊晶结构520的顶面522及底面526为(100)刻面(即顶面522为朝向上方的向上刻面，且底面526为朝向下方的向下刻面)。第二磊晶结构520可合并在一起或彼此分离，如图5所示。在一些实施例中，第二磊晶结构520包含源/漏极磊晶结构。在一些实施例中，其中期望P型装置，第二磊晶结构520可包含磊晶生长的锗硅(SiGe)。第一磊晶结构420及第二磊晶结构520具有不同的导电类型。磊晶制程包含化学气象沉积技术(例如气相磊晶(VPE)及/或超高真空化学气相沉积(UHV-CVD))、分子束磊晶及/或其他合适的制程。
在一些实施例中，第二磊晶结构520包含在半导体鳍片114上形成的第四磊晶层532、在第四磊晶层532上形成的第五磊晶层534、以及在第五磊晶层534上形成的第六磊晶层536。第四磊晶层532、第五磊晶层534及第六磊晶层536为具有彼此不同且与半导体鳍114不同的晶格常数的结晶半导体层，如硅、碳化硅、磷化碳硅、磷化硅、锗及锗化硅。当使用硅化锗时，第四磊晶层532的锗的浓度不同于第五及第六磊晶层534及536的锗的浓度。在一些实施例中，第十三至第十五族半导体层用于第四磊晶层532、第五磊晶层534及第六磊晶层536中的至少一个。在一些其他实施例中，仅第四磊晶层532、第五磊晶层534及第六磊晶层536中的其中一个或两个形成，且在一些其他实施例中，更多磊晶层形成。
参见图6，移除图5的第二遮罩层510。随后，第一接触蚀刻终止层(CESL)610在第一磊晶结构420、第二磊晶结构520、虚拟栅极结构220、间隔件结构310及绝缘结构120上方保形地形成。在一些实施例中，第一接触蚀刻终止层610不在第二磊晶结构520的合并部分下方形成。在一些实施例中，第一接触蚀刻终止层610可为一个或多个应力层。在一些实施例中，第一接触蚀刻终止层610具有拉伸应力且由氮化硅形成。在一些其他实施例中，第一接触蚀刻终止层610包含如氮氧化物的材料。在又一些其他实施例中，第一接触蚀刻终止层610可具有包含多个层的复合结构，如在氧化硅层之上的氮化硅层。第一接触蚀刻终止层610可使用电浆辅助化学气相沉积(PECVD)形成，然而，也可使用其他合适的方法，如低压化学气相沉积(LPCVD)及原子层沉积(ALD)等。
随后，第一层间介电层(ILD)620在第一接触蚀刻终止层610上形成。第一层间介电层620可通过化学气相沉积(CVD)、高密度电浆化学气相沉积、旋涂、溅镀或其他合适的方法来形成。在一些实施例中，第一层间介电层620包含氧化硅。在一些其他实施例中，第一层间介电层620可包含氮氧化硅、氮化硅或低介电常数材料。随后，执行平坦化制程(如化学机械平坦化(CMP)制程)以平坦化第一接触蚀刻终止层610及第一层间介电层620以暴露虚拟栅极结构220。
参见图7，采用替代栅极(RPG)制程方案。在替代栅极制程方案中，虚拟多晶硅栅极(在此情形下为虚拟栅极结构220(参见图6))提前形成且随后由金属栅极替代。在一些实施例中，移除虚拟栅极结构220以形成具有间隔件结构310作为其侧壁的开口702。在一些其他实施例中，也移除虚拟介电层210(参见图6)。另外，在一些实施例中，移除虚拟栅极结构220，而保留虚拟介电层210。虚拟栅极结构220(及虚拟介电层210)可通过干式蚀刻、湿式蚀刻或干式及湿式蚀刻的组合来移除。
栅极介电层712在开口702中保形地形成。虚拟介电层712在半导体鳍片112及/或114上方。栅极介电层712可为具有与二氧化硅的介电常数(κ)相比较高的介电常数的高介电常数介电层，即κ大于3.9。栅极介电层712可包含氧化镧、氧化铝、氧化锆、氧化钛、五氧化二钽、氧化钇、钛酸锶(STO)、钛酸钡(BTO)、氧化钡锆、氧化铪锆、氧化铪镧、氧化铪硅、氧化镧硅、氧化铝硅、氧化铪钽、氧化铪钛、氧化(钡锶)钛(BST)、氧化铝或其他合适的材料。栅极介电层712通过合适的技术来沉积，如原子层沉积、化学气相沉积、物理气相沉积、热氧化、其组合或其他合适的技术。
形成至少一个金属层于开口702中且于栅极介电层712上。随后，执行化学机械平坦化(CMP)制程以平坦化金属层及栅极介电层712以在开口702中形成金属栅极堆叠710。金属栅极堆叠710跨过半导体鳍片112及/或114上方。金属栅极堆叠710包含栅极介电层712以及在栅极介电层712上方的金属栅电极714。金属栅电极714可包含功函数金属层、覆盖层、填充层及/或在金属栅极堆叠中期望的其他合适的层。功函数金属层可包含n型及/或p型功函数金属。示例性n型功函数金属包含钛、银、铝化钽、碳化钽铝、氮化钽铝、碳化钽、氮化钽碳、氮化钽硅、锰、锆、其他合适的n型功函数材料或其组合。示例性p型功函数金属包含氮化钛、氮化钽、钌、钼、铝、氮化钨、硅化锆、硅化钼、硅化钽、硅化镍、其他合适的p型功函数材料或其组合。功函数金属层可具有多个层。功函数金属层可通过化学气相沉积、物理气相沉积、电镀及/或其他合适的制程来沉积。在一些实施例中，金属栅电极714为包含p型功函数金属层的p型金属栅极。在一些实施例中，金属栅电极714中的覆盖层可包含耐火金属及其氮化物(如氮化钛、氮化钽、氮化钨、氮化钛硅、氮化钽硅)。覆盖层可通过物理气相沉积、化学气相沉积、金属有机化学气相沉积(MOCVD)或原子沉沉积等来沉积。在一些实施例中，金属栅电极714中的填充层可包含钨(W)。填充层可通过原子沉沉积、物理气相沉积、化学气相沉积或其他合适的制程来沉积。
参见图8A及图8B，图8B为沿图8A的线段B-B截取的剖面图。图7的第一层间介电层620经移除以暴露第一接触蚀刻终止层610。在一些实施例中，完全移除第一层间介电层620。在一些其他实施例中，从第一磊晶结构420及第二磊晶结构520周围的区域移除部分第一层间介电层620。随后，第一接触蚀刻终止层610在第一磊晶结构420及第二磊晶结构520上方的部分经移除以暴露第一磊晶结构420的顶面422及第二磊晶结构520的顶面522。第一磊晶结构420的侧壁424与底面426及第二磊晶结构520的底面526仍以接触蚀刻终止层610覆盖。在一些实施例中，第一接触蚀刻终止层610通过执行例如反应性离子蚀刻(RIE)制程或其他合适的制程来各向异性地蚀刻。各向异性蚀刻意味着材料中不同方向上有着不同蚀刻速率。也就是说，各向异性蚀刻移除在不同方向上以不同速率蚀刻的材料。举例来说，在图8A及图8B中，各向异性蚀刻相较于第一接触蚀刻终止层610的水平部分更快速地移除其垂直部分。因此，移除第一接触蚀刻终止层610在顶面422及522上方的部分并且留下第一接触蚀刻终止层610的其他部分。此外，在此步骤中还移除接触蚀刻终止层610在绝缘结构120上方的部分。
参见图9，图9为沿与图8B相同的线段截取。金属材料在图8B的结构上方定向地(或各向异性地)形成，使得第一金属层910及第二金属层920分别在顶面422及522上方形成。用于沉积金属材料的各向异性沉积方法可为一种提供定向沉积使得在水平表面上沉积相较于垂直表面上更多金属材料的方法。例如，各向异性沉积方法可为准直物理气相沉积(PVD)方法，其中，导引金属材料在实质上平行于示例性半导体结构的垂直方向的方向中往下。本文所使用的术语“实质上”可用于修饰任何定量表示，其可以允许变化而不导致其有关的基本功能的改变。另外，各向异性沉积方法可以采用射频物理气相沉积(RFPVD)溅镀及/或具有固定电压基板偏置，即应用到基板的固定电压偏置。此外，各向异性沉积方法可为离子化学气相沉积或其他合适的制程。沉积速率取决于入射粒子的入射角，导致在第一接触蚀刻终止层610的顶面422上有着相较于表面更高的沉积速率。因此，第一金属层910与第一磊晶结构420的顶面422接触而不与其他表面接触，且第二金属层920与第二磊晶结构520的顶面522接触而不与其他表面接触。在一些实施例中，形成部分的金属材料于绝缘结构120上方以形成过量金属层930。金属材料(即第一金属层910、第二金属层920及过量金属层930)为由镍、钴、铂、钨、钌、其组合或其他合适的材料制成。第一金属层910及第二金属层920具有高功函数，如从约4.4eV至约5.2eV的范围中。
参见图10，退火制程执行于第一金属层910(参见图9)、第二金属层920(参见图9)、第一磊晶结构420及第二磊晶结构520上以分别形成第一顶部金属合金层1010及第二顶部金属合金层1020。若第一磊晶结构420及第二磊晶结构520为由硅制成，则退火制程也被视为硅化制程。硅化制程将第一磊晶结构420及第二磊晶结构520的表面部分转化为硅化物接触件(即在此情形下为第一顶部金属合金层1010及第二顶部金属合金层1020)。硅化处理包含沉积金属材料(即在此情形下为第一金属层910及第二金属层920)，此金属材料与硅(Si)进行硅化反应。为了在第一磊晶结构420及第二磊晶结构520上形成硅化物接触件，第一金属层910及第二金属层920分别在第一磊晶结构420的顶面422以及第二磊晶结构520的顶面522上毯覆式地沉积。在将晶圆加热至金属与第一磊晶结构420及第二磊晶结构520的硅反应以形成接触件的温度之后，移除未反应的金属(如图9的过量金属层930)。硅化物接触件保留在第一磊晶结构420及第二磊晶结构520上方，而未反应的金属从其他区域移除。
参见图11，移除图10的剩余第一接触蚀刻终止层610，使得第一磊晶结构420的侧壁424与底面426及第二磊晶结构520的底面526暴露出来。此外，顶面422由第一顶部金属合金层1010覆盖，且顶面522由第二顶部金属合金层1020覆盖。在一些实施例中，第一接触蚀刻终止层610通过执行如化学湿式蚀刻制程或其他合适的制程来各向同性蚀刻。“各向同性蚀刻”为并非定向蚀刻的蚀刻制程。各向同性蚀刻移除在蚀刻方向上以实质上相同的速率蚀刻的材料。也就是说，各向同性蚀刻不在单一方向上蚀刻，而是水平地及垂直地蚀刻至第一接触蚀刻终止层610中。
参见图12，另一金属材料在图11的结构上方保形地(或不定向地)形成，使得第三金属层1210及第四金属层1220分别在第一磊晶结构420及第二磊晶结构520上形成。也就是说，第三金属层1210与第一顶部金属合金层1010及第一磊晶结构420的侧壁424与底面426接触，且第四金属层1220与第二顶部金属合金层1020及第二磊晶结构520的表面526接触。在一些实施例中，第四金属层1220不在第二磊晶结构420的合并部分下方形成。第三金属层1210及第四金属层1220为由钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽、其组合或其他合适的材料制成。第三金属层1210及第四金属层1220具有低功函数，例如，从约2.5eV至约4.4eV的范围中。也就是说，第三金属层1210及第四金属层1220具有与如图9所示的第一金属层910及第二金属层920的功函数相比较低的功函数。第三金属层1210及第四金属层1220为通过执行保形地(或各向同性)沉积制程(如电浆辅助化学气相沉积、低压化学气相沉积或其他合适的制程)来形成。也就是说，金属材料不是仅在一个方向上方沉积，而是在第一磊晶结构420及第二磊晶结构520的不同方向上方沉积。
参见图13，另一退火制程在第一顶部金属合金层1010(参见图12)、第二顶部金属合金层1020(参见图12)、第三金属层1210(参见图12)、第四金属层1220(参见图12)、第一磊晶结构420及第二磊晶结构520上执行。第一顶部金属合金层1010、第三金属层1210、及第一磊晶结构420经退火以形成第三顶部金属合金层1310，第二顶部金属合金层1020、第四金属层1220、及第二磊晶结构520经退火以形成第四顶部金属合金层1320。第三金属层1210及第一磊晶结构420经退火以形成第一底部金属合金层1330，且第四合金层1220及第二磊晶结构520经退火以形成第二底部金属合金层1340。若第一磊晶结构420及第二磊晶结构520为由硅制成，则退火制程也被视为硅化制程。在退火制程之后，移除未反应的金属。第三顶部金属合金层1310与第一磊晶结构420的顶面422接触，第四顶部金属合金层1320与第二磊晶结构520的顶面522接触，第一底部金属合金层1330与第一磊晶结构420的侧壁424及底面426接触，且第二底部金属合金层1330与第二磊晶结构520的底面526接触。
在一些实施例中，第三顶部金属合金层1310及第四顶部金属合金层1320包含高氟化钨金属(包含镍、钴、铂、钨、钌或其组合)及低氟化钨金属(包含钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽或其组合)，且第一底部金属合金层1330及第二底部金属合金层1340包含低氟化钨金属(包含钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽或其组合)。因此，第三顶部金属合金层1310及第四顶部金属合金层1320具有与第一底部金属合金层1330及第二底部金属合金层1340相比较高的功函数。对于第一磊晶结构420，在第一底部金属合金层1330与第一磊晶结构420之间的接触面积大于在第三顶部金属合金层1310与第一磊晶结构420之间的接触面积，使得N型装置(即在此情形下为第一磊晶结构420、第一底部金属合金层1330、及第三顶部金属合金层1310)的源/漏极特征的等效功函数为在第一底部金属合金层1330与第三顶部金属合金层1310的功函数之间，但接近第一底部金属合金层1330。对于第二磊晶结构520，在第四顶部金属合金层1320与第二磊晶结构520之间的接触面积大于在第二底部金属合金层1340与第二磊晶结构520之间的接触面积，使得P型装置(即在此情形下为第二磊晶结构520、第二底部金属合金层1340、及第四顶部金属合金层1320)的源/漏极特征的等效功函数为在第二底部金属合金层1340与第四顶部金属合金层1320的功函数之间，但接近第四顶部金属合金层1320。因此，N型及P型装置的源/漏极特征具有不同功函数。在一些实施例中，第三顶部金属合金层1310具有从约2nm至约7nm的范围中的厚度，第四顶部金属合金层1320具有从约2nm至约7nm的范围中的厚度，第一底部金属合金层1330具有从约2nm至约6nm的范围中的厚度，且第二底部金属合金层1340具有从约2nm至约6nm的范围中的厚度。若层1310、1320、1330、及1340的厚度过小，如小于约2nm，则源/漏极特征的肖特基能障受到影响，且源/漏极特征的电性质变得更差。
参见图14，第二接触蚀刻终止层(CESL)1410在图13的结构上方保形地形成。在一些实施例中，接触蚀刻终止层1410不在第二磊晶结构520的合并部分下方形成。在一些实施例中，第二接触蚀刻终止层1410可为一个或多个应力层。在一些实施例中，第二接触蚀刻终止层1410具有拉伸应力且由氮化硅形成。在一些其他实施例中，第二接触蚀刻终止层1410包含如氮氧化物的材料。在又一些其他实施例中，第二接触蚀刻终止层1410可具有包含多个层的复合结构，如在氧化硅层之上的氮化硅层。第二接触蚀刻终止层1410可使用电浆辅助化学气相沉积(PECVD)形成，然而，也可使用其他合适的方法，如低压化学气相沉积(LPCVD)及原子层沉积(ALD)等。
随后，于第二接触蚀刻终止层上形成第二层间介电层(ILD)1420。第二接触蚀刻终止层1420可通过化学气相沉积(CVD)、高密度电浆化学气相沉积、旋涂、溅镀或其他合适的方法来形成。在一些实施例中，第二化学气相沉积1420包含氧化硅。在一些其他实施例中，第二化学气相沉积1420可包含氮氧化硅、氮化硅或低介电常数材料。
参见图15，通过各种方法(包含干式蚀刻、湿式蚀刻或干式蚀刻及湿式蚀刻的组合)部分移除第二接触蚀刻终止层1420及第二接触蚀刻终止层1410以形成多个开口1422及1424。开口1422及1424延伸穿过第二接触蚀刻终止层1420及第二接触蚀刻终止层1410且分别暴露第三顶部金属合金层1310及第四顶部金属合金层1320。
接触件1510及1520分别在开口1422及1424中形成，且分别在第三顶部金属合金层1310及第四顶部金属合金层1320上方。接触件1510及1520分别且电性连接至第一磊晶结构420及第二磊晶结构520。接触件1510包含阻挡层1512及在阻挡层1512上方形成的填充材料1514。接触件1520包含阻挡层1522及在阻挡层1522上方形成的填充材料1524。在一些实施例中，金属材料可在开口1422及1424中填充，且金属材料的过量部分通过执行平坦化制程以形成填充材料1514及1524来移除。在一些实施例中，阻挡层1512及1522可包含一或多层材料，如钛、氮化钛、钛钨或其组合。在一些实施例中，填充材料1514及1524可由如钨、铝、铜或其他合适的材料制成。在一些实施例中，接触件1510/1520的深度为从约15nm至约60nm的范围中，此取决于节点及半导体鳍片的高度。
在图15中，第三顶部金属合金层1310及第一底部金属合金层1330在第三磊晶层436上形成。第三顶部金属合金层1310及第一底部金属合金层1330通过在第三磊晶层436与其上形成的金属层的材料之间的反应来形成。第一磊晶结构420中的一个的第三磊晶层436与第一磊晶结构420中的另一个的第三磊晶层436分离。在一些实施例中，第一底部金属合金层1330彼此分离，如图15所示；在一些其他实施例中，第一底部金属合金层1330填充于两个第一磊晶结构420之间的空间；在又一些其他实施例中，一个或多个孔隙及/或孔洞在第一底部金属合金层1330中且在两个第一磊晶结构420之间形成。孔隙剖面的形状可包含菱形、圆形、卵形或不规则形状。形状可为对称或不对称的。孔隙的数量在一些实施例中可小至一，且在一些其他实施例中大于一。多个孔隙以及在孔隙之间的空间的大小可实质上相同或不同。
在一些实施例中，半导体鳍片112具有从约4nm至约10nm的范围中的宽度(厚度)W1；第一磊晶层432具有从约0nm至约3nm的范围中的宽度(厚度)W2；第二磊晶层434具有从约2nm至约8nm的范围中的宽度(厚度)W3；以及第三磊晶层436具有从约0nm至约3nm的范围中的宽度(厚度)W4。
此外，第四顶部金属合金层1320及第二底部金属合金层1340在第六磊晶层536上形成。第四顶部金属合金层1320及第二底部金属合金层1340通过在第六磊晶层536与其上形成的金属层的材料之间的反应来形成。如图15所示，第二磊晶结构520中的一个第六磊晶层536与第二磊晶结构520中的另一个第六磊晶层536合并。
在一些实施例中，第四磊晶层532具有从约0nm至约3nm的范围中的厚度(高度)T3；第五磊晶层534具有从约2nm至约8nm的范围中的厚度(高度)T4；且第六磊晶层536具有从约0nm至约3nm的范围中的厚度T5。此外，第四磊晶层532的宽度W5可大于、小于或等于第四磊晶层532的厚度T3。例如，在一些实施例中，T3:W5＝1:1.2至1:2。在一些实施例中，在两个半导体鳍片114之间的空间大于约15nm。
此外，应注意到，虽然在图15中，在半导体鳍片114的相对侧面上形成的间隔件残留物314具有相同高度，但间隔件残留物314在一些其他实施例中可具有不同高度。举例来说，在两个半导体鳍片114之间形成的间隔件残留物314i高于在半导体鳍片114的相对侧面上形成的间隔件残留物314i。这是因为在两个半导体鳍片114之间的致密空间导致在图3中的蚀刻操作期间缓慢的蚀刻速率。在一些实施例中，在间隔件残留物314i与314o之间的差为从0nm至约10nm的范围中。
在图15中，第一磊晶结构420与第三顶部金属合金层1310及第一底部金属合金层1330接触。因此，第一磊晶结构420的等效功函数可通过应用与第三顶部金属合金层1310及第一底部金属合金层1330不同的材料来调节。此外，第二磊晶结构520与第四顶部金属合金层1320及第二底部金属合金层1340接触。虽然第三及第四顶部金属合金层1310及1320具有相同功函数，且第一及第二底部金属合金层1330及1340具有相同功函数，但由于第一磊晶结构420及第二磊晶结构520具有不同剖面，因此装置在区域102及104上的源/漏极特征具有不同等效功函数。因此，N型及P型装置可在相同金属合金层形成制程中且在不具有额外光图案化流的情况下实现其期望的源/漏极等效功函数。
根据本揭露的一些实施例的半导体装置在各个步骤的制造方法。提前执行图1至图7的制造制程。由于相关制造细节与图1至图7类似，因此后文将不再重复在此方面的描述。参见图16，移除图7的第一层间介电层620以暴露图7的第一接触蚀刻终止层610。随后，移除第一接触蚀刻终止层610以暴露第一磊晶结构420及第二磊晶结构520。在此阶段中，暴露第一磊晶结构420的顶面422、侧壁424与底面426及第二磊晶结构520的顶面522及底面526。
参见图17，金属材料在图16的结构上方定向地(或各向异性地)形成，使得第一金属层910及第二金属层920分别在顶面422及522上方形成。也就是说，第一金属层910与第一磊晶结构420的顶面422接触且不与其他表面接触，且第二金属层920与第二磊晶结构520的顶面522接触且不与其他表面接触。在一些实施例中，形成部分的金属材料于绝缘结构120上方以形成过量金属层930。第一金属层910及第二金属层920为由镍、钴、铂、钨、钌、其组合或其他合适的材料制成。第一金属层910及第二金属层920具有高功函数，例如，从约4.4eV至约5.2eV的范围中。第一金属层910及第二金属层920通过执行定向沉积制程(如物理气相沉积、REPVD、离子化学气相沉积或其他合适的制程)来形成。
参见图18，退火制程在第一金属层910(参见图17)、第二金属层920(参见图17)、第一磊晶结构420及第二磊晶结构520上执行以分别形成第一顶部金属合金层1010及第二顶部金属合金层1020。若第一磊晶结构420及第二磊晶结构520为由硅制成，则退火制程也被视为硅化制程。在退火制程之后，移除未反应的金属(如图17的过量金属层930)。
参见图19，另一金属材料在图18的结构上方保形地(或各向异性地)形成，使得第三金属层1210及第四金属层1220分别在第一磊晶结构420及第二磊晶结构520上形成。也就是说，第三金属层1210与第一顶部金属合金层1010及第一磊晶结构420的侧壁424与底面426接触，且第四金属层1220与第二顶部金属合金层1020及第二磊晶结构520的底面526接触。在一些实施例中，第四金属层1220不在第二磊晶结构420的合并部分下方形成。第三金属层1210及第四金属层1220为由钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽、其组合或其他合适的材料制成。第三金属层1210及第四金属层1220具有低功函数，例如，从约2.5eV至约4.4eV的范围中。也就是说，第三金属层1210及第四金属层1220具有与如图9所示的第一金属层910及第二金属层920的功函数相比较低的功函数。第三金属层1210及第四金属层1220通过执行保形沉积制程(如电浆辅助化学气相沉积、电浆辅助原子层沉积或其他合适的制程)形成。
参见图20，另一退火制程在第一顶部金属合金层1010(参见图19)、第二顶部金属合金层1020(参见图19)、第三金属层1210(参见图19)、第四金属层1220(参见图19)、第一磊晶结构420及第二磊晶结构520上执行。第一顶部金属合金层1010、第三金属层1210、及第一磊晶结构420经退火以形成第三顶部金属合金层1310，第二顶部金属合金层1020、第四金属层1220、及第二磊晶结构520经退火以形成第四顶部金属合金层1320，第三金属层1210及第一磊晶结构420经退火以形成第一底部金属合金层1330，且第四合金层1220及第二磊晶结构520经退火以形成第二底部金属合金层1340。若第一磊晶结构420及第二磊晶结构520为由硅制成，则退火制程也被视为硅化制程。在退火制程之后，移除未反应的金属。第三顶部金属合金层1310与第一磊晶结构420的顶面422接触，第四顶部金属合金层1320与第二磊晶结构520的顶面522接触，第一底部金属合金层1330与第一磊晶结构420的侧壁424及底面426接触，且第二底部金属合金层1330与第二磊晶结构520的底面526接触。
在一些实施例中，第三顶部金属合金层1310及第四顶部金属合金层1320包含高氟化钨金属(包含镍、钴、铂、钨、钌或其组合)及低氟化钨金属金属(包含钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽或其组合)，且第一底部金属合金层1330及第二底部金属合金层1340包含低氟化钨金属(包含钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽或其组合)。因此，第三顶部金属合金层1310及第四顶部金属合金层1320具有与第一底部金属合金层1330及第二底部金属合金层1340相比较高的功函数。对于第一磊晶结构420，在第一底部金属合金层1330与第一磊晶结构420之间的接触面积大于在第三顶部金属合金层1310与第一磊晶结构420之间的接触面积，使得N型装置(即在此情形下为第一磊晶结构420、第一底部金属合金层1330、及第三顶部金属合金层1310)的源/漏极特征的等效功函数为在第一底部金属合金层1330与第三顶部金属合金层1310的功函数之间，但接近第一底部金属合金层1330。对于第二磊晶结构520，在第四顶部金属合金层1320与第二磊晶结构520之间的接触面积大于在第二底部金属合金层1340与第二磊晶结构520之间的接触面积，使得P型装置(即在此情形下为第二磊晶结构520、第二底部金属合金层1340、及第四顶部金属合金层1320)的源/漏极特征的等效功函数为在第二底部金属合金层1340与第四顶部金属合金层1320的功函数之间，但接近第四顶部金属合金层1320。因此，N型及P型装置的源/漏极特征具有不同功函数。
参见图21，第二接触蚀刻终止层(CESL)1410在图20的结构上方保形地形成。在一些实施例中，接触蚀刻终止层1410不在第二磊晶结构520的合并部分下方形成。在一些实施例中，第二接触蚀刻终止层1410可为一个或多个应力层。在一些实施例中，第二接触蚀刻终止层1410具有拉伸应力且由氮化硅形成。在一些其他实施例中，第二接触蚀刻终止层1410包含如氮氧化物的材料。在又一些其他实施例中，第二接触蚀刻终止层1410可具有包含多个层的复合结构，如在氧化硅层之上的氮化硅层。第二接触蚀刻终止层1410可使用电浆辅助化学气相沉积(PECVD)形成，然而，也可以使用其他合适的方法，如低压化学气相沉积(LPCVD)或原子层沉积(ALD)等。
随后，第二层间介电层(ILD)1420于第二接触蚀刻终止层1410上形成。第二层间介电层1420可通过化学气相沉积(CVD)、高密度电浆化学气相沉积、旋涂、溅镀或其他合适的方法来形成。在一些实施例中，第二层间介电层1420包含氧化硅。在一些其他实施例中，第二层间介电层1420可包含氮氧化硅、氮化硅或低介电常数材料。
参见图22。通过各种方法(包含干式蚀刻、湿式蚀刻或干式蚀刻及湿式蚀刻的组合)部分移除第二层间介电质1420及第二层间介电质1410以形成多个开口1422及1424。开口1422及1424延伸穿过第二层间介电层1420及第二层间介电层1410且分别暴露第三顶部金属合金层1310及第四顶部金属合金层1320。
接触件1510及1520分别在开口1422及1424中形成，并且分别在第三顶部金属合金层1310及第四顶部金属合金层1320上方。接触件1510及1520分别且电性连接至第一磊晶结构420及第二磊晶结构520。接触件1510包含阻挡层1512及在阻挡层1512上方形成的填充材料1514。接触件1520包含阻挡层1522及在阻挡层1522上方形成的填充材料1524。在一些实施例中，金属材料可在开口1422及1424中填充，且金属材料的过量部分通过执行平坦化制程以形成填充材料1514及1524来移除。在一些实施例中，阻挡层1512及1522可包含一或多层材料，如钛、氮化钛、钛钨或其组合。在一些实施例中，填充材料1514及1524可由如钨、铝、铜或其他合适的材料制成。
在一些实施例中，图15及图22中的N型装置(区域102上方的装置)可为N型目标关键尺寸(TCD)装置，且图15及图22中的P型装置(区域104上方的装置)可为P型目标关键尺寸装置。图23为根据本揭露的一些实施例的半导体装置的剖面图。半导体装置包含基板110的第一区域102’上方的N型装置以及基板110的第二区域104’上方的P型装置。半导体装置可为部分的静态随机存取记忆体(SRAM)装置。P型装置可为上拉(PU)晶体管，且N型装置可为下拉(PD)晶体管或穿过栅极(PG)晶体管。应注意到，在图23中N型装置及P型装置的数量为说明性的，且不应限制本揭露所主张的范畴。
N型装置包含第一磊晶结构420’及邻近第一磊晶结构420’的栅极结构(如图7所示的金属栅极堆叠710)，且P型装置包含第二磊晶结构520’及邻近第二磊晶结构520’的栅极结构(如图7所示的金属栅极堆叠710)。第一磊晶结构420’包含在半导体鳍片112上形成的第一磊晶层434’以及在第一磊晶层434’上形成的第二磊晶层436’。第一及第二磊晶层434’及436’为具有彼此不同且与半导体鳍片112不同的晶格常数的结晶半导体层，如硅、碳化硅、磷化硅碳、磷化硅、锗及锗化硅。当使用碳化硅、磷化硅及/或磷化硅碳时，第一磊晶层434’的碳或磷的浓度不同于第二磊晶层436’的碳或磷的浓度。在一些实施例中，第十三至第十五族半导体层用于第一及第二磊晶层434’及436’中的至少一个。在一些其他实施例中，仅形成第一及第二磊晶层434’及436’的其中一个，且在一些其他实施例中，形成更多磊晶层。在一些实施例中，第一磊晶结构420’从半导体鳍片112的侧壁延伸的横向延伸距离L1小于约7nm。
第三顶部金属合金层1310及第一底部金属合金层1330在第二磊晶层436’上形成。第三顶部金属合金层1310及第一底部金属合金层1330通过在第二磊晶层436’与其上形成的金属层的材料之间的反应来形成。
每一个第二磊晶结构520’均包含在半导体鳍片114上形成的第三磊晶层534’及在第三磊晶层534’上形成的第四磊晶层536’。第三及第四磊晶层534’及536’为具有彼此不同且与半导体鳍片112不同的晶格常数的结晶半导体层，如硅、碳化硅、磷化硅碳、磷化硅、锗及锗化硅。当使用锗化硅时，第三磊晶层534’的锗的浓度不同于第四磊晶层536’的锗的浓度。在一些实施例中，第十三至第十五族半导体层用于第三及第四磊晶层534’及536’中的至少一个。在一些其他实施例中，仅形成第三及第四磊晶层534’及536’的其中一个，且在一些其他实施例中，形成更多磊晶层。在一些实施例中，第二磊晶结构520’从半导体鳍片114的侧壁延伸的横向延伸距离L2小于约7nm。此外，在一些实施例中，间隔件残留物316在半导体鳍片114的侧壁上形成，且间隔件残留物316的高度Hs为从0nm至鳍片高度的约2/3的范围中。间隔件残留物316的高度Hs与第二磊晶结构520’的大小有关。
此外，第四顶部金属合金层1320及第二底部金属合金层1340在第四磊晶层536’上形成。第四顶部金属合金层1320及第二底部金属合金层1340通过在第四磊晶层536’与其上形成的金属层的材料之间的反应来形成。如图23所示，第二磊晶结构520’的其中一个第四磊晶层536’与第二磊晶结构520’的另一个的第四磊晶层536’分离。举例来说，在第二磊晶结构520’之间的距离D1为从约10nm至约15nm的范围中，并且在半导体鳍片114之间的距离D2为从约15nm至约30nm的范围中。若距离D1小于约10nm及/或距离D2小于约15nm，则可合并第二磊晶结构520’。若距离D2大于约15nm及/或距离D2大于约30nm，则可增加半导体装置的布局面积。此外，表面526’与基板110的顶面形成从约35度至约60度的范围中(如约40度或约54.7度)的角度θ。
根据一些实施例，第一磊晶结构与第三顶部金属合金层及第一底部金属合金层接触。因此，第一磊晶结构的等效功函数可通过应用与第三顶部金属合金层及第一底部金属合金层不同的材料来调节。此外，第二磊晶结构与第四顶部金属合金层及第二底部金属合金层接触。尽管第三及第四顶部金属合金层具有相同功函数，且第一及第二底部金属合金层具有相同功函数，对于包含不同类型(如N型及P型)装置的半导体装置，由于第一磊晶结构及第二磊晶结构具有不同剖面，因此N型装置及P型装置的源/漏极特征具有不同等效功函数。因此，N型及P型装置可在相同金属合金层形成的过程中且在不具有额外光图案化流的情况下实现其期望的源/漏极等效功函数。
根据本揭露一些实施例，一种半导体装置包含第一及第二磊晶结构、第一及第二顶部金属合金层、及第一及第二底部金属合金层。第一及第二磊晶结构具有不同的剖面。第一及第二顶部金属合金层分别与第一及第二磊晶结构接触。第一及第二底部金属合金层分别与第一及第二磊晶结构接触且分别在第一及第二顶部金属合金层下方。第一顶部金属合金层及第一底部金属合金层是由不同的材料制成。
根据本揭露一些实施例的半导体装置，第二顶部金属合金层及第二底部金属合金层为由不同的材料制成。
根据本揭露一些实施例的半导体装置，第一磊晶结构具有实质上六边形的横截面。
根据本揭露一些实施例的半导体装置，第二磊晶结构具有实质上菱形的横截面。
根据本揭露一些实施例的半导体装置，第一及第二顶部金属合金层为由相同材料制成。
根据本揭露一些实施例的半导体装置，第一及第二顶部金属合金层为由相同材料制成。
根据本揭露一些实施例的半导体装置，第一顶部金属合金层包含镍、钴、铂、钨、钌或其组合。
根据本揭露一些实施例的半导体装置，第一底部金属合金层包含包含钛、铒、钇、镱、铕、铽、镏、钍、钪、铪、锆、钽或其组合。
根据本揭露一些实施例，一种半导体装置包含第一磊晶结构、第二磊晶结构、第一及第二顶部金属合金层、以及第一及第二底部金属合金层。第一磊晶结构具有朝向上方的朝上刻面以及朝向下方的朝下刻面。第二磊晶结构具有朝向上方的朝上刻面以及朝向下方的朝下刻面。第一磊晶结构及第二磊晶结构具有不同导电类型。第一及第二顶部金属合金层分别与第一磊晶结构的朝上刻面及第二磊晶结构的朝上刻面接触。第一及第二底部金属合金层分别与第一磊晶结构的朝下刻面及第二磊晶结构的朝下刻面接触。第一顶部金属合金层及第一底部金属合金层具有不同功函数。
根据本揭露一些实施例的半导体装置，第一顶部金属合金层的功函数大于第一底部金属合金层的功函数。
根据本揭露一些实施例的半导体装置，第二顶部金属合金层及第二底部金属合金层具有不同功函数。
根据本揭露一些实施例的半导体装置，第二顶部金属合金层的功函数大于第二底部金属合金层的功函数。
根据本揭露一些实施例的半导体装置，第一顶部金属合金层与第一磊晶结构之间的第一接触面积小于在第一底部金属合金层与第一磊晶结构之间的第二接触面积。
根据本揭露一些实施例的半导体装置，第二顶部金属合金层与第二磊晶结构之间的第三接触面积大于在第二底部金属合金层与第二磊晶结构之间的第四接触面积。
根据一些实施例，一种用于制造半导体装置的方法包含在基板上方形成第一及第二磊晶结构，其中第一及第二磊晶结构具有不同导电类型，且第一及第二磊晶结构各者具有朝向上方的朝上刻面及朝向下方的朝下刻面。第一及第二金属层分别在第一及第二磊晶结构的朝上刻面上形成。第一及第二金属层以及第一及第二磊晶结构经退火以在第一磊晶结构的朝上刻面上形成第一顶部金属合金层并在第二磊晶结构的朝上刻面上形成第二顶部金属合金层。第三金属层至少在第一及第二磊晶结构的朝下刻面上形成。第一及第三金属层具有不同金属。第三金属层以及第一及第二磊晶结构经退火以在第一磊晶结构的朝下刻面上形成第一底部金属合金层并在第二磊晶结构的朝下刻面上形成第二底部金属合金层。
根据本揭露一些实施例的制造半导体装置的方法，执行形成第三金属层，使得第三金属层进一步在第一顶部金属合金层上形成。
根据本揭露一些实施例的制造半导体装置的方法，第一金属层的功函数大于第三金属层的功函数。
根据本揭露一些实施例的制造半导体装置的方法，包含在第一磊晶结构上方形成接触蚀刻终止层；移除接触蚀刻终止层的第一部分以暴露第一磊晶结构的朝上刻面，其中接触蚀刻终止层的第二部分保持在第一磊晶结构的朝下刻面上；在形成第一顶部金属合金层之后移除接触蚀刻终止层的第二部分。
根据本揭露一些实施例的制造半导体装置的方法，移除接触蚀刻终止层的第一部分包含各向异性地蚀刻接触蚀刻终止层的第一部分。
根据本揭露一些实施例的制造半导体装置的方法，移除接触蚀刻终止层的第二部分包含各向异性地蚀刻接触蚀刻终止层的第二部分。
上文概述若干实施例的特征，使得熟悉该项技术者可更好地理解本揭示的态样。熟悉此项技术者应了解，可轻易使用本揭示作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉该项技术者亦应认识到，此类等效结构并未脱离本揭示的精神及范畴，且可在不脱离本揭示的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (1)

1.一种半导体装置，其特征在于，包含：
一第一磊晶结构及一第二磊晶结构，其中该第一磊晶结构及该第二磊晶结构具有不同的剖面；
一第一顶部金属合金层及一第二顶部金属合金层，分别与该第一磊晶结构及该第二磊晶结构接触；以及
一第一底部金属合金层及一第二底部金属合金层，分别与该第一磊晶结构及该第二磊晶结构接触，且分别在该第一顶部金属合金层及该第二顶部金属合金层下方，其中该第一顶部金属合金层及该第一底部金属合金层是由不同的材料制成。
CN201811416827.5A 2017-11-27 2018-11-26 半导体装置 Pending CN109841506A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591133P 2017-11-27 2017-11-27
US62/591,133 2017-11-27
US16/178,340 2018-11-01
US16/178,340 US10714475B2 (en) 2017-11-27 2018-11-01 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN109841506A true CN109841506A (zh) 2019-06-04

Family

ID=66632654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811416827.5A Pending CN109841506A (zh) 2017-11-27 2018-11-26 半导体装置

Country Status (3)

Country Link
US (4) US10714475B2 (zh)
CN (1) CN109841506A (zh)
TW (1) TWI749275B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075206B2 (en) * 2018-12-14 2021-07-27 Qualcomm Incorporated SRAM source-drain structure
TWI773873B (zh) * 2019-01-22 2022-08-11 聯華電子股份有限公司 半導體元件及其製作方法
WO2020176811A1 (en) * 2019-02-28 2020-09-03 Tokyo Electron Limited Dual metal wrap-around contacts for semiconductor devices
US10978354B2 (en) 2019-03-15 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective dual silicide formation
KR102655419B1 (ko) * 2019-05-14 2024-04-05 삼성전자주식회사 반도체 장치
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20200141142A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치
TWI740465B (zh) * 2019-07-23 2021-09-21 國立清華大學 具超薄結晶性氧化鉿鋯之閘極介電層的鐵電電晶體裝置
US11862712B2 (en) * 2020-02-19 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of semiconductor device fabrication including growing epitaxial features using different carrier gases
KR20210145585A (ko) * 2020-05-25 2021-12-02 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
US11600728B2 (en) * 2020-06-15 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a facet-free source/drain epitaxial structure having an amorphous or polycrystalline layer
US11798946B2 (en) * 2020-09-08 2023-10-24 James D. Welch Compact FINFET CMOS
US11532522B2 (en) * 2021-01-19 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain EPI structure for improving contact quality
US11855143B2 (en) * 2021-02-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201435983A (zh) * 2012-11-15 2014-09-16 Ibm 元素半導體元件及化合物半導體元件之共整合
US20160148846A1 (en) * 2014-11-21 2016-05-26 International Business Machines Corporation Semiconductor structure containing low-resistance source and drain contacts
US9496400B1 (en) * 2015-12-29 2016-11-15 International Business Machines Corporation FinFET with stacked faceted S/D epitaxy for improved contact resistance
US9520482B1 (en) * 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US20170117411A1 (en) * 2015-10-26 2017-04-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN106711221A (zh) * 2015-11-16 2017-05-24 台湾积体电路制造股份有限公司 多重栅极装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8940595B2 (en) * 2013-03-15 2015-01-27 International Business Machines Corporation Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9431537B2 (en) * 2014-03-26 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9627480B2 (en) * 2014-06-26 2017-04-18 Globalfoundries Inc. Junction butting structure using nonuniform trench shape
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10032910B2 (en) * 2015-04-24 2018-07-24 GlobalFoundries, Inc. FinFET devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106920776B (zh) * 2015-12-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10164042B2 (en) 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10475654B2 (en) 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact plug and method manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201435983A (zh) * 2012-11-15 2014-09-16 Ibm 元素半導體元件及化合物半導體元件之共整合
US20160148846A1 (en) * 2014-11-21 2016-05-26 International Business Machines Corporation Semiconductor structure containing low-resistance source and drain contacts
US20170117411A1 (en) * 2015-10-26 2017-04-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN107068671A (zh) * 2015-10-26 2017-08-18 三星电子株式会社 半导体装置及其制造方法
US9520482B1 (en) * 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
CN106711221A (zh) * 2015-11-16 2017-05-24 台湾积体电路制造股份有限公司 多重栅极装置
US9496400B1 (en) * 2015-12-29 2016-11-15 International Business Machines Corporation FinFET with stacked faceted S/D epitaxy for improved contact resistance

Also Published As

Publication number Publication date
US20210272956A1 (en) 2021-09-02
TWI749275B (zh) 2021-12-11
US20190164966A1 (en) 2019-05-30
US11610888B2 (en) 2023-03-21
US20220328481A1 (en) 2022-10-13
TW201926708A (zh) 2019-07-01
US20200350314A1 (en) 2020-11-05
US10714475B2 (en) 2020-07-14
US11984450B2 (en) 2024-05-14
US11211383B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
CN109841506A (zh) 半导体装置
US10672892B2 (en) Self-aligned epitaxy layer
US20200321468A1 (en) Structure of S/D Contact and Method of Making Same
TW202006953A (zh) 半導體結構及其製作方法
CN105280639B (zh) 鳍式场效应晶体管的结构和形成方法
CN105304709B (zh) 鳍式场效应晶体管的结构和形成方法
KR101730727B1 (ko) 반도체 소자 및 그 제조 방법
CN105932060B (zh) 无轻掺杂漏极的半导体结构及其制造方法
CN109273362A (zh) 制造半导体器件的方法和半导体器件
CN109585373B (zh) 具有可控气隙的finfet结构
CN109585548A (zh) 半导体结构
CN107154384A (zh) 半导体器件及其制造方法
US11948970B2 (en) Semiconductor device and manufacturing method thereof
CN109727867A (zh) 半导体器件及其制造方法
CN106469684B (zh) 半导体装置及其形成方法
US10510867B2 (en) FinFETs and methods of forming the same
CN109427588A (zh) 制造半导体器件的方法和半导体器件
CN106992154A (zh) 半导体器件及其制造方法
CN109585555A (zh) 制造半导体器件的方法和半导体器件
CN106971975A (zh) 半导体装置的制造方法
CN106960845A (zh) 鳍式场效应晶体管器件
US20220336627A1 (en) Vertical transistor having an oxygen-blocking layer
CN109994548A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination