CN109791949A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109791949A
CN109791949A CN201780059506.1A CN201780059506A CN109791949A CN 109791949 A CN109791949 A CN 109791949A CN 201780059506 A CN201780059506 A CN 201780059506A CN 109791949 A CN109791949 A CN 109791949A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
mentioned
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780059506.1A
Other languages
English (en)
Other versions
CN109791949B (zh
Inventor
铃木正彦
今井元
北川英树
菊池哲郎
西宫节治
上田辉幸
原健吾
大东彻
伊藤俊克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109791949A publication Critical patent/CN109791949A/zh
Application granted granted Critical
Publication of CN109791949B publication Critical patent/CN109791949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置。
背景技术
液晶显示装置等使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor：以下称为“TFT”)等开关元件。作为这样的开关元件，以往广泛使用将非晶硅膜作为活性层的TFT(以下，称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下，称为“多晶硅TFT”)。
近年来，有时使用氧化物半导体来代替非晶硅或多晶硅作为TFT的活性层的材料。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能按比非晶硅TFT高的速度进行动作。已知使用将氧化物半导体层作为活性层的TFT(以下，称为“氧化物半导体TFT”。)。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能按比非晶硅TFT高的速度进行动作。
另一方面，已知将栅极驱动器、源极驱动器等驱动电路单片(一体)地设置于基板上的技术。最近，已利用使用氧化物半导体TFT制作这些驱动电路(单片驱动器)的技术。
已提出在氧化物半导体TFT中将组成不同的2个氧化物半导体层层叠而成的层叠半导体层用作活性层。将这种TFT结构称为“2层沟道结构”，将具有2层沟道结构的TFT称为“2层沟道结构TFT”。例如专利文献1公开了使用包含组成不同的2个非晶体In-Ga-Zn-O系半导体的层叠半导体层作为氧化物半导体TFT的活性层。
另一方面，例如使用非晶体或结晶质的In-Ga-Zn-O系半导体作为氧化物半导体。结晶质In-Ga-Zn-O系半导体能具有比非晶体In-Ga-Zn-O系半导体高的迁移率。结晶质In-Ga-Zn-O系半导体例如公开于专利文献2等。
现有技术文献
专利文献
专利文献1：特开2013-041945号公报
专利文献2：特开2014-007399号公报
发明内容
发明要解决的问题
本申请的发明人对具有高迁移率的氧化物半导体TFT的结构反复进行了各种研究。在该过程中，对使用结晶质氧化物半导体的2层沟道结构TFT的特性进行研究发现，在TFT间，可能产生阈值等的特性波动。另外发现，有时在一部分TFT中，阈值电压向负的方向移位，即使不施加栅极电压也成为流过漏极电流的常导通型(耗尽化)。因此，得到具有期望的特性且可靠性优异的2层沟道结构TFT是困难的。在后面描述本申请的发明人的详细的研究结果。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。
用于解决问题的方案
本发明的一实施方式的半导体装置具备基板和支撑于上述基板的薄膜晶体管，上述薄膜晶体管包含：半导体层；栅极电极；栅极绝缘层，其形成在上述栅极电极与上述半导体层之间；以及源极电极和漏极电极，其与上述半导体层接触，上述半导体层具有层叠结构，上述层叠结构包含：第1氧化物半导体层，其包含In和Zn，上述第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层，其包含In和Zn，上述第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层，其配置在上述第1氧化物半导体层与上述第2氧化物半导体层之间，上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层，上述第1氧化物半导体层配置在比上述第2氧化物半导体层靠上述栅极绝缘层侧。
本发明的另一实施方式的半导体装置具备基板和支撑于上述基板的薄膜晶体管，上述薄膜晶体管包含：半导体层；栅极电极；栅极绝缘层，其形成在上述栅极电极与上述半导体层之间；以及源极电极和漏极电极，其与上述半导体层接触，上述半导体层具有层叠结构，上述层叠结构包含：第1氧化物半导体层，其包含In和Zn，上述第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层，其包含In和Zn，上述第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；中间氧化物半导体层，其配置在上述第1氧化物半导体层与上述第2氧化物半导体层之间，包含In和Zn，上述中间氧化物半导体层所包含的Zn相对于全部金属元素的原子数比和上述中间氧化物半导体层所包含的In相对于全部金属元素的原子数比大致相等，上述第1氧化物半导体层配置在比上述第2氧化物半导体层靠上述栅极绝缘层侧。
在某实施方式中，上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层。
在某实施方式中，上述中间氧化物半导体层是非晶质氧化物半导体层。
在某实施方式中，上述中间氧化物半导体层包含结晶尺寸比上述第1氧化物半导体层和上述第2氧化物半导体层小的微晶。
在某实施方式中，上述中间氧化物半导体层包含In和Zn，上述中间氧化物半导体层所包含的Zn相对于全部金属元素的原子数比和上述中间氧化物半导体层所包含的In相对于全部金属元素的原子数比大致相等。
在某实施方式中，上述中间氧化物半导体层与上述第1氧化物半导体层及上述第2氧化物半导体层接触。
在某实施方式中，上述中间氧化物半导体层包含In、Ga以及Zn。
在某实施方式中，上述第1氧化物半导体层和上述第2氧化物半导体层包含In、Ga、Zn。
在某实施方式中，上述第1氧化物半导体层包含In、Sn以及Zn，上述第2氧化物半导体层包含In、Ga以及Zn。
在某实施方式中，上述第1氧化物半导体层的厚度小于上述第2氧化物半导体层的厚度。
在某实施方式中，上述第1氧化物半导体层的能隙G1、上述第2氧化物半导体层的能隙G2、上述中间氧化物半导体层的能隙Gm满足G2＞Gm＞G1。
在某实施方式中，上述薄膜晶体管具有底栅结构，上述第1氧化物半导体层与上述栅极绝缘层的上表面接触。
在某实施方式中，上述薄膜晶体管具有沟道蚀刻结构。
本发明的一实施方式的半导体装置的制造方法包含：工序(A)，在基板上形成栅极电极和覆盖上述栅极电极的绝缘层；工序(B)，在上述栅极绝缘层上按顺序形成包含In和Zn的第1氧化物半导体膜、中间氧化物半导体膜以及包含In和Zn的第2氧化物半导体膜，从而形成氧化物半导体层叠膜，其中，上述第1氧化物半导体膜和上述第2氧化物半导体膜是结晶质氧化物半导体膜，上述中间氧化物半导体膜是非晶质氧化物半导体膜，上述第1氧化物半导体膜所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体膜所包含的Zn相对于全部金属元素的原子数比，上述第2氧化物半导体膜所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体膜所包含的In相对于全部金属元素的原子数比；工序(C)，对上述氧化物半导体层叠膜以300℃以上且500℃以下的温度进行热处理，其中，上述非晶质氧化物半导体膜被维持非晶质状态；工序(D)，在上述工序(C)之后，进行上述氧化物半导体层叠膜的图案化，从而在上述栅极绝缘层上形成按顺序包含第1氧化物半导体层、中间氧化物半导体层以及第2氧化物半导体层的半导体层，其中，上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层；以及工序(E)，形成与上述半导体层接触的源极电极和漏极电极，从而得到薄膜晶体管。
在某实施方式中，上述第1氧化物半导体膜、上述第2氧化物半导体膜以及上述中间氧化物半导体膜均包含In-Ga-Zn-O系半导体。
发明效果
根据本发明的一实施方式，能提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。
附图说明
图1是第1实施方式的半导体装置中的TFT101的示意性截面图。
图2是示出第1实施方式的半导体装置(有源矩阵基板)100的一例的示意性俯视图。
图3是例示TFT101中的半导体层7的截面的SEM像的图。
图4的(a)～(c)分别是示出样本基板1～3的XRD分析结果的图。
图5的(a)和(b)分别是示出形成于样本基板A、B的多个TFT的I-V特性的测定结果的图。
图6是示出第1实施方式的TFT的变形例的截面图。
图7是示出第3实施方式的半导体装置(有源矩阵基板)700的一例的示意性俯视图。
图8是有源矩阵基板700中的结晶质硅TFT710A和氧化物半导体TFT710B的截面图。
图9的(a)是示出具有使用结晶质氧化物半导体的2层沟道结构的参考例的TFT200的截面图，图9的(b)是示出参考例的TFT200中的层叠半导体层27的SEM像的图，图9的(c)是用于说明层叠半导体层27的侧面上的膜残留的示意性截面图。
具体实施方式
以下，说明本申请的发明人通过研究发现的见解。
如前所述，本申请的发明人研究了使用结晶质氧化物半导体的2层沟道结构TFT的特性。
图9的(a)是示出具有使用结晶质氧化物半导体的2层沟道结构的参考例的TFT200的截面图。
参考例的TFT200具有：栅极电极(或栅极配线)3，其支撑于基板1；栅极绝缘层5，其覆盖栅极电极3；层叠半导体层27，其配置在栅极绝缘层5上；以及源极电极8和漏极电极9。源极电极8和漏极电极9在层叠半导体层27上空开间隔地配置。在TFT200中，在层叠半导体层27中的位于源极电极8与漏极电极9之间的部分形成有沟道。
层叠半导体层27包含：下层27a；以及上层27b，其形成在下层27a上。层叠半导体层27例如是通过在基板1上形成成为下层27a的结晶质氧化物半导体膜和成为上层27b的结晶质氧化物半导体膜的层叠膜(以下，称为“氧化物半导体层叠膜”)后使用磷硝乙酸系蚀刻液将层叠膜图案化而形成的。
本申请的发明人研究的结果发现，在参考例的TFT200中，阈值电压容易向负的方向移位。另外发现，当在同一基板上形成多个TFT200时，可能在TFT间产生阈值等的特性波动。
考虑产生上述这样的问题的主要原因是，由于包括结晶质氧化物半导体的2层27a、27b的界面上的晶格失配，层叠半导体层的加工性降低了。以下，以包括组成不同的2个结晶质In-Ga-Zn-O系半导体层的层叠半导体层为例，说明层叠半导体层的加工性和TFT特性的关系。
首先，为了分析，在基板1上形成层叠半导体层27，观察其截面。在此，使用In：Ga：Zn为5：1：4的结晶质In-Ga-Zn-O系半导体层(厚度：10nm)作为下层27a。使用In：Ga：Zn例如为1：3：6的结晶质In-Ga-Zn-O系半导体层(厚度：50nm)作为上层27b。
图9的(b)是例示图案化后的层叠半导体层27的SEM像的图。为了容易理解，对层叠半导体层27的轮廓标上白色的线。
由图9的(b)和(c)可知，在层叠半导体层27的侧面，在下层27a与上层27b的界面产生缩颈部(凹部)28。这种缩颈部28也可能在包括组成与上述不同的结晶质氧化物半导体层的层叠半导体层产生，但是在包括非晶氧化物半导体层的层叠半导体层没有见到。由此，推测缩颈部28的产生是由于在作为结晶质In-Ga-Zn-O系半导体层的下层27a与上层27b的界面产生了由晶格常数的偏差导致的晶格的不匹配(失配)所引起的。即，在下层27a与上层27b的界面附近，由于晶格的不匹配，横向(基板1的水平方向)的蚀刻速率比下层27a和上层27b的内部高。认为在界面附近在横向上以高的速率进行蚀刻导致在界面附近产生了缩颈部28。
当使用这种层叠半导体层27形成TFT时，可能产生如下的问题。在形成层叠半导体层27后，以覆盖层叠半导体层27的方式形成源极用导电膜，并进行源极用导电膜的蚀刻，从而形成源极和漏极电极。该工序也称为“源极漏极分离工序”。此时，如图9的(c)示意性所示，在缩颈部28的内部有可能残留源极用导电膜的一部分(以下，称为“残渣部”)29(膜残留)。其结果是，有时源极电极和漏极电极会通过残留在缩颈部28内的残渣部29电连接，引起TFT的阈值电压的负向移位(耗尽化)。这可能成为在TFT间产生阈值电压的波动的主要原因。而且，在源极漏极分离工序中，迁移率高的下层27a有可能得不到上层27b充分保护，而受到工艺损伤。因此，也有可能下层27a产生氧缺陷而被低电阻化，引起耗尽化。
本申请的发明人基于上述见解，详细研究了能提高使用结晶质氧化物半导体层的层叠半导体层的加工性的结构。其结果是，发现通过在2个结晶质氧化物半导体层之间插入非晶氧化物半导体层等中间氧化物半导体层，能得到加工性优异的层叠半导体层。在本说明书中，将夹着中间氧化物半导体层而层叠2个结晶质氧化物半导体层的结构称为“3层沟道结构”，将具有3层沟道结构的TFT称为“3层沟道结构TFT”。
在本发明的一实施方式中，在3层沟道结构TFT中，层叠半导体层是通过在2个结晶质氧化物半导体膜之间形成具有非晶质氧化物半导体膜的氧化物半导体层叠膜后，进行氧化物半导体层叠膜的图案化而形成的。2个结晶质氧化物半导体膜间的界面被非晶质氧化物半导体膜改善，因此在进行氧化物半导体层叠膜的图案化时，能抑制在层叠半导体层的侧面产生缩颈部。即，通过图案化形成的层叠半导体层的侧面能具有锥形形状(正锥形)。因此，在之后的源极漏极分离工序中，能抑制在层叠半导体层的侧面残留源极用导电膜的残渣部。另外，能抑制结晶质氧化物半导体层的下层由于工艺损伤而被低电阻化。因此，能稳定地实现期望的TFT特性。
(第1实施方式)
以下，参照附图说明半导体装置的第1实施方式。本实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛包含有源矩阵基板等电路基板、各种显示装置、电子设备等。
图1是示出本实施方式的半导体装置中的氧化物半导体TFT101的一例的示意性截面图。
本实施方式的半导体装置具备基板1和氧化物半导体TFT(以下，简称为“TFT”)101。
TFT101具备：栅极电极3，其支撑于基板1上；半导体层7；栅极绝缘层5，其配置在半导体层7与栅极电极3之间；以及源极电极8和漏极电极9，其电连接到半导体层7。
在该例子中，TFT101例如是沟道蚀刻型的底栅结构TFT。栅极电极3配置在半导体层7的基板1侧。栅极绝缘层5覆盖栅极电极3，半导体层7以隔着栅极绝缘层5与栅极电极3重叠的方式配置。另外，源极电极8和漏极电极9分别以与半导体层7的上表面接触的方式配置。
本实施方式的半导体层7具有包含第1氧化物半导体层71、第2氧化物半导体层72、以及配置在第1氧化物半导体层71和第2氧化物半导体层72之间的中间氧化物半导体层70的层叠结构。第1氧化物半导体层71位于比第2氧化物半导体层72靠栅极绝缘层5侧。在该例子中，半导体层7具有从栅极绝缘层5侧起将第1氧化物半导体层71、中间氧化物半导体层70以及第2氧化物半导体层72按该顺序层叠而成的3层结构。此外，本实施方式的半导体层7也可以还包含上述3个层以外的层。
第1氧化物半导体层71和第2氧化物半导体层72例如是结晶质氧化物半导体层，中间氧化物半导体层例如是非晶质氧化物半导体层。在此所说的“结晶质氧化物半导体层”只要是主要包含结晶质状态的氧化物半导体的氧化物半导体层即可，也可以包含微小的非晶质部分。“非晶质氧化物半导体层”只要是主要包含非晶质状态的氧化物半导体的氧化物半导体层即可，也可以包含微小的结晶质部分、例如粒子尺寸为1nm以上且20nm以下的微晶。例如，用作中间氧化物半导体层的非晶质氧化物半导体层也可以包含具有比第1氧化物半导体层71和第2氧化物半导体层72小的结晶尺寸的微晶。
第1氧化物半导体层71和第2氧化物半导体层72至少包含In和Zn。第1氧化物半导体层71所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层71所包含的Zn相对于全部金属元素的原子数比。另外，第2氧化物半导体层72所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层72所包含的In相对于全部金属元素的原子数比。由此，第1氧化物半导体层71具有比第2氧化物半导体层72高的迁移率，能作为沟道层发挥功能。第2氧化物半导体层72具有比第1氧化物半导体层71高的结晶性，蚀刻耐性、阻挡性优异。因此，例如在源极漏极分离工序等中，第2氧化物半导体层72能作为第1氧化物半导体层71的保护层和牺牲层发挥功能。
中间氧化物半导体层70不作特别限定，例如可以包含In和Zn。中间氧化物半导体层70所包含的In相对于全部金属元素的原子数比也可以大致等于中间氧化物半导体层70所包含的Zn相对于全部金属元素的原子数比。中间氧化物半导体层70例如可以具有第1氧化物半导体层71与第2氧化物半导体层72的中间的能隙。
在本实施方式中，中间氧化物半导体层70、第1氧化物半导体层71以及第2氧化物半导体层72也可以具有不同的组成。“组成不同”是指各层所包含的金属元素的种类或组成比不同。
第1氧化物半导体层71也可以是半导体层7的最下层，与栅极绝缘层5的上表面接触。第2氧化物半导体层72也可以是半导体层7的最上层，构成半导体层7的上表面。第2氧化物半导体层72的上表面也可以与源极电极8、漏极电极9以及层间绝缘层13接触。优选中间氧化物半导体层70在第1氧化物半导体层71与第2氧化物半导体层72之间以与第2氧化物半导体层72和第2氧化物半导体层72这两者接触的方式配置。由此，能更有效地改善第1氧化物半导体层71与第2氧化物半导体层72的界面。
半导体层7具有沟道区域7c以及位于沟道区域的两侧的源极接触区域7s和漏极接触区域7d。源极电极8以与源极接触区域7s接触的方式形成，漏极电极9以与漏极接触区域7d接触的方式形成。在本说明书中，“沟道区域7c”是指当从基板1的法线方向观看时半导体层7中的位于源极接触区域7s与漏极接触区域7d之间且包含形成沟道的部分的区域。在本实施方式中，沟道能形成在沟道区域7c之中的第1氧化物半导体层71中的栅极绝缘层5附近。
TFT10由层间绝缘层13覆盖。层间绝缘层13也可以具有层叠结构。例如，层间绝缘层13也可以包含无机绝缘膜(钝化膜)和配置在其上的有机绝缘膜。钝化膜也可以以与半导体层7的沟道区域接触的方式配置。
在本实施方式的TFT101中，在迁移率高的第1氧化物半导体层71形成沟道。另外，在第1氧化物半导体层71与第2氧化物半导体层72之间配置有中间氧化物半导体层70，因此能抑制在第1氧化物半导体层71与第2氧化物半导体层72的界面发生晶格的不匹配。因此，通过氧化物半导体层叠膜的蚀刻，能得到具有正锥形形状的半导体层7。在半导体层7的侧面，不产生图9的(b)所示的缩颈部28。因此，在用于源极漏极分离的蚀刻工序中，能抑制源极用导电膜的一部分残留在缩颈部28内(膜残留)。另外，在该蚀刻工序中，能通过第2氧化物半导体层72降低第1氧化物半导体层71受到的工艺损伤。因此，能抑制TFT特性的波动、TFT的阈值电压的负向移位，实现具有高迁移率的可靠性优异的氧化物半导体TFT。
＜半导体层7的各层的组成和厚度＞
优选第1氧化物半导体层71例如是具有比第2氧化物半导体层72高的迁移率的高迁移率层。优选第2氧化物半导体层72例如是具有比第1氧化物半导体层71高的结晶性的高结晶化层。第1氧化物半导体层71的能隙G1也可以小于第2氧化物半导体层72的能隙G2。
中间氧化物半导体层70只要是能改善第1氧化物半导体层71和第2氧化物半导体层72的界面的层即可。中间氧化物半导体层70的能隙Gm也可以大于第1氧化物半导体层71的能隙G1且小于第2氧化物半导体层72的能隙G2(G1＜Gm＜G2)。
以下，说明各层的优选的组成。在以下的说明中，将构成氧化物半导体的In相对于全部的金属元素的原子数比(组成比)省略为“In比率”，将构成氧化物半导体的Zn相对于全部的金属元素的原子数比省略为“Zn比率”。例如In-Ga-Zn-O系半导体层的In比率是In的原子数相对于In、Ga以及Zn的合计原子数的比例。当将In的原子数表示为[In]，将Ga的原子数表示为[Ga]，将锌的原子数表示为[Zn]时，In比率由[In]/([In]+[Ga]+[Zn])表示。
作为高迁移率层的第1氧化物半导体层71的In比率高于Zn比率([In]＞[Zn])。第1氧化物半导体层71中的In比率例如可以超过0.3。在第1氧化物半导体层71是In-Ga-Zn-O系半导体层的情况下，Ga比率、即Ga的原子数相对于In、Ga以及Zn的合计原子数的比例例如低于Zn比率和In比率。Ga比率也可以小于0.3。
第1氧化物半导体层71是In-Ga-Zn-O系半导体层的情况下的第1氧化物半导体层71的优选组成范围的一例如下所示。
[In]/([In]+[Ga]+[Zn])＞0.3
[In]＞[Ga]，[In]＞[Zn]，[Zn]＞[Ga]
[Ga]/([In]+[Ga]+[Zn])＜0.3
第1氧化物半导体层71的In、Ga以及Zn的原子数比In：Ga：Zn也可以是约5：1：4(例如4～6：0.8～1.2：3.2～4.8)。作为一例，当使用原子数比In：Ga：Zn为5：1：4的溅射靶形成氧化物半导体膜时，即使在工艺上产生误差，或掺杂有杂质，形成后的第1氧化物半导体层71的组成也能包含在上述范围中。
另一方面，作为高结晶化层的第2氧化物半导体层72的Zn比率高于In比率([Zn]＞[In])。Zn比率例如可以超过0.5。在第2氧化物半导体层72是In-Ga-Zn-O系半导体层的情况下，Zn比率也可以高于Ga比率和In比率的合计。另外，Ga比率例如可以高于In比率。
第2氧化物半导体层72是In-Ga-Zn-O系半导体层的情况下的第2氧化物半导体层72的优选组成范围的一例如下所示。
[Zn]/([In]+[Ga]+[Zn])＞0.5
[Zn]＞[In]+[Ga]
[In]＜[Ga]
第2氧化物半导体层72的In、Ga以及Zn的原子数比In：Ga：Zn也可以是约1：3：6(例如0.8～1.2：2.4～3.6：4.8～7.2)。作为一例，当使用原子数比In：Ga：Zn为1：3：6的溅射靶形成氧化物半导体膜时，即使在工艺上产生误差，或掺杂有杂质，形成后的第2氧化物半导体层72的组成也能包含在上述范围中。
以下例示第1氧化物半导体层71和第2氧化物半导体层72使用In-Ga-Zn-O系氧化物半导体的情况下的具体的组成。
第1氧化物半导体层71能使用In：Ga：Zn＝3：1：2(＝3/6：1/6：2/6)、In：Ga：Zn＝4：2：3(＝4/9：2/9：3/9)、In：Ga：Zn＝5：1：3(＝5/9：1/9：3/9)、In：Ga：Zn＝5：3：4(＝5/12：3/12：4/12)、In：Ga：Zn＝6：2：4(＝6/12：2/12：4/12)、In：Ga：Zn＝7：1：3(＝7/11：1/11：3/11)或者In：Ga：Zn＝5：1：4(＝5/10：1/10：4/10)的组成(原子数比)的In-Ga-Zn系氧化物、该组成的附近的氧化物半导体。
第2氧化物半导体层72能使用In：Ga：Zn＝1：3：2(＝1/6：3/6：2/6)、In：Ga：Zn＝2：4：3(＝2/9：4/9：3/9)、In：Ga：Zn＝1：5：3(＝1/9：5/9：3/9)或者In：Ga：Zn＝1：3：6(＝1/10：3/10：6/10)的组成(原子数比)的In-Ga-Zn-O系氧化物、其组成的附近的氧化物半导体。
中间氧化物半导体层70不作特别限定，但是可以具有能不结晶化而维持非晶质状态的组成。在中间氧化物半导体层70是In-Ga-Zn-O系半导体层的情况下，In、Ga以及Zn的原子数比In：Ga：Zn也可以为约1：1：1(例如0.8～1.2：0.8～1.2：0.8～1.2)。作为一例，当使用原子数比In：Ga：Zn为1：1：1的溅射靶形成中间氧化物半导体层70时，即使在工艺上产生误差，或掺杂有杂质，形成后的中间氧化物半导体层70的组成也能包含在上述范围中。
此外，半导体层7的各层的组成不限于上述组成。例如能使用In-Sn-Zn-O系半导体层、In-Al-Sn-Zn-O系半导体层等来代替In-Ga-Zn-O系半导体层。另外，半导体层7只要按规定的顺序包含第1氧化物半导体层71、中间氧化物半导体层70以及第2氧化物半导体层72即可，也可以具有4层以上的多层结构。
各层的厚度不作特别限定，但是第1氧化物半导体层71的厚度例如优选为1nm以上且50nm以下。第2氧化物半导体层72的厚度例如优选为20nm以上且130nm以下。中间氧化物半导体层70的厚度例如优选为15nm以上且80nm以下。如果第1氧化物半导体层71的厚度为1nm以上，则与第2氧化物半导体层72中相比，电子优先在第1氧化物半导体层71中移动，因此能实现高迁移率的TFT。另一方面，如果是50nm以下，则能利用栅极电压更高速地进行TFT的导通/截止动作。如果第2氧化物半导体层72的厚度是20nm以上，则能更有效地降低源极漏极分离工序中的第1氧化物半导体层71的工艺损伤。另一方面，如果是130nm以下，则能减小由第2氧化物半导体层72产生的电阻成分，能抑制TFT的迁移率降低。而且，如果中间氧化物半导体层70是15nm以上，则能更有效地改善第1氧化物半导体层71与第2氧化物半导体层72的界面。另一方面，如果是80nm以下，则能抑制由中间氧化物半导体层70的插入所引起的阈值电压的降低。
＜有源矩阵基板的结构＞
本实施方式例如能应用于显示装置的有源矩阵基板。在将本实施方式应用于有源矩阵基板的情况下，只要设置于有源矩阵基板的多个TFT中的至少一部分是具有上述的3层层叠沟道结构的TFT10即可。例如，构成配置于各像素的像素TFT和/或单片驱动器的TFT(电路TFT)可以是TFT10。
有源矩阵基板具有有助于显示的显示区域(有源区域)和位于显示区域的外侧的周边区域(边框区域)。在显示区域形成有多个栅极总线G和多个源极总线S，由这些配线包围的各区域成为“像素”。多个像素配置为矩阵状。
图2是示出本实施方式的有源矩阵基板100的一例的俯视图。图2仅图示单个像素。在该例子中，TFT10作为像素TFT发挥功能。
如图2所示，各像素具有作为像素TFT的TFT101和像素电极19。像素电极19是按每个像素分离的。TFT101在各像素中形成在多个源极总线S与多个栅极总线G的各交点的附近。TFT101的漏极电极9与对应的像素电极19电连接。像素电极19也可以在设置于层间绝缘层13的接触孔CH内与漏极电极9接触。源极总线S电连接到TFT101的源极电极8。源极总线S和源极电极8也可以一体地形成。栅极总线G电连接到TFT101的栅极电极3。栅极总线G和栅极电极3也可以一体地形成。有源矩阵基板100也可以在像素电极19之上或者在层间绝缘层13与像素电极19之间还具有作为共用电极发挥功能的其它电极层。
＜TFT101的制造方法＞
以下，再次参照图1更具体地说明TFT101的制造方法。
首先，在基板1上形成栅极电极3和栅极总线G。作为基板1，例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。栅极电极3能与栅极总线G一体地形成。在此，通过溅射法等在基板(例如玻璃基板)1上形成未图示的栅极配线用金属膜(厚度：例如50nm以上且500nm以下)。接着，将栅极配线用金属膜图案化，从而得到栅极电极3和栅极总线G。例如，使用以厚度300nm的W膜为上层且以厚度20nm的TaN膜为下层的层叠膜(W/TaN膜)作为栅极配线用金属膜。此外，栅极配线用金属膜的材料不作特别限定。能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。
接着，在栅极电极3和栅极总线G上形成栅极绝缘层5。栅极绝缘层5能通过CVD法等形成。能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等作为栅极绝缘层5。栅极绝缘层5也可以具有层叠结构。例如，也可以为了防止来自基板1的杂质等的扩散而在基板侧(下层)形成氮化硅层、氮氧化硅层等，为了确保绝缘性而在其之上的层(上层)形成氧化硅层、氧氮化硅层等。在此，使用以厚度50nm的SiO2膜为上层且以厚度300nm的SiNx膜为下层的层叠膜。当这样使用包含氧的绝缘层(例如SiO2等氧化物层)作为栅极绝缘层5的最上层(即与氧化物半导体层接触的层)时，在半导体层7产生了氧缺损的情况下，能通过氧化物层所包含的氧使氧缺损恢复，因此能降低半导体层7的氧缺损。
接下来，在栅极绝缘层5上形成从栅极绝缘层5侧起按顺序包含第1氧化物半导体层71、中间氧化物半导体层70以及第2氧化物半导体层72的半导体层7。
按以下方式进行半导体层7的形成。
首先，例如，使用溅射法形成包含第1氧化物半导体膜、中间氧化物半导体膜以及第2氧化物半导体膜的氧化物半导体层叠膜。第1氧化物半导体膜、中间氧化物半导体膜以及第2氧化物半导体膜分别具有与第1氧化物半导体层71、中间氧化物半导体层70以及第2氧化物半导体层72对应的组成和厚度。第1氧化物半导体膜和第2氧化物半导体膜例如可以是结晶质氧化物半导体膜，中间氧化物半导体膜例如是非晶质氧化物半导体膜。此外，氧化物半导体膜是结晶质还是非晶质例如由氧化物半导体的组成、成膜条件等决定。
在此，形成结晶质In-Ga-Zn-O系半导体膜作为第1氧化物半导体膜和第2氧化物半导体膜，形成非晶质In-Ga-Zn-O系半导体膜作为中间氧化物半导体膜。
第1氧化物半导体膜例如是使用原子数比In：Ga：Zn为5：1：4的靶通过溅射法形成的。能使用氩等稀有气体原子和氧化性气体的混合气体作为溅射气体(气氛)。氧化性气体可举出O2、CO2、O3、H2O、N2O等。在此，使用包含Ar气体和氧(O2)气体的混合气体。通过溅射法成膜时的氧气的比例例如设定为按分压比为5％以上且20％以下。另外，成膜时的基板温度例如设定为100～180℃。气体气氛的压力(溅射压力)只要是等离子体能稳定地放电的范围即可，不作特别限定，但是例如设定为0.1～3.0Pa。
中间氧化物半导体膜例如使用原子数比In：Ga：Zn为1：1：1的靶通过溅射法形成。使用包含Ar气体和氧(O2)气体的混合气体作为溅射气体。通过溅射法成膜时的氧气的比例例如设定为按分压比为超过0％且10％以下。成膜时的基板温度和溅射压力也可以与形成第1氧化物半导体膜时的基板温度和溅射压力相同。
第2氧化物半导体膜例如使用原子数比In：Ga：Zn为1：3：6的靶通过溅射法形成。使用包含Ar气体和氧(O2)气体的混合气体作为溅射气体。通过溅射法成膜时的氧气的比例比形成中间氧化物半导体膜时的氧气的比例高，例如设定为按分压比为超过0％且20％以下。成膜时的基板温度和溅射压力也可以与形成第1氧化物半导体膜时的基板温度和溅射压力相同。
各氧化物半导体膜的厚度不作特别限定，但是例如可以第1氧化物半导体膜的厚度为1nm以上且50nm以下，中间氧化物半导体膜的厚度为15nm以上且80nm以下，第2氧化物半导体膜的厚度为20nm以上且130nm以下。在此，将第1氧化物半导体膜的厚度设为10nm，将中间氧化物半导体膜的厚度设为40nm，将第2氧化物半导体膜的厚度设为50nm。
接着，进行氧化物半导体层叠膜的退火处理。在此，在大气气氛中，以300℃以上且500℃以下的温度进行热处理。热处理时间例如为30分钟以上且2小时以下。
接着，进行热处理后的氧化物半导体层叠膜的图案化，得到半导体层7。氧化物半导体层叠膜的图案化例如使用磷硝乙酸蚀刻液通过湿式蚀刻进行。由此，得到具有从栅极绝缘层5侧起按顺序包含第1氧化物半导体层71、中间氧化物半导体层70以及第2氧化物半导体层72的层叠结构的半导体层7。
图3是例示在本图案化工序中得到的半导体层7的截面的SEM像的图。为了容易理解，对半导体层7的轮廓标上白色的线。从图3可知，半导体层7的侧面能具有正锥形形状。在本实施方式中，在半导体层7中的2层的结晶质氧化物半导体膜的界面配置有非晶质氧化物半导体膜。因此，能抑制由于界面的晶格失配而横向的蚀刻速率在界面附近变得极高。其结果是，认为在本图案化工序中得到的半导体层7的侧面，不产生图9的(b)所示的缩颈部28。
接着，以与半导体层7的上表面接触的方式形成源极电极8和漏极电极9。源极电极8和漏极电极9可以具有单层结构，也可以具有层叠结构。在此，形成从半导体层7的侧起将Ti膜(厚度：30nm)、Al(厚度：300nm)以及Ti膜(厚度50nm)这3层，或者将Ti膜(厚度：30nm)、Cu膜(厚度：300nm)这2层按该顺序层叠而成的层叠膜作为源极配线用金属膜。源极配线用金属膜例如通过溅射法等形成。
接下来，将源极配线用金属膜图案化，从而得到源极电极8和漏极电极9(源极漏极分离)。在本实施方式中，参照图3在上面所述的，半导体层7的侧面不具有缩颈部等凹部。因此，在源极配线用金属膜的图案化工序中不易产生膜残留。
源极电极8以与半导体层7的源极接触区域接触的方式配置，漏极电极9以与半导体层7的漏极接触区域接触的方式配置。半导体层7中的位于源极电极8与漏极电极9之间的部分成为沟道区域。在该工序中，有时第2氧化物半导体层72的表面部分也被蚀刻(过蚀刻)。之后，也可以对半导体层7的沟道区域进行氧化处理、例如使用N2O气体的等离子体处理。这样，得到TFT101。
接下来，以与TFT10的沟道区域接触的方式形成层间绝缘层13。层间绝缘层13也可以包含无机绝缘层(钝化膜)和配置在其上的有机绝缘层。无机绝缘层例如可以是氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在此，通过CVD法形成厚度例如为300nm的SiO2层作为无机绝缘层。无机绝缘层的形成温度例如可以为200℃以上且450℃以下。接下来，在无机绝缘层上形成有机绝缘层。在此，形成厚度例如为2000nm的正型感光性树脂膜。
(具有层叠结构的半导体层的分析结果)
在上述方法中，通过控制组成和成膜条件，形成了包含结晶质氧化物半导体膜和非晶质氧化物半导体膜的层叠膜。为了确认上述方法中的刚成膜之后(退火处理前)的氧化物半导体膜的结晶状态，本申请的发明人进行了下面的分析。
首先，制作具有单层的半导体膜的样本基板1～3。样本基板1是通过在玻璃基板上以溅射法形成第1氧化物半导体膜而制作的。同样地，样本基板2、3分别是通过将中间氧化物半导体膜和第2氧化物半导体膜形成在玻璃基板上而制作的。在此，形成In-Ga-Zn-O系半导体膜作为第1氧化物半导体膜、中间氧化物半导体膜以及第2氧化物半导体膜。In-Ga-Zn-O系半导体膜的厚度均为100nm。表1中示出形成In-Ga-Zn-O系半导体膜时使用的靶的组成、In-Ga-Zn-O系半导体膜的成膜条件。
[表1]
接着，进行所得到的各样本基板的X射线衍射(XRD)分析。分别在图4的(a)～(c)中示出样本基板1～3的X射线衍射图案。
从图4可知，全部样本基板的X射线衍射图案均在2θ＝20～25°具有宽的波峰P1。考虑这是玻璃基板所引起的波峰。如图4的(a)所示，样本基板1的X射线衍射图案除了具有玻璃基板的波峰P1以外，还在2θ＝30°附近具有结晶性的波峰P2。另外，如图4的(c)所示，样本基板3的X射线衍射图案除了具有玻璃基板的波峰P1以外，还在2θ＝32°附近具有结晶性的波峰P3。因此，能确认样本基板1和样本基板3的半导体膜均是结晶质的。样本基板3的波峰P3比样本基板1的波峰P2尖锐(波峰宽度小)，因此可知样本基板3的半导体膜具有更高的结晶性。另一方面，在样本基板2没有见到结晶性的波峰，因此能确认样本基板2上的半导体膜是非晶质的。
此外，即使对样本基板2进行上述的退火处理，中间氧化物半导体膜也仍维持非晶质状态。若对样本基板1、3进行退火处理，则有时第1氧化物半导体膜和第2氧化物半导体膜的结晶性进一步变高。
如上所述，在基板上形成单层的半导体膜，调查了其结晶状态。然而，在将多个半导体膜层叠而形成层叠半导体层的情况下，通过XRD分析分别调查各半导体膜的结晶状态是困难的。例如能通过层叠半导体层的截面的TEM观察来调查层叠半导体层的各层的结晶状态。另外，例如能通过XPS、AES等分析层叠半导体层中的各层的组成。
(TFT特性的评价)
本申请的发明人制作了具备多个TFT的样本基板A、B，调查了各样本基板的TFT特性的波动，因此说明其结果。
首先，以与上述的TFT101(图1)的制造方法同样的方法在玻璃基板上同时形成多个TFT，从而制作了样本基板A。样本基板A中的TFT具有3层沟道结构，该3层沟道结构包含In、Ga以及Zn的原子数比In：Ga：Zn为约5：1：4的In-Ga-Zn-O系半导体层(厚度：10nm)作为第1氧化物半导体层，包含In、Ga以及Zn的原子数比In：Ga：Zn为约1：3：6的In-Ga-Zn-O系半导体层(厚度：50nm)作为第2氧化物半导体层，包含In、Ga以及Zn的原子数比In：Ga：Zn为约1：1：1的In-Ga-Zn-O系半导体层(厚度：40nm)作为中间氧化物半导体层。
另外，除了不形成中间氧化物半导体层这一点以外，以与样本基板A同样的方法，在玻璃基板上同时形成多个TFT，制作了样本基板B。样本基板B的TFT具有包括In、Ga以及Zn的原子数比In：Ga：Zn为约5：1：4的In-Ga-Zn-O系半导体层(厚度：10nm)和In、Ga以及Zn的原子数比In：Ga：Zn为约1：3：6的In-Ga-Zn-O系半导体层(厚度：50nm)的2层沟道结构(参照图9的(a))。
接下来，测定形成于各样本基板的多个TFT的I-V特性。图5的(a)和(b)中示出测定结果。在图5中，用实线示出使栅极电压Vg从负侧向正侧变化而测定的结果，用虚线示出使栅极电压Vg从正侧向负侧变化而测定的结果。
根据测定结果可确认，在样本基板A中比样本基板B更抑制了TFT特性的波动。特别是可知，样本基板B中包含有阈值电压特别大地进行了负向移位的TFT。考虑这是因为，如前所述，在源极漏极分离工序中在半导体层的侧面的缩颈部内产生了膜残留。
在上述的分析中，使用结晶质氧化物半导体层作为第1氧化物半导体层71和第2氧化物半导体层72，使用非晶质氧化物半导体层作为中间氧化物半导体层70。此外，各层的组成和结晶状态不限于上述例子。通过在迁移率高且作为沟道层发挥功能的第1氧化物半导体层71与阻挡性或蚀刻耐性高的第2氧化物半导体层72之间，配置具有第1氧化物半导体层71与第2氧化物半导体层72的中间的组成或具有第1氧化物半导体层71与第2氧化物半导体层72的中间的能隙的中间氧化物半导体层(例如In比率与Zn比率大致相等的氧化物半导体层)，能确保第1氧化物半导体层71和第2氧化物半导体层72各自的功能并且改善这些层的界面。
＜关于TFT结构＞
如图1所示，本实施方式的沟道结构能适合应用于具有顶接触结构的沟道蚀刻型的TFT。当应用于这种TFT时，能抑制在源极漏极分离工序中产生的膜残留、对第1氧化物半导体层的工艺损伤，因此能得到更显著的效果。
此外，能应用本实施方式的沟道结构的TFT的结构不作特别限定。图1所示的TFT101具有源极和漏极电极与半导体层的上表面接触的顶接触结构，但是也可以具有源极和漏极电极与半导体层的下表面接触的底接触结构。在具有底接触结构的TFT中，不产生上述的膜残留的问题。然而，当在半导体层的侧面产生了缩颈部时，有时在半导体层侧面上钝化膜等绝缘膜的覆盖性降低，不能得到可靠性高的TFT。
另外，本实施方式的TFT可以具有沟道蚀刻结构，也可以具有蚀刻阻挡结构。在沟道蚀刻型的TFT中，如图1所示，在沟道区域上不形成蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面以与氧化物半导体层的上表面接触的方式配置。沟道蚀刻型的TFT例如通过在氧化物半导体层上形成源极/漏极电极用的导电膜并且进行源极漏极分离而形成。在源极漏极分离工序中，有时沟道区域的表面部分会被蚀刻。
在蚀刻阻挡型的TFT中，在沟道区域上形成有蚀刻阻挡层。源极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成将作为氧化物半导体层的沟道区域的部分覆盖的蚀刻阻挡层后，在氧化物半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜，并进行源极漏极分离而形成的。在蚀刻阻挡型的TFT中，通过由蚀刻阻挡层覆盖半导体层的侧面，能抑制上述的膜残留的产生。然而，当在半导体层的侧面产生了缩颈部时，有时在半导体层侧面上蚀刻阻挡层的覆盖性降低，不能得到可靠性高的TFT。
图1所示的TFT101是在半导体层7与基板1之间配置有栅极电极3的底栅结构TFT，但是也可以是在半导体层7的与基板1相反的一侧配置有栅极电极3的顶栅结构TFT。
图6是示出本实施方式的TFT的变形例的截面图。在图6中，对与图1同样的构成要素标注相同的附图标记。
变形例的TFT102是底接触型，并且具有顶栅结构。在TFT102中，以与源极电极8和漏极电极的上表面接触的方式配置有半导体层17。半导体层17由栅极绝缘层5覆盖。在栅极绝缘层5，以从基板1的法线方向观看时与半导体层17的至少一部分(位于源极电极8与漏极电极9之间的部分)重叠的方式设置有栅极电极3。
在TFT102的半导体层17中，第1氧化物半导体层71配置在比第2氧化物半导体层72靠上方(即栅极绝缘层5侧)。在该例子中，半导体层17具有从基板1侧起按顺序包含第2氧化物半导体层72、中间氧化物半导体层70以及第1氧化物半导体层71的层叠结构。第1氧化物半导体层71的上表面与栅极绝缘层5接触。
在顶栅结构TFT中，当在半导体层的侧面产生了缩颈部时，在半导体层侧面上栅极绝缘层的覆盖性有可能降低。与此相对，在TFT102中，提高了半导体层17的加工性，因此栅极绝缘层5的覆盖性的降低被抑制，能得到高的可靠性。
＜关于氧化物半导体＞
作为半导体层7所包含的氧化物半导体，可举出非晶质氧化物半导体、多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。第1氧化物半导体层71和第2氧化物半导体层72也可以具有不同的晶体结构。优选第2氧化物半导体层72的能隙大于第1氧化物半导体层71的能隙。但是，在这些层的能隙的差比较小的情况下，第1氧化物半导体层71的能隙也可以大于第2氧化物半导体层72的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的公开内容全部引用到本说明书中。
第1氧化物半导体层71、第2氧化物半导体层72以及中间氧化物半导体层70例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，第1氧化物半导体层71、第2氧化物半导体层72以及中间氧化物半导体层70例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。第1氧化物半导体层71、第2氧化物半导体层72以及中间氧化物半导体层70能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
结晶质In-Ga-Zn-O系的半导体的晶体结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边与显示区域设置在相同基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
第1氧化物半导体层71、第2氧化物半导体层72以及中间氧化物半导体层70也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，第1氧化物半导体层71和第2氧化物半导体层72也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、In-Zn-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。另一方面，中间氧化物半导体层70也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
(第2实施方式)
第2实施方式的半导体装置在TFT的半导体层包含In、Zn以及Sn，这一点与第1实施方式不同。
第2实施方式的TFT具有与图1所示的TFT101同样的结构。但是，使用包含In、Sn以及Zn的氧化物半导体层作为第1氧化物半导体层71。例如，可以使用In-Sn-Zn-O系半导体层或In-Al-Sn-Zn-O系半导体层。第1氧化物半导体层71也可以是结晶质的。
第2氧化物半导体层72可以是包含In、Zn且不包含Sn的氧化物半导体层。例如，能使用与第1实施方式同样的In-Ga-Zn-O系半导体层作为第2氧化物半导体层72。第2氧化物半导体层72也可以是结晶质的。
In-Sn-Zn-O系半导体等包含Sn的氧化物半导体能具有比In-Ga-Zn-O系半导体高的迁移率。因此，当用于第1氧化物半导体层71时，能得到具有更高的迁移率的TFT。另一方面，优选第2氧化物半导体层72不包含易于被还原的Sn。在不包含Sn的氧化物半导体中，不易产生由金属的还原所引起的氧浓度的降低。因此，不包含Sn的氧化物半导体层(例如In-Ga-Zn-O系半导体层)与包含Sn的氧化物半导体层相比不易被低电阻化，能适合用于作为第1氧化物半导体层71的保护层的第2氧化物半导体层72。
中间氧化物半导体层70的组成不作特别限定。中间氧化物半导体层70可以是非晶质的。例如，能使用与第1实施方式同样的氧化物半导体层作为中间氧化物半导体层70。
(第3实施方式)
以下，参照附图说明本发明的半导体装置的第3实施方式。本实施方式的半导体装置是具备形成在同一基板上的氧化物半导体TFT和结晶质硅TFT的有源矩阵基板。
有源矩阵基板按每个像素具备TFT(像素用TFT)。例如使用以In-Ga-Zn-O系的半导体膜为活性层的氧化物半导体TFT作为像素用TFT。
有时将周边驱动电路的一部分或全部与像素用TFT一体地形成在同一基板上。这种有源矩阵基板被称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置在包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用将多晶硅膜作为活性层的结晶质硅TFT。当这样使用氧化物半导体TFT作为像素用TFT，使用结晶质硅TFT作为电路用TFT时，能在显示区域降低功耗，而且，能减小边框区域。
能采用第1和第2实施方式的TFT101(图1)作为像素用TFT。关于这一点在后面描述。
接下来，使用附图说明本实施方式的有源矩阵基板的更具体的构成。
图7是示出本实施方式的有源矩阵基板700的平面结构的一例的示意性俯视图，图8时示出有源矩阵基板700中的结晶质硅TFT(以下，称为“第1薄膜晶体管”。)710A和氧化物半导体TFT(以下，称为“第2薄膜晶体管”。)710B的截面结构的截面图。
如图7所示，有源矩阵基板700具有：包含多个像素的显示区域702；以及显示区域702以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域701。在驱动电路形成区域701例如设置有栅极驱动器电路740、检查电路770等。在显示区域702，形成有在行方向上延伸的多个栅极总线(未图示)和在列方向上延伸的多个源极总线S。虽然未图示，但是各像素例如由栅极总线和源极总线S规定。栅极总线分别连接到栅极驱动器电路的各端子。源极总线S分别连接到安装于有源矩阵基板700的驱动器IC750的各端子。
如图8所示，在有源矩阵基板700中，在显示区域702的各像素形成有第2薄膜晶体管710B作为像素用TFT，在驱动电路形成区域701形成有第1薄膜晶体管710A作为电路用TFT。
有源矩阵基板700具备：基板711；基底膜712，其形成在基板711的表面；第1薄膜晶体管710A，其形成在基底膜712上；以及第2薄膜晶体管710B，其形成在基底膜712上。第1薄膜晶体管710A是具有主要包含结晶质硅的活性区域的结晶质硅TFT。第2薄膜晶体管710B是具有主要包含氧化物半导体的活性区域的氧化物半导体TFT。第1薄膜晶体管710A和第2薄膜晶体管710B一体地制作于基板711。在此所说的“活性区域”是指成为TFT的活性层的半导体层中的形成沟道的区域。
第1薄膜晶体管710A具有：结晶质硅半导体层(例如低温多晶硅层)713，其形成在基底膜712上；第1绝缘层714，其覆盖结晶质硅半导体层713；以及栅极电极715A，其设置在第1绝缘层714上。第1绝缘层714中的位于结晶质硅半导体层713与栅极电极715A之间的部分作为第1薄膜晶体管710A的栅极绝缘膜发挥功能。结晶质硅半导体层713具有：形成沟道的区域(活性区域)713c；以及分别位于活性区域的两侧的源极区域713s和漏极区域713d。在该例子中，结晶质硅半导体层713中的隔着第1绝缘层714与栅极电极715A重叠的部分成为活性区域713c。第1薄膜晶体管710A还具有分别连接到源极区域713s和漏极区域713d的源极电极718sA和漏极电极718dA。也可以源极和漏极电极718sA、718dA设置在覆盖栅极电极715A和结晶质硅半导体层713的层间绝缘膜(在此为第2绝缘层716)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层713连接。
第2薄膜晶体管710B具有：栅极电极715B，其设置于基底膜712上；第2绝缘层716，其覆盖栅极电极715B；以及氧化物半导体层717，其配置在第2绝缘层716上。如图所示，作为第1薄膜晶体管710A的栅极绝缘膜的第1绝缘层714也可以延伸设置到要形成第2薄膜晶体管710B的区域。在该情况下，氧化物半导体层717也可以形成在第1绝缘层714上。第2绝缘层716中的位于栅极电极715B与氧化物半导体层717之间的部分作为第2薄膜晶体管710B的栅极绝缘膜发挥功能。氧化物半导体层717具有：形成沟道的区域(活性区域)717c；以及分别位于活性区域的两侧的源极接触区域717s和漏极接触区域717d。在该例子中，氧化物半导体层717中的隔着第2绝缘层716与栅极电极715B重叠的部分成为活性区域717c。另外，第2薄膜晶体管710B还具有分别连接到源极接触区域717s和漏极接触区域717d的源极电极718sB和漏极电极718dB。也能是在基板711上不设置基底膜712的构成。
薄膜晶体管710A、710B由钝化膜719和平坦化膜720覆盖。在作为像素用TFT发挥功能的第2薄膜晶体管710B中，栅极电极715B连接到栅极总线(未图示)，源极电极718sB连接到源极总线(未图示)，漏极电极718dB连接到像素电极723。在该例子中，漏极电极718dB在形成于钝化膜719和平坦化膜720的开口部内与对应的像素电极723连接。视频信号经由源极总线供应到源极电极718sB，基于来自栅极总线的栅极信号向像素电极723写入所需的电荷。
此外，也可以如图所示在平坦化膜720上形成有透明导电层721作为共用电极，在透明导电层(共用电极)721与像素电极723之间形成有第3绝缘层722。在该情况下，也可以在像素电极723设置有狭缝状的开口。这种有源矩阵基板700例如能应用于FFS(FringeField Switching：边缘场开关)模式的显示装置。FFS模式是在其中一个基板设置一对电极并且在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例子中，生成由从像素电极723发出并穿过液晶层(未图示)然后穿过像素电极723的狭缝状的开口而到达共用电极721的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子从基板不立起，因此与纵向电场方式相比具有能实现宽视角的优点。
能使用参照图1、图6在前面所述的TFT101、102作为本实施方式的第2薄膜晶体管710B。在采用图1所示的TFT101的情况下，也可以使TFT101中的栅极电极3、栅极绝缘层5、半导体层7、源极电极8以及漏极电极9分别与图7所示的栅极电极715B、第2绝缘层(栅极绝缘层)716、氧化物半导体层717、源极电极718sB以及漏极电极718dB对应。
另外，也可以将作为氧化物半导体TFT的薄膜晶体管710B用作构成图7所示的检查电路770的TFT(检查用TFT)。
此外，虽然未图示，但是检查TFT和检查电路例如可以形成于安装图7所示的驱动器IC750的区域。在该情况下，检查用TFT配置在驱动器IC750与基板711之间。
在图示的例子中，第1薄膜晶体管710A具有在栅极电极715A与基板711(基底膜712)之间配置有结晶质硅半导体层713的顶栅结构。另一方面，第2薄膜晶体管710B具有在氧化物半导体层717与基板711(基底膜712)之间配置有栅极电极715B的底栅结构。通过采用这种结构，在同一基板711上一体地形成2种薄膜晶体管710A、710B时，能更有效地抑制制造工序数、制造成本的增加。
第1薄膜晶体管710A和第2薄膜晶体管710B的TFT结构不限于上述结构。例如，这些薄膜晶体管710A、710B也可以具有相同的TFT结构。或者，也可以第1薄膜晶体管710A具有底栅结构，第2薄膜晶体管710B具有顶栅结构。另外，在底栅结构的情况下，可以如薄膜晶体管710B那样是沟道蚀刻型，也可以是蚀刻阻挡型。
作为第2薄膜晶体管710B的栅极绝缘膜的第2绝缘层716也可以延伸设置到形成第1薄膜晶体管710A的区域，作为覆盖第1薄膜晶体管710A的栅极电极715A和结晶质硅半导体层713的层间绝缘膜发挥功能。在这样将第1薄膜晶体管710A的层间绝缘膜与第2薄膜晶体管710B的栅极绝缘膜形成在同一层(第2绝缘层)716内的情况下，第2绝缘层716也可以具有层叠结构。例如，第2绝缘层716也可以具有包含能供应氢的供氢性的层(例如氮化硅层)和配置在供氢性的层上的能供应氧的供氧性的层(例如氧化硅层)的层叠结构。
第1薄膜晶体管710A的栅极电极715A和第2薄膜晶体管710B的栅极电极715B也可以形成在同一层内。另外，第1薄膜晶体管710A的源极和漏极电极718sA、718dA与第2薄膜晶体管710B的源极和漏极电极718sB、718dB也可以形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)形成。由此，能抑制制造工序数和制造成本的增加。
本实施方式适合应用于使用氧化物半导体TFT的有源矩阵基板。有源矩阵基板能用于液晶显示装置、有机EL显示装置、无机EL显示装置等各种显示装置以及具备显示装置的电子设备等。在有源矩阵基板中，氧化物半导体TFT不仅能用作设置于各像素的开关元件，也能用作驱动器等周边电路的电路用元件(单片化)。在这种情况下，本发明的氧化物半导体TFT由于将具有高迁移率(例如10cm2/Vs以上)的氧化物半导体层用作活性层，因此适合用作电路用元件。
工业上的可利用性
本发明的实施方式能广泛应用于具有氧化物半导体TFT的各种半导体装置。例如能应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置、MEMS显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1 基板
3 栅极电极
5 栅极绝缘层
7、17 半导体层
71 第1氧化物半导体层
72 第2氧化物半导体层
70 中间氧化物半导体层
8 源极电极
9 漏极电极
13 层间绝缘层
101、102 薄膜晶体管(TFT)。

Claims (16)

1.一种半导体装置，具备基板和支撑于上述基板的薄膜晶体管，其特征在于，
上述薄膜晶体管包含：半导体层；栅极电极；栅极绝缘层，其形成在上述栅极电极与上述半导体层之间；以及源极电极和漏极电极，其与上述半导体层接触，
上述半导体层具有层叠结构，上述层叠结构包含：
第1氧化物半导体层，其包含In和Zn，上述第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；
第2氧化物半导体层，其包含In和Zn，上述第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及
中间氧化物半导体层，其配置在上述第1氧化物半导体层与上述第2氧化物半导体层之间，
上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层，上述第1氧化物半导体层配置在比上述第2氧化物半导体层靠上述栅极绝缘层侧。
2.一种半导体装置，具备基板和支撑于上述基板的薄膜晶体管，其特征在于，
上述薄膜晶体管包含：半导体层；栅极电极；栅极绝缘层，其形成在上述栅极电极与上述半导体层之间；以及源极电极和漏极电极，其与上述半导体层接触，
上述半导体层具有层叠结构，上述层叠结构包含：
第1氧化物半导体层，其包含In和Zn，上述第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；
第2氧化物半导体层，其包含In和Zn，上述第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；
中间氧化物半导体层，其配置在上述第1氧化物半导体层与上述第2氧化物半导体层之间，包含In和Zn，上述中间氧化物半导体层所包含的Zn相对于全部金属元素的原子数比和上述中间氧化物半导体层所包含的In相对于全部金属元素的原子数比大致相等，
上述第1氧化物半导体层配置在比上述第2氧化物半导体层靠上述栅极绝缘层侧。
3.根据权利要求2所述的半导体装置，
上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层。
4.根据权利要求2或3所述的半导体装置，
上述中间氧化物半导体层是非晶质氧化物半导体层。
5.根据权利要求3所述的半导体装置，
上述中间氧化物半导体层包含结晶尺寸比上述第1氧化物半导体层和上述第2氧化物半导体层小的微晶。
6.根据权利要求1所述的半导体装置，
上述中间氧化物半导体层包含In和Zn，上述中间氧化物半导体层所包含的Zn相对于全部金属元素的原子数比和上述中间氧化物半导体层所包含的In相对于全部金属元素的原子数比大致相等。
7.根据权利要求1至6中的任意一项所述的半导体装置，
上述中间氧化物半导体层与上述第1氧化物半导体层及上述第2氧化物半导体层接触。
8.根据权利要求1至7中的任意一项所述的半导体装置，
上述中间氧化物半导体层包含In、Ga以及Zn。
9.根据权利要求1至8中的任意一项所述的半导体装置，
上述第1氧化物半导体层和上述第2氧化物半导体层包含In、Ga、Zn。
10.根据权利要求1至8中的任意一项所述的半导体装置，
上述第1氧化物半导体层包含In、Sn以及Zn，上述第2氧化物半导体层包含In、Ga以及Zn。
11.根据权利要求1至10中的任意一项所述的半导体装置，
上述第1氧化物半导体层的厚度小于上述第2氧化物半导体层的厚度。
12.根据权利要求1至11中的任意一项所述的半导体装置，
上述第1氧化物半导体层的能隙G1、上述第2氧化物半导体层的能隙G2、上述中间氧化物半导体层的能隙Gm满足G2＞Gm＞G1。
13.根据权利要求1至12中的任意一项所述的半导体装置，
上述薄膜晶体管具有底栅结构，上述第1氧化物半导体层与上述栅极绝缘层的上表面接触。
14.根据权利要求1至13中的任意一项所述的半导体装置，
上述薄膜晶体管具有沟道蚀刻结构。
15.一种半导体装置的制造方法，其特征在于，包含：
工序(A)，在基板上形成栅极电极和覆盖上述栅极电极的绝缘层；
工序(B)，在上述栅极绝缘层上按顺序形成包含In和Zn的第1氧化物半导体膜、中间氧化物半导体膜以及包含In和Zn的第2氧化物半导体膜，从而形成氧化物半导体层叠膜，其中，上述第1氧化物半导体膜和上述第2氧化物半导体膜是结晶质氧化物半导体膜，上述中间氧化物半导体膜是非晶质氧化物半导体膜，上述第1氧化物半导体膜所包含的In相对于全部金属元素的原子数比大于上述第1氧化物半导体膜所包含的Zn相对于全部金属元素的原子数比，上述第2氧化物半导体膜所包含的Zn相对于全部金属元素的原子数比大于上述第2氧化物半导体膜所包含的In相对于全部金属元素的原子数比；
工序(C)，对上述氧化物半导体层叠膜以300℃以上且500℃以下的温度进行热处理，其中，上述非晶质氧化物半导体膜被维持非晶质状态；
工序(D)，在上述工序(C)之后，进行上述氧化物半导体层叠膜的图案化，从而在上述栅极绝缘层上形成按顺序包含第1氧化物半导体层、中间氧化物半导体层以及第2氧化物半导体层的半导体层，其中，上述第1氧化物半导体层和上述第2氧化物半导体层是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层；以及
工序(E)，形成与上述半导体层接触的源极电极和漏极电极，从而得到薄膜晶体管。
16.根据权利要求15所述的半导体装置的制造方法，
上述第1氧化物半导体膜、上述第2氧化物半导体膜以及上述中间氧化物半导体膜均包含In-Ga-Zn-O系半导体。
CN201780059506.1A 2016-09-27 2017-09-21 半导体装置及其制造方法 Active CN109791949B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016188067 2016-09-27
JP2016-188067 2016-09-27
PCT/JP2017/034071 WO2018061969A1 (ja) 2016-09-27 2017-09-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN109791949A true CN109791949A (zh) 2019-05-21
CN109791949B CN109791949B (zh) 2022-02-25

Family

ID=61759648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780059506.1A Active CN109791949B (zh) 2016-09-27 2017-09-21 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10741696B2 (zh)
JP (1) JP6618628B2 (zh)
CN (1) CN109791949B (zh)
DE (1) DE112017004841T5 (zh)
WO (1) WO2018061969A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301699A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
KR102142268B1 (ko) * 2018-06-25 2020-08-12 삼성전자 주식회사 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
CN110224031A (zh) * 2019-05-22 2019-09-10 深圳市华星光电半导体显示技术有限公司 改善金属氧化物tft特性的结构与其制作方法
JP7437359B2 (ja) 2021-08-30 2024-02-22 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
CN117546302A (zh) * 2022-03-31 2024-02-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
CN102867854A (zh) * 2011-07-08 2013-01-09 株式会社半导体能源研究所 半导体装置及其制造方法
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140042436A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345349B2 (ja) 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5666567B2 (ja) * 2010-04-23 2015-02-12 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP4982620B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6175244B2 (ja) * 2012-02-09 2017-08-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2017153882A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
CN102867854A (zh) * 2011-07-08 2013-01-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140042436A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN109791949B (zh) 2022-02-25
US20190326443A1 (en) 2019-10-24
JPWO2018061969A1 (ja) 2019-07-11
US10741696B2 (en) 2020-08-11
JP6618628B2 (ja) 2019-12-11
WO2018061969A1 (ja) 2018-04-05
DE112017004841T5 (de) 2019-06-19

Similar Documents

Publication Publication Date Title
CN109791949A (zh) 半导体装置及其制造方法
CN104685635B (zh) 半导体装置
CN108886057B (zh) 薄膜晶体管阵列面板和导电结构
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
US10340392B2 (en) Semiconductor device including mark portion and production method for same
CN110246900B (zh) 半导体装置及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN107004718A (zh) 半导体装置及其制造方法
CN107851669A (zh) 半导体装置及其制造方法
CN109786468A (zh) 半导体装置
CN104205341A (zh) 半导体器件及其制造方法
CN109585455A (zh) 半导体装置
CN109073942B (zh) 薄膜晶体管阵列面板
CN107851668A (zh) 半导体装置及其制造方法
CN108496244A (zh) 半导体装置及其制造方法
CN104040724B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN105981148B (zh) 半导体器件及其制造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
CN110299368A (zh) 有源矩阵基板及其制造方法
CN110383493A (zh) 有源矩阵基板及其制造方法
US10332968B2 (en) Semiconductor device and method for manufacturing the same
CN101645423A (zh) 薄膜晶体管基板及其制造方法
CN109791892A (zh) 有源矩阵基板及其制造方法
CN106104810A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant