CN109716258B - 用以稳定供应电压的装置和方法 - Google Patents

用以稳定供应电压的装置和方法 Download PDF

Info

Publication number
CN109716258B
CN109716258B CN201780057190.2A CN201780057190A CN109716258B CN 109716258 B CN109716258 B CN 109716258B CN 201780057190 A CN201780057190 A CN 201780057190A CN 109716258 B CN109716258 B CN 109716258B
Authority
CN
China
Prior art keywords
current
detection signal
voltage
current source
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780057190.2A
Other languages
English (en)
Other versions
CN109716258A (zh
Inventor
B·普里斯
D·沙阿
Y·科拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109716258A publication Critical patent/CN109716258A/zh
Application granted granted Critical
Publication of CN109716258B publication Critical patent/CN109716258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)

Abstract

在特定实施方案中，一种用以稳定供应电压的设备包含第一电流源、第二电流源和控制电路。所述第一电流源响应于检测信号且具有经由输出节点耦合到电压调节器电路的输出端。所述第二电流源也耦合到所述输出节点。所述控制电路包含响应于所述检测信号的输入端和耦合到所述第二电流源的输出端。所述控制电路经配置以基于所述检测信号的经延迟版本而启用所述第二电流源。

Description

用以稳定供应电压的装置和方法
相关申请的交叉引用
本申请要求2016年9月21日申请的美国专利申请第15/272,110号的优先权，所述申请的全部内容被以引用的方式并入本文中。
技术领域
本发明大体上涉及用以稳定供应电压的装置和方法。
背景技术
技术的进步已带来更小且更强大的计算装置。举例来说，包含无线电话(例如移动电话和智能电话)、平板电脑和膝上型计算机的多种便携式个人计算装置体积小、重量轻且易于由用户携带。这些装置可通过无线网络传达语音和数据封包。另外，许多此类装置并入有额外功能性，例如数字静态摄影机、数字摄像机、数字记录器和音频文件播放器。并且，这些装置可处理可执行指令，包含软件应用程序，例如可用以存取因特网的网页浏览器应用程序。因此，这些装置可包含显著的计算和网络连接能力。
为减小电压波动，此类装置包含利用电压调节器的处理器核心。电压调节器可为简单的前馈设计，或可包含负反馈控制回路。取决于设计，电压调节器可用于调节一或多个交流电(AC)或直流电(DC)电压。例如降压调节器的电压调节器可由于负载电流中的陡阶跃而呈现不可接受的电压“下降(droop)”。举例来说，当处理器核心“加电”时，较大负载电流可使供应电压下降，直到电压调节器可提供足够的电流以稳定电压。较大电压下降可使经调节的供应电压降到低于电路操作的最小所需电平。
发明内容
根据本发明的一个实施方案，一种用以稳定供应电压的设备包含第一电流源、第二电流源和控制电路。第一电流源响应于检测信号且具有经由输出节点耦合到电压调节器电路的输出端。第二电流源也耦合到所述输出节点。控制电路包含响应于检测信号的输入端和耦合到第二电流源的输出端。控制电路经配置以基于检测信号的经延迟版本而启用第二电流源。
根据本发明的另一实施方案，一种方法包含在控制电路处接收检测信号。检测信号指示电压调节器电路的输出电压低于阈值电压。所述方法也包含启用响应于检测信号的第一电流源和启用响应于检测信号的经延迟版本的第二电流源。
根据本发明的另一实施方案，一种设备包含用于将第一电流提供到输出节点的装置。用于提供第一电流的装置响应于检测信号，且经由输出节点耦合到用于调节输出节点处的电压的装置。所述设备也包含用于将第二电流提供到输出节点的装置。所述设备进一步包含用于基于检测信号的经延迟版本而启用用于提供第二电流的装置的装置。
根据本发明的另一实施方案，一种非暂时性计算机可读媒体包含指令，所述指令在由处理器执行时使得处理器执行包含响应于检测信号而启用第一电流源的操作。检测信号指示电压调节器电路的输出电压低于阈值电压。所述操作也包含响应于检测信号的经延迟版本而启用第二电流源。
附图说明
图1为可操作以减小输出电压下降的系统的图式。
图2为可包含在图1的系统中的用以稳定供应电压的装置的电路图。
图3为用以稳定供应电压的装置的另一说明性实例的图式。
图4为用以稳定供应电压的装置的电流源的说明性实例的图式。
图5为用于将电流提供到电压调节器电路的输出节点的方法。
图6为可包含可操作以减小输出电压下降的组件的装置的框图。
具体实施方式
下文参看图式描述本发明的特定实施方案。在说明书中，贯穿图式由共同参考编号标示共同特征。
参看图1，展示可操作以减小输出电压下降的系统100。系统100包含电压调节器电路102、检测电路104、供应电压稳定化电路106和负载108。电压调节器电路102可经配置以调节输出节点110处的电压。供应电压稳定化电路106可经配置以响应于输出节点110处电压的急剧下降而使通向输出节点110的电流190快速升高。举例来说，当通过负载108的负载电流比电压调节器电路102可适应所增加负载电流的瞬态响应增加得更快时，输出节点110处的电压下降。响应于所述电压下降，供应电压稳定化电路106可增加电流190直到输出节点110处的电压稳定，且接着可在电压调节器电路102适应所增加负载电流时降低电流190。供应电压稳定化电路106在本文中也被称作异步瞬态响应加速器(ATRA)106。
电压调节器电路102可包含调节器供电部分170，其耦合到输出节点110且响应于来自调节器反馈部分172的控制信号137。在一些实施方案中，电压调节器电路102可包含或对应于降压调节器。
调节器供电部分170包含栅极驱动器电路120，其耦合到上拉晶体管124的栅极和下拉晶体管126的栅极。电感器140的第一端子耦合到晶体管124、126的漏极，且电感器140的第二端子耦合到输出节点110。电容器142的第一端子耦合到输出节点110，且电容器142的第二端子耦合到接地。
栅极驱动器电路120经配置以响应于控制信号137而选择性地激活和去激活晶体管124、126中的每一个。举例来说，栅极驱动器电路120可经配置以在控制信号137具有第一电压电平(例如逻辑高电压)时通过激活上拉晶体管124和去激活下拉晶体管126而将电感器140耦合到供应电压(Vin)，且在控制信号137具有第二电压电平(例如逻辑低电压)时通过去激活上拉晶体管124和激活下拉晶体管126而将电感器140耦合到接地。
调节器反馈部分172耦合到输出节点110，且经配置以基于输出节点110处的电压而产生控制信号137作为具有工作循环的脉宽调制(PWM)信号。调节器反馈部分172包含用于电压产生器电路102的误差放大器132，所述误差放大器经配置以基于第一电压(V1)与参考电压(Vref)之间的差而产生电压(Vcomp)135。电阻器134和电容器136、138连同电阻器144、146和电容器148为经配置以实施用于误差放大器132的III型补偿网络的补偿组件。
电压调节器电路102也包含比较器电路128、时钟和斜坡产生器130和脉宽调制(PWM)锁存器122。比较器电路128的第一输入端子经耦合以接收由时钟和斜坡产生器130所产生的斜坡电压(Vramp)131，且比较器电路128的第二输入端子经耦合以接收来自误差放大器132的Vcomp 135。Vramp 131可具有从低电压电平增加且在到达高电压电平之后复位(到低电压电平)的电压电平。因此，Vramp 131可以连续方式不断地增加、复位和重复。
比较器电路128可通过在斜坡电压Vramp 131小于Vcomp 135时输出低电压且在Vramp 131超过Vcomp 135时转变到高电压而产生脉宽经调制信号(V2)。PWM锁存器122响应于比较器电路128的输出(V2)和来自时钟和斜坡产生器130的时钟信号129，且可包含经配置以输出控制信号137的设定-复位(S-R)触发器。作为操作的一说明性实例，时钟信号129可首先设定PWM锁存器122，所述PWM锁存器随后接通上拉晶体管124。Vramp信号131可在设定PWM锁存器122的同时(例如在时间上至少部分重叠)开始从其最低值增加。响应于电压Vramp 131上升超过Vcomp 135，比较器电路128的输出V2转变为逻辑高电压。输出V2的转变复位PWM锁存器122，所述PWM锁存器断开上拉晶体管124且接通下拉晶体管126。误差放大器132缓慢地(相对于Vramp信号131转换的速度缓慢地)调整Vcomp 135以产生PWM工作循环，所述PWM工作循环使输出端110处的电压大致等于(或等于)参考电压Vref。
检测电路104也可被称作“下降比较器”。检测电路104包含比较器电路150和比较器电路152。输出节点110耦合到比较器电路150的第一输入端子且耦合到比较器电路152的第二输入端子。比较器电路150的第二输入端子经耦合以接收阈值电压(VthHi)(例如“高”阈值电压)，且比较器电路150的第一输入端子经耦合以接收另一阈值电压(VthLow)(例如“低”阈值电压)。比较器电路152经配置以响应于输出节点110处的电压小于VthLow而产生检测信号112(例如输出逻辑高电压)。比较器电路152可经配置以响应于输出节点110处的电压大于VthHi而产生复位信号114(例如输出逻辑高电压)。
ATRA 106可经耦合以接收来自检测电路104的检测信号112和复位信号114，且接收来自时钟和斜坡产生器130的时钟信号(SlowClk)133。ATRA 106包含多个电流源109，包含第一电流源111和第二电流源121。在说明性实施方案中，电流源109(例如第一电流源111和第二电流源121)包含p型金属氧化物半导体(PMOS)晶体管。
ATRA 106可经配置以响应于检测信号112而依序激活电流源109。举例来说，第一电流源111经配置以响应于检测信号而产生第一电流I1 191，所述检测信号例如指示输出节点110处的电压小于VthLow的检测信号112。第二电流源121经配置以响应于检测信号的经延迟版本而产生第二电流I2 192。举例来说，可由响应于检测信号的延迟元件(例如一或多个缓冲器)产生检测信号的经延迟版本，如参看图2进一步详细描述。多个电流源109可包含一或多个额外电流源(图中未示)，所述一或多个额外电流源各自经配置以响应于检测信号的一或多个其它经延迟版本而产生相应电流。来自多个电流源109的合并电流(如果存在)作为电流190提供到输出节点110。参看图2到4进一步详细描述ATRA 106的实例实施方案。
ATRA 106可经配置以基于时钟信号而去激活多个电流源109，所述时钟信号例如从时钟和斜坡产生器130接收的时钟信号133。举例来说，ATRA 106可经配置以在检测信号112指示输出节点110处的电压小于VthLow时继续依序激活额外电流源，从而增加电流190。响应于指示输出节点110处的电压已上升超过VthLow的检测信号112，ATRA 106可经配置以停止激活额外电流源，且可开始依序去激活被激活的电流源，从而在可对应于时钟信号133的循环的一系列步骤中减少电流190。
在操作期间，输出节点110处的电压可在稳态操作期间由电压调节器电路102而保持在大体上恒定的电压电平。检测电路104的信号112、114可指示输出节点110处的电压不低于VthLow且不高于VthHi(例如检测信号112和复位信号114均为逻辑低电压)。ATRA 106的电流源109经去激活，且基本上没有电流从ATRA 106的输出端子(Vout)流动到输出节点110。
提供到负载108的负载电流的急剧增加可扰乱稳态操作。举例来说，负载108可包含从低功率模式转变到主动模式的一或多个处理器核心，例如基本上同时转变到主动模式的多个核心。负载电流的急剧增加损耗来自电压调节器电路102的电容器142的电荷，且比调节器反馈部分172可调整控制信号137以将额外电流提供到输出节点110更快速地降低输出节点110处的电压。当输出节点110处的电压降到低于VthLow时，检测电路104产生指示电压下降的检测信号112(例如将检测信号112从逻辑低电压转变为逻辑高电压)。
ATRA 106可通过依序激活多个电流源109中的电流源来响应于指示电压下降的检测信号112。举例来说，ATRA 106可激活电流源111以将电流I1 191作为电流190提供到输出节点110。在短暂延迟之后，如果检测信号112继续指示电压下降，那么ATRA 106可激活第二电流源121以将合并电流I1 191+I2 192作为电流190提供到输出节点110。ATRA 106可在检测信号112指示电压下降时继续激活额外电流源以增加通向输出节点的电流190。因此，随着更多电流源109被激活，输出电流190可在增加电流的一系列步骤中递增或“缓升”。输出电流190可促进提供到负载108的负载电流，可促进对电容器142进行再充电，或其组合。
当检测电路104检测到输出节点110处的电压并未低于VthLow时，检测电路104调整检测信号112(例如通过将检测信号112从逻辑高电压转变为逻辑低电压)。ATRA 106可通过停止电流源的依序激活来响应于指示输出节点110处的电压并未低于VthLow的检测信号112。已被激活的电流源保持被激活，而未激活的电流源保持未激活。因此，电流190在检测信号112刚转变之后可大体上不变。ATRA 106可以比ATRA 106激活电流源更慢的速率开始去激活电流源。去激活电流源的速率可基于电压调节器电路102调整由电流源的去激活而引起的电流改变的经估计或经预测速度。
在一些情况下，输出节点110处的电压可超出VthHi。举例来说，负载108可包含从低功率模式转变到主动模式且随后快速转变回到低功率模式的处理器核心。响应于由处理器转变到主动模式而引起的增加的负载电流，ATRA 106使电流190快速缓升。当处理器转变回到低功率模式后，由ATRA 106提供的电流190不再被负载108消耗且替代地可对电容器142进行充电，从而驱动输出节点110处的电压超过VthHi。响应于指示输出节点110处的电压超出VthHi的复位信号114，ATRA 106可大体上同时(而非基于时钟信号133依序地)去激活所有电流源109以终止电流190。
因此，图1的系统100可利用ATRA 106以响应于输出节点110处的急剧电压下降而将电流提供到输出节点110。ATRA 106可比电压调节器电路102更快地响应于电压下降且将电流190提供到输出节点110，从而在电压调节器电路102调整以适应导致电压下降的负载108的增加的电流时减小电流190的量。举例来说，ATRA 106可提供适当的“裸片上”电流供应以防止不可接受之下降使负载电流中的“阶跃”变陡，而不对电压调节器电路102的输出电压产生不合需要的噪声，且同时有效地将负载电流移动到电压调节器电路102。因此，ATRA 106可防止数字电路(例如处理器核心)“崩溃”或降到低于用于改善电路操作的最小所需电平。另外，相比于使用较大芯片外电容器来适应负载电流中的陡阶跃的系统，通过提供对电压下降的快速响应，ATRA 106可使得能够使用较小裸片上电容器142来设计系统100以减小系统100的整体成本和大小。
为进行说明，可在系统100的设计期间，例如在确定负载电容器142的大小(例如，电容)时，使用最大负载电流阶跃、电压调节器102的输出电容与激活电流源109的延迟时间(例如比较器电路152的延迟和ATRA 106中的延迟缓冲器的延迟)之间的关系。举例来说，用于确定负载电容器142的大小的一个估计值可表达为Cload>＝Iload*Tdelay*N/(VthLow-VminOp)，其中Iload为最大负载电流阶跃，Tdelay为比较器电路152和ATRA 106的延迟缓冲器的延迟，N为ATRA 106中的电流源或阶跃的数目(参看图2到3进一步详细描述)，且VminOp为电压调节器电路102的输出电压Vout的最小(例如最低)可允许电压电平。
尽管将电压调节器电路102描述为包含降压调节器，但在其它实施方案中，电压调节器电路102可包含任何其它类型的电压调节器。尽管将ATRA 106描绘为包含两个电流源109，但可使用三个、四个、十个或任何其它数目个电流源109来实施ATRA 106。尽管将时钟信号133描绘为由时钟和斜坡产生器130产生，但在其它实施方案中，时钟信号133可由ATRA106内或外部的另一组件(例如环形振荡器电路)产生。在一些实施方案中，可省略时钟信号133，例如在其中经激活电流源是基于另一信号而去激活的实施方案中。举例来说，经激活电流源可基于检测信号112的去激活(例如当输出节点110处的电压上升超过VthLow时)、基于复位信号114的激活，或基于一或多个其它信号(图中未示)而去激活。为进行说明，所有经激活电流源可响应于检测信号112的高到低电压转变而去激活。作为另一实例，经激活电流源可基于检测信号112的一或多个经延迟版本的高到低电压转变而依序去激活。尽管将检测电路104描绘为产生复位信号114且将ATRA 106描绘为响应于所述复位信号114，但在其它实施方案中，可省略复位信号114。
参看图2，展示ATRA 106的特定实施方案的电路图。ATRA 106包含多个电流源109和多个控制电路。举例来说，ATRA 106包含电流源111、电流源121、电流源231、电流源241和电流源251。尽管展示五个电流源，但在其它实施方案中，ATRA 106可包含额外(或更少)电流源。控制电路220耦合到电流源121，控制电路230耦合到电流源231，控制电路240耦合到电流源241，且控制电路250耦合到电流源251。尽管展示四个控制电路，但在其它实施方案中，ATRA 106可包含额外(或更少)控制电路。
根据一些实施方案，每一电流源111、121、231、241、251可包含PMOS晶体管。举例来说，每一电流源111、121、231、241、251可包含有包含PMOS晶体管的电流镜像类型的电流源。替代地，如图2中所说明，每一电流源111、121、231、241、251可包含大体上作为电压控制电阻器操作的PMOS晶体管。在给定栅极到源极电压(Vgs)和漏极到源极电压(Vds)下，可设定PMOS场效晶体管(FET)的大小以具有特定电阻。因此，PMOS FET可经配置/设定大小以产生特定量的漏极电流。然而，如果Vds或Vheadroom(例如Vdd-Vout)改变，那么漏极电流也改变。图4提供经配置以在Vds或Vheadroom改变时提供大体上恒定漏极电流的电路的实例。
电流源111的源极耦合到供应电压(Vdd)，且电流源111的漏极耦合到输出节点110。电流源111经由耦合到电流源111的栅极的反相器216而响应于检测信号112。反相器216可经配置以使检测信号112反向且将经反向信号提供到电流源111的栅极。为进行说明，如果检测信号112具有逻辑高电压电平，那么反相器216可将具有逻辑低电压电平的信号提供到电流源111的栅极。响应于接收到具有逻辑低电压电平的信号，电流源111可作为将输出节点110耦合到供应电压(Vdd)以产生第一电流I1 191的上拉晶体管操作。如上文所解释，如果输出节点110的电压低于阈值电压(VthLow)，那么检测信号112可具有逻辑高电压电平。因此，如果输出节点110的电压低于阈值电压(VthLow)，那么电流源111可操作以将第一电流I1 191提供到输出节点110。
控制电路220包含延迟元件217、逻辑或非(NOR)门222、触发器224、逻辑和(AND)门226和多路复用器(MUX)228。延迟元件217可经配置以使检测信号112延迟且产生检测信号的第一经延迟版本202。举例来说，延迟元件217可包含一或多个经串联耦合的缓冲器、反相器或其组合。
MUX 228经耦合以在第一输入端处接收检测信号的第一经延迟版本202且在第二输入端处接收检测信号112。MUX 228的控制输入端耦合到触发器224的输出端(Q)。MUX 228经配置以基于控制输入端的值而输出检测信号的第一经延迟版本202或检测信号112。
与门226具有耦合到MUX 228的输出端的第一输入端，且具有经耦合以接收检测信号112的第二输入端。与门226的输出端耦合到或非门222的输入端。与门226的输出端也耦合到触发器224的设定(S)输入端。
或非门222具有耦合到与门226的第一输入端，且具有耦合到触发器224的输出端(Q)的第二输入端。或非门222的输出端耦合到电流源121的控制端子(例如栅极)。
触发器224具有耦合到与门226的设定(S)输入端、经耦合以接收时钟信号133的时钟(C)输入端、耦合到控制电路230的输出端的数据(D)输入端，和经耦合以接收经由反相器218的复位信号114(“复位杆(reset bar)”信号)的经反向版本的有效低复位(RB)输入端。触发器224的输出端(Q)耦合到MUX 228的控制输入端且耦合到或非门222。
控制电路220经配置以基于检测信号的第一经延迟版本202而启用(例如激活)电流源121以产生第二电流I2 192。举例来说，当触发器224的输出Q、检测信号112和复位信号114具有逻辑低值(LO)(使得有效低复位(RB)输入端接收逻辑高值(HI))且检测信号112从LO转变为HI时，检测信号的第一经延迟版本202在延迟元件217的延迟之后从LO转变为HI。MUX 228输出检测信号的第一经延迟版本202以将HI信号提供到与门226。由于到与门226的两个输入皆为HI，因此与门226的输出转变为HI。或非门222响应于来自与门226的HI输出而激活电流源121(经由电流源121的栅极处的LO信号)。此外，在触发器224的S输入端处所接收的来自与门226的HI输出设定且保持输出Q处于HI。MUX 228也将检测信号的第一经延迟版本202输出到控制电路230。
控制电路230包含延迟元件227，其经耦合以从控制电路230接收检测信号的第一经延迟版本202且经配置以产生检测信号的第二经延迟版本204。控制电路230也包含经配置以响应于检测信号的第二经延迟版本204而激活电流源231以将电流(I3)提供到输出节点110的MUX 238、与门236、或非门232和触发器234，其方式分别类似于控制电路220的MUX228、与门226、或非门222和触发器224经配置以响应于检测信号的第一经延迟版本202而激活电流源121。
其它控制电路240、250可包含类似组件且可以与控制电路220、230大体上类似的方式操作。举例来说，控制电路240可经配置以基于检测信号的第三经延迟版本206而启用电流源241以将电流(I4)提供到输出节点110。以类似方式，控制电路250可经配置以基于检测信号的第N经延迟版本(图中未示)而启用电流源251以将电流(IN+1)提供到输出节点110。
因此，如果输出节点110处的电压降到低于电压阈值(VthLow)，那么检测信号112可具有逻辑高电压电平且可基于与延迟元件217、227等相关联的延迟次数而使得电流源111、121、231、241、251快速连续激活。明确地说，电流源111可经配置以响应于检测信号112而将电流I1 191提供到输出节点110。电流源121和控制电路220包含在经配置以响应于检测信号的第一经延迟版本202而将电流I2 192提供到输出节点110的第一递增电流级292中。电流源231和控制电路230包含在经配置以响应于检测信号的第二经延迟版本204而将电流I3提供到输出节点110的第二递增电流级294中。电流源241和控制电路240包含在经配置以响应于检测信号的第三经延迟版本206而将电流I4提供到输出节点110的第三递增电流级296中。电流源251和控制电路250包含在经配置以响应于检测信号的第N经延迟版本而将电流IN+1提供到输出节点110的第N递增电流级298中。
尽管描绘四个递增电流级292到298，但在其它实施方案中，任何数目“N”的递增电流级可包含在ATRA 106中，其中N可为大于零的任何整数值。作为非限制性实例，如果N等于九，那么ATRA 106处可存在九个递增电流级。如图2中所说明，每一递增电流级包含经配置以响应于检测信号112的相应经延迟版本而将递增电流提供到输出节点110的相应电流源和相应控制电路。随着检测信号112传播通过所述多个控制电路(例如从MUX 228到延迟元件227，从MUX 238到延迟元件237，等等)，检测信号112使得对应的电流源激活且使得对应的触发器设定(和存储)逻辑高电压电平输出。由此，电流源可将电流提供到输出节点110。尽管在一些实施方案中，递增电流级292到298的延迟元件中的每一个施加大体上相等的延迟，且电流源109中的每一个产生大体上相同量的电流，但在其它实施方案中，延迟元件可不施加大体上相等的延迟，电流源109中的一或多个可产生不同量的电流(例如较迟激活的电流源相比于较早激活的电流源可提供更大量的电流)，或其组合。
如果检测信号112切换到逻辑低电压电平(例如输出节点110处的电压不再小于电压阈值(VthLow))，那么响应于检测信号终止，递增电流级292到298的与门输出逻辑低值，且电流源111、121、231、241、251的连续激活停止。由此，将来自经激活电流源的相对稳定量的电流提供到负载108。举例来说，检测信号112的逻辑高电压电平可使得递增电流级依序激活直到检测信号112切换到逻辑低电压电平(例如检测信号终止)。在检测信号终止之后，经激活电流级可保持被激活(直到由另一机制去激活，例如响应于时钟信号133或响应于复位信号114，如下文所解释)，且未激活电流级保持未激活。
在检测信号终止之后，经激活电流级可响应于时钟信号133而依序去激活。在此情况下，时钟信号133对应于依序去激活电流级的去激活时钟。为进行说明，当每一电流级经激活时，用于所述电流级的触发器的输出(Q)从LO转变为HI且经提供到先前电流级的触发器的输入端(D)。未激活电流级继续将LO输出到其先前电流级。
作为实例，如果检测信号112在递增电流级292和294被激活之后但在递增电流级296被激活之前转变为LO，那么触发器234的数据(D)输入端从未激活电流级296接收LO信号，且触发器234的设定(S)输入端从与门236接收LO信号。在时钟信号133的下一脉冲处，触发器234的输出(Q)从HI转变为LO，从而去激活电流源231且将LO信号发送到先前电流级292的触发器234的数据(D)输入端。响应于时钟信号133的下一脉冲，触发器224的输出(Q)从HI转变为LO，从而去激活电流源121。
举例来说，如果电流源111、121、231、241被激活，那么在检测信号终止之后，电流源241可去激活。电流源231可在电流源241被去激活之后去激活，电流源121可在电流源231被去激活之后去激活，且电流源111可在电流源121被去激活之后去激活。因此，基于关于图2所展示的实施方案，电流源241、231、121、111基于经确定时钟周期(例如以不同时间间隔)从右向左断开。时钟周期可经确定使得电压调节器电路102有时间吸收由经去激活电流源供应的负载电流增量而不带来不可接受的输出电压下降(例如使经调节供应电压降到低于用于电路操作的最小所需电平的电压下降)。根据一个实施方案，ATRA 106可为“可再触发的”，使得电流源在负载处的电压(例如输出节点110处的电压)再次降到低于阈值电压(VthLow)时可依序激活(从左向右)。
在图2的实施方案中，如果检测信号112在控制电路220、230、240、250的所有触发器224、234被设定之前切换到逻辑低电压电平，那么到驱动触发器224、234的设定输入端的逻辑与门226、236以及驱动电流源121、231、241、251的逻辑或非门222、232的直接Vtrip输入停止对控制电路220、230、240、250的触发器224、234的任何另外设定。一旦已设定特定触发器，那么所述特定触发器的输出端经由多路复用器将逻辑与门的其它输入切换到检测信号112，而非选择通过延迟栅极的路径。由此，检测信号112在已清除每一触发器之前切换到逻辑高电压电平(这是由于输出节点110处的电压降到低于阈值电压(VthLow))。因此，在下一串联的未经设定触发器处发生设定，而不必将检测信号112传播通过经设定触发器的延迟栅极。
根据一个实施方案，触发器224、234的设定相对较快地(例如“快速地”)发生。举例来说，延迟元件217、227、237的延迟时间类似于图1的比较器电路152的延迟时间。为进行说明，延迟元件217、227、237中的每一个的延迟时间和比较器电路152的延迟时间可比时钟信号133的周期小(例如，小一或多个数量级)。延迟元件217、227、237的延迟时间和电流I1、I2、I3等的量值可经设定，使得提供到输出节点110的电流的增加速率基本上匹配“最坏情况”负载电流情境(例如由于同时激活多个处理器核心)下来自输出节点110的增加的负载电流，以保持输出节点110处的电压处于或高于经确定电压电平。可通过从控制电路250到控制电路220进行计时(例如从右向左进行计时)而清除控制电路220、230、240、250的触发器224、234。时钟周期可经确定使得电压调节器电路102有时间吸收由于去激活电流源而偏移的电流。
因此，比较器电路152产生检测信号112(具有逻辑高电压电平)，且电流源111、121、231、241、251(例如PMOS晶体管阵列)响应于检测信号112而激活以将额外电流供应到负载108。只要检测信号112具有逻辑高电压电平，那么检测信号112(包含其经延迟版本)可传播通过多个控制电路220、230、240、250，逐步激活电流源111、121、231、241、251且将额外电流提供到负载108。当PMOS晶体管阵列提供足够电流使输出节点110处的电压升高超过阈值电压(VthLow)时，可停止电流源的激活。在停止新电流源的激活之后，时钟信号133可逐步清除“保持”经激活电流源的触发器，由此提供电压调节器电路102将吸收的较小电流增量。
因此，图2的ATRA 106使电压调节器电路102能够使用负载电容的较小值，同时保持输出节点110处的可接受的电压下降电平。电流源(例如PMOS装置)可用作可线性或非线性缩放的电流分流器。在一个实例中，在较迟阶段经激活的PMOS装置可设计成具有较大大小，且因此可提供更大电流。
参看图3，展示ATRA 106的另一特定实施方案的电路图。图3的ATRA 106的一或多个特征可如参看图1、图2或两者所描述。举例来说，在图3中，ATRA 106包含控制电路220、230。作为另一实例，在图3中，ATRA 106包含电流源109，例如电流源111、121、231、241、251。
在图3的实例中，ATRA 106经耦合以接收第二检测信号312(Vtrip2)。第二检测信号312可由图1的检测电路104产生。举例来说，检测电路104可经配置以响应于输出节点110处的电压低于小于阈值电压(VthLow)的第二阈值电压(VthLow2)而产生第二检测信号312。
图3还说明ATRA 106可包含具有三个输入端子配置的一或多个或非门。举例来说，ATRA 106可包含控制电路340，其包含具有三个输入端子配置的或非门342。作为额外实例，ATRA 106可包含控制电路350，其包含具有三个输入端子配置的或非门352，且ATRA 106也可包含控制电路360，其包含具有三个输入端子配置的或非门362。在图3的实例中，或非门362包含经耦合以接收第二检测信号312的输入端。控制电路340、350的一或多个额外组件可对应于图2的控制电路220、230、240、250的一个或多个组件。
ATRA 106也可包含控制电路370和控制电路380。控制电路370包含触发器374、与门376、延迟元件377和MUX 378。延迟元件377可经配置以使第二检测信号312延迟且产生第二检测信号的第一经延迟版本302。举例来说，延迟元件377可包含一或多个经串联耦合的缓冲器(例如源极随耦器电路)、反相器或其组合。
MUX 378经耦合以在第一输入端处接收第二检测信号的第一经延迟版本302且在第二输入端处接收第二检测信号312。MUX 378的控制输入端耦合到触发器374的输出端(Q)。MUX 378经配置以基于控制输入端的值而输出第二检测信号的第一经延迟版本302或第二检测信号312。
与门376具有耦合到MUX 378的输出端的第一输入端，且具有经耦合以接收第二检测信号312的第二输入端。与门376的输出端耦合到触发器374的设定(S)输入端。
触发器374具有耦合到与门376的设定(S)输入端、经耦合以接收时钟信号133的时钟(C)输入端、耦合到控制电路380的输出端的数据(D)输入端，和经耦合以接收复位杆信号(例如由反相器218产生的复位信号114的经反向版本)的低有效复位(R)输入端。触发器374的第一输出端(Q)耦合到或非门352的输入端子。触发器374的第二输出端(QB)耦合到与门318。
与门318包含经耦合以接收时钟信号133的第一输入端子和耦合到触发器374的第二输入端子。与门318包含耦合到控制电路220、230、340、350、360的输出端子。
在操作期间，第二检测信号312可启用(例如激活)电流源361。举例来说，检测电路104可经配置以响应于输出节点110处的电压低于小于阈值电压(VthLow)的第二阈值电压(VthLow2)而产生第二检测信号312。如果输出节点110处的电压小于第二阈值电压(VthLow2)，那么第二检测信号312可具有逻辑高电压电平。逻辑高电压使得或非门362输出逻辑低电压以启用电流源361。电流源361可将电流提供到输出节点110。
控制电路370经配置以基于第二检测信号的第一经延迟版本302而启用(例如激活)电流源251以产生电流。举例来说，在第二检测信号312从逻辑低电压转变为逻辑高电压之后，延迟元件377可在激活电流源361之后产生第二检测信号的第一经延迟版本302。第二检测信号的第一经延迟版本302使得MUX 378输出逻辑高电压，从而使得与门376和触发器374的第一输出端(Q)输出逻辑高电压。由触发器374的第一输出端(Q)输出的逻辑高电压使得或非门352输出逻辑低电压，从而启用(例如激活)电流源251以将电流提供到输出节点110。
控制电路380可包含与控制电路370类似的组件，且可以与控制电路370大体上类似的方式操作。举例来说，控制电路380可经配置以基于检测信号的第三经延迟版本304而启用电流源241以将电流提供到输出节点110。
因此，图3的ATRA 106可实现“中间相遇(meet in the middle)”技术，以依序激活电流源109从而将电流提供到输出节点110。举例来说，在图3中，电流源109可基于检测信号112而从左向右依序激活(例如，如参看图2所描述)，且也可基于第二检测信号312而从右向左依序激活。为进一步说明，在图3中，电流源121、251可在电流源111、361激活之后激活，且电流源231、241可在电流源121、251激活之后激活。因此，电流源109可以快速方式激活，例如响应于输出节点110处的电压低于小于阈值电压(VthLow)的第二阈值电压(VthLow2)。
参看图4，展示装置400。在一些实施方案中，装置400集成于图1的系统100内。举例来说，装置400包含可实施为电流源109中的一或多个的电路450。在此情况下，电流源109中的一特定电流源可包含多个晶体管。
装置400可包含一或多个电阻器，例如电阻器402、404、406和408。在图4中，电阻器402经耦合以接收输出节点110处的电压以产生第一信号，且电阻器404经耦合以接收供应电压(Vdd)以产生第二信号。
装置400进一步包含差动放大器412。差动放大器412包含经耦合以从电阻器402接收第一信号的第一输入端子(例如反相输入端子)，且进一步包含经耦合以从电阻器404接收第二信号的第二输入端子(例如非反相输入端子)。差动放大器412经配置以基于第一信号与第二信号之间的差产生余量电压Vheadroom。余量电压Vheadroom可指示与输出节点110处的电压和供应电压(Vdd)相关联的余量的量。
装置400进一步包含多个比较器电路413，例如比较器电路414、416、418。所述多个比较器电路413耦合到差动放大器412，且经耦合以接收余量电压Vheadroom。举例来说，所述多个比较器电路413中的每一个的第一输入端子(例如反相输入端子)可经耦合以接收余量电压Vheadroom。
所述多个比较器电路413中的每一个可进一步包含经耦合以接收对应的参考电压的第二输入端子(例如非反相输入端子)。举例来说，比较器电路414的第二输入端子可经耦合以接收参考电压Vth6。作为额外实例，比较器电路416的第二输入端子可经耦合以接收参考电压Vth5，且比较器电路418的第二输入端子可经耦合以接收参考电压Vth0。参考电压Vth0到Vth6可对应于电压范围，例如假设Vth0>Vth1>Vth6。所述多个比较器电路413经配置以产生启用信号<6:0>，例如启用信号<0>、启用信号<5>和启用信号<6>。
电路450包含多个与非(not-and)(与非(NAND))门455。所述多个与非门455中的每一个包含经配置以接收启用信号<6:0>中的对应信号的第一输入端子。举例来说，所述多个与非门455可包含具有经配置以从比较器电路414接收启用信号<6>的第一输入端子的与非门456。所述多个与非门455中的每一个包含耦合到反相器458的第二输入端子。每一第二输入端子经配置以接收由反相器458产生的栅极电压Vgate(例如激活信号)的经反向版本。
电路450进一步包含多个晶体管451。所述多个晶体管451的源极端子可经耦合以接收电压Vsource，且所述多个晶体管451的漏极端子可经配置以产生电压Vdrain。所述多个晶体管451的漏极端子可耦合到输出节点110。
所述多个晶体管451可包含具有经耦合以接收栅极电压Vgate的栅极端子的晶体管452。所述多个晶体管451的其它晶体管可包含耦合到与非门455的输出端子的栅极端子。举例来说，所述多个晶体管451可包含晶体管454，其具有耦合到与非门456的输出端子的栅极端子。
在操作期间，比较器电路413可输出启用信号<6:0>。启用信号<6:0>的每一值可响应于对应的参考电压超出余量电压Vheadroom而对应于逻辑高电压。举例来说，比较器电路414可经配置以响应于参考电压Vth0超出余量电压Vheadroom而输出逻辑高电压。如果供应电压Vdd与输出节点110处的电压之间的差相对较小，那么余量可相对较低，且比较器电路413中的较多者可产生逻辑高电压(相比于较高余量情形，其中电压Vdd与输出节点110处的电压之间的差更大，且其中比较器电路413中的较少者或无一者产生逻辑高电压)。
装置400可经配置以基于余量电压Vheadroom来调整电流源109的电流。为进行说明，电流源109中的一或多个(例如第一电流源111和第二电流源121)可包含电路450。在此实例中，第一电流源111的第一电流I1 191和第二电流源121的第二电流I2 192可基于余量电压Vheadroom而调整。
参看图4所描述的实施方案可补偿与供应电压Vdd和输出节点110处的电压相关联的低余量情形。举例来说，在其中供应电压Vdd与输出节点110处的电压之间的差相对较小的状况下，由电流源109中的一或多个所产生的电流可减小。为补偿所述减小的电流，装置400可激活多个晶体管451中的晶体管(例如，以增加提供到输出节点110的电流的量值)。当余量增加时，装置400可去激活多个晶体管451中的晶体管(例如，以减小提供到输出节点110的电流的量值)。由此，提供到输出节点110的电流的量针对一系列余量情形可大体上维持恒定。
参看图5，展示一种用于将电流提供到电压调节器电路的输出节点的方法。可由图1的系统100执行方法500。明确地说，可使用关于图1到3所描述的ATRA 106来执行方法500。
方法500包含在502处在控制电路处接收检测信号。检测信号指示电压调节器的输出电压低于阈值电压。举例来说，参看图1，如果(电压调节器电路102的)输出节点110的电压低于阈值电压VthLow，那么检测电路104可产生检测信号112。如关于图2所描述，可将检测信号112提供到ATRA 106。ATRA 106可包含多个控制电路220、230、240、250，所述多个控制电路经耦合以接收检测信号112抑或检测信号的经延迟版本202、204、206。
在504处，可启用响应于检测信号的第一电流源。举例来说，参看图2，可基于检测信号112启用电流源111。为进行说明，如果检测信号112具有逻辑高电压电平，那么反相器216将具有逻辑低电压电平的信号提供到电流源111的栅极。响应于接收到具有逻辑低电压电平的信号，电流源111作为上拉晶体管操作，且基于供应电压(Vdd)增加输出节点110处的电压。举例来说，电流源111将电流I1 191提供到输出节点110以增加输出节点110处的电压。因此，根据方法500，启用第一电流源将第一电流提供到耦合到电压调节器电路的输出节点。
在506处，可启用响应于检测信号的经延迟版本的第二电流源。举例来说，参看图2，延迟元件217可使检测信号112延迟且产生检测信号的第一经延迟版本202。控制电路(例如MUX 238、与门236、触发器234和或非门222)响应于检测信号的第一经延迟版本202而将逻辑低电压信号提供到电流源121的栅极。因此，电流源121作为上拉晶体管操作，且基于供应电压(Vdd)增加输出节点110处的电压。举例来说，电流源121将电流I2 192提供到输出节点110以增加输出节点110处的电压。因此，根据方法500，启用第二电流源将第二电流提供到输出节点。
根据方法500，第二电流源可包含在经配置以将第二电流提供到输出节点的第一递增电流级中。举例来说，参看图2，电流源121可包含在第一递增电流级292中。第一递增电流级292可使得能够将电流I2 192提供到输出节点110。方法500也可包含依序激活多个递增电流级的电流源直到检测信号终止。举例来说，参看图2，可在激活电流源121之后激活第二递增电流源294的电流源231，接着可激活第三递增电流源296的电流源241，且接着可激活第四递增电流源298的电流源251。由此，可依序激活电流源121、231、241、251。如果出现检测信号终止，那么可停止电流源121、231、241、251的依序激活。举例来说，如果检测信号112从逻辑高电压电平切换到逻辑低电压电平，那么可停止电流源121、231、241、251的依序激活。
根据方法500的一个实施方案，在检测信号终止之后，经激活电流源可保持被激活，且未激活电流源可保持未激活。举例来说，参看图2，如果当检测信号112从逻辑高电压电平切换到逻辑低电压电平时电流源121、231经激活且电流源241、251未激活，那么电流源121、231可保持激活且电流源241、251可保持未激活。方法500也可包含响应于检测信号的终止而依序去激活经激活的电流源。举例来说，在其中检测信号112从逻辑高电压电平切换到逻辑低电压电平的上述情境中，电流源231可去激活，随后电流源121去激活。
根据一个实施方案，方法500也包含响应于指示输出节点大于第二电压阈值的复位信号而去激活经激活的电流源。举例来说，参看图1，如果输出节点110的电压大于阈值电压VthHi，那么检测电路104可产生复位信号114。为进行说明，复位信号114可具有逻辑高电压电平且可被提供到ATRA 106。参看图2，复位信号114可由反相器218反向以产生具有逻辑低电压电平的信号。可将信号(具有逻辑低电压电平)提供到每一触发器224、234的低有效复位端子以复位触发器224、234且去激活对应的电流源121、231。
根据方法500的一个实施方案，可在经激活电流源中的一些但并非所有响应于检测信号终止而去激活之后接收检测信号的另一个例。举例来说，参看图2，当检测信号112从逻辑高电压电平切换到逻辑低电压电平时，电流源121、231、241可被激活，且电流源251可未激活。当检测信号112具有逻辑低电压电平时，电流源241可响应于时钟信号113而去激活。当电流源121、231保持激活时，检测信号112可切换回到逻辑高电压电平。根据方法500，可响应于接收到检测信号的其它个例而依序激活经去激活的电流源。举例来说，在上述情境中，可响应于检测信号112切换回到逻辑高电压电平而依序激活电流源241、251(例如未激活的电流源)。
参看图6，展示包含可操作以执行关于图1到5所描述的技术的组件的装置600。装置600包含耦合到存储器632的处理器610，例如数字信号处理器或中央处理单元。处理器610在耦合到图1的电压调节器电路102的输出节点110的功率域612中。ATRA 106耦合到输出节点110。尽管展示处理器610在功率域612中，但在其它实施方案中，替代(或除了)处理器610，例如显示器控制器626、CODEC 634、存储器632、无线接口640或收发器641的一或多个其它组件可在功率域612中。
处理器610可经配置以执行存储于存储器632中的软件，例如一或多个指令668的程序。存储器632可为包含用于减少功率域612处的故障的指令668的非暂时性计算机可读媒体。指令668在由处理器610执行时，例如当在处理器610内实施ATRA 106时，可使处理器启用响应于检测信号的第一电流源(例如图2的电流源111)。检测信号可指示电压调节器电路(例如图1的电压调节器电路102)的输出电压低于阈值电压。指令668也可使处理器610启用响应于检测信号的经延迟版本的第二电流源(例如图2的电流源121)。在一些实施方案中，处理器610可经配置以根据图5的方法500操作。举例来说，指令668可为可执行的以使处理器610执行关于图5所描述的操作。
无线接口640可耦合到处理器610且耦合到天线642。举例来说，无线接口640可经由收发器641耦合到天线642。译码器/解码器(CODEC)634也可耦合到处理器610。扬声器636和麦克风638可耦合到CODEC 634。显示器控制器626可耦合到处理器610且耦合到显示装置628。在特定实施方案中，处理器610、显示器控制器626、存储器632、CODEC 634和无线接口640包含在系统级封装或系统单芯片装置622中。在特定实施方案中，输入装置630和电力供应器644耦合到系统单芯片装置622。此外，在特定实施方案中，如图6中所说明，显示装置628、输入装置630、扬声器636、麦克风638、天线642和电力供应器644在系统单芯片装置622外部。然而，显示装置628、输入装置630、扬声器636、麦克风638、天线642和电力供应器644中的每一个可耦合到系统单芯片装置622的一或多个组件，例如一或多个接口或控制器。
所揭示技术中的一或多个可实施于例如装置600的系统或设备中，所述系统或设备可包含通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、卫星电话、计算机、平板电脑、便携式计算机、显示装置、媒体播放器或台式计算机。替代地或另外，装置600可包含机顶盒、娱乐单元、导航装置、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、卫星、车辆、集成于车辆内的组件、包含处理器或者存储或检索数据或计算机指令的任何其它装置，或其组合。作为另一说明性非限制性实例，所述系统或设备可包含例如手持型个人通信系统(PCS)单元的远程单元、例如具有全球定位系统(GPS)能力的装置的便携式数据单元、仪表读取装备，或包含处理器或者存储或检索数据或计算机指令的任何其它装置，或其任何组合。
尽管图1到6中的一或多个可说明根据本发明的教示的系统、设备或方法，但本发明并不限于这些所说明系统、设备或方法。如本文中所说明或描述的图1到6中任一个的一或多个功能或组件可与图1到6中另一个的一或多个其它部分组合。因此，本文中所描述的单个实施方案皆不应被视为限制性，且本发明的实施方案可在不背离本发明的教示的情况下适当地组合。
结合所描述的技术，一种设备包含用于将第一电流提供到输出节点的装置。用于提供第一电流的装置可响应于检测信号，且经由输出节点耦合到用于调节输出节点处的电压的装置。举例来说，用于将第一电流提供到输出节点的装置可包含图1到3的ATRA 106、图2到3的电流源111、图4的装置400、经编程以执行图6的指令668的处理器610，一或多个其它装置、电路、模块，或其任何组合。用于调节输出节点处的电压的装置可包含图1的电压调节器电路102、经编程以执行图6的指令668的处理器610，一或多个其它装置、电路、模块，或其任何组合。
所述设备也可包含用于将第二电流提供到输出节点的装置。举例来说，用于将第二电流提供到输出节点的装置可包含图1到3的ATRA 106、图2到3的电流源121、图4的装置400、经编程以执行图6的指令668的处理器610，一或多个其它装置、电路、模块，或其任何组合。
所述设备也可包含用于基于检测信号的经延迟版本而启用用于提供第二电流的装置的装置。举例来说，用于启用用于提供第二电流的装置的装置可包含图1到3的ATRA106、图2到3的控制电路220、经编程以执行图6的指令668的处理器610，一或多个其它装置、电路、模块，或其任何组合。
所属领域的技术人员将进一步了解，结合本文中所揭示的实施方案描述的各种说明性逻辑块、配置、模块、电路和算法可实施为电子硬件、由处理器执行的计算机软件或两者的组合。上文大体在其功能性方面描述各种说明性组件、块、配置、模块、电路和步骤。此功能性被实施为硬件抑或处理器可执行指令取决于特定应用和强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用而以变化的方式实施所描述的功能性，但不应将这些实施决策解释为致使脱离本发明的范围。
结合本文中的揭示内容描述的方法或算法的步骤可直接以硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可驻存于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可抹除可编程只读存储器(EPROM)、电可抹除可编程只读存储器(EEPROM)、寄存器、硬盘、可卸除式磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的非暂时性存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可集成到处理器。处理器和存储媒体可驻存于专用集成电路(ASIC)中。ASIC可驻存于计算装置或用户终端机中。在替代方案中，处理器和存储媒体可作为离散组件驻存于计算装置或用户终端机中。
提供先前描述以使所属领域的技术人员能够进行或使用所揭示的实施方案。所属领域的技术人员将容易地显而易见对这些实施方案的各种修改，且在不背离本发明的范围的情况下，本文中所定义的原理可应用于其它实施方案。因此，本发明并非希望限于本文中所展示的实施方案，而是应符合可能与如所附权利要求书所定义的原理和新颖特征相一致的最广泛范围。

Claims (21)

1.一种用于稳定供应电压的设备，其包括：第一电流源，其响应于检测信号且具有经由输出节点耦合到电压调节器电路的输出端；第二电流源，其耦合到所述输出节点；以及控制电路，其具有响应于所述检测信号的输入端、耦合到所述输入端的延迟元件和耦合到所述第二电流源的输出端，所述控制电路经配置以基于所述检测信号的经延迟版本而启用所述第二电流源。
2.根据权利要求1所述的设备，其进一步包括经配置以产生所述检测信号的检测电路。
3.根据权利要求1所述的设备，其中所述第一电流源和所述第二电流源包括p型金属氧化物半导体PMOS晶体管。
4.根据权利要求1所述的设备，其中所述控制电路包括触发器，其响应于所述延迟元件，其中所述触发器的输出端耦合到所述控制电路的所述输出端。
5.根据权利要求1所述的设备，其中所述第一电流源经配置以响应于所述检测信号而将第一电流提供到所述输出节点，其中所述第二电流源和所述控制电路包含在经配置以响应于所述检测信号的所述经延迟版本而将第二电流提供到所述输出节点的第一递增电流级中，且所述设备进一步包括：经配置以响应于所述检测信号的第二经延迟版本而将第三电流提供到所述输出节点的第二递增电流级。
6.根据权利要求5所述的设备，其进一步包括经配置以依序激活电流源直到检测信号终止的多个递增电流级。
7.根据权利要求6所述的设备，其中在所述检测信号终止之后，经激活电流源经配置以响应于去激活时钟而依序去激活。
8.根据权利要求5所述的设备，其中所述电流源经配置以响应于复位信号而依序去激活，所述复位信号指示所述输出节点处的电压大于电压阈值。
9.根据权利要求5所述的设备，其中所述第一电流源的第一电流和所述第二电流源的第二电流可基于余量电压而调整。
10.根据权利要求5所述的设备，其进一步包括：检测电路，其经配置以响应于所述输出节点处的电压低于第一阈值电压的而产生所述检测信号，所述检测电路进一步经配置以响应于所述输出节点处的所述电压低于比所述第一阈值电压小的第二阈值电压而产生第二检测信号；以及递增电流级，其耦合到所述输出节点且经配置以响应于所述检测信号的另一经延迟版本、响应于所述第二检测信号的延迟版本或两者而被激活。
11.一种用于稳定供应电压的方法，其包括：在控制电路处接收检测信号，所述检测信号指示电压调节器电路的输出电压低于阈值电压；响应于所述检测信号而启用第一电流源；响应于所述检测信号的经延迟版本而启用第二电流源，其中所述第二电流源包含在经配置以将第二电流提供到耦合到所述电压调节器电路的输出节点的第一递增电流级中；以及依序激活多个递增电流级的电流源直到检测信号终止。
12.根据权利要求11所述的方法，其中启用所述第一电流源将第一电流提供到所述输出节点，且其中启用所述第二电流源将第二电流提供到所述输出节点。
13.根据权利要求11所述的方法，其中在所述检测信号终止之后，经激活电流源保持激活，且未激活电流源处于未激活。
14.根据权利要求13所述的方法，其进一步包括响应于所述检测信号的终止而依序去激活所述经激活的电流源。
15.根据权利要求13所述的方法，其进一步包括响应于指示所述输出节点大于第二电压阈值的复位信号而去激活所述经激活的电流源。
16.根据权利要求11所述的方法，其进一步包括：在经激活的所述电流源中的一些但并非所有响应于所述检测信号终止而被去激活之后，接收所述检测信号的另一个例；以及响应于接收到所述检测信号的所述另一个例，依序激活经去激活的所述电流源。
17.一种用于稳定供应电压的设备，其包括：用于将第一电流提供到输出节点的装置，用于提供所述第一电流的所述装置响应于检测信号且经由输出节点耦合到用于调节所述输出节点处的电压的装置；用于将第二电流提供到所述输出节点的装置；以及用于基于所述检测信号的经延迟版本而启用用于提供所述第二电流的所述装置的装置，其中用于提供所述第一电流的所述装置和用于提供所述第二电流的所述装置可基于余量电压而调整。
18.根据权利要求17所述的设备，其进一步包括用于产生所述检测信号的装置。
19.根据权利要求17所述的设备，其进一步包括用于依序激活电流源直到检测信号终止的装置，所述电流源耦合到所述输出节点。
20.根据权利要求19所述的设备，其中在所述检测信号终止之后，经激活的所述电流源经配置以响应于去激活时钟而依序去激活。
21.根据权利要求19所述的设备，其中所述电流源经配置以响应于复位信号而依序去激活，所述复位信号指示所述输出节点处的电压大于电压阈值。
CN201780057190.2A 2016-09-21 2017-07-27 用以稳定供应电压的装置和方法 Active CN109716258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/272,110 2016-09-21
US15/272,110 US10038378B2 (en) 2016-09-21 2016-09-21 Device and method to stabilize a supply voltage
PCT/US2017/044085 WO2018057112A1 (en) 2016-09-21 2017-07-27 Device and method to stabilize a supply voltage

Publications (2)

Publication Number Publication Date
CN109716258A CN109716258A (zh) 2019-05-03
CN109716258B true CN109716258B (zh) 2020-07-31

Family

ID=59677301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780057190.2A Active CN109716258B (zh) 2016-09-21 2017-07-27 用以稳定供应电压的装置和方法

Country Status (10)

Country Link
US (1) US10038378B2 (zh)
EP (1) EP3516474B1 (zh)
JP (1) JP6657478B2 (zh)
KR (1) KR102040692B1 (zh)
CN (1) CN109716258B (zh)
BR (1) BR112019005075B1 (zh)
CA (1) CA3033955C (zh)
ES (1) ES2908454T3 (zh)
TW (1) TWI652564B (zh)
WO (1) WO2018057112A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3414826A4 (en) * 2016-02-10 2019-10-09 B.G. Negev Technologies & Applications Ltd., at Ben-Gurion University ELECTRONIC CAPACITOR READY TO USE FOR APPLICATIONS TO MODULES VOLTAGE REGULATORS
US10230295B2 (en) * 2017-07-24 2019-03-12 GM Global Technology Operations LLC Switching signal generating apparatus and method
US10848060B1 (en) * 2019-03-29 2020-11-24 Dialog Semiconductor (Uk) Limited Switching power converter with fast load transient response
JP7200823B2 (ja) * 2019-05-15 2023-01-10 株式会社オートネットワーク技術研究所 電圧レギュレータ及び車載用のバックアップ電源
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces
CN112491396B (zh) * 2019-09-12 2023-10-10 扬智科技股份有限公司 信号上升时间及下降时间的控制电路
US11675383B2 (en) * 2020-02-17 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage reference circuit and method for providing reference voltage
WO2021189205A1 (zh) * 2020-03-23 2021-09-30 华为技术有限公司 电源管理系统和电子设备
KR20220148548A (ko) * 2021-04-29 2022-11-07 삼성전자주식회사 이상 전압 감지 장치, 스토리지 장치 및 차량
KR102430233B1 (ko) * 2021-06-14 2022-08-05 고려대학교 산학협력단 전하 저장을 이용한 비대칭 메모리 인터페이스 등화기 송신기 및 그 동작방법
US11906993B2 (en) * 2021-11-03 2024-02-20 Cirrus Logic Inc. Nonlinear feedforward correction in a multilevel output system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897271A2 (en) * 2013-12-31 2015-07-22 Samsung Display Co., Ltd. Power converter system and method of operating thereof
CN105610426A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 输出驱动器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930473B2 (en) 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
JP3872331B2 (ja) * 2001-03-07 2007-01-24 富士通株式会社 Ｄｃ−ｄｃコンバータ及び電源回路
WO2002077741A1 (en) * 2001-03-21 2002-10-03 Primarion, Inc. Dual loop regulator
KR100455385B1 (ko) * 2002-05-07 2004-11-06 삼성전자주식회사 정지 전류의 제어가 가능한 ａｂ급 버퍼 증폭기
US7327149B2 (en) * 2005-05-10 2008-02-05 Power-One, Inc. Bi-directional MOS current sense circuit
US7764053B2 (en) * 2006-12-14 2010-07-27 Intersil Americas Inc. System and method to calculate initial duty cycle
US7821244B1 (en) 2008-07-31 2010-10-26 National Semiconductor Corporation Apparatus and method for charge storage and recovery for variable output voltage regulators
JP5308943B2 (ja) * 2009-07-16 2013-10-09 ルネサスエレクトロニクス株式会社 電源回路
US8502587B2 (en) 2009-12-22 2013-08-06 Fairchild Semiconductor Corporation Fast recovery voltage regulator
JP5171908B2 (ja) 2010-09-14 2013-03-27 株式会社日立製作所 電源回路
US8629668B2 (en) 2011-09-19 2014-01-14 Eta Semiconductor Inc. Multi-phase synthetic ripple power converter
US8716993B2 (en) * 2011-11-08 2014-05-06 Semiconductor Components Industries, Llc Low dropout voltage regulator including a bias control circuit
US9170592B2 (en) * 2012-09-05 2015-10-27 Atmel Corporation Fully integrated voltage regulator using open loop digital control for optimum power stepping and slew rate
US9722483B2 (en) 2013-03-15 2017-08-01 Volterra Semiconductor LLC Voltage regulators with multiple transistors
US20150042296A1 (en) 2013-06-28 2015-02-12 Sk Hynix Memory Solutions Inc. Voltage regulator soft start
CN104571253B (zh) 2013-10-16 2016-04-27 财团法人工业技术研究院 稳压器及其控制方法
US20150286232A1 (en) * 2014-04-08 2015-10-08 Fujitsu Limited Voltage regulation circuit
CN104216737A (zh) 2014-08-15 2014-12-17 英业达科技有限公司 微控制器的重置系统和其重置方法
KR102444199B1 (ko) * 2015-06-03 2022-09-19 에스케이하이닉스 주식회사 저전압 강하 레귤레이터들을 포함하는 전압 보상 회로 및 이의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897271A2 (en) * 2013-12-31 2015-07-22 Samsung Display Co., Ltd. Power converter system and method of operating thereof
CN105610426A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 输出驱动器

Also Published As

Publication number Publication date
TWI652564B (zh) 2019-03-01
CA3033955C (en) 2021-03-30
EP3516474A1 (en) 2019-07-31
CA3033955A1 (en) 2018-03-29
BR112019005075A2 (pt) 2019-06-04
CN109716258A (zh) 2019-05-03
TW201814418A (zh) 2018-04-16
EP3516474B1 (en) 2022-02-16
US10038378B2 (en) 2018-07-31
US20180083533A1 (en) 2018-03-22
KR102040692B1 (ko) 2019-11-05
WO2018057112A1 (en) 2018-03-29
ES2908454T3 (es) 2022-04-29
KR20190032631A (ko) 2019-03-27
JP6657478B2 (ja) 2020-03-04
JP2019530409A (ja) 2019-10-17
BR112019005075B1 (pt) 2023-10-03

Similar Documents

Publication Publication Date Title
CN109716258B (zh) 用以稳定供应电压的装置和方法
US9531249B2 (en) Voltage converter and power management device including the same
US9866215B2 (en) High speed low current voltage comparator
US10474174B2 (en) Programmable supply generator
EP3422135B1 (en) Method and apparatus reduced switch-on rate low dropout regulator (ldo) bias and compensation
US20150035505A1 (en) Slow start for ldo regulators
US9831762B2 (en) Apparatus for starting up switching voltage regulator
CN108255228B (zh) 降低稳压器中输出端的负脉冲信号的电路及其稳压方法
US10367409B2 (en) Apparatus and system for generating a signal with phase angle configuration
CN112106286A (zh) 促进用于谷值电流控制的功率转换器的电流感测的方法、设备及系统
US20190235557A1 (en) Apparatus and method for power management with a two-loop architecture
KR101800523B1 (ko) 피드-포워드 및 피드백 제어를 갖는 전압 조정기
US10680524B2 (en) Fast-charging voltage generator
CN107885271B (zh) 使用时控放大器的超低电力带隙参考
CN107957744B (zh) 半导体器件
JP6530226B2 (ja) 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
JP2008152690A (ja) 電源装置
US10186942B2 (en) Methods and apparatus for discharging a node of an electrical circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant