CN105610426A - 输出驱动器 - Google Patents

Abstract

本发明涉及输出驱动器。在一个示例中，一种方法包括：响应于满足输入电压阈值的输入信号的电压电平，激活被配置成共同生成输出信号的多个驱动器中的第一驱动器。在该示例中，方法还包括：响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平，翻转激活多个驱动器中的第二驱动器，其中，第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且其中，第一驱动器具有比第二驱动器更快的转换速率。

Description

输出驱动器

技术领域

本公开涉及输出驱动器，其可以用于在控制器局域网（CAN）总线上的数据通信或其他应用。

背景技术

输出驱动器可以用于多种多样的系统中。作为一个示例，电驱动器可以用来通过有线接口传送数据。当通过有线接口传送数据时，信号完整性可能是个问题。例如，互连和/或封装的电性质可能干扰信令电压和电流并且影响输出驱动器的性能。在一些示例中，输出驱动器转换速率控制可以用来解决这样的信号完整性问题。

例如，在对输出驱动器生成的输出信号进行适当的转换速率控制的情况下，可以减少由切换噪声（dI/dt）、传输线影响和电磁干扰（EMI）（dV/dt）造成的信号完整性问题。

发明内容

一般地，本公开针对用于将具有不同性质的多个驱动器组合成输出驱动器的技术。例如，具有期望转换速率的第一驱动器可以与具有期望DC特性的第二驱动器组合以形成具有合期望的转换速率和合期望的DC特性两者的输出驱动器。

在一个示例中，一种方法包括：响应于满足输入电压阈值的输入信号的电压电平，激活被配置成共同生成输出信号的多个驱动器中的第一驱动器。在该示例中，所述方法还包括：响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平，翻转激活多个驱动器中的第二驱动器，其中第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且其中第一驱动器具有比第二驱动器更快的转换速率。

在另一个示例中，输出驱动器包括被配置成共同生成输出信号的多个驱动器。在该示例中，多个驱动器中的第一驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平而激活，并且多个驱动器中的第二驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平而翻转激活。在该示例中，第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且第一驱动器具有比第二驱动器更快的转换速率。

在另一个示例中，输出驱动器包括用于共同生成输出信号的多个装置和用于控制用于共同生成输出信号的装置的装置。在该示例中，用于控制的装置可以被配置成：响应于满足输入电压阈值的输入信号的电压电平而激活用于共同生成输出信号的多个装置中的第一装置，并且响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平而翻转激活用于共同生成输出信号的多个装置中的第二装置。在该示例中，第二装置被配置成当被激活时比第一装置切换更多电流，并且第一装置具有比第二装置更快的转换速率。

下面在附图和描述中阐述这些和其他示例的细节。按照所述描述和图并且按照权利要求，其他特征、目的和优点将是清楚明白的。

附图说明

图1是图示按照本公开的一个或多个技术的示例输出驱动器的概念图。

图2是图示按照本公开的一个或多个示例的被包括在图1的输出驱动器中的驱动器的进一步细节的示意性和概念图。

图3是图示按照本公开的一个或多个示例的被包括在图1的输出驱动器中的反馈逻辑的进一步细节的示意性和概念图。

图4是图示按照本公开的一个或多个技术的可以对应于输出驱动器内的信号的示例信号的图。

图5是图示按照本公开的一个或多个技术的示例电池供电的电机系统的示例操作的流程图。

具体实施方式

如前面讨论的，转换速率控制可以用来减少由输出驱动器生成的输出信号的信号完整性问题。然而，在一些示例中，将输出驱动器设计成具有降低的转换速率可能不合期望，例如由于结果得到的对输出信号的其他电特性的影响的原因。作为一个示例，在输出驱动器被缓慢打开时可能发生输出驱动器的传播延迟的增加。这是因为传播延迟是从输入到驱动器的栅极的内部信号延迟和输出信号在由驱动器驱动时上升/下降的速率的累积延迟。

传播延迟可以定义为驱动器的输入电平越过输入阈值（例如，50%）的时间到驱动器的输出电平越过输出阈值（例如，50%）的时间之间消逝的时间。可以基于例如驱动器的通信标准和/或应用来选择输入阈值和输出阈值。照此，对于输出驱动器而言合期望的是满足一个或多个EMI要求（例如，通过输出信号的非常缓慢的转换速率）而不显著增加传播延迟（例如，使缓慢转换速率对来自输出信号上升/下降的延迟贡献的影响最小化）。

作为一个示例，可以通过向驱动器添加预电阻（多晶（poly））来控制输出驱动器的转换速率。例如，在输出驱动器包括可以对工艺、电压和温度（PVT）具有巨大变化的一个或多个金属氧化物半导体（MOS）晶体管的情况下，可以向输出驱动器的路径添加电阻。由于电阻对PVT条件具有较低变化，在路径中包括电阻可以帮助控制输出信号的转换速率（例如，因为向MOS晶体管添加预电阻将MOS晶体管推入线性操作区并且因此降低转换的总体扩散）。

然而，在一些示例中，向驱动器添加电阻可能不合期望。例如，虽然向驱动器添加电阻可能导致合期望的转换速率控制，但是该技术可能无助于满足延迟要求，因为驱动器的行为是线性化的。附加地，添加电阻可能不合期望，因为结果得到的满足焊盘的DC要求所需的MOS晶体管的尺寸可能大，这导致不合期望的面积使用。

作为另一个示例，可以通过利用交错式（staggered）驱动器来控制输出驱动器的转换速率。例如，可以使输出驱动器晶体管呈手指状（fingered）并进行单独控制。在操作中，可以缓慢地激活手指状驱动器的栅极以降低输出信号的dv/dt。

然而，在一些示例中，使用交错式驱动器可能不合期望。例如，随着输出驱动器栅极被缓慢地打开，来自驱动器的传播延迟贡献以相同的比例增加，这增加了在维持缓慢转换速率的同时满足延迟要求的困难。虽然可能有可能通过控制可以打开的驱动器手指的比例来优化所获得的延迟，但是该方法在可以获得什么样的结果方面仍然具有一些限制。附加地，通过使用这样的交错式驱动器增加了实现驱动器手指的栅极控制所需的预驱动器逻辑的复杂性和面积。

作为另一个示例，可以通过添加密勒电容（例如，输出驱动器的栅极与漏极之间的电容）来控制输出驱动器的转换速率。可以控制输出驱动器的栅极以使得转换速率基于负载电容两端的电压的改变速率。

然而，在一些示例中，使用密勒电容可能不合期望。例如，利用密勒电容对于解决PVT变化可能不是非常有效。附加地，密勒电容还可能减慢输出驱动器使得可能更难以满足延迟要求。此外，由于控制转换速率所要求的密勒电容的尺寸可能大，所以也可能存在面积缺点。

作为另一个示例，可以通过控制输出驱动器的栅极（类似于密勒电容方法）来控制输出驱动器的转换速率。在一些示例中，可以基于来自驱动器向其输出输出信号的焊盘的反馈来控制输出驱动器的栅极。例如，可以检测输出信号并将其用来控制输出驱动器的栅极。来自焊盘的反馈可以用来打开几个栅极手指或者其可以用来控制预驱动器。虽然使用来自焊盘的反馈可以解决转换速率问题，但是其也可以引起满足延迟要求的困难。

在一些示例中，可以通过使用电流控制的预驱动器来控制输出驱动器的栅极。例如，可以用带隙供应的或者来自任何其他电流源电路的电流来控制预驱动器以使得电流对PVT条件大部分恒定。由于电流对PVT条件将是恒定电流，所以对输出驱动器的栅极充电的速率也可以是恒定的，这可以帮助驱动器获得对PVT可控的转换。然而，在一些示例中，利用电流控制的预驱动器来控制输出驱动器的栅极可能不合期望（例如，当负载可变时）。附加地，由于以恒定速率对输出驱动器的栅极充电，所以使用电流控制的预驱动器并不解决延迟问题。此外，该技术可能导致静态电流消耗，这可能不合期望。

按照本公开的一个或多个技术，可以组合以上多种技术以产生具有对各种PVT条件合期望的转换速率控制、合期望的传播延迟和合期望的DC特性的输出驱动器。例如，可以将利用附加电阻的第一驱动器与利用来自焊盘的反馈的第二驱动器组合以形成具有合期望的转换速率、延迟和DC特性的输出驱动器。

图1是图示按照本公开的一个或多个技术的示例输出驱动器2的概念图。输出驱动器2可以被配置成响应于接收到输入信号而生成输出信号。例如，响应于在输入12处接收到输入信号，输出驱动器2可以在输出14处生成输出信号。在一些示例中，可以将输出驱动器2包括在集成电路中，所述集成电路诸如用来通过有线接口传送数据的集成电路。如图1的示例中图示的，输出驱动器2可以包括驱动器6、反馈逻辑8和驱动器10。

在一些示例中，输出驱动器2可以包括驱动器6，所述驱动器6可以被配置成基于控制信号生成输出信号。例如，驱动器6可以将在输入12处接收的输入信号用作控制信号并且响应于确定输入信号的电压电平满足输入电压阈值而生成用于在输出14处输出的输出信号。

在一些示例中，输出驱动器2可以包括反馈逻辑8，所述反馈逻辑8可以被配置成基于一个或多个信号（诸如输出驱动器2的输入信号和输出信号）生成控制信号。例如，反馈逻辑8可以被配置成响应于确定输入信号的电压电平满足输入电压阈值并且输出信号的电压电平满足输出电压阈值两者而激活驱动器10。

在一些示例中，输出驱动器2可以包括驱动器10，所述驱动器10可以被配置成基于控制信号生成输出信号。例如，驱动器10可以响应于接收到来自反馈逻辑8的控制信号而生成用于在输出14处输出的输出信号。

在一些示例中，驱动器10可以具有与驱动器6不同的性质。作为一个示例，驱动器10可以被配置成切换比驱动器6更大量的电流。作为另一个示例，驱动器6可以具有比驱动器10更快的转换速率。作为另一个示例，驱动器10可以具有不同于驱动器6的尺寸。

如前面讨论的，响应于在输入12处接收到输入信号，输出驱动器2可以在输出14处生成输出信号。在一些示例中，输出驱动器2可以被配置成生成遵从一个或多个要求（诸如转换速率要求、传播延迟要求和一个或多个DC要求中的一个或多个）的输出信号。

按照本公开的一个或多个技术，驱动器6和驱动器10可以在输出14处共同生成遵从所述要求中的一个或多个的输出信号。例如，驱动器6可以用来满足转换速率要求并且可以基于输入信号被控制，并且驱动器10可以用来满足一个或多个DC要求并且可以基于输入信号和输出信号两者被控制。

在操作中，驱动器6和反馈逻辑8可以经由输入12接收输入信号。响应于确定输入信号的电压电平满足输入电压阈值，驱动器6可以激活并开始生成输出信号。在一些示例中，输入信号可以是二进制信号，并且驱动器6可以在二进制信号翻转（即，从“0”切换到“1”并且反之亦然）时确定输入信号的电压电平满足阈值。

在任何情况下，反馈逻辑8可以基于输入信号和输入信号两者选择性地激活驱动器10。例如，反馈逻辑8可以响应于确定输入信号的电压电平满足输入电压阈值并且输出信号的电压电平满足一个或多个输出电压阈值而翻转激活驱动器10。

作为一个示例，反馈逻辑8可以在输出信号的电压电平大于第一输出电压阈值（例如，期望电平的80%）的情况下激活驱动器10。换言之，驱动器6可以生成输出信号直到输出信号的电压电平越过第一输出电压阈值为止，此时驱动器6和驱动器10可以共同生成输出信号直到输入信号不再满足输入电压阈值为止。以这种方式，驱动器6可以用来满足转换速率要求，驱动器10可以用来满足一个或多个DC要求，而驱动器6和驱动器8的组合可以用来满足传播延迟要求。

作为另一个示例，反馈逻辑8可以在输出信号的电压电平小于第二输出电压阈值（例如，期望电平的20%）的情况下激活驱动器10。换言之，驱动器6和驱动器10可以共同生成输出信号直到输出信号的电压电平越过第二输出电压阈值为止，此时驱动器10可以去激活并且驱动器6可以生成输出信号直到输入信号不再满足输入电压阈值为止。以这种方式，驱动器6可以用来满足转换速率要求，驱动器10可以用来满足一个或多个DC要求，而驱动器6和驱动器8的组合可以用来满足传播延迟要求。

作为又另一个示例，反馈逻辑8可以在输出信号的电压电平大于第一输出电压阈值的情况下并且在输出信号的电压电平小于第二输出电压阈值的情况下激活驱动器10。换言之，驱动器6和驱动器10可以共同生成输出信号直到输出信号的电压电平越过第二输出电压阈值为止，此时驱动器10可以去激活并且驱动器6可以生成输出信号直到输出信号的电压电平越过第一输出电压阈值，此时驱动器6和驱动器10可以再次共同生成输出信号直到输入信号不再满足输入电压阈值为止。以这种方式，驱动器6可以用来满足转换速率要求，驱动器10可以用来满足一个或多个DC要求，而驱动器6和驱动器8的组合可以用来满足传播延迟要求。

图2是图示按照本公开的一个或多个示例的被包括在图1的输出驱动器中的驱动器的进一步细节的示意性和概念图。如图2中图示的，输出驱动器2A可以包括预驱动器4、驱动器6、反馈逻辑8A-8B和驱动器10。

在一些示例中，输出驱动器2A可以包括预驱动器4，所述预驱动器4可以被配置成接收输入信号、执行一个或多个操作以调理输入信号以及将经调理的信号输出到输出驱动器2A的一个或多个组件。例如，预驱动器4可以执行电平移位以将输入信号的电压范围转换成驱动器6和/或驱动器10的一个或多个晶体管的电压范围。除了调理输入信号之外，预驱动器4可以被配置成基于输入信号生成一个或多个控制信号32A-32B（统称为“控制信号32”）。例如，响应于确定输入信号的电压电平从低转变到高，预驱动器4可以输出控制信号32中的一个或多个以使得一个或多个驱动器激活（在输出驱动器2A反相的情况下为一个或多个下拉驱动器，或者在输出驱动器2A非反相的情况下为一个或多个上拉驱动器）。类似地，响应于确定输入信号的电压电平从高转变到低，预驱动器4可以输出控制信号32中的一个或多个以使得一个或多个驱动器激活（在输出驱动器2A非反相的情况下为一个或多个下拉驱动器，或者在输出驱动器2A反相的情况下为一个或多个上拉驱动器）。

在一些示例中，输出驱动器2A可以包括驱动器6A，所述驱动器6A可以被配置成执行类似于图1的驱动器6的操作。例如，驱动器6A可以被配置成基于控制信号生成输出信号。在一些示例中，驱动器6A可以使用推配置、拉配置和/或推-拉配置生成输出信号。如图2中图示的，驱动器6A是推-拉配置，其包括被配置成上拉输出14处的输出信号的电压电平（例如，到VDD）的驱动器20和电阻器22以及被配置成下拉输出14处的输出信号的电压电平（例如，到地）的电阻器24和驱动器26。如前面讨论的，在驱动器20和驱动器26的路径中分别包括电阻器22和电阻器24可以控制驱动器20和驱动器26的转换速率以使得驱动器20和驱动器26在线性区中操作。

虽然在图2中分别被图示为PMOS晶体管和NMOS晶体管，但是驱动器20和驱动器26可以是能够切换电流的任何器件。例如，驱动器20和/或驱动器26可以包括一个或多个PMOS晶体管、一个或多个NMOS晶体管、一个或多个双极结型晶体管等等。预驱动器4可以被配置为使得输出驱动器2A执行相同的操作而不管驱动器20和驱动器26中包括的开关器件的类型。

在一些示例中，输出驱动器2A可以包括驱动器10A，所述驱动器10A可以被配置成执行类似于图1的驱动器10的操作。例如，驱动器10A可以被配置成基于控制信号生成输出信号。在一些示例中，驱动器10A可以使用推配置、拉配置和/或推-拉配置生成输出信号。如图2中图示的，驱动器10A是推-拉配置，其包括被配置成上拉输出14处的输出信号的电压电平（例如，到VDD）的PMOS驱动器28以及被配置成下拉输出14处的输出信号的电压电平（例如，到地）的NMOS驱动器30。

虽然在图2中分别被图示为PMOS晶体管和NMOS晶体管，但是驱动器28和驱动器28可以是能够切换电流的任何器件。例如，驱动器28和/或28可以包括一个或多个PMOS晶体管、一个或多个NMOS晶体管、一个或多个双极结型晶体管等等。反馈逻辑8A-8B可以被配置为使得输出驱动器2A执行相同的操作而不管驱动器28和驱动器26中包括的开关器件的类型。

在一些示例中，输出驱动器2A可以包括反馈逻辑8A-8B，所述反馈逻辑8A-8B可以被配置成执行类似于图1的反馈逻辑8的操作。例如，反馈逻辑8A-8B中的每一个可以被配置成基于一个或多个信号（诸如输出14处的输出信号和控制信号32中的一个或多个）生成控制信号。作为一个示例，反馈逻辑8A可以基于控制信号32A和输出信号生成控制信号34A。作为另一个示例，反馈逻辑8b可以基于控制信号32B和输出信号生成控制信号34B。

按照本公开的一个或多个技术，驱动器6A和驱动器10A可以在输出14处共同生成遵从更多设计要求之一的输出信号。在以下示例中，输出驱动器2A被描述为非反相驱动器，其中输出14处的输出信号的电压电平当输入信号对应于逻辑高（例如，“1”）电平时可以被拉高，并且当输入信号对应于逻辑低（例如，“0”）电平时可以被拉低。然而，本公开的技术在输出驱动器2A为反相配置时同样适用，在所述反相配置中输出14处的输出信号的电压电平当输入信号对应于逻辑低（例如，“0”）电平时可以被拉高，并且当输入信号对应于逻辑高（例如，“1”）电平时可以被拉低。

在操作中，输入12处的输入信号的电压电平最初可以为高，并且输出驱动器2A可以拉高输出14处的输出信号的电压电平。例如，驱动器20和驱动器28之一或两者可以拉动预驱动器4，可以将输出14处的输出信号的电压电平拉高到VDD（即，响应于控制信号32A和/或控制信号34A）。

在任何情况下，当输入信号的电压电平从高转变到低时，输出驱动器2A可以拉低输出14处的输出信号的电压电平。例如，响应于确定输入信号的电压电平小于输入电压阈值，预驱动器4可以输出控制信号32B到驱动器26和反馈逻辑8B。响应于接收到控制信号32B，驱动器26可以激活并且开始拉低输出信号的电压电平，并且反馈逻辑8B可以确定是否激活驱动器30（例如，是否输出控制信号34B）。例如，反馈逻辑8B可以响应于确定输出信号的电压电平大于第一输出电压阈值而激活驱动器30。换言之，响应于接收到控制信号32B（即，确定输入信号的电压电平满足输入电压阈值和确定输出信号的电压电平满足输出电压阈值两者），反馈逻辑8B可以输出控制信号34B以使得驱动器30激活并且拉低输出信号的电压电平。

随着输出信号的电压电平被拉低，反馈逻辑8B可以继续确定输出信号的电压电平是否满足第一输出电压阈值。响应于确定输出信号的电压电平不再满足（即，小于）第一输出电压阈值，反馈逻辑8B可以去激活驱动器30，诸如停止输出控制信号34B，使得驱动器30停止拉低输出信号的电压电平。然而，随着驱动器26保持激活，输出信号的电压电平可以继续被拉低。

随着输出信号的电压电平继续减小，反馈逻辑8B可以确定输出信号的电压电平是否满足（即，小于）第二输出电压阈值。响应于确定输出信号的电压电平小于第二输出电压阈值，反馈逻辑8B可以激活驱动器30，诸如输出控制信号34B，使得驱动器30开始拉低输出信号的电压电平。然而，随着驱动器26保持活跃，输出信号的电压电平可以继续被拉低。换言之，驱动器26可以在其中输入信号的电压电平小于输入电压阈值的时间段期间活跃，并且驱动器30可以在（1）其中输入信号的电压电平小于输入信号阈值并且输出信号的电压电平大于第一输出电压阈值的时间段和（2）其中输入信号的电压电平小于输入信号电压阈值并且输出信号的电压电平小于第二输出电压阈值的时间段之一或两者期间活跃。以这种方式，驱动器26和驱动器30可以共同生成遵从一个或多个设计要求的输出信号。

在一些示例中，驱动器20和驱动器28在输入信号的电压电平从低转变到高时可以执行类似于驱动器26和驱动器30的操作。例如，驱动器20可以在其中输入信号的电压电平大于输入电压阈值的时间段期间活跃，并且驱动器28可以在（1）其中输入信号的电压电平大于输入信号阈值并且输出信号的电压电平小于第三输出电压阈值的时间段和（2）其中输入信号的电压电平大于输入信号电压阈值并且输出信号的电压电平大于第四输出电压阈值的时间段之一或两者期间活跃。在一些示例中，第三输出电压阈值和第四输出电压阈值可以分别镜像反映第一输出电压阈值和第二输出电压阈值。例如，在第一输出电压阈值为输出信号的稳态拉低电压的20%的情况下，第三输出电压阈值可以是输出信号的稳态拉高电压的20%。以这种方式，驱动器20和驱动器28可以共同生成遵从一个或多个设计要求的输出信号。

图3是图示按照本公开的一个或多个示例的被包括在图1的输出驱动器中的反馈逻辑的进一步细节的示意性和概念图。如图3中图示的，输出驱动器2B可以包括驱动器6、反馈逻辑8和驱动器10。

在一些示例中，输出驱动器2B可以包括驱动器6B，所述驱动器6B可以被配置成执行类似于图1的驱动器6和/或图2的驱动器6A的操作。例如，驱动器6B可以被配置成基于控制信号生成输出信号。如图3中图示的，驱动器6B可以基于在输入12处接收到的输入信号生成输出信号。

在一些示例中，输出驱动器2B可以包括驱动器10B，所述驱动器10B可以被配置成执行类似于图1的驱动器6和/或图2的驱动器10A的操作。例如，驱动器10B可以被配置成基于控制信号生成输出信号。如图3中图示的，驱动器10B可以基于反馈逻辑9所生成的控制信号生成输出信号。

在一些示例中，输出驱动器2B可以包括反馈逻辑9，所述反馈逻辑9可以被配置成执行类似于图1的反馈逻辑8和/或图2的反馈逻辑8A-8B的操作。例如，反馈逻辑9可以被配置成基于一个或多个信号（诸如输出14处的输出信号和控制信号32中的一个或多个）生成控制信号。作为一个示例，反馈逻辑9可以基于输入信号和输出信号生成控制信号35。如图3中图示的，反馈逻辑9可以包括比较器38A-38B（统称为“比较器38”）、或门40和与门42。

在一些示例中，反馈逻辑9可以包括一个或多个比较器38，所述一个或多个比较器38可以生成指示输入信号的电压电平是否满足电压阈值的控制信号。作为一个示例，比较器38A可以输出指示输出信号的电压电平是否满足第一电压阈值的控制信号39A。作为另一个示例，比较器38B可以输出指示输出信号的电压电平是否满足第二电压阈值的控制信号39B。

在一些示例中，比较器39之一或两者可以是具有偏斜切换阈值电压的反相器。例如，与具有50%切换阈值相对，比较器30之一或两者可以是具有>>50%或<<50%的切换阈值的反相器。作为一个示例，比较器38A对于信号上升/下降可以具有非常低/非常高的切换阈值。作为另一个示例，比较器38B对于信号上升/下降可以具有非常高/非常低的切换阈值。

因此，在输出信号的电压电平开始上升/下降的情况下，比较器38A（即，具有非常低的切换阈值（<<50%））可以检测信号状态并且当输出信号的电压电平达到第一阈值电压（例如，其最终信号电平的20%）时翻转控制信号39A的逻辑电平。控制信号39的逻辑电平的该切换可以使得驱动器10B去激活。

因此，在信号上升/下降的第一阈值之后，驱动器6B可以活跃而驱动器10B不活跃。同时，比较器38B（即，对于信号上升/下降具有非常高/低的切换阈值）可以不翻转控制信号39B的逻辑电平，因为输出信号的电压电平尚未满足第二阈值（例如，其最终信号电平的80%）。

因此，从第一阈值直到第二阈值为止，输出信号斜率主要由驱动器6B确定。如前面讨论的，驱动器6B可以被配置成具有线性行为。因为行为是线性的，针对各种工艺、电压和温度（PVT）条件可以在输出信号的该整个范围内控制转换速率。

一旦输出信号达到其电平的第二阈值，比较器38B就可以检测状态改变并且当输出信号的电压电平达到第二阈值电压（例如，其最终信号电平的80%）时翻转控制信号39B的逻辑电平。通过翻转控制信号39B，比较器38B可以使得驱动器10B在信号上升/下降的第二阈值之后再次激活。以这种方式，输出驱动器2B可以满足输出信号/焊盘的DC要求中的一个或多个。

所以最初，因为驱动器10B被激活（例如，立即地和完全地），所以其可以辅助对负载电容充电并且因此满足一个或多个初始延迟要求。在那之后，当驱动器10B被去激活时，输出信号的转换速率由驱动器6B控制。最终，驱动器10B在将近信号上升/下降结束时（在达到信令电平的80%之后）被再次激活以满足输出信号/焊盘的一个或多个DC要求。

在一些示例中，可以基于一个或多个延迟要求来选择和/或调整比较器38所使用的切换阈值。也可以基于转换要求（例如，对输出驱动器的延迟或DC强度没有任何影响）来设计驱动器6B的尺寸和驱动器6B中包括的电阻器的值（即，如前面讨论的）。以这种方式，驱动器6B和驱动器10B可以并行地且不以彼此为代价地共同获得输出驱动器的转换速率和延迟要求两者。

包括具有不同性质的两个驱动器（即，驱动器6和驱动器10）的输出驱动器的附加优点包括但不限于缺少面积增加，因为使用输出驱动器的按照DC要求确定的现有强度。类似地，因为没有静态电流消耗，可以降低任何转换控制逻辑的复杂性和面积。

图4是图示按照本公开的一个或多个技术的可以对应于输出驱动器内的信号的示例信号的图。如图4所图示的，图400可以包括表示时间的水平轴、表示电压的垂直轴和多个信号402-412。出于图示的目的，在图3的输出驱动器2B的上下文内描述信号402-412，尽管具有不同于输出驱动器2B的配置的输出驱动器可以生成图4的信号。

在一些示例中，输入信号402可以是输出驱动器2B在输入12处接收到的输入信号的示例，输出信号404可以是输出驱动器2B在输出14处生成的输出信号的示例，VLS406可以是由比较器38B生成的控制信号39B的示例，VHS408可以是由比较器38A生成的控制信号39A的示例，VS410可以是由或门40生成的控制信号41的示例，并且VG412可以是由与门42生成的控制信号35的示例。照此，VS410可以是VLS406与VHS408的“或”，并且VG可以是VS410与输入信号402的“与”。

按照本公开的一个或多个技术，输出驱动器2B可以在输入12处接收输入信号402并且在输出14处生成输出信号404。如图400所图示的，输出驱动器2B可以是非反相的以使得当输入信号402的电压电平为低时，输出信号404的电压电平为低，并且反之亦然。如前面讨论的，驱动器6B可以由输入信号402直接控制以使得当输入信号402为逻辑高（例如，“1”）时，驱动器6B可以开始拉高输出信号404的电压电平，并且反之亦然。

如前面讨论的，在VLS408或VHS410中任一个或两者为逻辑高的情况下或门40可以将VS410输出为逻辑高。如图400所图示的，在输出信号404的电压电平小于第一输出阈值414的情况下比较器38B可以将VLS406输出为逻辑高，并且在输出信号404的电压电平大于第二输出阈值416的情况下比较器38A可以将VHS408输出为逻辑高。照此，当输出信号404的电压电平小于第一输出阈值414时，且当输出信号404的电压电平大于第二输出阈值416时，VS410可以为逻辑高。由于驱动器10B由VG412控制，所以驱动器10B在VG412为逻辑高时可以活跃。

图5是图示按照本公开的一个或多个技术的示例电池供电的电机系统的示例操作的流程图。仅出于图示的目的，下面在图3的输出驱动器2B的上下文内描述示例操作，尽管具有不同于输出驱动器2B的配置的输出驱动器可以生成图4的信号。

按照本公开的一个或多个技术，输出驱动器2B可以确定输入信号的电压电平是否满足输入电压阈值（502）。例如，输入驱动器2B可以确定在输入14处接收到的输入信号的电压电平是否大于其逻辑高电平的50%。响应于确定输入信号的电压电平不满足输入电压阈值（502的“否”分支），输出驱动器2B可以继续监视输入信号的电压电平以确定输入信号的电压电平是否满足输入电压阈值（502）。

响应于确定输入信号的电压电平满足输入电压阈值（502的“是”分支），输出驱动器2B可以激活被配置成共同生成输出信号的多个驱动器中的第一驱动器（504）。例如，输出驱动器2B可以激活驱动器6B，所述驱动器6B可以根据输出驱动器2B是反相还是非反相而拉高/拉低输出信号的电压电平。除了激活第一驱动器之外，输出驱动器2B可以确定输出信号的电压电平是否满足第一输出电压阈值（506）。例如，反馈逻辑9可以确定输出信号的电压电平是否小于例如其逻辑高电平的20%。

响应于确定输出信号的电压电平满足第一输出电压阈值（506的“是”分支），输出驱动器2B可以激活多个驱动器中的第二驱动器。例如，输出驱动器2B可以激活驱动器10B，所述驱动器10B可以与驱动器6B一起根据输出驱动器2B是反相还是非反相而拉高/拉低输出信号的电压电平。随着输出信号的电压电平正在上升/下降，输出驱动器2B可以继续监视输出信号的电压电平以确定输出信号的电压电平是否仍然满足第一输出电压阈值（506）。响应于确定输出信号的电压电平不满足第一输出电压阈值（506的“否”分支），输出驱动器2B可以去激活第二驱动器（510）。例如，随着输出信号的电压电平上升到第一输出电压阈值以上/下降到第一输出电压阈值以下，输出驱动器2B可以去激活驱动器10B以使得输出信号由驱动器6B例如在没有驱动器10B的帮助下生成。

输出驱动器2B可以继续监视输出信号的电压电平以确定输出信号的电压电平是否满足第二输出电压阈值（512）。例如，反馈逻辑9可以确定输出信号的电压电平是否大于例如其逻辑高电平的80%。响应于确定输出信号的电压电平满足第二输出电压阈值（512的“是”分支），输出驱动器2B可以激活第二驱动器（514）。

如前面讨论的，第一驱动器（例如，驱动器6B）可以被配置成满足一个或多个转换速率要求，并且第二驱动器（例如，驱动器10B）可以被配置成满足一个或多个延迟和/或DC要求。照此以这种方式，第一驱动器和第二驱动器可以共同生成输出信号以使得其满足转换速率要求、延迟要求和DC要求。

附加地，如前面讨论的，在一些示例中，输出驱动器2B可以基于一个或多个阈值激活第二驱动器。作为一个示例，输出驱动器2B可以在两个时间段期间激活第二驱动器（当输出信号从低转变到高时，对于当输出信号从高转变到低时条件类似）：（1）当输出信号的电压电平小于第一阈值，和（2）当输出信号的电压电平大于的人阈值。作为另一个示例，输出驱动器2B可以仅当输出信号的电压电平小于第一阈值时才激活第二驱动器。作为另一个示例，输出驱动器2B可以仅当输出信号的电压电平大于第二阈值时才激活第二驱动器。

针对本公开的技术的示例应用是在控制器局域网（CAN）总线上操作的输出驱动器。在一些示例中，CAN总线规范可以分别描述针对从20%-80%和80%-20%的信号上升/下降的60mv/ns的转换要求，以及从输入信号的50%到达到输出信号的20%的10ns的传播延迟要求。然而，在60mv/ns的转换速率的情况下，对达到20%所要求的时间在3V配置中将为10ns，并且在5V配置中将为16.67ns。照此，对于驱动器而言满足10ns的延迟要求（包括从输入信号到输出驱动器的传播延迟）可能是有挑战性的。附加地，考虑随工艺、电压和温度的所有变化，满足延迟要求变得进一步有挑战性。

按照本公开的一个或多个技术，输出驱动器（诸如输出驱动器2）可以包括具有满足60mV/ns的CAN要求的转换速率的第一驱动器（诸如驱动器6）和满足10ns的传播延迟要求的第二驱动器（诸如驱动器10）。当输入信号翻转（即，从低转变到高）时，第一驱动器可以激活并且拉高输出信号的电压电平直到输入信号转变回到低为止。附加地，第二驱动器可以在一个或时段期间激活。作为一个示例，第二驱动器可以当输入信号为高且输出信号的电压电平在第一输出阈值以下两者时激活。作为另一个示例，第二驱动器可以当输入信号为高且输出信号的电压电平大于第二输出阈值两者时激活。作为另一个示例，第二驱动器可以当输入信号为高且输出信号的电压电平在第一输出阈值以下两者时激活，当输出信号的电压电平在第一输出阈值与第二输出阈值之间时去激活，并且当输出信号的电压电平大于第二输出阈值时重新激活。以这些方式，输出驱动器2可以满足CAN规范的转换、传播延迟和DC要求。

以下示例可以图示本公开的一个或多个方面。

示例1。一种方法，包括：响应于满足输入电压阈值的输入信号的电压电平，激活被配置成共同生成输出信号的多个驱动器中的第一驱动器；以及响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平，翻转激活多个驱动器中的第二驱动器，其中第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且其中第一驱动器具有比第二驱动器更快的转换速率。

示例2。示例1的方法，进一步包括：在输出信号的电压电平大于输出电压阈值的情况下，确定输出信号的电压电平满足输出电压阈值，并且其中，翻转激活多个驱动器中的第二驱动器包括激活第二驱动器。

示例3。示例1-2的任何组合的方法，其中输出电压阈值是第一输出电压阈值，所述方法进一步包括：响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值，激活第二驱动器；以及响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间，去激活第二驱动器。

示例4。示例1-3的任何组合的方法，其中第一驱动器包括被配置成修改第一驱动器的转换速率的电阻。

示例5。示例1-4的任何组合的方法，其中：激活第一驱动器包括激活多个驱动器中的第一推驱动器，并且翻转激活第二驱动器包括翻转激活多个驱动器中的第二推驱动器，或者激活第一驱动器包括激活多个驱动器中的第一拉驱动器，并且翻转激活第二驱动器包括翻转激活多个驱动器中的第二拉驱动器。

示例6。示例1-5的任何组合的方法，其中输出信号是控制器局域网（CAN）总线的通信信号。

示例7。一种输出驱动器，包括：被配置成共同生成输出信号的多个驱动器，其中：多个驱动器中的第一驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平而激活，多个驱动器中的第二驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平而翻转激活，其中，第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且其中，第一驱动器具有比第二驱动器更快的转换速率。

示例8。示例7的输出驱动器，其中：在输出信号的电压电平大于输出电压阈值的情况下，输出信号的电压电平满足输出电压阈值，并且第二驱动器被配置成通过至少激活而激活。

示例9。示例7-8的任何组合的输出驱动器，其中：输出电压阈值是第一输出电压阈值，第二驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值而激活，并且第二驱动器被配置成响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间而去激活。

示例10。示例7-9的任何组合的输出驱动器，进一步包括：被配置成修改第一驱动器的转换速率的电阻。

示例11。示例7-10的任何组合的输出驱动器，其中：第一驱动器被配置成通过至少激活多个驱动器中的第一推驱动器而激活，并且第二驱动器被配置成通过至少翻转激活多个驱动器中的第二推驱动器而翻转激活，或者第一驱动器被配置成通过至少激活多个驱动器中的第一拉驱动器而激活，并且第二驱动器被配置成通过至少翻转激活多个驱动器中的第二拉驱动器而翻转激活。

示例12。示例7-11的任何组合的输出驱动器，其中，输出信号是控制器局域网（CAN）总线的通信信号。

示例13。一种输出驱动器，包括：用于共同生成输出信号的多个装置；以及用于控制用于共同生成输出信号的装置的装置，其被配置成：响应于满足输入电压阈值的输入信号的电压电平而激活用于共同生成输出信号的多个装置中的第一装置，响应于满足输入电压阈值的输入信号的电压电平和输出信号的满足输出电压阈值的电压电平而翻转激活用于共同生成输出信号的多个装置中的第二装置，其中，第二装置被配置成当被激活时比第一装置切换更多电流，并且其中，第一装置具有比第二装置更快的转换速率。

示例14。示例13的输出驱动器，其中用于控制的装置被配置成：在输出信号的电压电平大于输出电压阈值的情况下，确定输出信号的电压电平满足输出电压阈值，并且通过至少激活第二装置而翻转激活多个驱动器中的第二装置。

示例15。示例13-14的任何组合的输出驱动器，其中，输出电压阈值是第一输出电压阈值，并且其中，用于控制的装置被配置成：响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值而激活第二装置，并且响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间而去激活第二装置。

示例16。示例13-15的任何组合的输出驱动器，进一步包括：用于修改第一驱动器的转换速率的装置。

示例17。示例13-16的任何组合的输出驱动器，其中，用于控制的装置被配置成：通过至少激活多个装置中的第一推装置而激活第一装置，并且通过至少翻转激活多个装置中的第二推装置而翻转激活第二装置，或者通过至少激活多个装置中的第一拉装置而激活第一装置，并且通过至少翻转激活多个装置中的第二拉装置而翻转激活第二装置。

示例18示例13-17的任何组合的输出驱动器，其中，输出信号是控制器局域网（CAN）总线的通信信号。

本公开中描述的技术可以至少部分地在硬件、软件、固件或其任何组合中实现。例如，所描述的技术的各种方面可以在一个或多个处理器内实现，所述一个或多个处理器包括一个或多个微处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或任何其他等同的集成或分立逻辑电路，以及这样的组件的任何组合。术语“处理器”或“处理电路”可以一般指代单独或与其他逻辑电路组合的前述逻辑电路中的任一个，或任何其他等同的电路。包括硬件的控制单元也可以执行本公开的技术中的一个或多个。

这样的硬件、软件和固件可以在相同器件内或在分离器件内实现以支持本公开中描述的各种技术。另外，所描述的单元、模块或组件中的任一个可以一起实现或分离地实现为分立但可互操作的逻辑器件。将不同特征描绘为模块或单元意图突出不同的功能方面并且不一定隐含这样的模块或单元必须由单独的硬件、固件或软件组件实现。相反，与一个或多个模块或功能相关联的功能可以由分离的硬件、固件或软件组件执行或者被集成在公共或分离的硬件、固件或软件组件内。

本公开中描述的技术也可以体现或编码在包括编码有指令的计算机可读存储介质在内的制品中。嵌入或编码在包括编码的计算机可读存储介质在内的制品中的指令可以使得一个或多个可编程处理器、或其他处理器诸如当被包括或编码在计算机可读存储介质中的指令由一个或多个处理器执行时实现本文中描述的技术中的一个或多个。计算机可读存储介质可以包括随机存取存储器（RAM）、只读存储器（ROM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、闪速存储器、硬盘、紧凑盘ROM（CD-ROM）、软盘、盒式磁带、磁介质、光介质或其他计算机可读介质。在一些示例中，制品可以包括一个或多个计算机可读存储介质。

在一些示例中，计算机可读存储介质可以包括非瞬态介质。术语“非瞬态”可以指示存储介质不是体现在载波或传播信号中。在某些示例中，非瞬态存储介质可以存储可以随着时间推移而改变（例如，在RAM或高速缓存中）的数据。

在本公开中已经描述了各种方面。这些和其他方面在以下权利要求的范围内。

Claims (18)

1.一种方法，包括：

响应于满足输入电压阈值的输入信号的电压电平，激活被配置成共同生成输出信号的多个驱动器中的第一驱动器；以及

响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平，翻转激活多个驱动器中的第二驱动器，其中，第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且其中，第一驱动器具有比第二驱动器更快的转换速率。

2.权利要求1的方法，进一步包括：

在输出信号的电压电平大于输出电压阈值的情况下，确定输出信号的电压电平满足输出电压阈值，并且

其中，翻转激活多个驱动器中的第二驱动器包括激活第二驱动器。

3.权利要求2的方法，其中输出电压阈值是第一输出电压阈值，所述方法进一步包括：

响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值，激活第二驱动器；以及

响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间，去激活第二驱动器。

4.权利要求1的方法，其中，第一驱动器包括被配置成修改第一驱动器的转换速率的电阻。

5.权利要求1的方法，其中：

激活第一驱动器包括激活多个驱动器中的第一推驱动器，并且

翻转激活第二驱动器包括翻转激活多个驱动器中的第二推驱动器，或者

激活第一驱动器包括激活多个驱动器中的第一拉驱动器，并且

翻转激活第二驱动器包括翻转激活多个驱动器中的第二拉驱动器。

6.权利要求1的方法，其中，输出信号是控制器局域网（CAN）总线的通信信号。

7.一种输出驱动器，包括：

多个驱动器，被配置成共同生成输出信号，其中：

多个驱动器中的第一驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平而激活，

多个驱动器中的第二驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平而翻转激活，

其中，第二驱动器被配置成当被激活时比第一驱动器切换更多电流，并且

其中，第一驱动器具有比第二驱动器更快的转换速率。

8.权利要求7的输出驱动器，其中：

在输出信号的电压电平大于输出电压阈值的情况下，输出信号的电压电平满足输出电压阈值，并且

第二驱动器被配置成通过至少激活而激活。

9.权利要求8的输出驱动器，其中：

输出电压阈值是第一输出电压阈值，

第二驱动器被配置成响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值而激活，并且

第二驱动器被配置成响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间而去激活。

10.权利要求7的输出驱动器，进一步包括：

被配置成修改第一驱动器的转换速率的电阻。

11.权利要求7的输出驱动器，其中：

第一驱动器被配置成通过至少激活多个驱动器中的第一推驱动器而激活，并且

第二驱动器被配置成通过至少翻转激活多个驱动器中的第二推驱动器而翻转激活，或者

第一驱动器被配置成通过至少激活多个驱动器中的第一拉驱动器而激活，并且

第二驱动器被配置成通过至少翻转激活多个驱动器中的第二拉驱动器而翻转激活。

12.权利要求8的输出驱动器，其中，输出信号是控制器局域网（CAN）总线的通信信号。

13.一种输出驱动器，包括：

用于共同生成输出信号的多个装置；以及

用于控制用于共同生成输出信号的装置的装置，其被配置成：

　　响应于满足输入电压阈值的输入信号的电压电平而激活用于共同生成输出信号的多个装置中的第一装置，

　　响应于满足输入电压阈值的输入信号的电压电平和满足输出电压阈值的输出信号的电压电平而翻转激活用于共同生成输出信号的多个装置中的第二装置，

其中，第二装置被配置成当被激活时比第一装置切换更多电流，并且其中，第一装置具有比第二装置更快的转换速率。

14.权利要求13的输出驱动器，其中，用于控制的装置被配置成：

在输出信号的电压电平大于输出电压阈值的情况下，确定输出信号的电压电平满足输出电压阈值，并且

通过至少激活第二装置而翻转激活多个驱动器中的第二装置。

15.权利要求14的输出驱动器，其中，输出电压阈值是第一输出电压阈值，并且其中，用于控制的装置被配置成：

响应于满足输入电压阈值的输入信号的电压电平和输出信号的电压电平小于第二输出电压阈值而激活第二装置，并且

响应于输出信号的电压电平在第一输出电压阈值与第二输出电压阈值之间而去激活第二装置。

16.权利要求13的输出驱动器，进一步包括：

用于修改第一驱动器的转换速率的装置。

17.权利要求13的输出驱动器，其中，用于控制的装置被配置成：

通过至少激活多个装置中的第一推装置而激活第一装置，并且

通过至少翻转激活多个装置中的第二推装置而翻转激活第二装置，或者

通过至少激活多个装置中的第一拉装置而激活第一装置，并且

通过至少翻转激活多个装置中的第二拉装置而翻转激活第二装置。

18.权利要求13的输出驱动器，其中，输出信号是控制器局域网（CAN）总线的通信信号。