CN112491396B - 信号上升时间及下降时间的控制电路 - Google Patents

信号上升时间及下降时间的控制电路 Download PDF

Info

Publication number
CN112491396B
CN112491396B CN201910863132.XA CN201910863132A CN112491396B CN 112491396 B CN112491396 B CN 112491396B CN 201910863132 A CN201910863132 A CN 201910863132A CN 112491396 B CN112491396 B CN 112491396B
Authority
CN
China
Prior art keywords
delay
signal
data
signals
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910863132.XA
Other languages
English (en)
Other versions
CN112491396A (zh
Inventor
许智渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201910863132.XA priority Critical patent/CN112491396B/zh
Priority to US17/011,917 priority patent/US11128284B2/en
Publication of CN112491396A publication Critical patent/CN112491396A/zh
Application granted granted Critical
Publication of CN112491396B publication Critical patent/CN112491396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

一种信号上升及下降时间的控制电路，其包括串接的M个数据正反器、M个可控延迟电路，以及M个电流源电路。M个数据正反器接收时脉信号，并依据时脉信号的触发而输出多个数据信号。M个可控延迟电路耦接数据正反器的数据输出端，接收数据信号并延迟而产生多个开启信号。第i个可控延迟电路的延迟量用来延迟数据信号之一而产生开启信号之一。各个电流源电路耦接可控延迟电路之一而接收开启信号之一，并依据开启信号之一的准位而决定是否输出单位电流至信号输出端。信号输出端的输出信号上升至预定准位的上升时间或下降至预定准位的下降时间依据时脉信号的周期时间长度及各个可控延迟电路的延迟量而决定。

Description

信号上升时间及下降时间的控制电路
技术领域
本发明是有关于一种电路装置，且特别是有关于一种用以控制信号的上升时间及下降时间的控制电路。
背景技术
由于人们对电子产品依赖日益增加，电子产品的功能也随之复杂化，而电磁干扰(Electromagnetic Disturbance，EMI)也成为电路设计人员设计电路时的重要考量。像是，当信号的逻辑切换时，若电压准位直接上升或下降至预定准位容易引起EMI，进而干扰电路里的电子元件。因此，至少基于降低EMI的考量，在进行逻辑切换时，需要让信号上升与下降至预定准位的速度缓和一点，亦即对信号的上升时间与下降时间进行控制，以避免引起EMI。目前，在设计某些特定电路时，上升时间与下降时间会受到规格的规范，以确保电路可正常运作。举例而言，乙太网路实体层电路中的三电平编码(MLT-3)电路、五级脉冲振幅调变(pulse amplitude modulation-5，PAM-5)电路或HDMI介面电路中皆具备对上升时间与下降时间进行控制的控制电路，以确保上升时间与下降时间可以于符合规格的规范。然而，传统的控制电路一般仅能对上升时间与下降时间进行对称性的调整。
发明内容
有鉴于此，本发明提供一种用以控制信号上升时间及下降时间的控制电路，其可对输出信号的上升时间或下降时间进行非对称性且弹性的调整。
本发明的实施例提供一种信号上升及下降时间的控制电路，其包括串接的M个数据正反器、M个可控延迟电路，以及M个电流源电路。串接的M个数据正反器接收时脉信号，并依据时脉信号的触发而依序输出多个数据信号。这些数据正反器中的第1个数据正反器的数据输入端接收输入数据，第N个数据正反器的数据输出端耦接第N+1个数据正反器的数据输入端，其中M、N为正整数且1≦N<M。M个可控延迟电路耦接前述数据正反器的数据输出端，接收数据信号并延迟而产生多个开启信号。于此，第i个可控延迟电路的延迟量用来延迟数据信号之一而产生开启信号之一，其中i为小于等于M的正整数。M个电流源电路耦接信号输出端。各个电流源电路耦接可控延迟电路之一而接收开启信号之一，并依据开启信号之一的准位而决定是否输出单位电流至信号输出端。于此，信号输出端的输出信号上升至预定准位的上升时间或下降至预定准位的下降时间依据时脉信号的周期时间长度及各个可控延迟电路的延迟量而决定。
基于上述，在本发明的实施例中，数据正反器响应于时脉信号的控制而输出对应的数据信号。各个数据正反器与对应的电流源电路之间耦接有可控延迟电路，这些可控延迟电路经配置以延迟数据信号，以延缓电流源电路提供单位电流至信号输出端的时间。于此，这些可控延迟电路的延迟量将可决定信号输出端所输出的输出信号的上升时间或下降时间，从而对输出信号上升至预定准位的上升时间与下降至预定准位的下降时间进行非对称性的调整。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
图2A为依据本发明一实施例所绘示的延长上升时间的波型图。
图2B为依据本发明一实施例所绘示的缩短上升时间的波型图。
图3是根据本发明的一实施例所绘示的可控延迟电路的示意图。
图4A至图4C是根据本发明的一实施例所绘示的可控延迟电路的示意图。
图5是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
图6是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
图7是根据本发明的一实施例所绘示的开启信号与输出信号的时序图。
图8是根据本发明的一实施例所绘示的开启信号与输出信号的时序图。
图9是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
图10是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
具体实施方式
现将详细参考本示范性实施例，在附图中说明所述示范性实施例之实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。
图1是根据本发明的一实施例所绘示的用以控制信号上升时间与下降时间的控制电路的示意图。请参照图1，控制信号上升时间与下降时间的控制电路10包括串接的M个数据正反器103_1、103_2、…、103_(i)、103_(i+1)、…、103_M、M个可控延迟电路101_1、101_2、…、101_(i)、101_(i+1)、…、101_M，以及M个电流源电路102_1、102_2、…、102_(i)、102_(i+1)、…、102_M。M为大于1的整数。数据正反器103_1～103_M串连相接，且数据正反器103_1～103_M分别接收时脉信号CLK，以依据时脉信号CLK的触发而依序分别输出多个数据信号L_1、L_2、…、L_(i)、L_(i+1)、…、L_M，i为小于M的正整数。
如图1所示，数据正反器103_1～103_M中的第1个数据正反器103_1的数据输入端接收输入数据D1。数据正反器103_1～103_M中的第N个数据正反器的数据输出端耦接第N+1个数据正反器的数据输入端，其中N为小于M的正整数。例如，第1个数据正反器103_1的数据输出端耦接第2个数据正反器103_2的数据输入端，第i个数据正反器103_(i)的数据输出端耦接第(i+1)个数据正反器103_(i+1)的数据输入端，依此类推。数据正反器103_1～103_M各自包括时脉端、数据输入端与数据输出端，例如是D型正反器。响应于时脉信号CLK的边缘触发(正缘触发或负缘触发)，数据正反器103_1～103_M将数据输入端所接收数据输出至数据输出端。
可控延迟电路101_1～101_M分别耦接对应的数据正反器103_1～103_M，以分别接收对应的数据信号L_1～L_M。可控延迟电路101_1～101_M分别延迟数据信号L_1～L_M而产生多个开启信号A_1、A_2、…、A_(i)、A_(i+1)、…、A_M。可控延迟电路101_1～101_M其中之每一者用来延迟数据信号L_1～L_M其中之一而产生开启信号A_1～A_M其中之一。如图1所示，第i个可控延迟电路101_(i)的延迟量用来延迟数据信号L_(i)而产生开启信号A_(i)。可控延迟电路101_1～101_M可以是延迟缓冲器或其他种类的延迟电路，本发明对此不限制。
电流源电路102_1～102_M耦接信号输出端T1。各个电流源电路102_1～102_M个别耦接可控延迟电路101_1～101_M其中之一而接收相对应的开启信号A_1～A_M其中之一。举例而言，第2个电流源电路102_2耦接第2个可控延迟电路101_2而接收开启信号A_2。电流源电路102_1～102_M分别依据开启信号A_1～A_M的准位而决定是否输出单位电流I1、I2、…、Ii、I(i+1)、…、IM至信号输出端T1。于本发明实施例中，电流源电路102_1～102_M可响应于开启信号A_1～A_M的准位切换而依序输出单位电流I1～IM，致使输出信号OUT逐渐上升至对应至逻辑’1’的高准位。相反的，电流源电路102_1～102_M响应于开启信号A_1～A_M的准位切换而依序停止输出单位电流I1～IM，致使输出信号OUT逐渐下降至对应至逻辑’0’的低准位。
需说明的是，由于开启信号A_1～A_M是延迟数据信号L_1～L_M而产生，因此各个电流源电路102_1～102_M输出单位电流I1～IM的时机或停止输出单位电流I1～IM的时机也被延迟。再者，由于输出信号OUT为单位电流I1～IM的叠加，因此信号输出端T1的输出信号OUT上升至预定准位的上升时间或下降至预定准位的下降时间将可依据可控延迟电路101_1～101_M的延迟量以及时脉信号的周期时间长度而决定。于是，于本发明实施例中，藉由调整可控延迟电路101_1～101_M的延迟量，输出信号OUT的上升时间或下降时间可延长或缩短。
于本发明的实施例中，可控延迟电路101_1～101_M的延迟量可彼此相异。举例而言，第一个可控延迟电路101_1的延迟量可相异于其他可控延迟电路101_2～101_M的延迟量。由此可知，透过对可控延迟电路101_1～101_M的延迟量进行配置，可调整输出信号OUT的波型，使输出信号OUT可更符合实际需求。再者，由于可控延迟电路101_1～101_M的延迟量彼此相异，因此输出信号OUT的上升时间与下降时间也可取决于可控延迟电路101_1～101_M的不同延迟量。
值得一提的是，于本发明的实施例中，第i个可控延迟电路101_(i)的延迟量可小于第i+1个可控延迟电路101_(i+1)的延迟量。或者，于本发明的实施例中，第i个可控延迟电路101_(i)的延迟量可大于第i+1个可控延迟电路101_(i+1)的延迟量。换言之，可控延迟电路101_1～101_M的延迟量可以是等比例或非等比例的逐渐递增或逐渐递减的方式来配置。具体而言，于可控延迟电路101_1～101_M的延迟量是逐渐递增的实施例中，输出信号的上升延迟时间或下降延迟时间可以被延长。相对的，于可控延迟电路101_1～101_M的延迟量是逐渐递减的实施例中，输出信号的上升延迟时间或下降延迟时间可以被缩短。
请参照图2A，图2A为依据本发明一实施例所绘示的延长上升时间的波型图。假设M＝4，输出信号OUT1为可控延迟电路101_1～101_M以相同的延迟量进行延迟的输出结果，即各电流源102_1～102_M是响应于依据相同延迟量(假设为Δt0)延迟数据信号L_1～L_M而产生之开启信号A_1～A_M的驱动而输出单位电流。在此条件下，输出信号OUT1响应于单位电流的逐步叠加而规律的上升，且上升时间为T1。相较之下，输出信号OUT2为设置可控延迟电路101_1～101_M以不同的延迟量对数据信号L_1～L_M进行延迟的输出结果，可控延迟电路101_1～101_M的延迟量逐渐递增，所述延迟量分别为Δt0、(Δt0+Δt1)、(Δt0+Δt2)、(Δt0+Δt3)，且Δt1<Δt2<Δt3。在此条件下，输出信号OUT2的上升时间为大于T1的T2。
请参照图2B，图2B为依据本发明一实施例所绘示的缩短上升时间的波型图。同样假设M＝4，输出信号OUT1与图2A的输出信号OUT1相同，为可控延迟电路101_1～101_M以相同的延迟量进行延迟的输出结果，即各电流源102_1～102_M是响应于依据相同延迟量Δt0延迟数据信号L_1～L_M而产生之开启信号A_1～A_M的驱动而输出单位电流。因此，输出信号OUT1响应于电流的逐步叠加而规律的上升，且上升时间为T1。输出信号OUT3为设置可控延迟电路101_1～101_M对数据信号L_1～L_M进行延迟的输出结果，可控延迟电路101_1～101_M的延迟量逐渐递减，所述延迟量分别为(Δt0+Δt4)、(Δt0+Δt5)、(Δt0+Δt6)、Δt0，且Δt4>Δt5>Δt6。在此条件下，输出信号OUT2的上升时间为小于T1的T3。
此外，于本发明实施例中，可控延迟电路101_1～101_M可于接收数据信号L_1～L_M后，可藉由延迟数据信号L_1～L_M从低准位切换为高准位的时机来产生开启信号A_1～A_M。或者，可控延迟电路101_1～101_M也可藉由延迟数据信号L_1～L_M从高准位切换为低准位的时机来产生开启信号A_1～A_M。延迟数据信号L_1～L_M从低准位切换为高准位的延迟量与延迟数据信号L_1～L_M从高准位切换为低准位的延迟量可于可控延迟电路101_1～101_M做不同设置。基此，藉由可控延迟电路101_1～101_的设置，输出信号OUT的上升时间与下降时间可独立被调整。
图3是根据本发明的一实施例所绘示的可控延迟电路的示意图。请参照图3，第i个可控延迟电路101_(i)可包括第一限流元件Z_1、第二限流元件Z_2，以及延迟缓冲器。所述延迟缓冲器可包括第一反相器Inv_1与第二反相器Inv_2。然而，于其他实施例中，第i个可控延迟电路101_(i)可包括其他设计的延迟缓冲器，例如是第一反相器及一缓冲器，本发明并不限制于此。延迟缓冲器可通过反相器对数据信号L_1～L_M的准位进行切换，而限流元件则决定延迟缓冲器的驱动电流大小。
于一实施例中，由于第一限流元件Z_1与第二限流元件Z_2可用以决定延迟缓冲器的驱动电流大小，因此输出信号OUT上升至预定准位的上升时间与下降至预定准位的下降时间可达成独立分开控制。具体而言，第一限流元件Z_1与第二限流元件Z_2其中之一可用以负责控制输出信号OUT上升至预定准位的上升时间，而第一限流元件Z_1与第二限流元件Z_2其中之另一可用以负责控制输出信号OUT下降至预定准位的下降时间。
在图3所示实施例中，第一反相器Inv_1的输出端耦接第二反相器Inv_2的输入端。第一反相器Inv_1的输入端接收数据信号L_1～L_M其中之一(即数据信号L_(i))，第二反相器Inv_2的输出端输出开启信号A_1～A_M其中之一(即开启信号A_(i))。第一反相器Inv_1的第一电源端耦接第一限流元件Z_1。第一反相器Inv_1的第二电源端耦接第二限流元件Z_2。第一限流元件Z_1可为可调电阻、可调电流或可调电容等可影响电流大小的元件。相似的，第二限流元件Z_2可为可调电阻、可调电流源或可调电容等可影响电流大小的元件。
于本发明实施例中，第一限流元件Z_1与第二限流元件Z2用以决定第一反相器Inv_1的驱动电流的电流大小，从而决定开启信号A_(i)与数据信号L_(i)之间的延迟时间，即延迟量。换言之，可控延迟电路101_(i)的延迟量可取决于第一限流元件Z_1与第二限流元件Z_2的阻抗值、可控电流大小或电容值等。由此可知，透过调整各个限流元件的阻抗值、可控电流大小或电容值，让各个可控延迟电路101_1～101_M之延迟量是可调整的。于一实施例中，透过调整各个限流元件Z_1、Z_2中电晶体开关的导通或截止来控制第一反相器Inv_1的驱动电流的大小，让各个可控延迟电路101_1～101_M之延迟量是可调整的。需说明的是，图3虽然是以可控延迟电路101_(i)为包括第一限流元件Z_1与第二限流元件Z_2的延迟缓冲器为例进行，但本发明并不限制于此。于其他实施例中，可控延迟电路101_(i)可以是只包括第一限流元件Z_1或第二限流元件Z_2的延迟缓冲器。此外，在其他实施例中，第一反相器Inv_1及第二反相器Inv_2的连接顺序亦可对调，使第二反相器Inv_2的输入端接收数据信号L_(i)，其输出端耦接第一反相器Inv_1的输入端。而接收第一反相器Inv_1的输出端则用以输出开启信号A_(i)。
在本实施例中，当延迟缓冲器用以延迟数据信号L_(i)由低准位切换为高准位的转态时机时，所述延迟量可由耦接操作电源(VDD)的限流元件来决定，例如图3所示的第一限流元件Z_1。反之，当延迟缓冲器用以延迟数据信号L_(i)由高准位切换为低准位的转态时机时，所述延迟量可由耦接接地电源(GND)的限流元件来控制，例如图3所示的第二限流元件Z_2。
图4A至图4C是根据本发明的一实施例所绘示的可控延迟电路的示意图。请参照图4A，第一限流元件Z1可包括可控电流源CS1，而第二限流元件Z2可包括可控电流源CS2。可控电流源CS1与可控电流源CS2的控制端分别耦接第一控制信号Ctr1与第二控制信号Ctr2。于本发明的实施例中，藉由第一控制信号Ctr1与第二控制信号Ctr2可分别改变可控电流源CS1或可控电流源CS2的输出电流值，让第一反相器Inv_1的输出端输出信号的延迟时间是可调整的。基此，可控延迟电路101_(i)的延迟量可取决于可控电流源CS1或可控电流源CS2的输出电流值。
请参照图4B，第一限流元件Z1可包括可变电阻R1，而第二限流元件Z2可包括可变电阻R2。类似地，于本发明的实施例中，藉由第一控制信号Ctr1与第二控制信号Ctr2分别改变可变电阻R1或可变电阻R2的电阻值，让第一反相器Inv_1的输出端输出信号的延迟时间是可调整的。基此，可控延迟电路101_(i)的延迟量可取决于可变电阻R1或可变电阻R2的电阻值。
请参照图4C，第一限流元件Z1可包括可变电容C1，而第二限流元件Z2可包括可变电容C2。藉由改变可变电容C1或可变电容C2的电容值可决定第一反相器Inv_1的输出端输出信号的延迟时间。
在此，虽然上述示范性实施例仅以描述第i个可控延迟电路101_(i)的电路结构与运作原理，但其余可控延迟电路的电路结构与运作原理皆与第i个可控延迟电路101_(i)类似，故而在此并不再加以赘述之。
以下特举输出信号OUT是由5个单位电流I1～I5叠加产生(即M＝5)为范例进行说明。请参照图5，图5是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
数据正反器103_1～103_5分别接收时脉信号CLK，而依据时脉信号CLK周期性的触发将依序数据输入端的数据输出至数据输出端。换言之，数据信号L_1～L_5是依据输入数据D1以及时脉信号CLK而产生。数据正反器103_1输出数据信号L_1至数据正反器103_2，数据正反器103_2输出数据信号L_2至数据正反器103_2，以此类推。此外，数据正反器103_1～103_5分别将数据信号L_1～L_5输出至可控延迟电路101_1～101_5。
可控延迟电路101_1～101_5用以延迟数据信号L_1～L_5的转态时机而产生开启信号A_1～A_5。详细而言，可控延迟电路101_1～101_5可分别延迟数据信号L_1～L_5自低准位切换为高准位的时机。或者，可控延迟电路101_1～101_5可分别延迟数据信号L_1～L_5自高准位切换为低准位的时机。
电流源电路102_1～102_5分别耦接可控延迟电路101_1～101_5。电流源电路102_1～102_5分别包括一个开关与一个电流源。像是，电流源电路102_1包括开关M3与电流源S1。电流源电路102_2包括开关M5与电流源S2。电流源电路102_3包括开关M7与电流源S3。电流源电路102_4包括开关M9与电流源S4。电流源电路102_5包括开关M11与电流源S5。于本实施例中，开关M3、M5、M7、M9、M11为p通道金属氧化物半导体(p-channel metal oxidesemiconductor，PMOS)电晶体。此外，电流源S1～S5可由电流镜电路实做而得。
以电流源电路102_1进行说明，开关M3的控制端接收开启信号A_1，而受控于开启信号A_1。因此，当开关M3根据开启信号A_1而导通时，电流源S1提供的单位电流输出至输出端T1。需注意的是，开关M3的导通时机取决于可控延迟电路101_1的延迟量。其他的电流源电路102_2～102_4也将依据相同的方式操作。
因此，当可控延迟电路101_1～101_5是延迟数据信号L_1～L5从低准位上升至高准位的时机而产生开启信号A_1～A_5时，电晶体M3、M5、M7、M9、M11的截止时机依序被延迟，因此输出信号OUT的下降时间将据以被调整。需说明的是，在可控延迟电路101_1～101_5的延迟量依序递增的情况下，电晶体M3、M5、M7、M9、M11的截止时机的延后幅度越来越大，因而输出信号OUT的下降延迟的时间将据以延长。在可控延迟电路101_1～101_5的延迟量依序递减的情况下，电晶体M3、M5、M7、M9、M11的截止时机的延后幅度越来越小，因而输出信号OUT的下降延迟的时间将据以缩短。
另一方面，当可控延迟电路101_1～101_5是延迟数据信号L_1～L_5从高准位下降至低准位的时机而产生低准位的开启信号A_1～A_5时，电晶体M3、M5、M7、M9、M11的导通时机依序被延迟，输出信号OUT的上升时间将据以被调整。需说明的是，在可控延迟电路101_1～101_5的延迟量依序递增的情况下，电晶体M3、M5、M7、M9、M11的导通时机的延后幅度越来越大，因而输出信号OUT的上升延迟的时间将据以延长。另外，在可控延迟电路101_1～101_5的延迟量依序递减的情况下，电晶体M3、M5、M7、M9、M11的导通时机的延后幅度越来越小，因而输出信号OUT的上升延迟的时间将据以缩短。
由此可见，输出信号OUT的上升延迟时间与下降延迟时间可独立被调整。当可控延迟电路101_1～101_5的延迟量逐渐递增或逐渐递减，上升延迟时间或下降延迟时间将延长或缩短。
请参照图6，图6是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。于图6的实施范例中，同样假设M＝5进行说明。需说明的是，图5与图6的区别在于电流源电路102_1～102_5内的开关M14、M16、M18、M20、M22为N通道金属氧化物半导体(N-channel metal oxide semiconductor，NMOS)电晶体。本领域技术人员可在参照图1至图5的说明而推知图6所示电路的作动。
需说明的是，当可控延迟电路101_1～101_5是延迟数据信号L_1～L_5从低准位上升至高准位的时机而输出高准位的开启信号A_1～A_5，电晶体M14、M16、M18、M20、M22的导通时机依序被延迟，输出信号OUT的上升时间将据以被调整。需说明的是，在可控延迟电路101_1～101_5的延迟量依序递增的情况下，电晶体M14、M16、M18、M20、M22的导通时机的延后幅度越来越大，因而输出信号OUT的上升延迟时间将据以延长。在可控延迟电路101_1～101_5的延迟量依序递减的情况下，电晶体M14、M16、M18、M20、M22的导通时机的延后幅度越来越小，因而输出信号OUT的上升延迟时间将据以缩短。
另一方面，当可控延迟电路101_1～101_5是延迟数据信号L_1～L5从高准位下降至低准位的时机而输出低准位的开启信号A_1～A_5，电晶体M14、M16、M18、M20、M22的截止时机依序被延迟，输出信号OUT的下降时间将据以被调整。需说明的是，在可控延迟电路101_1～101_5的延迟量依序递增的情况下，电晶体M14、M16、M18、M20、M22的截止时机的延后幅度越来越大，因而输出信号OUT的下降延迟时间将据以延长。在可控延迟电路101_1～101_5的延迟量依序递减的情况下，电晶体M14、M16、M18、M20、M22的截止时机的延后幅度越来越小，因而输出信号OUT的下降延迟时间将据以缩短。
由此可见，输出信号OUT的上升时间与下降时间可独立被调整。当可控延迟电路101_1～101_5的延迟量逐渐递增或逐渐递减，上升延迟时间或下降延迟时间将延长或缩短。
图7是根据图6的一实施例所绘示的开启信号与输出信号的时序图。请合并参照图6与图7，可控延迟电路101_1～101_5延迟数据信号L_1～L_5从低准位上升至高准位的时机而输出开启信号A_1～A_5。于时间点t0，数据信号L_1上升至高准位，但开启信号A_1延后至时间点t1上升至高准位。于时间点t2，数据信号L_2上升至高准位，但开启信号A_2延后至时间点t3才上升至高准位。于时间点t4，数据信号L_3上升至高准位，但开启信号A_3延后至时间点t5才上升至高准位。于时间点t6，数据信号L_4上升至高准位，但开启信号A_4延后至时间点t7才上升至高准位。于时间点t8，数据信号L_5上升至高准位，但开启信号A_5延后至时间点t9才上升至高准位。
于本范例中，时间点t0与时间点t1之间的延迟量Δd0小于时间点t3与时间点t2之间的延迟量Δd1。时间点t3与时间点t2之间的延迟量Δd1小于时间点t5与时间点t4之间的延迟量Δd2。延迟量Δd2小于时间点t7与时间点t6之间的延迟量Δd3。延迟量Δd3小于时间点t9与时间点t8之间的延迟量Δd4。电流源电路102_1～102_5响应于开启信号A_1～A_5于时间点t1、t3、t5、t7、t9的准位切换而依序输出单位电流，致使输出信号OUT于上升时间T7内的逐渐上升。由此可见，输出信号OUT的上升时间可响应于可控延迟电路101_1～101_5的延迟量逐渐递增而延长。
图8是根据图6的一实施例所绘示的开启信号与输出信号的时序图。请合并参照图6与图8，可控延迟电路101_1～101_5延迟数据信号L_1～L_5从低准位上升至高准位的时机而输出开启信号A_1～A_5。于时间点t0，数据信号L_1上升至高准位，但开启信号A_1延后至时间点t1才上升至高准位。于时间点t2，数据信号L_2上升至高准位，但开启信号A_2延后至时间点t3才上升至高准位。于时间点t4，数据信号L_3上升至高准位，但开启信号A_3延后至时间点t5才上升至高准位。于时间点t6，数据信号L_4上升至高准位，但开启信号A_4延后至时间点t7才上升至高准位。于时间点t8，数据信号L_5上升至高准位，开启信号A_5延后至时间点t9才上升至高准位。
于本范例中，时间点t1与时间点t0之间的延迟量Δd1大于时间点t3与时间点t2之间的延迟量Δd2。延迟量Δd2大于时间点t5与时间点t4之间的延迟量Δd3。延迟量Δd3大于时间点t7与时间点t6之间的延迟量Δd4。延迟量Δd4大于时间点t9与时间点t8之间的延迟量Δd5。电流源电路102_1～102_5响应于开启信号A_1～A_5于时间点t1、t3、t5、t7、t9的准位切换而依序输出单位电流，致使输出信号OUT于上升时间T8内的逐渐上升。由此可见，输出信号OUT的上升时间可响应于可控延迟电路101_1～101_5的延迟量逐渐递减而缩短。
为简化图式，图7及图8所示实施例的时序图中仅考虑电流源电路102_1～102_5中的开关为PMOS且数据信号L_1～L_5由低准位到高准位时的控制，然本领域具通常知识者当可对应图1到图8各实施例之说明，得知当数据信号L_1～L_5由高准位切换为低准位时、或电流源电路102_1～102_5中的开关为NMOS时的相应控制，于此即不再赘述。
然而，于本发明的实施例中，输出信号可实现为差动形式。请参照图9，图9是根据本发明的一实施例所绘示的用以控制上升时间与下降时间的控制电路的示意图。
图9同样以输出信号OUT是由5个单位电流I1～I5叠加产生(即M＝5)为范例进行说明。于图9的实施范例中，图1的可控延迟电路101_1～101_5是实施为可控延迟电路101_1～101_5。
比较图5与图9，于图9实施范例中，输出信号OUT为差动信号，因而包括正相输出信号OUT_P与负相输出信号OUT_N。因此，可控延迟电路101_1～101_5除了输出开启信号A_1～A_5之外，更输出开启信号A_1～A_5的反相开启信号AN_1～AN_5。开启信号A_1～A_5与对应的反相开启信号AN_1～AN_5互为反相。例如，开启信号A_1与反相开启信号AN_1互为反相。
于图9实施范例中，电流源电路102_1～102_5分别包括两个开关与一个电流源。像是，电流源电路102_1包括开关M3、M4与电流源S1。电流源电路102_2包括开关M5、M6与电流源S2。电流源电路102_3包括开关M7、M8与电流源S3。电流源电路102_4包括开关M9、M10与电流源S4。电流源电路102_5包括开关M11、M12与电流源S5。于本实施例中，开关M3～M12为PMOS电晶体。此外，电流源S1～S5可由电流镜电路实做而得。
于图9实施范例中，以电流源电路102_1进行说明，开关M3、M4的控制端各自接收开启信号A_1与反相开启信号AN_1，而分别受控于开启信号A_1与反相开启信号AN_1。因此，当开关M3导通时，开关M4截止。当开关M3截止时，开关M4导通。当开关M3导通时，电流源S1提供的单位电流输出至正相输出端T1_N。当开关M4导通时，电流源S1提供的单位电流输出至负相输出端T1_P。需注意的是，开关M3、M4的导通时机取决于可控延迟电路101_1的延迟量。其他的电流源电路102_2～102_4也将依据相同的方式操作。
基于与图5相同的原理，负向输出信号OUT_N的上升时间与下降时间可独立被调整。相对的，正向输出信号OUT_P的上升时间与下降时间同样可独立被调整。当可控延迟电路101_1～101_5的延迟量逐渐递增或逐渐递减，上升时间或下降时间将延长或缩短。
接着，请参照图10，图10是根据本发明的一实施例所绘示的用以控制信号上升时间与下降时间的控制电路的示意图。比较图6与图10，于图10实施范例中，输出信号OUT为差动信号，因而包括正相输出信号OUT_P与负相输出信号OUT_N。因此，可控延迟电路101_1～101_5除了输出开启信号A_1～A_5之外，更输出开启信号A_1～A_5的反相开启信号AN_1～AN_5。开启信号A_1～A_5与对应的反相开启信号AN_1～AN_5互为反相。例如，开启信号A_1与反相开启信号AN_1互为反相。
于图10实施范例中，电流源电路102_1～102_5分别包括两个开关与一个电流源。像是，电流源电路102_1包括开关M13、M14与电流源S1。电流源电路102_2包括开关M15、M16与电流源S2。电流源电路102_3包括开关M17、M18与电流源S3。电流源电路102_4包括开关M19、M200与电流源S4。电流源电路102_5包括开关M21、M22与电流源S5。于本实施例中，开关M13～M22为NMOS电晶体。此外，电流源S1～S5可由电流镜电路实做而得。
需说明的是，图9与图10的区别在于电流源电路102_1～102_5内的开关M13～M22为NMOS电晶体。本领域技术人员可在参照图1至图9的说明而推知图10所示电路的作动。相同的，于图10的范例中，正向输出信号OUT_P与负向输出信号OUT_N的上升时间与下降时间可独立被调整。当可控延迟电路101_1～101_5的延迟量逐渐递增或逐渐递减，上升时间或下降时间将延长或缩短。
综上所述，在本发明的实施例中，在依据时脉信号触发进行信号叠加而产生输出信号的应用电路中，可独立对上升时间或下降时间进行调整，从而达到非对称性的调整。此外，藉由各阶可控延迟电路之延迟量的配置，可产生与规格匹配的输出信号。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种信号上升及下降时间的控制电路，其特征在于，包括：
串接的M个数据正反器，接收时脉信号，并依据该时脉信号的触发而依序输出多个数据信号，其中该些数据正反器中的第1个数据正反器的数据输入端接收输入数据，第N个数据正反器的数据输出端耦接第N+1个数据正反器的数据输入端，其中M、N为正整数且1≦N<M；
M个可控延迟电路，耦接该些数据正反器的数据输出端，接收该些数据信号并延迟产生多个开启信号，其中该些可控延迟电路的每一者的延迟量用来延迟产生该些开启信号之一；以及
M个电流源电路，耦接信号输出端，其中各该些电流源电路耦接该些可控延迟电路之一而接收该些开启信号之一，并依据该些开启信号之一的准位而决定是否输出单位电流至该信号输出端，
其中该信号输出端的输出信号上升至预定准位的上升时间或下降至预定准位的下降时间依据该时脉信号的周期时间长度及该些可控延迟电路的延迟量而决定。
2.如权利要求1所述的信号上升及下降时间的控制电路，其特征在于，该些可控延迟电路的延迟量彼此相异。
3.如权利要求2所述的信号上升及下降时间的控制电路，其特征在于，第i个可控延迟电路的延迟量大于第i+1个可控延迟电路的延迟量，其中i为小于M的正整数。
4.如权利要求2所述的信号上升及下降时间的控制电路，其特征在于，第i个可控延迟电路的延迟量小于第i+1个可控延迟电路的延迟量，其中i为小于M的正整数。
5.如权利要求1所述的信号上升及下降时间的控制电路，其特征在于，第i个可控延迟电路包括：
延迟缓冲器；
第一限流元件，耦接该延迟缓冲器；以及
第二限流元件，耦接该延迟缓冲器，
其中该延迟缓冲器根据该第一限流元件或该第二限流元件所产生的延迟量来延迟第i个数据信号而产生第i个开启信号，其中i为小于等于M的正整数。
6.如权利要求5所述的信号上升及下降时间的控制电路，其特征在于，该延迟缓冲器包括第一反相器与第二反相器，该第一反相器的输出端耦接该第二反相器的输入端，该第一反相器的输入端接收该些数据信号之一，该第二反相器的输出端输出该些开启信号之一。
7.如权利要求5所述的信号上升及下降时间的控制电路，其特征在于，该延迟缓冲器的第一电源端耦接第一限流元件。
8.如权利要求7所述的信号上升及下降时间的控制电路，其特征在于，该第一限流元件包括由一第一控制信号控制的一可变电阻、一可变电容或一可变电流源，第i个可控延迟电路的延迟量依据该可变电阻的电阻值、该可变电容的电容值或该可变电流源的电流值而定。
9.如权利要求5所述的信号上升及下降时间的控制电路，其特征在于，该延迟缓冲器的第二电源端耦接第二限流元件。
10.如权利要求7所述的信号上升及下降时间的控制电路，其特征在于，该第二限流元件包括由一第二控制信号控制的一可变电阻、一可变电容或一可变电流源，第i个可控延迟电路的延迟量依据该可变电阻的电阻值、该可变电容的电容值或该可变电流源的电流值而定。
11.如权利要求1所述的信号上升及下降时间的控制电路，其特征在于，各该些电流源电路包括一电流源与一电晶体，该电晶体的第一端耦接该电流源的输出端，该电晶体的第二端耦接该信号输出端，该电晶体的控制端接收该些开启信号之一。
CN201910863132.XA 2019-09-12 2019-09-12 信号上升时间及下降时间的控制电路 Active CN112491396B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910863132.XA CN112491396B (zh) 2019-09-12 2019-09-12 信号上升时间及下降时间的控制电路
US17/011,917 US11128284B2 (en) 2019-09-12 2020-09-03 Control circuit for controlling signal rising time and falling time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910863132.XA CN112491396B (zh) 2019-09-12 2019-09-12 信号上升时间及下降时间的控制电路

Publications (2)

Publication Number Publication Date
CN112491396A CN112491396A (zh) 2021-03-12
CN112491396B true CN112491396B (zh) 2023-10-10

Family

ID=74869869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910863132.XA Active CN112491396B (zh) 2019-09-12 2019-09-12 信号上升时间及下降时间的控制电路

Country Status (2)

Country Link
US (1) US11128284B2 (zh)
CN (1) CN112491396B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531149B (zh) * 2022-02-24 2023-09-29 中国电子科技集团公司第五十八研究所 一种cmos反相器延迟电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127606A (ja) * 1999-10-26 2001-05-11 Fuji Film Microdevices Co Ltd タイミング調整機能を備えたクロック発生回路
TW200415853A (en) * 2003-02-04 2004-08-16 Samsung Electronics Co Ltd Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
CN1815945A (zh) * 2005-02-02 2006-08-09 三洋电机株式会社 时钟提取电路
JP2010220178A (ja) * 2009-03-19 2010-09-30 Asahi Kasei Electronics Co Ltd ディレイ発生回路、定電流源回路
CN109716258A (zh) * 2016-09-21 2019-05-03 高通股份有限公司 用以稳定供应电压的装置和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651029A (en) * 1995-05-16 1997-07-22 Myson Technology, Inc. Apparatus for transmitting an output with predetermined frequency response to an unshielded twisted-pair media and waveform shaping circuit and method employed therein
US6687286B1 (en) 1999-12-17 2004-02-03 Agere Systems, Inc. Programmable transmitter circuit for coupling to an ethernet or fast ethernet
US7113121B1 (en) 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
US7298173B1 (en) 2004-10-26 2007-11-20 Marvell International Ltd. Slew rate control circuit for small computer system interface (SCSI) differential driver
US7848402B1 (en) * 2005-09-29 2010-12-07 Altera Corporation Phase-adjusted pre-emphasis and equalization for data communication
KR20190073796A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 지연 제어 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127606A (ja) * 1999-10-26 2001-05-11 Fuji Film Microdevices Co Ltd タイミング調整機能を備えたクロック発生回路
TW200415853A (en) * 2003-02-04 2004-08-16 Samsung Electronics Co Ltd Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
CN1815945A (zh) * 2005-02-02 2006-08-09 三洋电机株式会社 时钟提取电路
JP2010220178A (ja) * 2009-03-19 2010-09-30 Asahi Kasei Electronics Co Ltd ディレイ発生回路、定電流源回路
CN109716258A (zh) * 2016-09-21 2019-05-03 高通股份有限公司 用以稳定供应电压的装置和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
The use of stabilized CMOS delay lines for the digitization of short time intervals;T.E. Rahkonen等;《IEEE Journal of Solid-State Circuits》;第28卷(第8期);887-894 *
高速展频时钟发生器的研究与设计;杨溯;《中国优秀硕士学位论文全文数据库信息科技辑》;I135-990 *

Also Published As

Publication number Publication date
US11128284B2 (en) 2021-09-21
CN112491396A (zh) 2021-03-12
US20210083657A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US5285116A (en) Low-noise high-speed output buffer and method for controlling same
US7411427B1 (en) Clock input filter circuit
TWI446713B (zh) 改良抗雜訊的浮接閘驅動器電路結構及其方法
KR20090051143A (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
US11387821B2 (en) Pulse signal sending circuit
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US20180302073A1 (en) Duty cycle calibration circuit and frequency synthesizer using the same
US10211818B2 (en) Interpolator
EP2958263B1 (en) Hold-time optimization circuit and receiver with the same
EP3267582B1 (en) Single-ended-to-differential converter
US6417705B1 (en) Output driver with DLL control of output driver strength
CN112491396B (zh) 信号上升时间及下降时间的控制电路
JP4477705B2 (ja) 差動増幅回路
US20070222479A1 (en) Complementary signal generating circuit
US7049857B2 (en) Asymmetric comparator for low power applications
KR100845811B1 (ko) 디지털/아날로그 변환회로 및 이를 이용한 온 다이터미네이션 조정 장치
JP6232726B2 (ja) 半導体集積回路及び半導体集積回路の電源制御方法
CN111835338B (zh) 电平移位器装置及操作电平移位电路的方法
KR100416378B1 (ko) 위상 분할 회로
JP2012175683A (ja) 位相補間装置
JP6244714B2 (ja) 電子回路
EP3917008B1 (en) Low emission electronic switch for signals with long transition times
KR960013300B1 (ko) 디지탈-아날로그 변환기(Digital-to Analog Converter)의 전류셀 스위치회로
KR20230029512A (ko) 2상 클록 생성 회로
US9467146B2 (en) Output circuit adapted for integrated circuit and associated control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant