CN114531149B - 一种cmos反相器延迟电路 - Google Patents

一种cmos反相器延迟电路 Download PDF

Info

Publication number
CN114531149B
CN114531149B CN202210176848.4A CN202210176848A CN114531149B CN 114531149 B CN114531149 B CN 114531149B CN 202210176848 A CN202210176848 A CN 202210176848A CN 114531149 B CN114531149 B CN 114531149B
Authority
CN
China
Prior art keywords
cmos inverter
delay
delay circuit
capacitor
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210176848.4A
Other languages
English (en)
Other versions
CN114531149A (zh
Inventor
张保侠
周海澎
朱琪
肖培磊
陈彦杰
来佳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210176848.4A priority Critical patent/CN114531149B/zh
Publication of CN114531149A publication Critical patent/CN114531149A/zh
Application granted granted Critical
Publication of CN114531149B publication Critical patent/CN114531149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开一种CMOS反相器延迟电路，属于集成电路领域。所述CMOS反相器延迟电路通过添加2个MOS使能管，根据需要可多作几组，可选择性的改变电容C1的充电电源的高低，而输出反相器INV2的反转电压设置为VDD/2恒定不变，从而实现延迟电路整体信号输出延迟时间可控。利用切换使能MOS管的开关实现反相器的电源切换，从而控制电容C1的充放电时间，从而控制最后一级CMOS反相器的延迟输出。而且本发明的CMOS反相器延迟电路简单实用，在需要增大时间延迟时，不用增大电容面积，极大地减小了版图面积；在需要减小时间延迟时，也不用修改电容参数，减少版图工作量；从而轻松实现延迟时间可控，缩小成本。

Description

一种CMOS反相器延迟电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种CMOS反相器延迟电路。
背景技术
在人们的日常生活或工农业电气设备控制方面，有众多场合都需要对电路进行延时开关，实现的方法有许多，可以用最简单的机械定时器实现定时或延时控制，也可以通过较复杂的电脑通过编程实现。当然最常用的实现的方法是采用阻容RC定时网络电路连接一个反相器实现，即CMOS反相器延迟电路。
CMOS反相器延迟电路广泛地应用于模拟电路中，如音频放大、时钟振荡等。这种电路非常方便，非常实用，常常在一些电子或电气控制电路中见到。传统的延迟电路如图1所示，由多级反相器与电容组成，其在实现信号输出延迟可控时，常常需要增大充电电容面积，或调整RC参数，并将延迟单元多级串联，耗费面积较大，且费时费力，增加芯片成本。
发明内容
本发明的目的在于提供一种CMOS反相器延迟电路，以解决传统延迟电路在实现长延迟时、增加反相器数量及电容的设计耗费版图面积，成本增大；同时在实现延迟缩短时，需改变RC参数设计，版图也需要大幅调整的问题。
为解决上述技术问题，本发明提供了一种CMOS反相器延迟电路，包括第一CMOS反相器INV1、第二CMOS反相器INV2、电阻R1、电容C1和若干个MOS管；
所述第一CMOS反相器INV1的输出端YN接所述电阻R1的一端，所述电阻R1的另一端接所述第二CMOS反相器INV2的输入端A以及所述电容C1的正极板，第一CMOS反相器INV1的输入端A为整个延迟电路的输入端IN，第二CMOS反相器INV2的输出端YN为整个延迟电路的输出；
若干个MOS管的源极或者漏极均连接其中一个CMOS反相器的VS端口，另一个CMOS反相器的VS端口接电源VDD；或者，
所述第一CMOS反相器INV1的VS端口和所述第二CMOS反相器INV2的VS端口分别连接相同数量的MOS管。
可选的，若MOS管的源极连接VS端口，则其漏极分别连接不同的电源；若MOS管的漏极连接VS端口，则其源极分别连接不同的电源；若干个MOS管的栅极分别连接不同的使能信号。
可选的，所述电容C1的负极板、所述第一CMOS反相器INV1的GS端和所述第二CMOS反相器INV2的GS端均接地。
可选的，所述MOS管均为N型或P型MOS管。
可选的，所述电容C1和所述电阻R1均为恒定值。
可选的，所述第一CMOS反相器INV1上MOS管的栅极所接使能信号不能同时为低或高，所述第二CMOS反相器INV2上MOS管的栅极所接使能信号不能同时为低或高。
在本发明提供的CMOS反相器延迟电路中，采用MOS管、电容及电阻组成非常简单的电路结构，得到了延迟功能。利用切换使能MOS管的开关实现反相器的电源切换，从而控制电容C1的充放电时间，从而控制最后一级CMOS反相器的延迟输出。而且本发明的CMOS反相器延迟电路简单实用，在需要增大时间延迟时，不用增大电容面积，极大地减小了版图面积；在需要减小时间延迟时，也不用修改电容参数，减少版图工作量；从而轻松实现延迟时间可控，缩小成本。
附图说明
图1是传统的CMOS反相器的延迟电路结构框图；
图2是本发明实施例一的CMOS反相器延迟电路的原理图；
图3是本发明实施例一中第一反相器切换电源电压的时间延迟规律图；
图4是本发明实施例二的CMOS反相器延迟电路的原理图；
图5是本发明实施例二中第二反相器切换电源电压的时间延迟规律图；
图6是本发明实施例三的CMOS反相器延迟电路的原理图；
图7是本发明实施例三中不同k值时n值增大时间延迟规律图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种CMOS反相器延迟电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供一种CMOS反相器延迟电路，其实施例一如图2所示，包括第一CMOS反相器INV1、第二CMOS反相器INV2、电阻R1和电容C1；所述第一CMOS反相器INV1的输出端YN接所述电阻R1的一端，所述电阻R1的另一端接所述第二CMOS反相器INV2的输入端A以及所述电容C1的正极板，所述电容C1的负极板、所述第一CMOS反相器INV1的GS端和所述第二CMOS反相器INV2的GS端均接地。
在本实施例一中，所述CMOS反相器延迟电路还包括第一MOS管M1和第二MOS管M2，所述第一MOS管M1和所述第二MOS管M2的漏/源极分别接电源VDD1、电源VDD2，所述第一MOS管M1和所述第二MOS管M2的源/漏极均连接第一CMOS反相器INV1的VS端口，所述第一MOS管M1和所述第二MOS管M2的栅极分别连接使能信号EN1、EN2。所述第二CMOS反相器INV2的VS端接电源VDD，其输出端YN为整个延迟电路的输出。
所述CMOS反相器延迟电路还可以包括第三MOS管M3、第四MOS管M4、...第x MOS管Mn，x为大于1的整数。x个MOS管的漏/源极分别连接不同的电源电压VDD1、VDD2……，源/漏极均连接在第一CMOS反相器INV1的VS端口，栅极分别连接不同的使能电位EN1，EN2。
如图2所示的延迟电路具体工作原理如下：
第一MOS管M1和第二MOS管M2为切换电源的开关管，其漏/源极所接的电源VDD1及VDD2均是大于VDD，或均小于VDD的，为了同方向调节电容的充电时间；但不等于VDD，当等于VDD时无意义。当需要控制输出延迟时，第一MOS管M1或第二MOS管M2打开，电源VDD1或VDD2开始对C1充电，当充电电压小于第二CMOS反相器INV2的反转电压VDD/2时，输出为1，当充电达到第二CMOS反相器INV2的反转电压VDD/2时，输出开始切换为0；充电电压越高，电容C1上的充电速度越快的充到翻转电压VDD/2，从而缩短延迟时间。相反，当需要输出延迟长一些的时候，切换第一CMOS反相器INV1的电源为低电压，充电电压越低，电容C1上的充电速度越慢的充到翻转电压VDD/2，从而延长延迟时间。
根据充电电容两端电压与时间的公式：
其中Vc为电容C1两端的电压，E为电源电压，r为第二CMOS反相器INV2的输入电阻，c为第二CMOS反相器INV2的输入电容，这里r，c为常数，τ为将电容C1的电压充到Vc需要的时间。
假设选择电源电压E＝VDD1＝n*VDD，n为倍数，r、c参数保持原数值不变，第二CMOS反相器INV2的翻转电压为根据公式(1)可有如下计算公式：
推出延迟时间τ＝rc*[ln 2n-ln(2n-1)] (3)；
如图3所示为第一CMOS反相器切换电源电压的时间延迟规律，结合表1可以看出，随着第一CMOS反相器INV1的电源电压切换的越来越大时，电容充电时间反而原来越短，即延迟电路的最终信号输出延迟时间缩短，可根据此规律来设计合理的第一CMOS反相器INV1的电源电压，从而实现信号输出延迟时间可控。
表1
实施例二
本发明提供一种CMOS反相器延迟电路，其实施例二如图4所示，与实施例一相比区别在于：第一MOS管M1和第二MOS管M2的源/漏极均连接第二CMOS反相器INV2的VS端口，所述第一CMOS反相器INV1的VS端接电源VDD。该实施例二的延迟电路的具体工作原理如下：
第一MOS管M1和第二MOS管M2为切换电源的开关管，其漏/源极所接的电源VDD1及VDD2均是大于/小于VDD的，当需要控制信号输出延迟时，第一MOS管M1或第二MOS管M2打开，VDD1/VDD2开始改变第二CMOS反相器INV2的翻转电压，当翻转电压小于第二CMOS反相器INV2的初始翻转电压VDD/2时，输出高电平时间变短，当翻转电压大于第二CMOS反相器INV2的初始翻转电压VDD/2时，输出高电平时间延长；从而实现延迟电路信号输出延迟可控。
根据充电电容两端电压的公式：
Vcl为电容两端的电压，E为电源电压，r为第二CMOS反相器INV2的输入电阻，c为第二CMOS反相器INV2的输入电容，这里r，c为常数，τ为将电容电压充到Vcl共需要的时间。
假设选择电源电压E＝VDD1＝n*VDD，n为倍数，r、c参数保持原数值不变，根据公式(4)可有如下计算公式：
推出延迟时间τ＝rc*[ln 2-ln(2-n)] (6)
由此可以看出，
表2
当n≥2时，等式不成立，理论分析当翻转电压大于等于VDD时，前一级反相器(即第一CMOS反相器INV1)的输出电压最大为(VDD-Vth)，满足不了翻转电压的要求，故电路无法导通实现。
如图5所示为第二CMOS反相器切换电源电压的时间延迟规律，结合表2可以看出，随着第二CMOS反相器的电源电压切换的越来越大时，第二CMOS反相器的翻转电压变高，即延迟电路的最终信号输出延迟时间延长，可根据此规律来设计合理的第二CMOS反相器的电源电压，从而实现信号输出延迟时间可控。
实施例三
本发明提供一种CMOS反相器延迟电路，其实施例三如图6所示，将实施例一与实施例二合并，包括第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，其漏/源极分别接电源VDD1、电源VDD2、电源VDD1’、电源VDD2’，两个MOS管为一组，第一MOS管M1和第二MOS管M2的源/漏极均连接第一CMOS反相器INV1的VS端口，第三MOS管M3和第四MOS管M4的源/漏极均连接第二CMOS反相器INV2的VS端口；该实施例三的延迟电路的具体工作原理如下：
当实施例一或实施例二仍不能满足我们想要的时间延迟时，可将两种方案合并，同时调节第一级反相器INV1，第二级反相器INV2的电源电压；还可以将实施例三作为整体单元，多级级联，实现最大限度的延迟时间可控。
根据充电电容两端电压的公式：
Vcl为电容两端的电压，E为电源电压，r为第二CMOS反相器INV2的输入电阻，c为第二CMOS反相器INV2的输入电容，这里r，c为常数，τ为将电容电压充到Vcl共需要的时间。
假设前一级第一CMOS反相器INV1的选择电源电压E＝VDD1＝k*VDD，k为倍数，后一级的第二CMOS反相器INV2的选择电源电压E'＝VDD1'＝n*VDD，r、c参数为常数，根据公式(7)可有如下计算公式：
推出延迟时间τ＝rc*[ln(2k)-ln(2k-n)] (9)
由此可以看出，
表3
由以上计算结果可以看出：当需要延迟电路时间推迟时，可将第二CMOS反相器INV2的电源电压往高电压方向切换，逐步提升其翻转电压水平，从而在不增大电容面积的情况下，实现延迟电路的输出延迟；当需要缩短延迟电路的时间时，可将第二CMOS反相器INV2的电源电压往低电压方向切换，逐步降低其翻转电压水平，从而在不改变电容面积的情况下，实现延迟电路的输出缩短。
表4
由以上计算结果可以看出：当需要延迟电路时间推迟时，可将第一CMOS反相器INV1的电源电压往低电压方向切换，降低其对电容充电电压，从而在不增大电容面积的情况下，实现延迟电路的输出延迟；当需要缩短延迟电路的时间时，可将第一CMOS反相器INV1的电源电压往高电压方向切换，逐步提高电容充电电压水平，从而在不改变电容面积的情况下，实现延迟电路的输出缩短。
当只调节其中一级反相器的电源电压还不能完全实现所要增大的延迟时间时，可同时将k往小了调，n往大了调，实现更大的延迟时间；同理，若只调节其中一级反相器的电源电压还不能完全实现所要缩短的延迟时间时，可同时将k往大了调，n往小了调，实现更短的延迟时间。所有的时间延迟都依靠切换反相器的电源电压来实现，参数RC始终为常数，不做修改，尤其在增大延迟方面极大地减小了版图面积，也减少了版图人员工作量。
同时调节两级反相器的电源电压，可实现的信号输出时间延迟的分析如下：
根据公式τ＝rc*[ln(2k)-ln(2k-n)]得出：
表5
以上数据说明，在切换第二CMOS反相器的电源电压时，同时切换第一CMOS反相器的电源电压，输出时间延迟呈现出的变化规律：当第一CMOS反相器的电源电压增大时，搭配第二CMOS反相器的电源电压变化，延迟时间整体缩短，且第二CMOS反相器的电源电压切换的越小，时间延迟越短；反之，当第一CMOS反相器的电源电压减小时，搭配第二CMOS反相器的电源电压变化，延迟时间整体延长，且第二CMOS反相器的电源电压切换的越大，时间延迟越长；且当两级反相器同步切换时，相比于只切换单级反相器的电源电压，输出延迟时间变化更加显著。
通过上述实施例一、实施例二和实施例三，本发明的延迟电路以一种简单实用的结构得到了延迟输出可控，具有结构简单、节省版图面积，缩小芯片成本的特点，并且通过其改进形式可进一步有效实现信号的延迟输出。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。上述的所有电阻的第一端和第二端均是按照电流的流经方向定义的，电流首先经过的电阻的一端为第一端，另一端就为第二端。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (1)

1.一种CMOS反相器延迟电路，其特征在于，包括第一CMOS反相器INV1、第二CMOS反相器INV2、电阻R1、电容C1和若干个MOS管；
所述第一CMOS反相器INV1的输出端YN接所述电阻R1的一端，所述电阻R1的另一端接所述第二CMOS反相器INV2的输入端A以及所述电容C1的正极板，第一CMOS反相器INV1的输入端A为整个延迟电路的输入端IN，第二CMOS反相器INV2的输出端YN为整个延迟电路的输出；
若干个MOS管的源极或者漏极均连接其中一个CMOS反相器的VS端口，另一个CMOS反相器的VS端口接电源VDD；或者，
所述第一CMOS反相器INV1的VS端口和所述第二CMOS反相器INV2的VS端口分别连接相同数量的MOS管；
若MOS管的源极连接VS端口，则其漏极分别连接不同的电源；若MOS管的漏极连接VS端口，则其源极分别连接不同的电源；若干个MOS管的栅极分别连接不同的使能信号；
所述电容C1的负极板、所述第一CMOS反相器INV1的GS端和所述第二CMOS反相器INV2的GS端均接地；
所述MOS管均为N型或P型MOS管；
所述电容C1和所述电阻R1均为恒定值；
所述第一CMOS反相器INV1上MOS管的栅极所接使能信号不能同时为低或高，所述第二CMOS反相器INV2上MOS管的栅极所接使能信号不能同时为低或高。
CN202210176848.4A 2022-02-24 2022-02-24 一种cmos反相器延迟电路 Active CN114531149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210176848.4A CN114531149B (zh) 2022-02-24 2022-02-24 一种cmos反相器延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210176848.4A CN114531149B (zh) 2022-02-24 2022-02-24 一种cmos反相器延迟电路

Publications (2)

Publication Number Publication Date
CN114531149A CN114531149A (zh) 2022-05-24
CN114531149B true CN114531149B (zh) 2023-09-29

Family

ID=81624118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210176848.4A Active CN114531149B (zh) 2022-02-24 2022-02-24 一种cmos反相器延迟电路

Country Status (1)

Country Link
CN (1) CN114531149B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368589A (ja) * 2001-06-06 2002-12-20 Toshiba Corp 遅延回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112491396B (zh) * 2019-09-12 2023-10-10 扬智科技股份有限公司 信号上升时间及下降时间的控制电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368589A (ja) * 2001-06-06 2002-12-20 Toshiba Corp 遅延回路

Also Published As

Publication number Publication date
CN114531149A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
CN109658888B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN113054950B (zh) 一种张弛振荡器和存储芯片
CN114172509A (zh) 基于化合物的纯耗尽型逻辑电路及复合逻辑电路
CN114531149B (zh) 一种cmos反相器延迟电路
CN117544140A (zh) 一种随电源电压变化稳定的延时电路及芯片
US6943633B2 (en) Widely tunable ring oscillator utilizing active negative capacitance
WO2001050602A1 (en) Switched capacitor filter with integrated voltage multiplier
CN112350568B (zh) 低功耗高开关速率电荷泵电路
US5457405A (en) Complementary logic recovered energy circuit
JP2001127615A (ja) 分割レベル論理回路
CN117294283B (zh) 一种基于铁电电容的可编程双边延时装置
US20160294370A1 (en) A cmos level shifter with reduced high voltage transistor count
Finkbeiner et al. Design of an energy efficient voltage-to-time converter with rectified linear unit characteristics for artificial neural networks
CN218041366U (zh) 一种容性负载电路的启动电路
Jain et al. Complete charge recovery diode free adiabatic logic
CN111669175B (zh) 一种二分频电路及一种芯片
US7573334B2 (en) Bias control circuitry for amplifiers and related systems and methods of operation
CN111884629B (zh) 一种可控的高电源抑制比延迟单元
CN110690890B (zh) 一种电平移位电路
CN116938194A (zh) 比较器电路和张弛振荡器
Bhaskar et al. Optimization in PFSCL Design Using Floating-Gate MOSFET
Vyas et al. A survey on power-delay reduction techniques for ultra-low-power subthreshold SCL circuits
CN114844350A (zh) 一种可产生正负电压的电荷泵电路
JP4660975B2 (ja) 高耐圧出力回路
JP3498765B2 (ja) サンプルホールド回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant