CN218041366U - 一种容性负载电路的启动电路 - Google Patents
一种容性负载电路的启动电路 Download PDFInfo
- Publication number
- CN218041366U CN218041366U CN202221345323.0U CN202221345323U CN218041366U CN 218041366 U CN218041366 U CN 218041366U CN 202221345323 U CN202221345323 U CN 202221345323U CN 218041366 U CN218041366 U CN 218041366U
- Authority
- CN
- China
- Prior art keywords
- switch
- circuit
- mos tube
- mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请提供了一种容性负载电路的启动电路，包括：所述第一MOS管的源极接地，第一MOS管的漏极连接第一电阻的一端、第一电容的一端和第五开关的一端，第一MOS管的栅极分别连接第一开关的一端和第二开关的一端，第二开关的另一端接地，第一开关的另一端连接电压，第五开关的另一端连接电流源的一端，电流源的另一端接地，第一电容的另一端接地，第一电阻的另一端分别连接第三开关的一端和第四开关的一端，第三开关的另一端连接电源电压端，第四开关的另一端连接第二电阻的一端，第二电阻的另一端连接电源电压端。启动电路时不需要启动时间。
Description
技术领域
本申请属于电子技术领域，尤其涉及一种容性负载电路的启动电路。
背景技术
图1为传统的输出端接容性负载的电路，其中OPA电路可以是差动放大器、级联放大器、推挽式放大器等各种放大器电路或开关电容电路等，为使输出信号具有较高的电压摆幅，当该电路工作时输出端的直流电位通常处于中间电位，而不工作时，输出端的直流电位通常会接最高电位或是最低电位。
典型的容性负载电路的启动电路，当启动电路从不工作切换至工作状态时，需要对容性负载进行充或放电，以使得输出端的直流电位处于中间电位，这需要等待一段时间，时间长短取决于电容大小和充放电电流的大小。
实用新型内容
本申请的目的在于提供一种容性负载电路的启动电路，旨在解决电路启动时需要时间进行等待的问题。
本申请提供了一种容性负载电路的启动电路，包括：第一电阻RD、第二电阻Rr、第一电容C1、第一开关L1、第二开关L2、第三开关L3、第四开关L4、第五开关L5和第一MOS管M1；所述第一MOS管M1的源极接地，第一MOS 管M1的漏极连接第一电阻RD的一端、第一电容C1的一端和第五开关L5的一端，第一MOS管M1的栅极分别连接第一开关L1的一端和第二开关L2的一端，第二开关L2的另一端接地，第一开关L1的另一端连接电压VB，第五开关L5的另一端连接电流源Ir的一端，电流源Ir的另一端接地，第一电容C1 的另一端接地，第一电阻RD的另一端分别连接第三开关L3的一端和第四开关L4的一端，第三开关L3的另一端连接电源电压端VDD，第四开关L4的另一端连接第二电阻Rr的一端，第二电阻Rr的另一端连接电源电压端VDD。
进一步地，所述第一开关L1和第三开关L3都在高电平导通，在低电平断开。
进一步地，所述第二开关L2和第四开关L4都低电平导通，在高电平断开。
进一步地，所述的启动电路还包括占空比调整电路，所述的启动电路还包括占空比调整电路，所述占空比调整电路通过输出端输出的高电平控制第五开关L5导通，或者，占空比调整电路通过输出端输出的低电平控制第五开关L5 断开。
进一步地，所述占空比调整电路包括二分频器和与门电路，所述二分频器的输入端分别输入时钟信号CLK和控制信号，二分频器的输出端连接与门电路的输入端，所述与门电路的输出端输出的电平控制第五开关L5的导通与断开。
进一步地，所述电流源Ir为电流源电路。
进一步地，所述电流源电路包括：第二MOS管M2和第三MOS管M3，所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS管M3 的栅极和电流Ii，第二MOS管M2的源极接地，所述第三MOS管M3的源极接地，第三MOS管M3的漏极连接第五开关L5的另一端。
进一步地，所述电流源电路包括：第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5；
所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS管 M3的栅极和第四MOS管M4的源极，第二MOS管M2的源极接地，所述第三MOS管M3的源极接地，第三MOS管M3的漏极连接第五MOS管M5的源极，所述第四MOS管M4的漏极分别连接第四MOS管M4的栅极、第五MOS管M5的栅极和电流Ii，第五MOS管的漏极连接第五开关L5的另一端。
进一步地，所述电流源电路包括：第二MOS管M2、第三MOS管M3和第五MOS管M5；
所述第二MOS管M2的栅极连接第三MOS管M3的栅极、第三MOS管 M3的漏极和第五MOS管M5的源极，第二MOS管M2的源极接地，第二MOS 管M2的漏极连接第五MOS管M5的栅极，所述第三MOS管M3的源极接地，第五MOS管的漏极连接第五开关L5的另一端。
在本申请中，接入第二电阻Rr和电流源Ir，使得输出端的电位处于中间电位，启动时几乎不需要时间，采用占空比调整电路，用来降低电路功耗。
附图说明
图1是本申请提供的现有的一种容性负载电路图。
图2是本申请一实施例提供的一种容性负载电路的启动电路图。
图3是本申请一实施例提供的占空比调整电路图。
图4是本申请另一实施例提供的一种容性负载电路的启动电路图。
图5是本申请一实施例提供的电流源电路图。
具体实施方式
为了使本申请的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
请参阅图2，本申请一实施例提供了一种容性负载电路的启动电路，包括：第一电阻RD、第二电阻Rr、第一电容C1、第一开关L1、第二开关L2、第三开关L3、第四开关L4、第五开关L5和第一MOS管M1；所述第一MOS管 M1的源极接地，第一MOS管M1的漏极连接第一电阻RD的一端、第一电容 C1的一端和第五开关L5的一端，第一MOS管M1的栅极分别连接第一开关L1的一端和第二开关L2的一端，第二开关L2的另一端接地，第一开关L1的另一端连接电压VB，第五开关L5的另一端连接电流源Ir的一端，电流源Ir的另一端接地，第一电容C1的另一端接地，第一电阻RD的另一端分别连接第三开关L3的一端和第四开关L4的一端，第三开关L3的另一端连接电源电压端 VDD，第四开关L4的另一端连接第二电阻Rr的一端，第二电阻Rr的另一端连接电源电压端VDD。
请参阅图4，可知各开关的导通情况。
在本申请一实施例中，所述第一开关L1和第三开关L3都在高电平导通，在低电平断开。
在本申请一实施例中，所述第二开关L2和第四开关L4都低电平导通，在高电平断开。
当电路不工作时，所有开关断开，控制信号c＝0且
始终处于导通状态，接入电阻Rr和电流源Ir，使得输出端的电位处于中间电位，当电路开始工作时控制信号c切换到1，此时几乎不需要启动时间。
在本申请一实施例中，所述的启动电路还包括占空比调整电路，所述的启动电路还包括占空比调整电路，所述占空比调整电路通过输出端输出的高电平控制第五开关L5导通，或者，占空比调整电路通过输出端输出的低电平控制第五开关L5断开。
在本申请一实施例中，所述占空比调整电路包括二分频器和与门电路，所述二分频器的输入端分别输入时钟信号CLK和控制信号，二分频器的输出端连接与门电路的输入端，所述与门电路的输出端连接输出的电平控制第五开关L5 的导通与断开。
请参阅图3，所述时钟信号CLK和控制信号c＝0且
输入到二分频器，经过逻辑与运算后经过与门电路，得到一个占空比为时钟信号CLK的一半的控制信号d，通过控制信号d控制第五开关L5的连接或断开。
在本申请一实施例中，所述电流源Ir可以为电流源电路。
在电流源第二电阻Rr为第一电阻RD的9倍时，电流源Ir只需正常工作电流的十分之一。
在本申请一实施例中，所述电流源电路包括：第二MOS管M2和第三MOS 管M3，所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS 管M3的栅极和电流Ii，第二MOS管M2的源极接地，所述第三MOS管M3 的源极接地，第三MOS管M3的漏极连接第五开关L5的另一端。
在本申请一实施例中，所述电流源电路包括：第二MOS管M2、第三MOS 管M3、第四MOS管M4和第五MOS管M5；
所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS管 M3的栅极和第四MOS管M4的源极，第二MOS管M2的源极接地，所述第三MOS管M3的源极接地，第三MOS管M3的漏极连接第五MOS管M5的源极，所述第四MOS管M4的漏极分别连接第四MOS管M4的栅极、第五MOS管M5的栅极和电流Ii，第五MOS管的漏极连接第五开关L5的另一端。
在本申请一实施例中，所述电流源电路包括：第二MOS管M2、第三MOS 管M3和第五MOS管M5；
所述第二MOS管M2的栅极连接第三MOS管M3的栅极、第三MOS管 M3的漏极和第五MOS管M5的源极，第二MOS管M2的源极接地，第二MOS 管M2的漏极连接第五MOS管M5的栅极，所述第三MOS管M3的源极接地，第五MOS管的漏极连接第五开关L5的另一端。
在本申请一实施例中，所述第二MOS管M2、第三MOS管M3、第四MOS 管M4和第五MOS管M5为NMOS管。
请参阅图5，a为单管电流源、b为cascode电流源，c为威尔逊电流。将电路进行修改后，也可将NMOS管改为PMOS管。
在本申请实施例中，接入第二电阻Rr和电流源Ir，使得输出端的电位处于中间电位，启动时几乎不需要时间，采用占空比调整电路，用来降低电路功耗。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种容性负载电路的启动电路，其特征在于，包括：第一电阻RD、第二电阻Rr、第一电容C1、第一开关L1、第二开关L2、第三开关L3、第四开关L4、第五开关L5和第一MOS管M1；所述第一MOS管M1的源极接地，第一MOS管M1的漏极连接第一电阻RD的一端、第一电容C1的一端和第五开关L5的一端，第一MOS管M1的栅极分别连接第一开关L1的一端和第二开关L2的一端，第二开关L2的另一端接地，第一开关L1的另一端连接电压VB，第五开关L5的另一端连接电流源Ir的一端，电流源Ir的另一端接地，第一电容C1的另一端接地，第一电阻RD的另一端分别连接第三开关L3的一端和第四开关L4的一端，第三开关L3的另一端连接电源电压端VDD，第四开关L4的另一端连接第二电阻Rr的一端，第二电阻Rr的另一端连接电源电压端VDD。
2.如权利要求1所述的启动电路，其特征在于，所述第一开关L1和第三开关L3都在高电平导通，在低电平断开。
3.如权利要求1所述的启动电路，其特征在于，所述第二开关L2和第四开关L4都低电平导通，在高电平断开。
4.如权利要求1所述的启动电路，其特征在于，所述的启动电路还包括占空比调整电路，所述占空比调整电路通过输出端输出的高电平控制第五开关L5导通，或者，占空比调整电路通过输出端输出的低电平控制第五开关L5断开。
5.如权利要求4所述的启动电路，其特征在于，所述占空比调整电路包括二分频器和与门电路，所述二分频器的输入端分别输入时钟信号CLK和控制信号，二分频器的输出端连接与门电路的输入端，所述与门电路的输出端输出的电平控制第五开关L5的导通与断开。
6.如权利要求1至5任一项所述的启动电路，其特征在于，所述电流源Ir为电流源电路。
7.如权利要求6所述的启动电路，其特征在于，所述电流源电路包括：第二MOS管M2和第三MOS管M3，所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS管M3的栅极和电流Ii，第二MOS管M2的源极接地，所述第三MOS管M3的源极接地，第三MOS管M3的漏极连接第五开关L5的另一端。
8.如权利要求6所述的启动电路，其特征在于，所述电流源电路包括：第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5；
所述第二MOS管M2的栅极连接第二MOS管M2的漏极、第三MOS管M3的栅极和第四MOS管M4的源极，第二MOS管M2的源极接地，所述第三MOS管M3的源极接地，第三MOS管M3的漏极连接第五MOS管M5的源极，所述第四MOS管M4的漏极分别连接第四MOS管M4的栅极、第五MOS管M5的栅极和电流Ii，第五MOS管的漏极连接第五开关L5的另一端。
9.如权利要求6所述的启动电路，其特征在于，所述电流源电路包括：第二MOS管M2、第三MOS管M3和第五MOS管M5；
所述第二MOS管M2的栅极连接第三MOS管M3的栅极、第三MOS管M3的漏极和第五MOS管M5的源极，第二MOS管M2的源极接地，第二MOS管M2的漏极连接第五MOS管M5的栅极，所述第三MOS管M3的源极接地，第五MOS管的漏极连接第五开关L5的另一端。
10.如权利要求7至9任一项所述的启动电路，其特征在于，所述第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5为NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221345323.0U CN218041366U (zh) | 2022-05-31 | 2022-05-31 | 一种容性负载电路的启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221345323.0U CN218041366U (zh) | 2022-05-31 | 2022-05-31 | 一种容性负载电路的启动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218041366U true CN218041366U (zh) | 2022-12-13 |
Family
ID=84374910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221345323.0U Active CN218041366U (zh) | 2022-05-31 | 2022-05-31 | 一种容性负载电路的启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218041366U (zh) |
-
2022
- 2022-05-31 CN CN202221345323.0U patent/CN218041366U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5236699B2 (ja) | レベルシフター | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| KR100269193B1 (ko) | 고속동작용다이나믹회로 | |
| US7391239B2 (en) | Bus driver circuit | |
| KR930001439B1 (ko) | BiCMOS용 출력회로 | |
| CN218041366U (zh) | 一种容性负载电路的启动电路 | |
| JP3513218B2 (ja) | インタフェース回路及びこれを具える電圧上昇回路 | |
| US6147519A (en) | Low-voltage comparator with wide input voltage swing | |
| CN215581067U (zh) | 一种压控振荡器的电容耦合输出缓冲电路 | |
| CN217282901U (zh) | 一种容性负载电路的启动电路 | |
| US5502417A (en) | Input amplifier circuit | |
| CN112003594A (zh) | 一种低功耗的动态比较器电路 | |
| US5457405A (en) | Complementary logic recovered energy circuit | |
| CN111224644A (zh) | 一种低功耗的d触发器 | |
| CN114531149B (zh) | 一种cmos反相器延迟电路 | |
| CN213072600U (zh) | 低功耗石英晶体振荡器电路 | |
| CN217307656U (zh) | 一种适用于单片微机系统的上电复位电路及单片微机系统 | |
| EP1250751A2 (en) | Electronic circuit | |
| JPH07226670A (ja) | Ｃｍｏｓレベルシフト回路 | |
| CN110677037B (zh) | 一种用于电荷泵输出切换的开关控制方法 | |
| CN220105549U (zh) | 一种单片机按键复用电路 | |
| JPH0234022A (ja) | パルス出力回路 | |
| KR100261179B1 (ko) | 씨모스 전압 레벨 쉬프트 회로 | |
| JP3271269B2 (ja) | 出力駆動回路 | |
| JPH0645547A (ja) | 入出力インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |