CN213072600U - 低功耗石英晶体振荡器电路 - Google Patents
低功耗石英晶体振荡器电路 Download PDFInfo
- Publication number
- CN213072600U CN213072600U CN202021683086.XU CN202021683086U CN213072600U CN 213072600 U CN213072600 U CN 213072600U CN 202021683086 U CN202021683086 U CN 202021683086U CN 213072600 U CN213072600 U CN 213072600U
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- pmos
- filter
- nmos
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本实用新型提供了一种低功耗石英晶体振荡器电路,包括:第一PMOS管,所述第一PMOS管的源极端与电源端电连接;第一NMOS管,所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接,所述第一NMOS管的源极端与接地端电连接;耦合电容,所述耦合电容的第一端与所述第一PMOS管的栅极端电连接,所述耦合电容的第二端与所述第一NMOS管的栅极端电连接;PMOS偏置模块,所述PMOS偏置模块与所述耦合电容的第一端电连接;NMOS偏置模块,所述NMOS偏置模块与所述耦合电容的第二端电连接。本实用新型所提供的低功耗石英晶体振荡器电路,减小了石英晶体振荡器的工作电流消耗,降低了电路的功率消耗,提高了电子设备的使用时间。
Description
技术领域
本实用新型涉及集成电路设计技术领域,特别涉及一种低功耗石英晶体振荡器电路。
背景技术
晶体振荡器常作为数字系统的精准时钟源,晶体振荡器电路主要用于为外部石英晶体提供驱动能量,传统的晶体振荡器电路使用PMOS驱动管与NMOS驱动管交替导通为外部晶体提供驱动所需的上拉和下拉电流,电阻为PMOS驱动管和NMOS驱动管提供直流偏置,使振荡器满足起振条件,PMOS驱动管和NMOS驱动管同时导通时,过渡区同时导通电流将增加石英晶体振荡器电流的功率消耗。
实用新型内容
本实用新型提供了一种低功耗石英晶体振荡器电路,其目的是为了解决晶体振荡器工作时所需的功耗较大的问题。
为了达到上述目的,本实用新型的实施例提供了一种低功耗石英晶体振荡器电路,包括:
第一PMOS管,所述第一PMOS管的源极端与电源端电连接;
第一NMOS管,所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接,所述第一NMOS管的源极端与接地端电连接;
耦合电容,所述耦合电容的第一端与所述第一PMOS管的栅极端电连接,所述耦合电容的第二端与所述第一NMOS管的栅极端电连接;
PMOS偏置模块,所述PMOS偏置模块与所述耦合电容的第一端电连接;
NMOS偏置模块,所述NMOS偏置模块与所述耦合电容的第二端电连接;
第一电容,所述第一电容的第一端与所述耦合电容的第二端电连接,所述第一电容的第二端与接地端电连接;
石英晶体振荡器,所述石英晶体振荡器的第一端与所述第一电容的第一端电连接;
第二电容,所述第二电容的第一端分别与所述石英晶体振荡器的第二端和所述第一PMOS管的漏极端电连接,所述第二电容的第二端与接地端电连接。
其中,所述PMOS偏置模块包括:
第二PMOS管,所述第二PMOS管的源极端与电源端电连接,所述第二PMOS管的漏极端与所述第二PMOS管的栅极端电连接;
第一电阻,所述第一电阻的第一端与所述第二PMOS管的漏极端电连接,所述第一电阻的第二端与接地端电连接;
第一滤波电路,所述第一滤波电路的第一端与电源端电连接,所述第一滤波电路的第二端与所述第二PMOS管的栅极端电连接,所述第一滤波电路的第三端与所述第一PMOS管的栅极端电连接。
其中,所述第一滤波电路包括:
第一滤波电容,所述第一滤波电容的第一端与电源端电连接,所述第一滤波电容的第二端与所述第二PMOS管的栅极端电连接;
第一滤波电阻,所述第一滤波电阻的第一端与所述第一滤波电容的第二端电连接,所述第一滤波电阻的第二端与所述第一PMOS管的栅极端电连接。
其中,所述NMOS偏置模块包括:
第二NMOS管,所述第二NMOS管的源极端与接地端电连接,所述第二NMOS管的栅极端与所述第二NMOS管的漏极端电连接;
第二电阻,所述第二电阻的第一端与所述第二NMOS管的漏极端电连接,所述第二电阻的第二端与所述第一NMOS管的漏极端电连接;
第二滤波电路,所述第二滤波电路的第一端与所述第二NMOS管的栅极端电连接,所述第二滤波电路的第二端与所述第一NMOS管的栅极端电连接,所述第二滤波电路的第三端与接地端电连接。
其中,所述第二滤波电路包括:
第二滤波电容,所述第二滤波电容的第一端与所述第二NMOS管的栅极端电连接,所述第二滤波电容的第二端与接地端电连接;
第二滤波电阻,所述第二滤波电阻的第一端与所述第一滤波电容的第一端电连接,所述第二滤波电阻的第二端与所述第一NMOS管的栅极端电连接。
本实用新型的上述方案有如下的有益效果:
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,使第一PMOS管与第一NMOS管交替导通,消除了第一PMOS管与第一NMOS管同时导通的情况,消除了第一PMOS管与第一NMOS管同时导通过程中的大电流,减小了石英晶体振荡器的工作电流消耗,降低了电路的功率消耗。
附图说明
图1是本实用新型的总电路图;
图2是本实用新型的具体电路图。
【附图标记说明】
1-第一PMOS管;2-第一NMOS管;3-耦合电容;4-PMOS偏置模块;5-NMOS偏置模块;6-第一电容;7-石英晶体振荡器;8-第二电容;9-第二PMOS管;10-第一电阻;11-第一滤波电容;12-第一滤波电阻;13-第二NMOS管;14-第二电阻;15-第二滤波电容;16-第二滤波电阻。
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本实用新型针对现有的晶体振荡器工作时所需的功耗较大的问题,提供了一种低功耗石英晶体振荡器电路。
如图1至图2所示,本实用新型的实施例提供了一种低功耗石英晶体振荡器电路,包括:第一PMOS管1,所述第一PMOS管1的源极端与电源端电连接;第一NMOS管2,所述第一NMOS管2的漏极端与所述第一PMOS管1的漏极端电连接,所述第一NMOS管2的源极端与接地端电连接;耦合电容3,所述耦合电容3的第一端与所述第一PMOS管1的栅极端电连接,所述耦合电容3的第一端与所述第一NMOS管2的栅极端电连接;PMOS偏置模块4,所述PMOS偏置模块4与所述耦合电容3的第一端电连接;NMOS偏置模块5,所述NMOS偏置模块5与所述耦合电容3的第二端电连接;第一电容6,所述第一电容6的第一端与所述耦合电容3的第二端电连接,所述第一电容6的第二端与接地端电连接;石英晶体振荡器7,所述石英晶体振荡器7的第一端与所述第一电容6的第一端电连接;第二电容8,所述第二电容8的第一端分别与所述石英晶体振荡器7的第二端和所述第一PMOS管1的漏极端电连接,所述第二电容8的第二端与接地端电连接。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,采用所述PMOS偏置模块4与所述NMOS偏置模块5分别偏置所述第一PMOS管1和所述第一NMOS管2,所述耦合电容3将反馈振荡信号耦合到所述第一PMOS管1的栅极端。
其中,所述PMOS偏置模块4包括:第二PMOS管9,所述第二PMOS管9的源极端与电源端电连接,所述第二PMOS管9的漏极端与所述第二PMOS管9的栅极端电连接;第一电阻10,所述第一电阻10的第一端与所述第二PMOS管9的漏极端电连接,所述第一电阻10的第二端与接地端电连接;第一滤波电路,所述第一滤波电路的第一端与电源端电连接,所述第一滤波电路的第二端与所述第二PMOS管9的栅极端电连接,所述第一滤波电路的第三端与所述第一PMOS管1的栅极端电连接。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,所述第一电阻10、所述第二PMOS管9、所述第一滤波电容11和所述第一滤波电阻12构成所述第一PMOS管1的的偏置电路,调节所述第一电阻10与所述第二PMOS管9的尺寸将偏置设置在所述第一PMOS管1的临界导通状态,从而使所述石英晶体振荡器7工作时,所述第一PMOS管1与所述第一NMOS管2不会同时导通,降低了所述石英晶体振荡器7的功耗。
其中,所述第一滤波电路包括:第一滤波电容11,所述第一滤波电容11的第一端与电源端电连接,所述第一滤波电容11的第二端与所述第二PMOS管9的栅极端电连接;第一滤波电阻12,所述第一滤波电阻12的第一端与所述第一滤波电容11的第二端电连接,所述第一滤波电阻12的第二端与所述第一PMOS管1的栅极端电连接。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,所述第一滤波电阻12与所述第一滤波电容11构成所述第一滤波电路,所述第一滤波电路减小了振荡信号对直流偏置的影响。
其中,所述NMOS偏置模块5包括:第二NMOS管13,所述第二NMOS管13的源极端与接地端电连接,所述第二NMOS管13的栅极端与所述第二NMOS管13的漏极端电连接;第二电阻14,所述第二电阻14的第一端与所述第二NMOS管13的漏极端电连接,所述第二电阻14的第二端与所述第一NMOS管2的漏极端电连接;第二滤波电路,所述第二滤波电路的第一端与所述第二NMOS管13的栅极端电连接,所述第二滤波电路的第二端与所述第一NMOS管2的栅极端电连接,所述第二滤波电路的第三端与接地端电连接。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,所述第二NMOS管13、所述第二电阻14、所述第二滤波电阻16和所述第二滤波电容15构成所述第一NMOS管2的偏置电路,调节所述第二电阻14与所述第二NMOS管13的尺寸将偏置设置在所述第一NMOS管2临界导通状态,从而使所述石英晶体振荡器7工作时,所述第一PMOS管1与所述第一NMOS管2不会同时导通,降低了所述石英晶体振荡器的功耗。
其中,所述第二滤波电路包括:第二滤波电容15,所述第二滤波电容15的第一端与所述第二NMOS管13的栅极端电连接,所述第二滤波电容15的第二端与接地端电连接;第二滤波电阻16,所述第二滤波电阻16的第一端与所述第一滤波电容11的第一端电连接,所述第二滤波电阻16的第二端与所述第一NMOS管2的栅极端电连接。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,所述第二滤波电阻16和所述第二滤波电容15构成所述第二滤波电路,所述第二滤波电路减小了振荡信号对直流偏置的影响。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,采用所述PMOS偏置模块4与所述NMOS偏置模块5,分别偏置所述第一PMOS管1与所述第一NMOS管2,所述石英晶体振荡器7反馈振荡信号输入至所述第一NMOS管2的栅极端,所述耦合电容3将反馈振荡信号耦合到所述第一PMOS管1的栅极端,反馈振荡信号经所述第一PMOS管1与所述第一NMOS管2放大后输出交替导通的驱动电流至所述石英晶体振荡器7,维持所述石英晶体振荡器7振荡。
本实用新型的上述实施例所述的低功耗石英晶体振荡器电路,通过设计所述第一PMOS管1的导通阈值为Vtp,所述第一NMOS管2的导通阈值为Vtn,电源电压为VDD,设计所述PMOS偏置模块4的偏置为VDD-Vtp附近,设计所述NMOS偏置模块5的偏置为Vtn附近,当所述石英晶体振荡器7工作时,反馈回所述第一PMOS管1与所述第一NMOS管2的反馈振荡信号,会使所述第一PMOS管1与所述第一NMOS管2交替导通,消除了所述第一PMOS管1与所述第一NMOS管2同时导通的情况,消除了所述第一PMOS管1与所述第一NMOS管2同时导通过程中的大电流,减小了所述石英晶体振荡器7的电流消耗,降低了电路的功率消耗。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (5)
1.一种低功耗石英晶体振荡器电路,其特征在于,包括:
第一PMOS管,所述第一PMOS管的源极端与电源端电连接;
第一NMOS管,所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接,所述第一NMOS管的源极端与接地端电连接;
耦合电容,所述耦合电容的第一端与所述第一PMOS管的栅极端电连接,所述耦合电容的第二端与所述第一NMOS管的栅极端电连接;
PMOS偏置模块,所述PMOS偏置模块与所述耦合电容的第一端电连接;
NMOS偏置模块,所述NMOS偏置模块与所述耦合电容的第二端电连接;
第一电容,所述第一电容的第一端与所述耦合电容的第二端电连接,所述第一电容的第二端与接地端电连接;
石英晶体振荡器,所述石英晶体振荡器的第一端与所述第一电容的第一端电连接;
第二电容,所述第二电容的第一端分别与所述石英晶体振荡器的第二端和所述第一PMOS管的漏极端电连接,所述第二电容的第二端与接地端电连接。
2.根据权利要求1所述的低功耗石英晶体振荡器电路,其特征在于,所述PMOS偏置模块包括:
第二PMOS管,所述第二PMOS管的源极端与电源端电连接,所述第二PMOS管的漏极端与所述第二PMOS管的栅极端电连接;
第一电阻,所述第一电阻的第一端与所述第二PMOS管的漏极端电连接,所述第一电阻的第二端与接地端电连接;
第一滤波电路,所述第一滤波电路的第一端与电源端电连接,所述第一滤波电路的第二端与所述第二PMOS管的栅极端电连接,所述第一滤波电路的第三端与所述第一PMOS管的栅极端电连接。
3.根据权利要求2所述的低功耗石英晶体振荡器电路,其特征在于,所述第一滤波电路包括:
第一滤波电容,所述第一滤波电容的第一端与电源端电连接,所述第一滤波电容的第二端与所述第二PMOS管的栅极端电连接;
第一滤波电阻,所述第一滤波电阻的第一端与所述第一滤波电容的第二端电连接,所述第一滤波电阻的第二端与所述第一PMOS管的栅极端电连接。
4.根据权利要求3所述的低功耗石英晶体振荡器电路,其特征在于,所述NMOS偏置模块包括:
第二NMOS管,所述第二NMOS管的源极端与接地端电连接,所述第二NMOS管的栅极端与所述第二NMOS管的漏极端电连接;
第二电阻,所述第二电阻的第一端与所述第二NMOS管的漏极端电连接,所述第二电阻的第二端与所述第一NMOS管的漏极端电连接;
第二滤波电路,所述第二滤波电路的第一端与所述第二NMOS管的栅极端电连接,所述第二滤波电路的第二端与所述第一NMOS管的栅极端电连接,所述第二滤波电路的第三端与接地端电连接。
5.根据权利要求4所述的低功耗石英晶体振荡器电路,其特征在于,所述第二滤波电路包括:
第二滤波电容,所述第二滤波电容的第一端与所述第二NMOS管的栅极端电连接,所述第二滤波电容的第二端与接地端电连接;
第二滤波电阻,所述第二滤波电阻的第一端与所述第一滤波电容的第一端电连接,所述第二滤波电阻的第二端与所述第一NMOS管的栅极端电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021683086.XU CN213072600U (zh) | 2020-08-13 | 2020-08-13 | 低功耗石英晶体振荡器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021683086.XU CN213072600U (zh) | 2020-08-13 | 2020-08-13 | 低功耗石英晶体振荡器电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213072600U true CN213072600U (zh) | 2021-04-27 |
Family
ID=75582518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021683086.XU Active CN213072600U (zh) | 2020-08-13 | 2020-08-13 | 低功耗石英晶体振荡器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213072600U (zh) |
-
2020
- 2020-08-13 CN CN202021683086.XU patent/CN213072600U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0176214B1 (en) | Oscillator circuit using inverter loop with delay element | |
CN107979363B (zh) | 开关机电路及电子设备 | |
CN107181482B (zh) | 输入输出接收电路 | |
CN109257035B (zh) | 一种上电复位电路 | |
US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
US8013658B2 (en) | Circuit for controlling time sequence | |
WO2024160015A1 (zh) | 低功耗射频开关电路及射频芯片 | |
CN213072600U (zh) | 低功耗石英晶体振荡器电路 | |
KR20000020484A (ko) | 반도체 집적 회로 장치의 입력 회로 | |
US6518790B2 (en) | Semiconductor integrated circuit having circuit for transmitting input signal | |
US20100060338A1 (en) | Level shifter with reduced leakage | |
CN213879789U (zh) | 高集成度的开关保持电路 | |
CN107181481B (zh) | 输入输出接收电路 | |
CN111224644B (zh) | 一种低功耗的d触发器 | |
CN208986916U (zh) | 一种基于电容耦合的共模电平转换电路 | |
CN110737226A (zh) | Mtp高压烧录脚电路结构 | |
CN112003597A (zh) | 一种具有可配置定时器功能的超低静态电流智能开关 | |
CN218041366U (zh) | 一种容性负载电路的启动电路 | |
CN109245757A (zh) | 一种基于电容耦合的共模电平转换电路 | |
CN109450411A (zh) | 锁存器及其驱动方法和芯片 | |
CN117725022B (zh) | 一种可配置数字计算电路及逻辑门 | |
CN217307656U (zh) | 一种适用于单片微机系统的上电复位电路及单片微机系统 | |
CN210745101U (zh) | 一种供电控制电路 | |
Gupta et al. | Bipolar voltage level shifter | |
CN220105549U (zh) | 一种单片机按键复用电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |