CN109643709A - 在流体组装中提供不对称稳定性的二极管 - Google Patents

在流体组装中提供不对称稳定性的二极管 Download PDF

Info

Publication number
CN109643709A
CN109643709A CN201780036994.4A CN201780036994A CN109643709A CN 109643709 A CN109643709 A CN 109643709A CN 201780036994 A CN201780036994 A CN 201780036994A CN 109643709 A CN109643709 A CN 109643709A
Authority
CN
China
Prior art keywords
column
diode
substrate
enhancing
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780036994.4A
Other languages
English (en)
Other versions
CN109643709B (zh
Inventor
保罗·约翰·舒勒
大卫·罗伯特·海涅
马克·艾伯特·克劳德尔
肖恩·马修·加纳
战长青
阿维纳什图卡拉姆·欣德
健司亚历山大·佐佐木
库尔特·迈克尔·乌尔默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iro Vision Co Ltd
Original Assignee
Iro Vision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iro Vision Co Ltd filed Critical Iro Vision Co Ltd
Publication of CN109643709A publication Critical patent/CN109643709A/zh
Application granted granted Critical
Publication of CN109643709B publication Critical patent/CN109643709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

实施例涉及用于流体组装的系统和方法，且尤其涉及用于确保元件相对基板沉积的系统和方法。

Description

在流体组装中提供不对称稳定性的二极管
技术领域
实施例涉及用于流体组装的系统和方法，且尤其涉及用于确保元件相对基板沉积的系统和方法。
背景技术
LED显示器、LED显示器组件和阵列LED装置包括在显示器或装置的表面上的限定位置处形成或放置的大量二极管。形成或放置如此大量的二极管通常导致低产量或许多缺陷，这降低了显示器或装置制造工艺的产量。一些提高生产能力和产量的方法包括每个像素增加额外的二极管以提供足够的冗余以确保每个像素至少足够数量的二极管被适当地形成。这种类型的方法提供了增加的产量，但没有每个像素添加大量冗余二极管，则显示器产量通常仍然低于期望值。显示器内任何低于百分之百的产量在对利润的影响和对制造产量的影响方面都是昂贵的。
因此，至少出于上述原因，本领域需要用于制造LED显示器、LED显示器元件和LED装置的先进系统和方法。
发明内容
实施例涉及用于流体组装的系统和方法，且尤其涉及用于确保元件相对基板沉积的系统和方法。
该发明内容仅提供了本发明的一些实施例的概述。短语“在一个实施例中”、“根据一个实施例”、“在各种实施例中”、“在一个或多个实施例中”、“在特定实施例中”等通常表示短语之后的特定特征、结构或特性被包含在本发明的至少一个实施例中，且可被包括在本发明的一个以上的实施例中。重要的是，这些短语不一定指同一实施例。从以下详细说明、所附权利要求和附图中，本发明的许多其他实施例将变得更加清晰。
附图说明
通过参考在说明书的其余部分中描述的附图，可以实现对本发明的各种实施例的进一步理解。在附图中，相同的附图标号被使用在若干附图中以指代类似的部件。在一些情况下，由小写字母组成的子标签与附图标号相关联以表示多个类似部件中的一个。当参考附图标号而没有指定现有的子标签时，其旨在指代所有这样的多个类似部件。
图1描绘了根据本发明的一个或多个实施例的能够相对于基板表面移动由载液和多个柱增强二极管组成的悬浮液的流体组装系统。
图2a-2e示出了根据本发明实施例的包括具有多个井的基板的显示器的一部分，每个井填充有相应的柱增强二极管。
图3a-3d示出了根据本发明一些实施例的包括一个井的显示器的一部分，该井中能够沉积柱增强二极管。
图4a-4d示出了根据本发明的其他实施例的包括通孔井的显示器的一部分，该通孔中能够沉积柱增强二极管。
图5a-5d示出了根据本发明一个或多个实施例的包括同心凹槽井的显示器的一部分，该同心凹槽井中可能够沉积柱增强二极管。
图6a-6b是根据本发明其他实施例的交替的凹槽图案的俯视图。
图7是描绘根据本发明一些实施例的用于形成柱增强二极管的方法的流程图。
图8-9是根据本发明各种实施例的示出了用于沉积或放置柱增强二极管至基底井中的方法的流程图。
具体实施方式
实施例涉及用于流体组装的系统和方法，且尤其涉及用于确保元件相对基板沉积的系统和方法。
本发明的各种实施例提供了包括基板和悬浮液的流体组装系统。基板包括多个井，且悬浮液包括载液和多个柱增强二极管，每个柱增强二极管包括从二极管结构的顶表面延伸的柱。在前述实施例的一些例子中，该系统还包括可操作的在基板上移动悬浮液的悬浮液移动装置，使得多个柱增强二极管的一部分沉积在所述多个井中的相应井中。
在前述实施例的各种例子中，柱增强二极管的二极管结构包括：至少部分地由第一导电材料形成的顶表面；至少部分地由第二导电材料形成的平面的底表面；用于将电荷传导至所述第一导电材料的第一电触点；以及用于将电荷传导至所述第二导电材料的第二电触点。在前述实施例的一个或多个例子中，所述多个井中的每一个包括从相应井的底部延伸贯穿所述基板的通孔。在一些这样的情况下，所述柱的基本平行于二极管结构的顶表面的表面的宽度大于通孔的宽度。在其他这样的情况下，通孔偏离相应井的基本上圆形的底部的中心。
在前述实施例的一些情况下，所述底表面的最大宽度小于所述多个井中的每一个的最大宽度。在前述实施例的各种情况下，电触点形成在所述多个井中的每一个的内表面上。在前述实施例的一些实例中，所述柱朝远离所述基板延伸的所述多个柱增强二极管中的每一个的取向为非倒置取向，其中所述柱朝向所述基板延伸的所述多个柱增强二极管中的每一个的取向为倒置取向，且其中沉积在相应井中的所述多个柱增强二极管中的一个在非倒置取向中比在倒置取向中更加机械稳定。在前述实施例的一个或多个例子中，所述柱朝远离所述基板延伸的所述多个柱增强二极管中的每一个的取向为非倒置取向，所述柱朝向所述基板延伸的所述多个柱增强二极管中的每一个的取向为倒置取向，且与所述基板的表面接触的所述多个柱增强二极管中的一个的取向在非倒置取向上比在倒置取向中更加机械稳定。
在前述实施例的一些情况下，所述柱朝远离所述基板延伸的所述多个柱增强二极管中的每一个的取向为非倒置取向，其中所述柱朝向所述基板延伸的所述多个柱增强二极管中的每一个的取向为倒置取向，且所述基板还包括：至少一个凹槽，所述凹槽被配置成使得经过所述凹槽的所述多个柱增强二极管中的一个在非倒置方向上比在倒置方向上更加机械稳定。在一些例子中，所述凹槽延伸到所述基板中，且所述凹槽的前边缘具有大于后边缘的斜度，且将悬浮液在基板上移动时，一个所述柱增强二极管在跨越所述前边缘之前跨越所述后边缘。在各种这样的例子中，所述凹槽进入所述基板的深度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。在一个或以上的例子中，所述凹槽在所述基板表面处的宽度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
本发明的其他实施例提供了柱增强二极管。这种柱增强二极管包括：至少部分地由第一导电材料形成的平面的顶表面；至少部分地由第二导电材料形成的平面的底表面；从所述顶表面延伸的柱；用于将电荷传导至所述第一导电材料的第一电触点；以及用于将电荷传导至所述第二导电材料的第二电触点。
在前述实施例的一些例子中，所述顶表面具有一第一最大宽度，所述柱的基本平行于所述顶表面的表面具有一第二最大宽度，且其中所述第一最大宽度是所述第二最大宽度的至少两倍。在前述实施例的一些例子中，所述柱的高度自所述顶表面至所述柱的基本平行于所述顶表面的表面被测量，且所述二极管的厚度自所述顶表面与所述底表面被测量。在一些例子中，所述厚度与高度比在1：0.6到1：4的范围内。在前述实施例的一个或多个例子中，所述顶表面具有一最大宽度，且所述二极管的厚度自所述顶表面与所述底表面被测量。在一些例子中，最大宽度与厚度的纵横比在5：1至50：1的范围内。
在前述实施例的一些例子中，所述柱为所述第一电触点。在前述实施例的各种例子中，所述柱由绝缘材料制成。在一些例子中，所述顶表面为圆形的形状，而在其他例子中，所述顶表面为椭圆的形状。在特定的情况下，所述顶表面为六边形的形状，，六边形的每个刻面的宽度足够小，以允许所述顶表面安装在给定的井中。在前述实施例的各种例子中，所述柱的基本平行于所述顶表面的表面具有从圆形的形状，而在其他例子中，其为椭圆的形状。在前述实施例的一个或以上例子中，所述柱由第三导电材料制成，在一些例子中，其与所述第一导电材料相同。在一些例子中，所述第一导电材料为p掺杂的半导体材料，且所述第二导电材料为n掺杂的半导体材料。在一些情况下，所述柱可具有圆形的顶表面或具有复杂曲率的表面，且在其他情况下，其可具有基本平坦的顶表面。在其他情况下，多个柱可存在二极管顶表面上。所述柱可位于二极管表面的中心或者它们可为偏置的。
其他实施例提供用于流体组装的基板。这种基板包括：自所述基板的顶表面延伸的多个井，其中所述多个井中的每个井用于接收一个柱增强二极管；延伸进入所述基板的所述顶表面的至少一个凹槽，且配置成使得经过所述凹槽的所述柱增强二极管的取向在非倒置取向上比在倒置取向中更加机械稳定。所述柱增强二极管包括自二极管结构的顶表面延伸的柱。当所述柱增强二极管为在非倒置取向，所述柱朝远离所述基板延伸的所述顶表面。当所述柱增强二极管为在倒置取向，所述柱朝向所述基板延伸的顶表面。在前述实施例的一些例子中，所述凹槽进入所述基板的深度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。在前述实施例的各种例子中，所述凹槽在所述基板表面处的宽度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
转到图1，示出了根据本发明一个或多个实施例的能够相对于基板140的表面移动的由载液115和多个柱增强二极管130组成的悬浮液110的流体组装系统100。在一些实施例中，基板140由层压到玻璃基板表面的聚合物材料形成。在特定实施例中，井142被蚀刻或以其他方式形成在层压层中。如本案中所用，术语“井”以其最广泛的含义使用，意指可以在其中沉积柱增强二极管的任何表面特征。在其他实施例中，基板由孔142直接形成在玻璃中的玻璃制成。井142可具有如图所示的平坦和垂直表面，或者它们可以具有底部和具有复杂曲率的侧面。基于本案提供的公开内容，本领域普通技术人员将认识到可用于形成基板140的各种材料、工艺和/或结构。例如，基板140可以由与流体装置工艺兼容的任何材料或组合物形成。这可包括但不限于玻璃、玻璃陶瓷、陶瓷、聚合物、金属或其他有机或无机材料。作为示例，当应用于基础玻璃板的表面时，井142可以开设在形成表面特征层的单一材料中。图案化的导体层存在于形成在这样的表面特征层中的井142和基础玻璃层之间也是可能的。基板140也可由多层或这些材料的组合制成。基板140可以是平坦的、弯曲的、刚性的或柔性的结构。在一些情况下，基板140可以最终成为最终装置基板，或者它可仅用作用来定位柱增强二极管130的组装基板。在组装基板的情况下，柱增强二极管130在后续步骤中将被转移至最终装置基板。
在一些实施例中，载液115是异丙醇。基于本案提供的公开内容，本领域普通技术人员将认识到可以用作载液的各种液体、气体和/或液体和气体组合。应该注意的是，本案提供的各种分析基于单个连续方向上的流动或者在其他情况下基于相对简单的前后运动，但是流体可能更复杂，其中流体速度的方向和幅度能够随着时间的推移而变化。
如图1所示，柱增强二极管130每个包括相对大的二极管结构和从二极管结构的顶表面延伸的较小的柱，并且基板140中的井142各自能够接收一个给定的非倒置取向的柱增强二极管130。如本案所用，短语“柱增强二极管”被广泛用于表示具有从二极管结构的阳极或阴极的表面延伸的柱的任何装置，使得柱的外边缘的至少一部分被设定从二极管结构的边缘返回。如本案所用短语“非倒置取向”以其最广泛的含义被使用以表示一个柱增强二极管130的任何取向，其中柱通常远离基板140的顶表面延伸(即远离井142的底部)；如本案所用短语“倒置取向”以其最广泛的含义被使用表示一个柱增强二极管130的任何取向，其中柱通常朝向基板140的顶表面延伸(即朝向孔142的底部)。使用这些定义，柱增强二极管130a、130b、130f和130g每个处于非倒置取向；柱增强二极管130c、130d和130e每个均处于倒置取向。二极管结构和柱增强二极管130的柱将在下面结合图2a-2e更详细地被讨论。应当注意，在一些情况下，由于二极管结构的每一侧上的不同材料，在一侧上包括阳极而在另一侧上包括阴极的二极管结构可以被称为不对称的，然而，中，与二极管相关的术语“不对称”的使用在本案指由于从二极管结构延伸的柱而在倒置取向和非倒置取向之间的柱增强二极管，通过其周围的液体运动而产生的任何力的不对称性。在一些情况下，井142的深度基本上等于每个柱增强二极管130的二极管结构的高度，并且井142的入口开口大于每个柱增强二极管130的二极管结构的宽度，使得仅一个柱增强二极管130沉积到任何给定井142中。应当注意，虽然实施例讨论了包括从二极管结构延伸的单个柱的柱增强二极管，但是各种实施例提供了包括两个或两个以上柱子从相同的二极管结构延伸的柱增强二极管。
沉积装置150沉积悬浮液110在基板140的表面上，通过坝结构的侧面120悬浮液110保持在基板140的顶部上。在一些实施例中，沉积装置150是可进入悬浮液储存器110的泵。悬浮液移动装置160搅动沉积在基板140上的悬浮液110，使得柱增强二极管130相对于基板140的表面移动。因为柱增强二极管130相对于基板140的表面移动，它们以非倒置取向或倒置取向沉积到井142中。在一些实施例中，悬浮液移动装置160是三维移动的刷子。基于本案提供的公开内容，本领域普通技术人员将认识到可用于执行悬浮液移动装置160的功能的各种装置，包括但不限于泵。
当以倒置取向被沉积时(例如柱增强二极管130d)，由悬浮液移动装置160产生的移动产生可能使倒置的柱增强二极管130自给定的井142中脱位的力。相反，当以非倒置取向被沉积(例如柱增强二极管130g)，由悬浮液移动装置160引起的在已沉积的、非倒置的柱增强二极管130上的力不可能使柱增强二极管自给定井142中脱位。在一些实施例中，使来倒置的柱增强二极管130自井142中脱位的可能性远大于使来非倒置的柱增强二极管130自井142中脱位的可能性。在一些实施例中，使倒置的柱增强二极管130与井142脱离所需的力矩在0.01×10-14N-m和1.0×10-14N-m之间，取决于柱的宽高比和二极管结构的直径(其中力矩的正值表示柱增强二极管130的二极管结构被迫绕旋转点旋转)；并且使非倒置的柱增强二极管130与井142脱位所需的力矩是负值(其中力矩的负值表示柱增强二极管130的二极管结构被向下推到基板140的表面上)，对于柱的相同宽高比以及二极管结构的厚度，使得任何位移都不太可能。如本案所使用的，柱增强二极管被认为“可能脱位”，其力矩是正值，且被认为“不可能脱位”，其力矩是负值。
类似地，当以倒置取向移动跨越基板140的表面(例如柱增强二极管130e)时，由悬浮液移动装置160产生的移动产生可能翻转倒置的柱增强二极管130的力。相反，当以非倒置取向移动跨越基板140的表面(例如柱增强二极管130f)，由悬浮液移动装置160引起的非倒置的柱增强二极管130上的力不太可能翻转柱增强二极管。在一些实施例中，翻转在基板140的表面附近移动的倒置的柱增强二极管130的可能性大于翻转在基板140的表面附近类似地移动的非倒置的柱增强二极管130的可能性，因为倒置的柱增强二极管130的力矩大于非倒置的柱增强二极管130的力矩。
捕获装置170包括延伸到悬浮液110中并且能够回收包括一部分的载液115和未沉积的柱增强二极管130的悬浮液110的一部分的入口，并且返回回收的材料以便再利用。在一些实施例中，捕获装置170是泵。关于柱增强二极管130与基板140和井142的相互作用的更多细节参考下面图3-5被提供。
转到图2a，基板部分230的俯视图200被示出，其包括柱增强二极管210已成功地沉积在其中的多个井205。图2a的每个柱增强二极管210被呈现在图2b的俯视图235中、图2c的横截面图250和作为LED运作的柱增强二极管210的电路符号280中。柱增强二极管210包括一个或多个特征，其使得载液能够在柱增强二极管210周围相对流动以产生净力矩，该净力矩以增加将柱增强二极管210从第一取向翻转到第二取向的可能性，以及将柱增强二极管210从第二取向翻转到第一取向的不相似(即不对称)可能性。这些特征可以包括侧壁角度、诸如柱的表面结构、或者柱增强二极管210的一般形状。值得注意的是，鼓励不对称重新取向的柱增强二极管210的前述结构和形状可以存在或不存在于合并有柱增强二极管210的最终显示器中。
如图2b-2c所示，柱增强二极管210包括导电材料260的平面顶表面245(被显示在未图案化区域)。如本案所用，术语“平面”以其最广泛的意义上被用于表示与半导体制造工艺中变化标准相关的缺陷或工艺之除外的二维。在一些实施例中，导电材料260是p掺杂的氮化镓(GaN)。从顶表面245延伸的柱255(显示为阴影图案区域)还被示出。柱255的顶表面240也被示出。在一些实施例中，柱255由导电材料260(即一个均质的柱)形成。在其他实施例中，柱255由除导电材料260之外的材料(即一个异质的柱)形成。在一些情况下，一个异质的柱至少部分地形成在诸如SiO2的绝缘层中，并且在其他情况下，一个异质的柱由诸如沉积在导电材料260上相容的金属的导电材料形成。应该注意到的是虽然柱255被示出为基本上位于顶表面245的中心，但在其他实施例中，柱255可以从顶表面245的中心点到距中心点的径向距离的任何位置处从中心位置偏移，使得一部分柱255的但不是所有边缘都与二极管结构285的边缘共同延伸。在一些情况下，柱可具有圆形顶表面或具有复杂曲率的表面，并且在其它情况下，其可具有基本平坦的顶表面。在其他情况下，二极管顶表面上可能存在多个柱。
各种方法可被使用用于在二极管结构285上形成柱255。例如，制造均质的柱可包括蚀刻导电材料层260的厚层的顶表面以产生剖面图250示出的柱255和导电材料260的层的组合；或者，然后使用相同的材料通过选择性外延生长以形成柱255之后通过形成导电材料260的层。作为其他示例，制造一个异质的柱可包括从沉积在二极管结构的顶表面245上的膜蚀刻柱，或者通过电镀或模板化生长工艺在二极管结构285的顶表面245的顶部上形成具有不同材料的柱。后一种方法允许用于柱的任何材料(例如电介质、金属等)的使用。在一些情况下，光致抗蚀剂的光刻可以用于上述电镀或模板生长。
顶表面245包括将电荷从信号源(未示出)传导到导电材料260的一个或多个电触点282、286。在一些实施例中，电触点282、286由沉积在导电材料260的层上的金属形成。在其他实施例中，电触点282,286是信号源(未示出)可与导电材料260接触的顶表面245的暴露区域。在一些实施例中，柱255由导电材料形成，其作为一个柱运作。在一个特定实施例中，柱255由导电材料260形成，信号源(未示出)可与导电材料260接触的顶表面240的暴露区域作为电触点运作。
导电材料260的层设置在多量子井(MQW)265(显示为阴影图案区域)的顶部，其又设置在导电材料270的层(显示为未图案化区域)的顶部上。在一些实施例中，导电材料270是n掺杂的氮化镓(GaN)。MQW265可以由与导电材料260和导电材料270兼容的任何材料形成，并且当夹在导电材料260和导电材料270之间时，其能够用作发光二极管(LED)。导电材料260的层，MQW265和导电材料270的层一起形成柱增强二极管210的二极管结构。基于本案提供的公开内容，本领域普通技术人员将认识到各种各样的材料和材料组合可用于形成给定柱增强二极管210的二极管结构285。由于不同的柱增强二极管210旨在发射不同波长的光(例如红色、绿色、蓝色)，所以用于柱增强二极管210的不同实例的构造和/或材料将变化以实现期望的颜色分布。
导电材料270的层包括平坦的底表面275。底表面275包括将电荷从信号源(未示出)传导到导电材料270的一个或多个电触点284、288。在一些实施例中，电触点284由沉积在导电材料270的层上的金属形成。在其他实施例中，电触点284、288是信号源(未示出)可与导电材料270接触的底表面275的暴露区域。在特定情况下，电触点284、288是相同触头的两侧，其作为围绕底表面275的周边的暴露的导电材料270的同心圆延伸。
柱255具有宽度(Wp)和高度(Hp)，并且二极管结构285具有宽度(Wd)和高度(Hd)。如关于图2e下面更全面地讨论的，在一些情况下，柱255和二极管结构285的侧面不是完全垂直的并且可以变化。在这种情况下，柱255和二极管结构285的上述宽度和高度特征被认为是：宽度随高度变化的最大宽度，以及高度随宽度变化的最大高度。在一些实施例中，二极管结构285的宽度与高度比(即Wd：Hd)在5：1和50：1之间。在一些特定实施例中，二极管结构285的宽度与高度比(即Wd：Hd)在5：1和30：1之间。在一些实施例中，柱255的宽度与高度比(即Wp：Hp)在2：1和5：1之间。在各种实施例中，二极管结构285的高度(即Hd)在4μm和7μm之间，并且柱255的高度(即Hp)在2μm和7μm之间，部分取决于Hd与Hp的所需比例。
柱255的尺寸可以影响倒置的柱增强二极管210的稳定性。特别地，如果柱太小，则柱增强二极管210将不太可能翻转成非倒置取向。流体过程的数值模拟表明，对于直径为50μm(Wd)的二极管结构其厚度(Hd)为5μm，其暴露于载液的流速为4.6mm/s时，尺寸为10μm×5μm(Wp×Hp)的柱将翻转为非倒置取向。在3μm深井中捕获的50μm直径(Wd)盘状二极管结构上具有不同柱尺寸的模型已经示出：暴露于如上所述的类似流速的小柱(例如具有小于或等于4μm的高度(Hp))对取向几乎没有影响，但是5μm高(Hp)柱足以使倒置的柱增强二极管210翻转，而倒置的柱增强二极管210将保持在非倒置取向。实验数据已证明，揭示上述尺寸的建模是可靠的，且具有尺寸为12μm×3μm(Wp×Hp)的柱能够影响流体-校正盘的取向，具有所需非倒置取向的盘(150个盘中)的产率超过99.7％。下表示出了具有不同二极管结构宽度(Wd)和柱的高度与宽度比(Hp×Wp)的倒置的柱增强二极管210的净力矩的附加建模数据：
转到图2e，柱增强二极管210的另一实施例的横截面图290，其中柱255的侧壁291、292和二极管结构285的侧壁295、296各自呈现与图2c的横截面视图250所示的垂直斜率相比的锥形斜率。如上所述，其中侧壁是锥形的(即随高度变化)，柱的宽度(Wp)是其最大宽度，二极管结构285的宽度(Wd)是其最大宽度，如横截面图290所示。如本领域已知的，侧壁呈现的锥形将根据用于构造柱增强二极管130的工艺和材料而变化。类似的锥形可发生在井205的侧面上。应该注意的是，将柱添加到二极管结构285导致在倒置取向和非倒置取向之间的板状二极管周围的液体运动产生的力的不对称性。因此，柱不必是完美的垂直结构，而是可以是任何足以在柱增强二极管210处于倒置取向时产生净正力矩，且当柱增强二极管210处于非倒置取向时基本上较低的力矩的结构，使得柱增强二极管210将优选非倒置取向。在一些情况下，井205的深度基本上等于每个柱增强二极管210的二极管结构285的高度，并且井205的入口开口大于每个柱增强二极管210的二极管结构285的宽度，使得仅一个柱增强二极管210沉积到任意给定的井205中。
一旦具有延伸远离基板部分230的柱255的柱增强二极管210沉积在井205中，井205中的一个或多个电触点连接到柱增强二极管210的底表面275上的一个或多个电触点，并且一个或多个处理步骤被执行以将柱增强二极管210的顶表面245上的一个或多个电触点电连接到可控信号。完成这种处理后，柱增强二极管210可被单独控制，导致包括基板部分230和柱增强二极管210的显示器显示所需图像。除了别的以外，可以使用如本案所讨论的柱增强二极管210来制造直接发光显示器和局部寻址的背光单元。
转到图3a-3b，根据本发明的一些实施例，包括井312的显示器的一部分的俯视图300和截面图301被描述，井312中可被沉积柱增强二极管210。如所示，显示器包括由层压到玻璃基板305的表面的聚合物材料315组成的基板390。应当注意，除玻璃之外的材料可被使用以代替玻璃基板。另外，在材料315和305之间可以存在其他导电或非导电层。此外，应当注意，在一些情况下，聚合物材料315可被玻璃或其他合适的材料代替。在一些实施例中，通过在玻璃基板305的表面上形成电接触层并蚀刻电接触层以在对应于未来井的位置处产生电接触点335来制造基板315。应当注意，虽然电触点335显示为环形，但它可为实心圆形，因为没有通孔或用于在井底形成电触点的其他合适形状。聚合物材料315然后被层压到玻璃基板305和电触点335上，接着蚀刻聚合物材料315以打开由侧壁314限定的井312并暴露电触点335的一部分。电触点335可由能够与柱增强二极管210的底表面275形成电结合的任何材料形成。在一些情况下，电触点335由金属形成，当与设置在井312内的柱增强二极管210退火时，该金属在与电触点335连接的信号和柱增强二极管210的导电材料270之间形成一个导电位置。在一些实施例中，井312的深度基本上等于柱增强二极管210的二极管部分(Hd)的高度，使得仅一个柱增强二极管210沉积在井312中。
在流体组装期间，液体流(由箭头360指示)导致柱增强二极管210上的阻力穿过基板390的表面。由于柱增强二极管210包括从二极管结构延伸的柱255，因此阻力对板状二极管的取向具有不对称的影响。特别地，阻力导致围绕固定旋转点(例如二极管结构的边缘接触基板390的表面)的正力矩，其将倒置的柱增强二极管210翻转成非倒置方向。相反，由于液体流动而在非倒置的柱增强二极管210上的阻力主要是由于柱255周围的扰动，并且施加在柱增强二极管210的二极管结构上的力导致力的负净矩。这个负的净力矩使二极管结构的前边缘(即沿箭头360的方向前进的边缘)向下并使柱增强二极管210稳定在非倒置方向上。
在井312中以非倒置取向沉积的柱增强二极管210(被示出在图3c的横截面图302中)和在井312中以倒置取向沉积的柱增强二极管210(被示出在图3d的横截面视图303中)之间发生阻力的类似的不对称影响。如图3c所示，由液体流动导致的柱增强二极管210的右下角周围的任何力矩通过被施加在柱增强二极管210的顶表面245上的力抵消，导致负的净力矩倾向于保持柱增强二极管210沉积在井210中。如图3d所示，当柱增强二极管210在井312中倒置时，顶表面245起到从液体流产生提升力的水翼的作用，使得净正力矩产生在与井312的侧面314接触的柱增强二极管210的右侧附近。该净正力矩倾向于使柱增强二极管210沿箭头370所示的方向翻转，使得柱增强二极管210被驱使离开井并且当液体流使柱增强二极管210朝向另一个下游井移动时可能进入非倒置取向，在另一个下游井它可重新沉积。
转到图4a-4b，根据本发明的一些实施例，包括通孔井412的显示器的一部分的俯视图400和截面图401被描述，其中通孔井412中可以沉积柱增强二极管210。如所示，显示器包括由层压到玻璃基板405表面的聚合物材料415组成的基板490。另外，其他导电或非导电层可存在材料415和405之间。应注意，除玻璃之外的材料可被使用以代替玻璃基板。此外，应该注意，在一些情况下，聚合物材料415可以由玻璃或其他合适的材料代替。在一些实施例中，通过在玻璃基板405的表面上形成电接触层，并蚀刻电接触层以在对应于未来井的位置处产生电触点435来制造基板415。聚合物材料415然后被层压在玻璃基板405和电触点435上，接着通过聚合物材料415的蚀刻以打开井412并暴露电触点435的一部分。电触点435可由能够与柱增强二极管210的底表面275形成电结合的任何材料形成。在一些情况下，电触点435由金属制成，当设置在井412内的柱增强二极管210退火时该金属在与电触点435连接的信号和柱增强二极管210的导电材料270之间形成导电位置。在一些实施例中，井412的深度基本上等于柱增强二极管210的二极管部分的高度(Hd)，使得仅一个柱增强二极管210沉积在井412中。
另外的工艺被执行以形成延伸贯穿玻璃基板405的通孔425。在一些情况下，通孔425的宽度(Wv)小于柱255的最小宽度，以确保当柱增强二极管210在井412中倒置时柱255不插入通孔425中，因为这样的插入将限制柱增强二极管210翻转出井412外的能力。在其它情况下，通孔425基本上在井512的中心且柱255在二极管结构的顶表面425处非常偏离中心，或者通孔425在井512的底部非常偏离中心且柱255基本上在二极管结构的顶表面425的中心，使得当柱增强二极管210以倒置的取向沉积在井512中时，柱255不与通孔425对准。
在流体组装期间，液体流(由箭头460表示)导致柱增强二极管210上的阻力穿过基板490的表面。因为柱增强二极管210包括从二极管结构延伸的柱255，所以阻力对于板状二极管的取向具有不对称的影响。特别地，阻力导致围绕固定旋转点(例如与基板490的表面接触的二极管结构的边缘)的正力矩，其将倒置的柱增强二极管210翻转成非倒置方向。相反，由于液体流动而在非倒置的柱增强二极管210上的阻力主要是由于柱255周围的扰动，并且施加在柱增强二极管210的二极管结构上的力导致负的净力矩。这个负的净力矩使二极管结构的前边缘(即沿箭头460的方向前进的边缘)向下并使柱增强二极管210稳定在非倒置方向上。
在井412中以非倒置取向沉积的柱增强二极管210(被示出在图4c的横截面图402中)和在井412中以倒置取向沉积的柱增强二极管210(被示出在图4d的横截面视图403中)之间发生阻力的类似的不对称影响。如图4c所示，由液体流动导致的柱增强二极管210的右下角周围的任何力矩通过被施加在柱增强二极管210的顶表面245上的力抵消，导致负的净力矩倾向于保持柱增强二极管210沉积在井210中。如图4d所示，当柱增强二极管210在井412中倒置时，顶表面245起到从液体流产生提升力的水翼的作用，使得净正力矩产生在与井412的侧面接触的柱增强二极管210的右侧附近。该净正力矩倾向于使柱增强二极管210沿箭头470所示的方向翻转，使得柱增强二极管210被驱使离开井并且当液体流使柱增强二极管210朝向另一个下游井移动时可能进入非倒置取向，在另一个下游井它可重新沉积。
另外，吸力可被施加到基板490的底侧。当柱增强二极管210以非倒置取向沉积在井412中时，例如横截面视图402中所示，所施加的吸力进一步稳定柱增强二极管210在井412中。应当注意，所施加的吸力还提供了以倒置取向沉积在井412中的柱增强二极管210的一些稳定性，但是由于在非倒置的柱增强二极管210上的吸力而导致的稳定性基本上大于在倒置的柱增强二极管210的稳定性。这种吸力允许增加的组装速度。另外，在多个井中沉积或放置柱增强二极管之后的流体组装结束时，清理过程被执行以去除任何多余的柱增强二极管。吸附力的增加允许更积极的清理操作，包括例如使清洁流体以比沉积工艺期间使用的速率高得多的速率流过基板490的表面，而不会通过增加的吸附力干扰已沉积的柱增强二极管210部分地保持到位。
转到图5a-5b，根据本发明的一些实施例，包括通孔井512的显示器的一部分的俯视图500和截面图501被描述，其中通孔井512中可沉积柱增强二极管210。如所示，显示器包括由层压到玻璃基板505表面的聚合物材料515组成的基板590。应注意，除玻璃之外的材料可被使用以代替玻璃基板。另外，其他导电或非导电层可存在材料415和405之间。此外，应该注意，在一些情况下，聚合物材料415可以由玻璃或其他合适的材料代替。在一些实施例中，通过在玻璃基板505的表面上形成电接触层，并蚀刻电接触层以在对应于未来井的位置处产生电触点535来制造基板515。聚合物材料515然后被层压在玻璃基板505和电触点535上，接着通过聚合物材料515的蚀刻以打开井512并暴露电触点535的一部分。电触点535可由能够与柱增强二极管210的底表面275形成电结合的任何材料形成。在一些情况下，电触点535由金属制成，当设置在井512内的柱增强二极管210退火时该金属在与电触点435连接的信号和柱增强二极管210的导电材料270之间形成导电位置。在一些实施例中，井512的深度基本上等于柱增强二极管210的二极管部分的高度(Hd)，使得仅一个柱增强二极管210沉积在井512中。
另外的工艺被执行以形成延伸贯穿玻璃基板505的通孔525。在一些情况下，通孔525的宽度(Wv)小于柱255的最小宽度，以确保当柱增强二极管210在井512中倒置时柱255不插入通孔425中，因为这样的插入将限制柱增强二极管210翻转出井512外的能力。在其它情况下，通孔525基本上在井512的中心且柱255在二极管结构的顶表面425处非常偏离中心，或者通孔525在井512的底部非常偏离中心且柱255基本上在二极管结构的顶表面425的中心，使得当柱增强二极管210以倒置的取向沉积在井512中时，柱255不与通孔525对准。
此外，基板590被蚀刻以在井512周围同心地形成凹槽510。如所示，在一些实施例中，凹槽510具有一个基本垂直的侧壁和一个高度锥形的侧壁。锥形侧壁不太可能捕获以非倒置方向(图5c的横截面视图502中所示)或倒置方向(图5c的横截面视图503中所示)沿箭头570指示的方向穿过基板590表面的柱增强二极管210的前边缘。当边缘捕获时，在边缘附近产生力矩，引起柱增强二极管210翻转。相反，凹槽510上的更垂直的侧壁更可能捕获以倒置的取向穿过基板590表面的柱增强二极管210的前边缘(图5c的横截面视图503中所示)，但是不太可能捕获非倒置取向穿过的柱增强二极管210的前边缘(图5c的横截面图502所示)。为了限制凹槽510捕获以非倒置取向穿过的柱增强二极管210的前边缘(图5c的横截面视图502中所示)的能力，凹槽510的宽度相对较小。在一些实施例中，凹槽的宽度小于二极管结构宽度(Wd)的百分之二十五。凹槽510应被设计成足够大以便能捕获倒置的柱增强二极管210的前边缘，但是足够小以使非倒置的柱增强二极管210通过而不会捕获前边缘。作为避免捕获非倒置柱增强二极管210的前边缘的进一步指导，凹槽510应该与基板590的表面齐平。
应该注意，根据本发明的其他实施例，凹槽510的其他形状也是可能的。例如，凹槽510可以包括两个基本上垂直的壁，每个壁大致同样捕获以倒置的取向穿过基板590表面的柱增强二极管210的前边缘。因此，不管柱增强二极管210穿过基板590表面的方向如何，它同样可能捕获和翻转。在这种情况下，可能希望使凹槽510的宽度小于柱255的宽度，以避免柱255插入凹槽510并被圈住的可能性。
在流体组装期间，液体流(由箭头560表示)导致柱增强二极管210上的阻力穿过基板590的表面。因为柱增强二极管210包括从二极管结构延伸的柱255，所以阻力对于板状二极管的取向具有不对称的影响。特别地，阻力导致围绕固定旋转点(例如与基板590的表面接触的二极管结构的边缘)的正力矩，其将倒置的柱增强二极管210翻转成非倒置方向。相反，由于液体流动而在非倒置的柱增强二极管210上的阻力主要是由于柱255周围的扰动，并且施加在柱增强二极管210的二极管结构上的力导致负的净力矩。这个负的净力矩使二极管结构的前边缘(即沿箭头460的方向前进的边缘)向下并使柱增强二极管210稳定在非倒置方向上。
在一些情况下，穿过基板590表面的倒置的柱增强二极管210上的阻力不足以引起取向的改变。这可能部分是由于载流体流动的速率与倒置的柱增强二极管210移动的速率之间的差异不足。然而，当倒置的柱增强二极管210的前边缘捕获在凹槽510中时，载流流动的相对速率和倒置的柱增强二极管210移动的速率增加。相对速度的这种增加导致阻力的相应增加和翻转的可能性。由于凹槽510不太可能捕获非倒置的柱增强二极管210的前边缘，因此凹槽对非倒置的柱增强二极管210的影响是非实质性的。
虽然前述实施例公开了一种围绕井同心的凹槽，但是根据不同的实施例可以使用凹槽的其他位置和几何形状。例如，图6a示出了包括多个井610的基板部分605的俯视图600，井610中可被沉积柱增强二极管210。另外，在基板部分605的表面中形成多个平行凹槽620，使得流体方向(由箭头601所示)大致垂直于凹槽620。在这种配置中，凹槽620扰乱了穿过基板部分605的倒置的柱增强二极管210的取向，类似于上面关于图5所讨论的那样。作为另一个例子，图6b示出了包括多个井660的基板部分655的俯视图650，柱增强二极管210可被沉积在多个井660中。另外，在基板部分655的表面中形成多个平行凹槽670，使得流体方向(由箭头651所示)大致垂直于凹槽670。在这种配置中，凹槽670扰乱了穿过基板部分655的倒置的柱增强二极管210的取向，类似于上面关于图5所讨论的那样。
转到图7，流程图700描绘了根据本发明的一些实施例的用于形成柱增强二极管的方法。遵循流程图700，第一掺杂层(框705)被形成。通过掺杂具有第一掺杂类型的半导体材料形成第一掺杂层，第一掺杂类型是p型掺杂剂或n型掺杂剂。可以使用本领域已知的用于形成掺杂材料的任何工艺。在一些实施例中，第一掺杂层是n掺杂的GaN层。
MQW层(框710)被形成在第一掺杂层上。可以使用本领域已知的用于形成MQW层的任何工艺。在MQW层的顶部上形成第二掺杂层(方框715)。通过掺杂具有第二掺杂类型的半导体材料来形成第二掺杂层，第二掺杂类型是第一掺杂类型的相反掺杂。可以使用本领域已知的用于形成掺杂材料的任何工艺。在一些实施例中，第一掺杂层是n掺杂的GaN层，第二掺杂层是p掺杂的GaN层。
柱被形成在第二掺杂层上(框720)。各种方法可被使用用以形成从第二掺杂层延伸的柱。例如，制造均质的柱可以作为第二掺杂层的一部分来完成，其中在MQW层上形成半导体材料，然后回蚀刻留下厚的柱结构和从柱的边缘延伸到MQW层的边缘的半导体的薄层。在这种情况下，第二掺杂层可以在柱形成之后被掺杂。作为另一个例子，在使用与第二掺杂层相同的材料通过选择性外延生长掺杂第二掺杂层之后，柱可被形成在第二掺杂层上。作为其他示例，形成异质柱可包括自沉积到第二掺杂层上的膜蚀刻柱，或者通过在第二掺杂层上面通过电镀或模板化生长工艺形成具有不同材料的柱。后一种方法允许使用任何材料用于柱(例如电介质、金属等)。在一些情况下，光致抗蚀剂的光刻可被用于与上述电镀或模板生长相关。虽然未在流程图700中示出，但是可以通过蚀刻第二掺杂材料、MQW层和第一掺杂材料的组合来切割单独的柱增强二极管，以产生单独的柱增强二极管，类似于上面关于图2b-2e所讨论的那些。
转到图8，流程图800示出了根据本发明的各种实施例的用于将柱增强二极管沉积或放置到基板井中的方法。在流程图800之后，形成包括多个井的基板，每个井能够接收一个柱增强二极管(框810)。基板可被形成类似于上面关于图3-5中的任何一个所讨论的那样形成。另外，通过将多个柱增强二极管添加到载液中悬浮液被形成(框805)。在一些情况下，载液是异丙醇，但也可以是能够使柱增强二极管穿过基板表面移动的另一种液体或气体。
悬浮液被沉积在包括孔的基板表面上(框815)。该沉积可以通过任何合适的方法完成，包括但不限于泵送悬浮液或将悬浮液排放到表面上。然后悬浮液在基板上被搅拌，使得悬浮液中的多个柱增强二极管相对于基板表面移动并沉积到多个井中的相应的一个中(框820)。由于柱从二极管结构的顶表面延伸而产生力的不对称性，当在暴露于载液的运动时，柱增强二极管倾向于呈现非倒置取向。在清理过程中包括未沉积的柱增强二极管和载液的悬浮液被从基板表面除去(框825)。
转到图9，流程图900示出了根据本发明的各种实施例的用于将柱增强二极管沉积或放置到基板井中的另一种方法。遵循流程图900，包括多个井的基板被形成，每个井能够接收一个柱增强二极管和能够捕获穿过基板表面的倒置的柱增强二极管的前边缘的至少一个凹槽(框810)。基板可以类似于上面关于图3-5中的任何一个所讨论的那样形成，并且包括类似于上面关于图5-6所讨论的凹槽图案。另外，通过将多个柱增强二极管添加到载液中悬浮液被形成(框805)。在一些情况下，载液是异丙醇，但也可以是能够使柱增强二极管穿过基板表面移动的另一种液体或气体。
悬浮液被沉积在包括孔的基板表面上(框915)。该沉积可以通过任何合适的方法完成，包括但不限于泵送悬浮液或将悬浮液排放到表面上。然后悬浮液在基板上被搅拌，使得悬浮液中的多个柱增强二极管相对于基板表面移动并沉积到多个井中的相应的一个中(框920)。由于柱从二极管结构的顶表面延伸而产生力的不对称性，当在暴露于载液的运动时，柱增强二极管倾向于呈现非倒置取向。此外，由于倒置的柱增强二极管在基板表面上的凹槽中被捕获前边缘的可能性当它们在基板上移动时，柱增强型二极管在暴露于基板表面时呈现非倒置取向的趋势。在清理过程中包括未沉积的柱增强二极管和载液的悬浮液被从基板表面除去(框925)。
本领域普通技术人员将认识到通过本发明的不同实施例的使用可实现各种优点。作为许多优点中的一些，更低的显示成本是可能的，因为制造微型LED显示器的显着成本是微型LED本身的材料成本。由于本发明的一些实施例允许减少冗余而不是所必需以确保一台可运作的显示器，因此微型LED的总数可被减少，从而相应地降低成本。本发明的各种实施例不要求柱增强二极管和允许二极管仅以单一取向沉积的井之间为锁-n-钥匙型相互作用。因此，制造公差可被降低，从而产生更高的产量和/或更低的成本。基于本案提供的公开内容，本领域普通技术人员将认识到通过使用本发明的一个或多个实施例可实现的各种其他优点。
总之，本发明提供了用于流体组装的新颖的系统、装置、方法和配置。虽然上面已经给出了本发明的一个或多个实施例的详细描述，但是在不脱离本发明的主题的情况下，各种替换、修改和等同物对于本领域技术人员来说是显而易见的。例如，虽然关于显示器讨论了一些实施例，但应注意，实施例找到了对除显示器之外的装置的适用性。因此，以上描述不应视为限制本发明的范围，本发明的范围由所附权利要求限定。

Claims (29)

1.一种流体组装系统，该系统包括：
包括多个井的基板；以及
包括载液和多个柱增强二极管的悬浮液，每个柱增强二极管包括从二极管结构的顶表面延伸的柱。
2.如权利要求1所述的流体组装系统，其特征在于：所述系统还包括：可操作的在所述基板上移动所述悬浮液的悬浮液移动装置，以使得所述多个柱增强二极管的一部分沉积在所述多个井中的相应井中。
3.如权利要求1所述的流体组装系统，其特征在于：所述柱增强二极管的所述二极管结构包括：
至少部分地由第一导电材料形成的顶表面；
至少部分地由第二导电材料形成的平面的底表面；
用于将电荷传导至第一导电材料的第一电触点；以及
用于将电荷传导至第二导电材料的第二电触点。
4.如权利要求1所述的流体组装系统，其特征在于：所述多个井中的每一个包括自所述相应井的底部延伸贯穿所述基板的通孔，且其中所述柱的表面基本平行于所述二极管结构的顶表面，其所述柱的表面宽度大于所述通孔的宽度。
5.如权利要求1所述的流体组装系统，其特征在于：所述多个井中的每一个包括自所述相应井的底部延伸贯穿所述基板的通孔，且其中所述通孔偏离所述对应井的圆形底部的中心。
6.如权利要求1所述的流体组装系统，其特征在于：所述二极管结构包括底表面，且其中所述底表面的最大宽度小于所述多个井中的每一个的最大宽度。
7.如权利要求1所述的流体组装系统，其特征在于：电触点形成在所述多个井中的每一个的内表面上。
8.如权利要求1所述的流体组装系统，其特征在于：在所述多个柱增强二极管中，倘若其中所述柱朝远离所述基板延伸，则每一个柱增强二极管的取向为非倒置取向，倘若其中所述柱朝向所述基板延伸，则每一个柱增强二极管的取向为倒置取向，且其中非倒置取向的柱增强二极管沉积在相应井中比倒置取向的柱增强二极管沉积在相应井中更加机械稳定。
9.如权利要求1所述的流体组装系统，其特征在于：在所述多个柱增强二极管中，倘若其中所述柱朝远离所述基板延伸，则每一个柱增强二极管的取向为非倒置取向，倘若其中所述柱朝向所述基板延伸，则每一个柱增强二极管的取向为倒置取向，且与所述基板的表面接触的所述柱增强二极管中的一个在非倒置取向比在倒置取向更加机械稳定。
10.如权利要求1所述的流体组装系统，其特征在于：在所述多个柱增强二极管中，倘若其中所述柱朝远离所述基板延伸的方向，则每一个柱增强二极管的取向为非倒置取向，倘若其中所述柱朝向所述基板延伸的方向，则每一个柱增强二极管的取向为倒置取向，且其中所述基板还包括：至少一个凹槽，所述凹槽被配置成使得经过所述凹槽的多个柱增强二极管，其中非倒置方向柱增强二极管比倒置方向柱增强二极管更加机械稳定。
11.如权利要求10所述的流体组装系统，其特征在于：所述凹槽延伸到所述基板中，且所述凹槽的前边缘具有大于后边缘的斜度，且其中将悬浮液在基板上移动时，一个所述柱增强二极管在跨越所述前边缘之前跨越所述后边缘。
12.如权利要求10所述的流体组装系统，其特征在于：所述凹槽进入所述基板的深度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
13.如权利要求10所述的流体组装系统，其特征在于：所述凹槽在所述基板表面处的宽度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
14.一种柱增强二极管包括：
至少部分地由第一导电材料的形成的平面的顶表面；
至少部分地由第二导电材料形成的平面的底表面；
从所述顶表面延伸的柱；
用于将电荷传导至所述第一导电材料的第一电触点；以及
用于将电荷传导至所述第二导电材料的第二电触点。
15.如权利要求14所述的柱增强二极管，其特征在于：所述顶表面具有一第一最大宽度，其中所述柱的基本平行于所述顶表面的表面具有一第二最大宽度，且其中所述第一最大宽度是所述第二最大宽度的至少两倍。
16.如权利要求14所述的柱增强二极管，其特征在于：所述柱具有高度是从所述顶表面延伸到所述柱的表面，所述柱的表面基本平行于所述顶表面，其中所述顶表面和所述底表面之间的距离是厚度，且其中所述厚度与高度比在1：0.6到1：4的范围内。
17.如权利要求14所述的柱增强二极管，其特征在于：所述顶表面具有一最大宽度，其中所述顶表面和所述底表面之间的距离是厚度，且其中最大宽度与厚度的纵横比在5：1至50：1的范围内。
18.如权利要求14所述的柱增强二极管，其特征在于：所述柱为所述第一电触点。
19.如权利要求14所述的柱增强二极管，其特征在于：所述柱由绝缘材料制成。
20.如权利要求14所述的柱增强二极管，其特征在于：所述顶表面具有从由圆形、多边形和椭圆形组成的组合中选择的形状。
21.如权利要求14所述的柱增强二极管，其特征在于：所述顶表面具有六边形的形状。
22.如权利要求14所述的柱增强二极管，其特征在于：所述柱的基本平行于所述顶表面的表面具有从由圆形、多边形和椭圆形组成的组合中选择的形状。
23.如权利要求14所述的柱增强二极管，其特征在于：所述柱由第三导电材料制成。
24.如权利要求23所述的柱增强二极管，其特征在于：所述第三导电材料与所述第一导电材料相同。
25.如权利要求24所述的柱增强二极管，其特征在于：所述第一导电材料为p掺杂的半导体材料，且其中所述第二导电材料为n掺杂的半导体材料。
26.如权利要求24所述的柱增强二极管，其特征在于：所述第一导电材料为n掺杂的半导体材料，且其中所述第二导电材料为p掺杂的半导体材料。
27.一种用于流体组装的基板，所述基板包括：
自所述基板的顶表面延伸的多个井，其中所述多个井中的每个井用于接收一个柱增强二极管，其中所述柱增强二极管包括从二极管结构的顶表面延伸的柱；
延伸进入所述基板的所述顶表面的至少一个凹槽，且配置成使得经过所述凹槽的所述柱增强二极管的取向在非倒置取向上比在倒置取向中更加机械稳定，其中在非倒置取向中所述柱朝远离所述基板延伸的所述顶表面，且在倒置的取向中所述柱延伸朝向所述基板。
28.如权利要求27所述的流体组装系统，其特征在于：所述凹槽进入所述基板的深度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
29.如权利要求27所述的流体组装系统，其特征在于：所述凹槽在所述基板表面处的宽度小于从所述二极管结构的所述顶表面的边缘到所述柱的边缘的距离。
CN201780036994.4A 2016-06-23 2017-06-19 在流体组装中提供不对称稳定性的二极管 Active CN109643709B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/190813 2016-06-23
US15/190,813 US9892944B2 (en) 2016-06-23 2016-06-23 Diodes offering asymmetric stability during fluidic assembly
PCT/US2017/038087 WO2017222960A1 (en) 2016-06-23 2017-06-19 Diodes offering asymmetric stability during fluidic assembly

Publications (2)

Publication Number Publication Date
CN109643709A true CN109643709A (zh) 2019-04-16
CN109643709B CN109643709B (zh) 2023-05-23

Family

ID=60677771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780036994.4A Active CN109643709B (zh) 2016-06-23 2017-06-19 在流体组装中提供不对称稳定性的二极管

Country Status (6)

Country Link
US (3) US9892944B2 (zh)
EP (1) EP3475982A4 (zh)
JP (1) JP6780032B2 (zh)
KR (1) KR102181621B1 (zh)
CN (1) CN109643709B (zh)
WO (1) WO2017222960A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162064A (zh) * 2018-11-08 2020-05-15 昆山工研院新型平板显示技术中心有限公司 Led单元、导引板、led显示器及其制造方法
CN112992754A (zh) * 2020-05-22 2021-06-18 重庆康佳光电技术研究院有限公司 一种巨量转移装置及其转移方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
CN106229394B (zh) 2016-10-19 2019-06-07 武汉华星光电技术有限公司 微发光二极管及其制造方法和显示器
EP3352211B1 (en) * 2017-01-19 2020-08-05 eLux Inc. Method for the fluidic assembly of emissive displays
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
CN110741470A (zh) * 2017-06-02 2020-01-31 康宁股份有限公司 流体组装基片和制备方法
KR102430018B1 (ko) 2017-12-20 2022-08-05 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
WO2019157170A1 (en) * 2018-02-07 2019-08-15 The Trustees Of The University Of Pennsylvania High throughput microfluidic device
TWI677903B (zh) * 2018-08-24 2019-11-21 王中林 巨量佈設晶片的方法
WO2021010521A1 (ko) * 2019-07-16 2021-01-21 엘지전자 주식회사 오조립된 반도체 발광소자의 제거 모듈 및 이를 이용한 오조립된 반도체 발광소자의 제거방법
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026725A (ko) * 2019-08-28 2020-03-11 엘지전자 주식회사 반도체 발광소자 수거 장치 및 수거 방법
CN114424329A (zh) * 2019-09-19 2022-04-29 Lg电子株式会社 用于半导体发光器件的自组装的组装腔室
KR102186922B1 (ko) * 2019-10-01 2020-12-04 윤치영 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법
KR102251195B1 (ko) 2019-10-01 2021-05-12 윤치영 수직 정렬된 버티컬 타입 초소형 엘이디를 구비한 엘이디 어셈블리
KR102512547B1 (ko) * 2019-10-01 2023-03-29 윤치영 수직 정렬된 버티컬 타입 초소형 엘이디를 구비한 엘이디 어셈블리
KR20210111920A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
CN113675108B (zh) * 2020-05-15 2024-03-29 展晶科技(深圳)有限公司 背板及流体组装的方法
CN111725123B (zh) * 2020-05-22 2022-12-20 深圳市隆利科技股份有限公司 微型发光二极管显示装置的制造方法
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
WO2022086038A1 (ko) * 2020-10-19 2022-04-28 삼성전자주식회사 디스플레이 모듈
US11711896B2 (en) * 2020-10-29 2023-07-25 Innolux Corporation Electronic device and manufacturing method thereof
FR3116648B1 (fr) 2020-11-20 2022-10-28 Commissariat Energie Atomique Dispositif et procédé d'assemblage fluidique de micropuces sur un substrat
KR20220077522A (ko) 2020-12-02 2022-06-09 (주)포인트엔지니어링 미소 소자의 정렬 장치 및 정렬 방법
KR102511685B1 (ko) 2020-12-09 2023-03-21 (주)포인트엔지니어링 미소 소자, 미소 소자의 정렬 장치 및 방법
KR20220091262A (ko) 2020-12-23 2022-06-30 (주)포인트엔지니어링 미소 소자의 전사방법 및 이를 이용한 디스플레이의 제조방법
KR20220091263A (ko) 2020-12-23 2022-06-30 (주)포인트엔지니어링 미소 소자 및 그 제조방법, 미소 소자의 정렬 장치 및 방법
TWI820389B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 發光元件封裝體、顯示裝置及製造顯示裝置的方法
TWI820627B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 顯示裝置及其製造方法
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020055200A1 (en) * 2000-06-30 2002-05-09 Takayuki Kondo Process of mounting elements and optical transmission apparatus
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
JP2004022846A (ja) * 2002-06-18 2004-01-22 Nagoya Industrial Science Research Inst 微小部品の配置方法及び基板装置
TW583751B (en) * 2001-09-28 2004-04-11 Hrl Lab Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US20050003570A1 (en) * 2003-05-07 2005-01-06 Kazutoshi Onozawa Semiconductor device fabrication method
US20050164485A1 (en) * 2004-01-23 2005-07-28 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device and apparatus for fabricating the same
US20060249873A1 (en) * 1999-11-02 2006-11-09 Smith John S Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US20070079571A1 (en) * 2005-10-07 2007-04-12 Schatz Kenneth D Methods and apparatuses relating to block receptor configurations and block assembly processes
US20120032220A1 (en) * 2008-01-15 2012-02-09 Cree, Inc. Packaged light emitting diodes including phosphor coating and phosphor coating systems
US20120161195A1 (en) * 2007-05-31 2012-06-28 Nthdegree Technologies Worldwide Inc. Printable Composition of a Liquid or Gel Suspension of Diodes
US20130270516A1 (en) * 2009-04-07 2013-10-17 Soraa, Inc. Polarized White Light Devices Using Non-Polar or Semipolar Gallium Containing Materials and Transparent Phosphors
US20140306244A1 (en) * 2013-04-15 2014-10-16 Nthdegree Technologies Worldwide Inc. Conductive phosphor layer electrode for vertical led
US20150187740A1 (en) * 2013-12-27 2015-07-02 LuxVue Technology Corporation Etch removal of current distribution layer for led current confinement

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH11186590A (ja) 1997-12-25 1999-07-09 Rohm Co Ltd チップ型ｌｅｄ
US6771019B1 (en) 1999-05-14 2004-08-03 Ifire Technology, Inc. Electroluminescent laminate with patterned phosphor structure and thick film dielectric with improved dielectric properties
US6821805B1 (en) 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6623579B1 (en) 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6527964B1 (en) 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
US6417025B1 (en) 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6590346B1 (en) * 2001-07-16 2003-07-08 Alien Technology Corporation Double-metal background driven displays
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6927382B2 (en) 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US7244326B2 (en) 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
JP4396285B2 (ja) * 2004-01-21 2010-01-13 ソニー株式会社 素子配列基板および素子配列方法
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US7687277B2 (en) 2004-12-22 2010-03-30 Eastman Kodak Company Thermally controlled fluidic self-assembly
JP5149483B2 (ja) 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP4992282B2 (ja) 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US20070031992A1 (en) 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
JP2007123438A (ja) 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置
US7528422B2 (en) 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007214276A (ja) 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
JP5592610B2 (ja) 2006-03-10 2014-09-17 エステイーシー．ユーエヌエム ナノワイヤーの製造方法、ＩＩＩ族窒化物ナノワイヤーアレイ、及びＧａＮ基板構造
KR100763894B1 (ko) * 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
JP5157081B2 (ja) 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
US7784474B2 (en) 2006-08-07 2010-08-31 Stephen Kondos Undercarriage washer
US9534772B2 (en) * 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8076178B2 (en) 2007-09-28 2011-12-13 Oracle America, Inc. Self-assembly of micro-structures
US7874474B2 (en) 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
US7928655B2 (en) 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
US20110031516A1 (en) 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US8318595B2 (en) 2009-11-24 2012-11-27 The United States Of America As Represented By The Secretary Of The Army Self-assembled electrical contacts
EP2612354A2 (en) * 2010-09-03 2013-07-10 The Procter and Gamble Company A light emitting apparatus
WO2012064148A1 (ko) 2010-11-11 2012-05-18 (주)팔콘시스템 투명 디스플레이 장치 및 이를 위한 발광소자
KR101240919B1 (ko) * 2011-05-04 2013-03-11 (주)팔콘시스템 Ｌｅｄ 매트릭스를 이용한 터치 패널 디스플레이 장치
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US8685774B2 (en) 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US9417415B2 (en) 2013-05-28 2016-08-16 Georgia Tech Research Corporation Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
JP2015038957A (ja) * 2013-07-16 2015-02-26 株式会社東芝 半導体装置及びその製造方法
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US10293436B2 (en) 2013-12-17 2019-05-21 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249873A1 (en) * 1999-11-02 2006-11-09 Smith John S Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US20020055200A1 (en) * 2000-06-30 2002-05-09 Takayuki Kondo Process of mounting elements and optical transmission apparatus
TW583751B (en) * 2001-09-28 2004-04-11 Hrl Lab Llc Method for assembly of complementary-shaped receptacle site and device microstructures
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
JP2004022846A (ja) * 2002-06-18 2004-01-22 Nagoya Industrial Science Research Inst 微小部品の配置方法及び基板装置
US20050003570A1 (en) * 2003-05-07 2005-01-06 Kazutoshi Onozawa Semiconductor device fabrication method
US20050164485A1 (en) * 2004-01-23 2005-07-28 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device and apparatus for fabricating the same
US20070079571A1 (en) * 2005-10-07 2007-04-12 Schatz Kenneth D Methods and apparatuses relating to block receptor configurations and block assembly processes
US20120161195A1 (en) * 2007-05-31 2012-06-28 Nthdegree Technologies Worldwide Inc. Printable Composition of a Liquid or Gel Suspension of Diodes
US20120032220A1 (en) * 2008-01-15 2012-02-09 Cree, Inc. Packaged light emitting diodes including phosphor coating and phosphor coating systems
US20130270516A1 (en) * 2009-04-07 2013-10-17 Soraa, Inc. Polarized White Light Devices Using Non-Polar or Semipolar Gallium Containing Materials and Transparent Phosphors
US20140306244A1 (en) * 2013-04-15 2014-10-16 Nthdegree Technologies Worldwide Inc. Conductive phosphor layer electrode for vertical led
US20150187740A1 (en) * 2013-12-27 2015-07-02 LuxVue Technology Corporation Etch removal of current distribution layer for led current confinement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162064A (zh) * 2018-11-08 2020-05-15 昆山工研院新型平板显示技术中心有限公司 Led单元、导引板、led显示器及其制造方法
CN112992754A (zh) * 2020-05-22 2021-06-18 重庆康佳光电技术研究院有限公司 一种巨量转移装置及其转移方法
CN112992754B (zh) * 2020-05-22 2022-02-25 重庆康佳光电技术研究院有限公司 一种巨量转移装置及其转移方法

Also Published As

Publication number Publication date
US9892944B2 (en) 2018-02-13
WO2017222960A1 (en) 2017-12-28
US20180144957A1 (en) 2018-05-24
US10643870B2 (en) 2020-05-05
US20190273006A1 (en) 2019-09-05
EP3475982A1 (en) 2019-05-01
EP3475982A4 (en) 2020-02-12
JP6780032B2 (ja) 2020-11-04
US10347513B2 (en) 2019-07-09
CN109643709B (zh) 2023-05-23
KR102181621B1 (ko) 2020-11-24
JP2019521380A (ja) 2019-07-25
US20170372927A1 (en) 2017-12-28
KR20190009003A (ko) 2019-01-25

Similar Documents

Publication Publication Date Title
CN109643709A (zh) 在流体组装中提供不对称稳定性的二极管
US10243098B2 (en) Substrate features for enhanced fluidic assembly of electronic devices
US10431718B2 (en) Substrate with topological features for steering fluidic assembly LED disks
US10276754B2 (en) Method for the fluidic assembly of emissive displays
JP2018061017A (ja) 発光表示装置の流体アセンブリのシステム及び方法
US20120292630A1 (en) Led substrate and led
US20190319163A1 (en) Planar Surface Mount Micro-LED for Fluidic Assembly
US9985190B2 (en) Formation and structure of post enhanced diodes for orientation control
TW201719926A (zh) 光電配置及用於產生光電配置之方法
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
JP6591396B2 (ja) アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
JP2010157551A (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
CN102130254A (zh) 发光装置及其制造方法
US20180076168A1 (en) Fluidic Self Assembly of Contact Materials
CN102130248A (zh) 发光装置及其制造方法
US20150123252A1 (en) Lead frame package and manufacturing method thereof
TWM591707U (zh) 一種ｌｅｄ晶片結構
CN111244243A (zh) 一种微元件及其批量转移方法与设备
TWI809832B (zh) 半導體元件及其製造方法
US20220157759A1 (en) Display device using semiconductor light emitting element, and method for producing same
JP2012533142A (ja) 多次元微細構造の製造
TW201201405A (en) LED and method for manufacting the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant