JP4396285B2

JP4396285B2 - 素子配列基板および素子配列方法

Info

Publication number: JP4396285B2
Application number: JP2004012828A
Authority: JP
Inventors: 秋彦渡辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-01-21
Filing date: 2004-01-21
Publication date: 2010-01-13
Anticipated expiration: 2024-01-21
Also published as: US7698800B2; JP2005209772A; US20050196589A1

Description

本発明は、複数の素子を所定の位置に配列するための素子配列基板および素子配列方法に関し、特に流体中での素子の運動を用いて自己整合的に複数の素子配列を行うための素子配列基板および素子配列方法に関するものである。

従来、素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）やプラズマディスプレイパネル（ＰＤＰ：ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）のように基板上に素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。従来のＬＣＤ、ＰＤＰの如き画像表示装置においては、素子や画素のピッチに関し、素子分離が出来ないために製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。

最近の技術として、いわゆる流体自己実装（ＦｌｕｉｄＳｅｌｆＡｓｓｅｍｂｌｙ）法による実装方法として自己整合的に素子を基板上に配列する方法が提案されている。自己整合的な流体自己実装方法では、多数の素子を製造後に流体中を流すようにして素子を搬送し、その途中でフィルム表面に形成した孔に素子を保持させ、フィルムを素子ごと実装すべき装置に合わせて転写する技術である。フィルム表面に形成される孔は実装すべき素子の形状に適合しており、多数の素子はこのような特殊なフィルム上に保持された状態で流体中から取り出され、装置上に転写される。

また、素子を配列する実装基板上に素子を嵌合させる凹み構造を形成し、大気中あるいは液体中に実装基板を配置した状態で、複数の半導体チップを分散させて自己整合的にその凹みにチップを配置させる技術も提案されている（例えば特許文献１乃至特許文献３参照）。

米国特許第５７８３８５６号明細書特表平９−５０６７４２号公報特開平９−１２０９４３号公報

上述した特許文献１乃至特許文献３に記載されている技術では、図８に示すように、平坦な基板１０上に孔１１を形成して基板１０を流体１３中に浸漬し、ディスプレイ用の素子１２を流体１３中に投入して移動させ、素子１２を孔１１に嵌合させて実装する。素子配列では、孔１１に素子１２が嵌合しない素子抜けが発生することは歩留まりの低下を意味するため、素子抜けが起こらないように確実に孔１１に素子１２を供給する必要がある。

しかし、基板１０を画像表示装置などに直接用いる場合には、素子１２同士の間隔は画素ピッチと同等となるため、素子１２を配列する間隔と比較して素子１２のサイズが小さく、基板１０上での素子１２を配列する密度が低くなり、素子１２が孔１１に到達するまでの距離は長くなり、素子１２が孔１１に嵌合するまでの時間も長くなってしまう。したがって、凹みである孔１１が形成された画素位置に高い歩留まりで発光素子１２を固定するためには、確実に孔１１に素子１２が嵌合するまで作業を行う必要があるため、全ての孔１１に素子１２を嵌合させるために要する時間が長くなってスループットが悪化するという問題があった。

そのため、短い時間で孔１１に対して素子１２を確実に嵌合させるためには、図８に示すように、基板１０上に形成された孔１１の個数よりも圧倒的に多量の素子１２を供給する必要があった。基板１０上に供給された多量の素子１２は、その一部の素子１２だけが孔１１に嵌合するが、短時間で全ての孔１１に素子１２が嵌合する確率が上昇するため、実装に要する時間を短縮して実装歩留まりを向上させることができる。しかし、素子配列の間隔に対して素子１２のサイズが比較的小さい場合、配列したい素子１２の数よりも多数の素子１２を用意して流体中を流す必要があり、必要な部品点数が多くなり製造コストが上昇するという問題があった。

したがって本発明は、素子配列の間隔よりも素子サイズが比較的小さく、配列される素子密度が低い場合にも確実に素子配列を行い、かつ、短時間で効率良く素子配列を行うことが可能な素子配列基板および素子配列方法を提供することを目的とする。

上記課題を解決するために本発明の素子配列基板は、素子を所定位置に配列するための素子配列基板であって、前記素子が配列される配列面を有する素子配列基板本体と、前記素子が嵌合する前記配列面に形成された素子形状と略同一形状の凹部と、前記配列面に形成され前記凹部の上縁に向かって下り傾斜面としたテーパー領域とを備えることを特徴とする。

テーパー領域が凹部方向に下りの傾斜面として形成されているため、テーパー領域の領域内に載った素子には凹部方向への力が加わり、素子を効率的に凹部方向に移動させることができる。また、超音波振動を加えた場合には、平坦な配列面では素子がブラウン運動と類似するランダムな移動を繰り返すが、テーパー領域として凹部方向への下りの傾斜が形成されていることにより、テーパー領域領域内に載った素子が凹部方向に移動する確率を高めることができ、より効率的に素子を凹部方向へ移動させることが可能となる。従って、素子が凹部に到達するまでの時間を短縮することができるため、配列面に供給する素子の個数を従来よりも比較的少なくしたとしても、確実に凹部に素子を嵌合させて配列させることができる。

また、テーパー領域の面積が凹部の面積の１０倍以上であるとすることで、配列面に供給された素子を効率的に凹部近辺へと移動させることが可能となる。また、凹部およびテーパー領域が配列面上に周期的に形成されているとすることで、素子配列基板を画像表示装置などに直接用いることが可能となる。さらに、凹部はテーパー領域の略中心に形成されているとしてもよい。

また、上記課題を解決するために本発明の素子配列方法は、素子を所定位置に配列するための素子配列方法であって、前記素子が嵌合される素子形状と略同一形状の凹部と、前記凹部の上縁に向かって下り傾斜面としたテーパー領域とが形成された素子配列基板の配列面に、素子が混入された流体を供給する工程と、前記流体中で前記素子を前記テーパー領域の傾斜面に沿って移動させ、前記凹部に前記素子を嵌合させる工程とを有することを特徴とする。

素子配列の間隔よりも素子サイズが比較的小さく、配列される素子密度が低い場合にも確実に素子配列を行い、かつ、短時間で効率良く素子配列を行うことが可能である。

以下、本発明を適用した素子配列基板および素子配列方法について、図面を参照しながら詳細に説明する。なお本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

図１は本発明の素子配列基板の構造を示す断面図であり、図２は本発明の素子配列基板の構造を示す平面図である。本発明の素子配列基板および素子配列方法では、板状の部材である素子配列基板１の一方の面に素子を配列するための配列面２が形成されている。また、配列面２には素子を嵌合させて固定するための孔である嵌合孔３が形成されており、嵌合孔３の周囲には図中矢印で示した領域に嵌合孔３を底面とするような傾斜のテーパー領域４が形成されている。図１では素子配列基板１の一部を拡大して示しているが、素子配列基板１の大きさは画像表示装置などの素子配列を行う装置の目的に応じたものであり、素子を配列する間隔である嵌合孔３の間隔や形状、およびテーパー領域４の面積や傾斜の角度などは図中に示したものと異なっていても良い。

素子配列基板１は、配列面２の成形をして嵌合孔３およびテーパー領域４を形成し易い材質で形成されており、例えば樹脂を用いることや、プリント基板で用いられているようなガラスマットと樹脂との積層構造を用いることができ、シリコン基板、ガラス基板、金属板またはセラミック基板などを用いるとしても良い。図に示したように素子配列基板１の配列面上に嵌合孔３とテーパー領域４とを形成するには、嵌合孔３とテーパー領域４をかたどった型に樹脂を流し込み押出し成形することや、嵌合孔３とテーパー領域４をかたどった型で樹脂をプレス加工することなど、通常用いられる加工方法を用いることができる。素子配列基板１は最終的に得られる画像表示装置の表示基板などであってもよく、素子を配列した後に他の基板に素子を転写するために一時的に素子を保持する基板であっても良い。

配列面２は素子配列基板１の一方の面であり、素子を配列する際には重力方向で上面に位置することになる。これは、本発明の素子配列方法を用いて素子配列を行う場合に、素子配列基板１に水などの流体を供給して、流体中に素子を投入することで素子を配列面２に供給するためである。

嵌合孔３は、素子配列基板１の配列面２上に形成された凹形状の窪みであり、微小な半導体チップや発光素子などの素子を実装位置に嵌合させて固定させるため凹みであり、所定の間隔をおいて配列面２上に複数形成されている。素子配列基板１を画像表示装置の表示基板として用いる場合には、嵌合孔３の間隔は画素ピッチと同等に形成されることになる。また、嵌合孔３を素子形状に対応した左右非対称な形状に形成して素子の配列のみならず、配列面２上での素子の配向方向を決定させるとしても良い。

図１及び図２に示した例では嵌合孔３の形状は底面および開口部が正方形の直方体形状であるが、嵌合孔３に嵌合させて配列する素子の形状に応じて適宜成形するものであり、円柱、円錐、その他多角形の立体構造でもかまわない。図３は、本発明の素子配列基板の他の構成例を示す断面図であり、ある嵌合孔３を直方体形状で形成し他の嵌合孔３を四角錐形状で形成するなど、複数種類の形状の嵌合孔３を配列面２に形成し、それぞれの嵌合孔３の周囲にテーパー領域４を形成した例である。嵌合孔３の形状を複数種類とすることで、複数種類の素子５を素子配列基板１上の所定位置に配置する場合に、配置したい素子５の形状と嵌合孔３の形状とを一致させることで、嵌合孔３に嵌合する素子５の種類を決定することができる。これにより、画像表示装置の赤・緑・青の各色を発光する発光素子をそれぞれ所定の位置に配列する場合など、複数種類の素子配列を自己整合的に行うことが可能となる。

テーパー領域４は、嵌合孔３の周囲に形成された傾斜面であり、嵌合孔３に対して緩やかな下りの傾斜として形成されて嵌合孔３まで素子を誘導する。図２に示すように、複数の嵌合孔３の周囲にはそれぞれテーパー領域４が形成されており、隣り合う嵌合孔３の周囲に形成されているテーパー領域４同士は互いに隣接しあうように形成されている。図１の断面図および図２の平面図に示した例では、一つの嵌合孔３の周囲に形成されている一つのテーパー領域４の形状は四角錐形状であり、テーパー領域４の略中央位置で最も低い位置に嵌合孔３が形成されている。

図１および図２では嵌合孔３およびテーパー領域４を部分的に拡大して示しているが、素子配列基板１を画像表示装置などに直接用いる場合には、嵌合孔３に嵌合された素子は画像表示装置の画素を構成することになるため、配列面２上には嵌合孔３とその周囲のテーパー領域４が配列面２上に行方向および列方向に周期的に形成されている。嵌合孔３とテーパー領域４とを行列方向に周期的に形成することで、本発明の素子配列基板に素子を配列して、画像表示装置などに直接用いることも容易になる。

テーパー領域４の傾斜角度は任意であるが、素子をテーパー領域４の領域内に供給した際に、素子に対して嵌合孔３方向への力が加わる程度の傾斜角度が必要である。また、テーパー領域４の形状は四角錐形状である必要は無く、円錐形状や球面などの曲面であってもよいが、テーパー領域４の最も低い位置に嵌合孔３が形成されている必要がある。また、隣り合うテーパー領域４が互いに接している必要は無く、テーパー領域４同士の間に配列面２の平坦な領域が存在するとしても良い。

図４は、本発明の素子配列基板の他の構成例を示す断面図であり、配列面２にテーパー領域４が曲面として形成され、テーパー領域４の最も低い領域に嵌合孔３が形成され、テーパー領域４同士は互いに所定間隔を空けて形成されている例を示している。テーパー領域４の傾斜を曲面とすることで、嵌合孔３よりも遠い位置での傾斜角度は嵌合孔３近辺での傾斜角度よりも大きくなるため、素子５に加わる嵌合孔３方向への力は嵌合孔３から遠いほど大きくなり、より早く素子５を嵌合孔３付近まで移動させると共に、嵌合孔３付近では微小な移動の繰り返しで素子５が嵌合孔３に嵌合する確立を高めることが可能となる。また、テーパー領域４同士を所定間隔だけ空けて形成することで、テーパー領域の占める面積や傾斜角度を調整することができる。

次に、図５を用いて本発明の素子配列方法について説明する。上述したように、配列面２に嵌合孔３およびテーパー領域４が複数形成されている素子配列基板１を流体６中に浸漬させ、流体６中に嵌合孔３に嵌合させる複数の素子５を投入する。素子５の形状は少なくともその一部分が嵌合孔３の形状と略同一形状であり、素子５に対して加圧などの外力を加えなくても嵌合孔３に嵌合する程度の大きさであるとする。また、流体６の比重は素子５の比重よりも小さく、流体６中では素子５が浮遊せずに沈降していくものを用いる。

また、流体６としては例えば純水やアルコールなどを用いることができ、嵌合孔３に対して素子５を嵌合させた後に流体６を蒸発させることで配列面２上から流体６の除去をできることが望ましい。流体６として低温で蒸発させることが可能なアルコールなどを用いることで、素子５を嵌合孔３に対して嵌合させた後の流体６の除去が容易となり、素子５を配列した素子配列基板１を流体６中から取り出す際に、素子５が流体６の中で移動して嵌合孔３から外れることによる素子抜けを防止することができる。また、素子５と嵌合孔３との間に流体６が残留しないため、素子配列後の工程で流体６の影響がある不具合を防止することができる。

図５に示したように流体６中に投入された素子５は、重力に従って流体６中を下方に沈降していき、テーパー領域４の表面に載る。テーパー領域４表面は嵌合孔３に対して下りの傾斜となっているため、素子５には傾斜に対して垂直方向の抗力が働き、重力の斜面に対して水平方向の成分が素子５に加わるため、素子５には嵌合孔３に向かう力が加わることに成る。テーパー領域４表面と素子５との間での摩擦が十分に小さい場合には、素子５はテーパー領域４表面を摺動して嵌合孔３方向に移動する。素子５を嵌合孔３方向に効率的に移動させるために、流体６または素子配列基板１に超音波振動を加えて素子５を微小振動させるとしてもよい。また、素子５が嵌合孔３付近に移動した後に自己整合的に嵌合孔３に嵌合するためには、嵌合孔３周辺で素子５が嵌合孔３の形状と合致する方向に回転する必要があるため、流体６または素子配列基板１に超音波振動を加えて素子５を微小移動させるとしてもよい。

テーパー領域４が嵌合孔３方向に下りの傾斜面として形成されているため、テーパー領域４の領域内に載った素子５には嵌合孔３方向への力が加わり、素子５を効率的に嵌合孔３方向に移動させることが可能となる。また、超音波振動を加えた場合には、平坦な配列面では素子５がブラウン運動と類似するランダムな移動を繰り返すが、テーパー領域４として嵌合孔３方向への下りの傾斜が形成されていることにより、テーパー領域４領域内に載った素子５が嵌合孔３方向に移動する確率を高めることができ、より効率的に素子５を嵌合孔３方向へ移動させることが可能となる。

本発明の素子配列基板および素子配列方法を用いて素子の配列を行うと、配列面２に供給された素子５は効率的に嵌合孔３方向へと移動することになる。従って、素子５が嵌合孔３に到達するまでの時間を短縮することができるため、配列面２に供給する素子５の個数を従来よりも比較的少なくしたとしても、確実に嵌合孔３に素子５を嵌合させて配列させることができる。

素子５を嵌合孔３に対して移動させるためには、テーパー領域４の表面と素子５との間での摩擦が小さいほうがよく、テーパー領域４表面を平滑に形成することが好ましく、テーパー領域４を形成する際にテーパー領域４表面を平滑化する加工を施すことや、テーパー領域４表面に摩擦係数の小さい層を形成するとしてもよい。また、図５では素子配列基板１を流体６中に浸漬して流体６中に素子５を投入するとしているが、流体６中に予め素子５を混入しておき、素子５が混入された流体６を素子配列基板１の配列面２に対して供給するとしてもよい。この場合、素子５が混入された流体６を配列面２上に流す構成としてもよく、流体６と素子５とが同時に配列面２に供給されれば、流体６中に素子配列基板１が浸漬されていなくてもよい。

テーパー領域４の面積は嵌合孔３同士の距離によって限定されることになるが、素子配列基板１におけるテーパー領域４の面積が嵌合孔３の面積の１０倍以上程度であれば、効果的に素子５を嵌合孔３に対して誘導して嵌合させることができ、さらにはテーパー領域４の一辺の長さが嵌合孔３の一辺の長さの１０倍以上つまり面積が１００倍以上であることが好ましい。テーパー領域４の面積が大きくなるほど、流体６中に混入された素子５は確実にテーパー領域４の領域内に載り、素子５に確実に嵌合孔３方向への力が加わることになり、効率的に素子５を嵌合孔３近辺に移動させて嵌合させること可能となる。

図６は、本発明の素子配列基板１に上述した素子配列方法を用いて、素子５を配列して流体６を蒸発させた状態を示す外観斜視図である。素子配列基板１上に行方向および列方向に所定の間隔で形成された嵌合孔３に、素子５が自己整合的に嵌合して配列されている。嵌合孔３が所定の間隔で形成されているため、それぞれの嵌合孔３周囲に形成されたテーパー領域４も同一面積で行方向および列方向に並んでいる。このように、素子配列基板１の配列面２上に周期的に嵌合孔３およびテーパー領域４を形成して素子５の配列を行い、素子５が配列されているピッチを画素表示装置の画素ピッチに相当させるこで、素子配列基板１を画像表示装置に直接用いることが可能となる。

図７は、本発明の素子配列基板を画像表示装置に直接用いる場合の、画像表示装置の製造手順の一例を示す工程図である。図１乃至図６を用いて説明したように、配列面２上に嵌合孔３を形成し嵌合孔３の周囲にテーパー領域４を形成し、配列面２に対して素子５が混入された流体６を供給して自己整合的に嵌合孔３に素子５を嵌合させて、図７（ａ）に示すように素子５を素子配列基板１上に配列する。

次に図７（ｂ）に示すように、配列面２上に電気配線７の形成を行って素子５と電気配線７とを電気的に接続する。電気配線７の形成は、通常用いられる灰線形性技術を用いることができ、例えば配列面２上の全面に金属層を積層した後にフォトリソグラフィー技術を用いて所定のパターンの金属層だけを残留させるとしてもよい。電気配線７は、図中では紙面に水平方向に配列された素子５に接触するようにストライプ状に形成されているとする。テーパー領域４によって配列面２には緩やかな凹凸が形成されているが、素子５が嵌合孔３に嵌合されているために、素子５の上面とテーパー領域４表面とは略面一となり電気配線７を形成しても素子５とテーパー領域４との段差に起因する断線を防止することができる。また、素子５の発光面を配列面２方向とするばあいには、電気配線７として透明電極を用いることが望ましい。

次に、図７（ｃ）に示すように、素子５を配列して電気配線７を形成した配列面２上に、樹脂層８を形成する。樹脂層８は、素子配列基板１の強度を確保するとともに電気配線７の保護を行う層であり、素子５の発光面を配列面２方向にした場合には、樹脂層８として光を透過する透明な材料を用いる。樹脂層８の形成は、通常用いられる樹脂の積層技術を用いることができ、例えば熱硬化性樹脂をスピンコート技術で配列面２上に塗布した後に、所定温度でベークして硬化させる方法を用いるとしてよい。

次に、図７（ｄ）に示すように、素子配列基板１の配列面２と反対側の面を研磨等により除去して素子５を露出させ、素子５上に電気配線９を形成して素子５と電気配線９とを電気的に接続する。電気配線９の形成は、通常用いられる灰線形性技術を用いることができ、例えば金属層を積層した後にフォトリソグラフィー技術を用いて所定のパターンの金属層だけを残留させるとしてもよい。電気配線９は、図中では紙面に垂直方向に配列された素子５に接触するようにストライプ状に形成されているとする。

図７（ａ）乃至図７（ｄ）に示したように、素子配列基板１上に配列された素子５に対して、紙面に水平方向に延長して形成された電気配線７と、紙面に垂直方向に延長して形成された電気配線９とで電気的接続を行う。これにより、電気配線７および電気配線９をそれぞれロウ電極およびカラム電極として用いることで、任意の素子５に対して電流を流して単純マトリクス駆動型の画像表示装置を形成することができる。このように、画像表示装置の画素ピッチに対応した間隔で周期的に嵌合孔３およびテーパー領域４を形成し、本発明の素子配列基板１に素子５を配列することで、素子配列基板１を画像表示装置に直接用いることが可能である。

本発明は、素子５のチップサイズが小さく、配置される素子５同士のピッチがまばらな場合に有効に機能すると考えられる。例えば、素子５として発光ダイオード（ＬＥＤ）を用い、発光ダイオードディスプレイのための素子配列を行う例では、ＬＥＤの素子サイズは約１５μｍであり、素子間のピッチは約１５０μｍとなっている。このような用途に本発明の素子配列基板および素子配列方法を用いることで、確実に素子配列を行い、かつ、短時間で効率良く素子配列を行うことが可能である。

また、今後の発光ダイオードディスプレイ分野では、製造コストを低減するために素子のサイズは一層小さくする傾向を強めていき、当面の目標は素子サイズを約１０μｍ程度になると考えられる。一方、素子のピッチ間隔については、人間の視覚限界があるため急激にピッチが狭くなることは考え難く、少なくとも約１００μｍ以下になることは考えにくい。従って、発光ダイオードディスプレイの技術分野では、素子のチップサイズよりも素子間のピッチが１０倍以上である可能性が高く、本発明の素子配列基板および素子配列方法を用いて素子を配列することで、確実に素子配列を行い、かつ、短時間で効率良く素子配列を行うことが可能である。

また、上述したように、嵌合孔３の周囲に嵌合孔３方向への下りの傾斜面としてテーパー領域４が形成されていることにより、素子５が嵌合孔３に到達するまでの時間を短縮することができ。これにより、配列面２に供給する素子５の個数を従来よりも比較的少なくしたとしても、確実に嵌合孔３に素子５を嵌合させて配列させることができる。従って、素子配列の間隔よりも素子サイズが比較的小さく、配列される素子密度が低い場合にも確実に素子配列を行い、かつ、短時間で効率良く素子配列を行うことが可能である。

本発明の素子配列基板の構造を示す断面図である。本発明の素子配列基板の構造を示す平面図である。本発明の素子配列基板の他の構造を示す断面図であり、複数種類の形状の嵌合孔を形成した場合を示している。本発明の素子配列版の他の構造を示す断面図であり、曲面形状のテーパー領域を所定距離離間して形成した場合を示している。本発明の素子配列基板に対して素子を供給して素子配列を行う手順を示す工程図である。本発明の素子配列基板の嵌合孔に素子を嵌合させて配列を行った状態を示す外観斜視図である。本発明の素子配列基板に素子を配列した後に、配線層を形成して画像表示装置を製造する手順を示す工程図である。従来の素子配列基板に対して素子を供給して素子配列を行う方法を示す工程図である。

符号の説明

１素子配列基板
２配列面
３嵌合孔
４テーパー領域
５，１２素子
６，１３流体
７，９電気配線
８樹脂層
１０基板
１１孔

Claims

素子を所定位置に配列するための素子配列基板であって、
前記素子が配列される配列面を有する素子配列基板本体と、
前記素子が嵌合する前記配列面に形成された素子形状と略同一形状の凹部と、
前記配列面に形成され前記凹部の上縁に向かって下り傾斜面としたテーパー領域と
を備えることを特徴とする素子配列基板。
前記凹部および前記テーパー領域が前記配列面上に周期的に形成され、
前記凹部が前記テーパー領域の略中心に形成されている
ことを特徴とする請求項１記載の素子配列基板。
素子を所定位置に配列するための素子配列方法であって、
前記素子が嵌合される素子形状と略同一形状の凹部と、前記凹部の上縁に向かって下り
傾斜面としたテーパー領域とが形成された素子配列基板の配列面に、素子が混入された流
体を供給する工程と、
前記流体中で前記素子を前記テーパー領域の傾斜面に沿って移動させ、前記凹部に前記
素子を嵌合させる工程と
を有することを特徴とする素子配列方法。
前記流体または前記素子配列基板に超音波振動を与えて前記素子を微小振動させる工程
を有する請求項３記載の素子配列方法。
前記凹部および前記テーパー領域を前記配列面上に周期的に形成し、
前記テーパー領域の略中心に前記凹部を形成する
ことを特徴とする請求項３記載の素子配列方法。