JP2011100832A - マイクロ素子の配列方法、マイクロ素子実装体および表示装置 - Google Patents

マイクロ素子の配列方法、マイクロ素子実装体および表示装置 Download PDF

Info

Publication number
JP2011100832A
JP2011100832A JP2009254101A JP2009254101A JP2011100832A JP 2011100832 A JP2011100832 A JP 2011100832A JP 2009254101 A JP2009254101 A JP 2009254101A JP 2009254101 A JP2009254101 A JP 2009254101A JP 2011100832 A JP2011100832 A JP 2011100832A
Authority
JP
Japan
Prior art keywords
microelements
meniscus
arranging
microelement
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009254101A
Other languages
English (en)
Inventor
Satoshi Morishita
敏 森下
Hitoshi Onishi
均 大西
Hiroshi Iwata
浩 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009254101A priority Critical patent/JP2011100832A/ja
Publication of JP2011100832A publication Critical patent/JP2011100832A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】マイクロ素子を高効率で迅速に基板上に配列できるマイクロ素子の配列方法を提供する。
【解決手段】流路１に面するように基板６を配置し、この基板６の上かつ流路１内に液体２を導入すると共に液体２の上面に形成されたメニスカス７に接触するようにマイクロ素子５ａ，５ｂ，５ｃを配置して、マイクロ素子５ａ，５ｂ，５ｃをメニスカス７の特定の位置に移動させ、マイクロ素子５ａ，５ｂ，５ｃと基板６との間の液体２を排除して、マイクロ素子５ａ，５ｂ，５ｃを基板６上に配列させる。
【選択図】図１Ｂ

Description

この発明は、複数のマイクロ素子を基板の所望の位置に一括して配列するマイクロ素子の配列方法、この方法によりマイクロ素子を基板に配列したマイクロ素子実装体、および、このマイクロ素子実装体を有する表示装置に関する。
ウェハ、ガラス基板あるいはプラスチック基板などを用いて半導体装置や表示装置等を製造する際、これらの基板上において作製困難なマイクロ素子、たとえば発光素子や半導体集積回路チップなどについては、別途作製したチップが基板上に組み込まれることになる。
従来、これらマイクロ素子の基板への組み込み作業は、組み立てロボットが機能素子をピックアップし、基板上へ搬送、所定の場所に位置あわせをして配置する手法がとられる。
しかしながら、組み立てロボットによる作業は、一度に処理できる個数や処理速度に限界があることから多量の機能素子を迅速にかつ低コストに配置することが難しい。
近年、この目的を達成するために、例えば、特許文献１(特許第３５３５１６６号公報)および特許文献２（特許第３８８４４２６号公報）に示されるように、液体中で複数のマイクロ素子を自己整合的に基板上に配置する技術が開示されている。
図１０は、個々のマイクロ素子を基板上に自己整合的に組み込む状態を示したものである。特殊な形状の凹型溝１０１を形成した基板１００を液中に入れ、同時に多量のマイクロ素子１０２を液中に投入して水流でマイクロ素子１０２を動かす。
この際、各凹型溝１０１はマイクロ素子１０２と形状が合致するように特殊な形状に形成されているので、マイクロ素子１０２が各凹型溝１０１に嵌合することによって基板１００上の特定の位置に多量のマイクロ素子１０２が配置される。
しかしながら、上記技術においては、マイクロ素子１０２が基板側の各凹型溝１０１に嵌合する確率は、各凹型溝１０１の密度に依存するため、高い嵌合効率を得るには、各凹型溝１０１の密度と比較して、膨大な数のマイクロ素子１０２を用意する必要がある。また、マイクロ素子１０２の嵌合する効率がマイクロ素子１０２の形状に依存するため、対称性の高い円盤状の場合にくらべ、正方形の平面形状になると効率は低下し、一般的な半導体レーザーや半導体集積回路チップのような長方形平面の場合では効率がさらに低下することがわかっている。
特許第３５３５１６６号公報 特許第３８８４４２６号公報
そこで、この発明の課題は、一般的な半導体レーザーや半導体集積回路チップのような長方形平面の場合のマイクロ素子においても、高効率で迅速に基板上に配列が可能なマイクロ素子の配列方法を提供することにある。また、この方法によりマイクロ素子を基板に配列したマイクロ素子実装体、および、このマイクロ素子実装体を有する表示装置を提供することにある。
上記課題を解決するため、この発明のマイクロ素子の配列方法は、
対向する壁面の間に形成される流路に面するように基板を配置する工程と、
上記基板の上かつ上記流路内に液体を導入すると共に上記液体の上面に形成されたメニスカスに接触するようにマイクロ素子を配置して、上記マイクロ素子を上記メニスカスの特定の位置に移動させる工程と、
上記メニスカスの特定の位置にある上記マイクロ素子と上記基板との間の上記液体を排除して、上記メニスカスの特定の位置に位置決めされたマイクロ素子を上記基板上に配列させる工程と
を備えることを特徴としている。
この発明のマイクロ素子の配列方法によれば、流路に面するように基板を配置し、この基板の上かつ上記流路内に液体を導入すると共に上記液体の上面に形成されたメニスカスに接触するようにマイクロ素子を配置して、上記マイクロ素子を上記メニスカスの特定の位置に移動させ、上記マイクロ素子と上記基板との間の上記液体を排除して、上記マイクロ素子を上記基板上に配列させるので、マイクロ素子を分散させた液体を高流量（高速）で供給してマイクロ素子を基板上に輸送する必要もなく、液体を静止させた状態でマイクロ素子を移動させて位置決めを行える。このため、短時間で基板上にマイクロ素子を配置できる。また、液体と気体の界面にマイクロ素子が存在するので、マイクロ素子を配列する際にマイクロ素子が反転することを防止できる。
また、一実施形態のマイクロ素子の配列方法では、上記メニスカスの形状は、凹型である。
この実施形態のマイクロ素子の配列方法によれば、上記メニスカスの形状は、凹型であるので、マイクロ素子を壁面に接触させることなく流路の中央に移動させることができ、マイクロ素子を特定の位置に短時間で素早く移動できる。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子は、上記凹型のメニスカスの表面形状に沿って移動して、自己整合的に上記メニスカスの特定の位置に位置決めされる。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子は、上記凹型のメニスカスの表面形状に沿って移動して、自己整合的に上記メニスカスの特定の位置に位置決めされるので、マイクロ素子を自己整合的に最も安定な特定の位置に位置決めできる。
また、一実施形態のマイクロ素子の配列方法では、上記メニスカスの特定の位置は、上記メニスカスの底部である。
この実施形態のマイクロ素子の配列方法によれば、上記メニスカスの特定の位置は、上記メニスカスの底部であるので、電界や磁場等の外力を加えなくても、マイクロ素子を自己整合的に位置決めできる。さらに、マイクロ素子と基板との間の液体を除去する際にも、マイクロ素子は、電界や磁場を用いることなく、自己整合的にメニスカスの底部に位置決めされるので、マイクロ素子を基板上に配列する際には、メニスカスの底部が基板の表面に達した位置にマイクロ素子を配列することができる。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子は、上記メニスカスの底部に隣接する傾斜面から上記メニスカス上に導入される。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子は、上記メニスカスの底部に隣接する傾斜面から上記メニスカス上に導入されるので、メニスカスの形状に沿ってマイクロ素子の向きを自己整合的に整えることができる。
また、一実施形態のマイクロ素子の配列方法では、上記メニスカスの底部に隣接する傾斜面の傾きは、上記対向する壁面の間隔、上記対向する壁面の互いに対向する側への傾き、および、上記対向する壁面と上記メニスカスとの接触角のうちの少なくとも一つによって、決定される。
この実施形態のマイクロ素子の配列方法によれば、上記メニスカスの傾斜面の傾きは、上記対向する壁面の間隔、上記対向する壁面の互いに対向する側への傾き、および、上記対向する壁面と上記メニスカスとの接触角のうちの少なくとも一つによって、決定されるので、メニスカスの特定の位置を変更あるいは調整できる。
また、一実施形態のマイクロ素子の配列方法では、上記メニスカスにおける上記対向する壁面の互いに対向する方向の幅は、上記メニスカスにおける上記対向する壁面の互いに対向する方向に直交する水平方向の幅よりも小さい。
この実施形態のマイクロ素子の配列方法によれば、上記メニスカスにおける上記対向する壁面の互いに対向する方向の幅は、上記メニスカスにおける上記対向する壁面の互いに対向する方向に直交する水平方向の幅よりも小さいので、自己整合的にマイクロ素子の向きをメニスカスの長手方向に揃えて位置決めできる。
また、一実施形態のマイクロ素子の配列方法では、複数の上記マイクロ素子は、上記メニスカスの上記水平方向に一列に配列される。
この実施形態のマイクロ素子の配列方法によれば、上記複数のマイクロ素子は、上記メニスカスの上記水平方向に一列に配列されるので、複数のマイクロ素子を、メニスカスの長手方向に向きを揃えて一列に配列できる。
また、一実施形態のマイクロ素子の配列方法では、上記一列に配列された複数のマイクロ素子の一端に、新たなマイクロ素子を追加する際、この新たなマイクロ素子を、上記一端側のマイクロ素子よりも外側に位置する上記メニスカスの傾斜面から導入する。
この実施形態のマイクロ素子の配列方法によれば、上記一列に配列された複数のマイクロ素子の一端に、新たなマイクロ素子を追加する際、この新たなマイクロ素子を、上記一端側のマイクロ素子よりも外側に位置する上記メニスカスの傾斜面から導入するので、自己整合的に位置合わせをして、マイクロ素子を追加することが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記一列に配列された複数のマイクロ素子のうちの選択されたマイクロ素子に、上方から機械的に力を加えて、この選択されたマイクロ素子を、上記液体内に沈めることで、この選択されたマイクロ素子を、上記一列に配列された複数のマイクロ素子から除去する。
この実施形態のマイクロ素子の配列方法によれば、上記選択されたマイクロ素子に、上方から機械的に力を加えて、上記液体内に沈めることで、上記一列に配列された複数のマイクロ素子から除去するので、メニスカス上に配列されたマイクロ素子の列の中から任意の位置のマイクロ素子を除去することができて、不良素子が含まれていても除去することが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記複数のマイクロ素子を一列に配列して形成される列に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割されたメニスカス上に、分割されたマイクロ素子が、一列に配列されて列を形成する。
この実施形態のマイクロ素子の配列方法によれば、上記複数のマイクロ素子を一列に配列して形成される列に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割されたメニスカス上に、分割されたマイクロ素子が、一列に配列されて列を形成するので、マイクロ素子の列を任意の位置で分割するとともに、分割されたメニスカス上に、ひとつのマイクロ素子あるいは任意の個数で配列したマイクロ素子の列を形成することができる。
また、一実施形態のマイクロ素子の配列方法では、上記挿入した仕切り板の位置を変えて、上記メニスカスを変形させることによって、上記マイクロ素子の位置を変更する。
この実施形態のマイクロ素子の配列方法によれば、上記挿入した仕切り板の位置を変えて、上記メニスカスを変形させることによって、上記マイクロ素子の位置を変更するので、マイクロ素子の位置を調整することができる。
また、一実施形態のマイクロ素子の配列方法では、上記一列に配列された複数のマイクロ素子のうちの隣り合う二つのマイクロ素子の間に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割された一方側のメニスカスの上記仕切り板側に、新たなマイクロ素子を導入した後に、上記仕切り板を取り除くことにより、上記隣り合う二つのマイクロ素子の間に新たなマイクロ素子を挿入して、この全てのマイクロ素子は、一列に配列されて列を形成する。
この実施形態のマイクロ素子の配列方法によれば、上記隣り合う二つのマイクロ素子の間に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割された一方側のメニスカスの上記仕切り板側に、新たなマイクロ素子を導入した後に、上記仕切り板を取り除くことにより、上記隣り合う二つのマイクロ素子の間に新たなマイクロ素子を挿入して、この全てのマイクロ素子は、一列に配列されて列を形成するので、マイクロ素子の列の任意の位置にマイクロ素子を挿入することができるため、不良素子が含まれていた場合でも良品素子と入れ替えることが出来る。
また、一実施形態のマイクロ素子の配列方法では、複数の上記仕切り板は、上記流路内に上記メニスカスの上記水平方向に所定の間隔で配置され、各仕切り板によって複数のメニスカスが形成され、それぞれのメニスカス上に位置決めされたマイクロ素子を、一括して、上記基板に配列させる。
この実施形態のマイクロ素子の配列方法によれば、各仕切り板によって複数のメニスカスが形成され、それぞれのメニスカス上に位置決めされたマイクロ素子を、一括して、上記基板に配列させるので、基板上に任意の間隔でマイクロ素子を一括して配列させることが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記流路を複数配置し、各流路内に形成されたメニスカスに位置決めされたマイクロ素子を一括して上記基板に配列させる。
この実施形態のマイクロ素子の配列方法によれば、上記流路を複数配置し、各流路内に形成されたメニスカスに位置決めされたマイクロ素子を一括して上記基板に配列させるので、基板上に任意の間隔でマイクロ素子を一括して複数列で配列させることが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記壁面における上記流体に接触する部分は、上記液体の浸透性材料で構成されている。
この実施形態のマイクロ素子の配列方法によれば、上記壁面における上記流体に接触する部分は、上記液体の浸透性材料で構成されているので、壁面の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決めの位置のばらつきを抑制することが可能となる。
また、一実施形態のマイクロ素子の配列方法では、上記壁面における上記流体に接触する部分は、多孔性材料で構成されている。
この実施形態のマイクロ素子の配列方法によれば、上記壁面における上記流体に接触する部分は、多孔性材料で構成されているので、壁面の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決めの位置のばらつきを抑制することが可能となる。
また、一実施形態のマイクロ素子の配列方法では、上記仕切り板における上記流体に接触する部分は、上記液体の浸透性材料で構成されている。
この実施形態のマイクロ素子の配列方法によれば、上記仕切り板における上記流体に接触する部分は、上記液体の浸透性材料で構成されているので、仕切り板の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決めの位置のばらつきを抑制することが可能となる。
また、一実施形態のマイクロ素子の配列方法では、上記仕切り板における上記流体に接触する部分は、多孔性材料で構成されている。
この実施形態のマイクロ素子の配列方法によれば、上記仕切り板における上記流体に接触する部分は、多孔性材料で構成されているので、仕切り板の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決めの位置のばらつきを抑制することが可能となる。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子の側面は、疎水性を有する。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子の側面は、疎水性を有するので、複数のマイクロ素子を同一のメニスカス上で配列させるとき、マイクロ素子同士が引きつけ合うように配列させることが出来る。さらに、同一メニスカス上に密着して配列しているマイクロ素子の間に仕切り板を挿入した場合においても表面が疎水性のために容易にマイクロ素子の列を切り離すことが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子の側面に対する上記液体の接触角は、９０度よりも大きい。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子の側面に対する上記液体の接触角は、９０度よりも大きいので、複数のマイクロ素子を同一のメニスカス上で配列させるとき、マイクロ素子同士が引きつけ合うように配列させることが出来る。さらに、同一メニスカス上に密着して配列しているマイクロ素子の間に仕切り板を挿入した場合においても表面が疎水性のために容易にマイクロ素子の列を切り離すことが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子は、平面視、マイクロ素子の一方の長さが、この一方に直交する他方の長さよりも、短くなるように、形成されている。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子の一方の長さは、この他方の長さよりも、短いので、マイクロ素子は、メニスカス上を移動する際、自己整合的にマイクロ素子は抵抗の少ない向き、すなわち長手方向を向くようになるため、自己整合的にマイクロ素子の向きを揃えて、特定の位置に位置決めすることが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記メニスカスの長手方向に沿う。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記メニスカスの長手方向に沿うので、マイクロ素子の長手方向がメニスカスの長手方向を向くようになり、自己整合的にマイクロ素子の向きをメニスカスの長手方向に揃えて位置決めすることが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記対向する壁面に沿った方向に揃えられる。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記対向する壁面に沿った方向に揃えられるので、マイクロ素子の長手方向が流路壁に沿った方向を向くようになるため、自己整合的にマイクロ素子の向きを流路壁に沿った方向に揃えて位置決めすることが出来る。
また、一実施形態のマイクロ素子の配列方法では、上記マイクロ素子が、上記メニスカス上で特定の位置に位置決めされる際に、上記マイクロ素子の長手方向が、上記メニスカスの長手方向に沿うように位置決めされる。
この実施形態のマイクロ素子の配列方法によれば、上記マイクロ素子が、上記メニスカス上で特定の位置に位置決めされる際に、上記マイクロ素子の長手方向が、上記メニスカスの長手方向に沿うように位置決めされるので、マイクロ素子の長手方向がメニスカスの長手方向を向くようになるため、自己整合的にマイクロ素子の向きをメニスカスの長手方向に揃えて位置決めすることが出来る。
また、一実施形態のマイクロ素子実装体では、基板と、上記マイクロ素子の配列方法によって上記基板に配列されたマイクロ素子とを備える。
この実施形態のマイクロ素子実装体によれば、基板と、上記マイクロ素子の配列方法によって上記基板に配列されたマイクロ素子とを備えるので、従来の組み立てロボットにより実装する手法に比べ、一括して複数個のマイクロ素子を位置合わせして配置することが出来る。このため、マイクロ素子の実装コストを大幅に削減し、低コストのマイクロ素子実装体を実現することが出来る。また、液体中で複数のマイクロ素子を自己整合的に基板上に配置する従来技術に比べ、液中を移動させず、高速で複数のマイクロ素子の配置が可能であるため、マイクロ素子の実装コストを削減し、低コストでマイクロ素子実装体を提供することが可能となる。
また、一実施形態の表示装置では、上記マイクロ素子実装体を備える。
この実施形態の表示装置によれば、上記マイクロ素子実装体を備えるので、従来の液中を沈下させて位置合わせする手法に比べ、平面が長方形のマイクロ素子であっても短時間で歩留まり良く一括して配置することが出来るため、マイクロ素子の実装コストを削減し、低コストの表示装置を提供することが出来る。
この発明のマイクロ素子の配列方法によれば、流路に面するように基板を配置し、この基板の上かつ上記流路内に液体を導入すると共に上記液体の上面に形成されたメニスカスに接触するようにマイクロ素子を配置して、上記マイクロ素子を上記メニスカスの特定の位置に移動させ、上記マイクロ素子と上記基板との間の上記液体を排除して、上記マイクロ素子を上記基板上に配列させるので、高効率で迅速にマイクロ素子を基板上に配列できる。
この実施形態のマイクロ素子実装体によれば、基板と、上記マイクロ素子の配列方法によって上記基板に配列されたマイクロ素子とを備えるので、マイクロ素子の実装コストを大幅に削減し、低コストのマイクロ素子実装体を実現できる。
この実施形態の表示装置によれば、上記マイクロ素子実装体を備えるので、マイクロ素子の実装コストを削減し、低コストの表示装置を提供することが出来る。
本発明のマイクロ素子の配列方法の第１実施形態を示す平面図である。 図１ＡのＡ−Ａ断面図である。 図１ＡのＢ−Ｂ断面図である。 マイクロ素子の配列方法において、液体を排除していく状態を示す縦断面図である。 マイクロ素子の配列方法において、液体を排除していく状態を示す横断面図である。 マイクロ素子の配列方法において、マイクロ素子を基板に配列した状態を示す縦断面図である。 マイクロ素子の配列方法において、マイクロ素子を基板に配列した状態を示す横断面図である。 マイクロ素子がメニスカス上を移動する状態を示す縦断面図である。 マイクロ素子がメニスカス上を移動する状態を示す縦断面図である。 マイクロ素子がメニスカス上を移動する状態を示す縦断面図である。 不要なマイクロ素子を排除して新たなマイクロ素子を導入する方法を示す縦断面図である。 不要なマイクロ素子を排除して新たなマイクロ素子を導入する方法を示す縦断面図である。 不要なマイクロ素子を排除して新たなマイクロ素子を導入する方法を示す縦断面図である。 不要なマイクロ素子を排除して新たなマイクロ素子を導入する方法を示す縦断面図である。 マイクロ素子の列を分割する方法を示す縦断面図である。 マイクロ素子の列を分割する方法を示す縦断面図である。 マイクロ素子の列を分割する方法を示す縦断面図である。 マイクロ素子の列を分割する他の方法を示す縦断面図である。 マイクロ素子の列を分割した状態を示す平面図である。 マイクロ素子の列を分割した状態を示す平面図である。 本発明のマイクロ素子の配列方法の第２実施形態を示す平面図である。 図９ＡのＡ−Ａ断面図である。 図９ＡのＢ−Ｂ断面図である。 従来のマイクロ素子の配列方法を示す縦断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
（第１の実施形態）
図１Ａは、この発明のマイクロ素子の配列方法の第１実施形態である平面図を示している。図１Ｂは、図１ＡのＡ−Ａ断面図である。図１Ｃは、図１ＡのＢ−Ｂ断面図である。この実施形態では、マイクロ素子としての窒化ガリウム系発光素子（ＬＥＤ）を、樹脂基板の上に配列する場合について説明する。
まず、図１Ａ、図１Ｂおよび図１Ｃに示すように、対向する流路壁１ａ、１ｂの壁面の間に形成される流路１に面するように、基板６を配置する。そして、基板６の上かつ流路１内に液体２を流路壁１ａ、１ｂの所定の高さまで導入すると共に液体２の上面に形成されたメニスカス７に接触するようにマイクロ素子５ａ，５ｂ，５ｃを配置して、マイクロ素子５ａ，５ｂ，５ｃをメニスカス７の特定の位置に移動させる。つまり、マイクロ素子５ａ，５ｂ，５ｃをメニスカス７上に浮かせることにより、マイクロ素子５ａ，５ｂ，５ｃをメニスカス７の中央に自動的に移動させて位置決めすることができる。なお、マイクロ素子５ａ，５ｂ，５ｃを流路１へ導入する手順において、メニスカス７を形成する前にマイクロ素子５ａ，５ｂ，５ｃを流路１へ導入してもよい。
メニスカス７上をマイクロ素子５ａ，５ｂ，５ｃがメニスカス７面からの抗力と重力によって自動的にすべるように移動するため、従来の液体中を移動させる手法に比べて移動する際の抵抗が極めて少なく、様々なサイズのマイクロ素子であっても高速で、短時間で移動させることが可能となる。液体２に水、マイクロ素子５ａ，５ｂ，５ｃに化合物半導体発光素子用いた本実施形態において、数ミクロンから数ミリメートルのサイズの発光素子であってもメニスカス７上を自己整合的に短時間で移動させることが可能であることを確認している。
一方、流路１の幅について、マイクロ素子５ａ，５ｂ，５ｃに６００ミクロン幅の発光素子を使用して確認したところ、マイクロ素子のサイズの数倍に相当する約１．５ミリ幅からマイクロ素子の１００倍のサイズに相当する５センチメートルから６センチメートルの流路幅であってもマイクロ素子５ａ，５ｂ，５ｃが短時間でメニスカス７上を自己整合的に移動可能であることを確認している。流路１に液体２を導入する高さについては、流路１内にメニスカスを安定して形成できる高さであればよいが、液体２を導入する高さが低い場合には、液体２が流路壁１ａ，１ｂに沿って広がり、流路１の底面に十分に行き渡らずメニスカス形状が不安定になることがあるので、流路壁１ａ，１ｂの高さの中央付近より十分上に位置させることが望ましい。
上記対向する流路壁１ａ，１ｂ（壁面）の互いに対向する方向に直交する水平方向（縦断方向）に、流路１に面するように、仕切り壁３ａ，３ｂを設けている。このため、流路１の横断方向（対向する壁面の互いに対向する方向）だけでなく、流路壁１ａ，１ｂに沿った縦断方向にもメニスカス７を形成することによって、マイクロ素子５ａ，５ｂ，５ｃを流路１の横断方向だけでなく、流路壁１ａ，１ｂに沿った縦断方向にも自動的に位置決めすることが出来る。なお、仕切り壁３ａ，３ｂを設ける以外に、流路１の幅を両端付近で狭めたり、あるいは、流路１の両端付近で流路壁１ａ，１ｂと液体２の接触角を小さくしたり、あるいは、両端付近で流路壁１ａ，１ｂを流路１の内側に傾斜させるようにしてもよく、流路１の横断方向だけでなく、流路壁１ａ，１ｂに沿った縦断方向にもメニスカス７を形成できる。
上記基板６は、少なくともマイクロ素子５ａ，５ｂ，５ｃが位置決めされた特定の位置の下方に配置しておく。なお、流路１の底面に基板６を挿入するようにしてもよく、あるいは、基板６が流路１の底部を兼ねるようにしてもよい。また、基板６を流路壁１ａ，１ｂの間に配置するようにしてもよく、または、流路１の幅や長さよりも大きな基板６の上に、流路壁１ａ，１ｂを配置するようにしてもよい。
その後、図２Ａおよび図２Ｂに示すように、メニスカス７の特定の位置にあるマイクロ素子５ａ，５ｂ，５ｃと基板６との間の液体２を排除して、図３Ａおよび図３Ｂに示すように、メニスカス７の特定の位置に位置決めされたマイクロ素子５ａ，５ｂ，５ｃを基板６上に配列させる。マイクロ素子５ａ，５ｂ，５ｃと基板６との間の液体２の除去は、仕切り壁３ａ，３ｂの下部に設けられた排出口３ｃ，３ｄにより行われる。なお、排出口３ｃ，３ｄを、仕切り壁３ａ，３ｂではなく流路壁１а、１ｂに設けてもよい。ここで、排出口３ｃ，３ｄの設置場所は、メニスカス７の中央に近いほうが好ましい。これによって、液体２の排出時に、メニスカス７の位置の変動を抑制することができる。また、排出口３ｃ，３ｄには、微細孔の複数形成されたもの、あるいは多孔質材を使用してもよい。これによって、メニスカス７の形状を安定させ、メニスカス７の位置のばらつきや変動を抑制することができる。
上記基板６には、樹脂基板を用いたがこれに限るものではない。メニスカス形状は、主に流路壁１ａ，１ｂや仕切り壁３ａ，３ｂの表面との接触角によって決まるため、液体２に対する溶解性がなければ、親水、疎水あるいは、親水および疎水の材料が表面に混在した基板であってもマイクロ素子５ａ，５ｂ，５ｃの配列が可能である。したがって、シリコン基板や硝子基板、セラミック基板、あるいはこれらの表面に薄膜素子あるいは配線パターンを形成したものであってもマイクロ素子５ａ，５ｂ，５ｃを配列可能である。
液中ではなく液体表面のメニスカス上でマイクロ素子を移動させるため、マイクロ素子を分散させた液体を高流量（高速）で供給してマイクロ素子を基板上に輸送する必要もなく、液体を静止させた状態でマイクロ素子を移動させることができる。また、液中のような高抵抗を受けないため短時間でマイクロ素子を流路内で移動させることが出来る。さらに、基板表面への配列においても、重力を利用して液中を沈下させるのではなく、メニスカス上にマイクロ素子を浮かせたまま液体を除去することによってマイクロ素子を基板上に移動させるため、マイクロ素子を沈下させる場合に比べて、液中のように高抵抗を受けることなく短時間に基板上に配置することが可能となる。
また、マイクロ素子が液中を移動する場合は、マイクロ素子の周囲に液体が存在するため、液体の流れの影響を受けマイクロ素子の向き、姿勢が不安定になる（向き、姿勢の制御が難しい）が、この実施形態においては、メニスカス上、つまり液体と気体の界面にマイクロ素子が存在するので、マイクロ素子の上下方向の向きが反転することなく安定しているため、マイクロ素子を配列する際にマイクロ素子が反転することを防止できる。
上記流路１は、液体２のメニスカスを形成し、マイクロ素子５ａ，５ｂ，５ｃの位置決め後、液体２を排出できる構造であればよく、流路壁１ａ，１ｂおよび仕切り壁３ａ，３ｂを構成する材料を特に限定するものではない。ガラス、プラスチック、シリコン基板など液体２に対して溶解性のない安定な材料であれば使用できる。ここでは、ガラス基板を用いている。流路壁１ａ，１ｂおよび仕切り壁３ａ，３ｂによって、流路１の縦断方向および横断方向ともにメニスカス７を形成すると、自己整合でマイクロ素子５ａ，５ｂ，５ｃを２次元的な位置決めをして配列させることができる。
メニスカス７の形状は、凹型である。このため、マイクロ素子５ａ，５ｂ，５ｃを流路１の中央に自己整合的に位置させることができ、マイクロ素子５ａ，５ｂ，５ｃを流路壁１ａ，１ｂに接触させることなく流路１の中央へ移動させることができる。したがって、流路壁１ａ，１ｂに接する場合にくらべ特定の位置への移動が短時間で素早く行うことができる。
なお、メニスカス７の形状を凸型にしてもよく、このとき、マイクロ素子５ａ，５ｂ，５ｃは、メニスカス７の中央ではなく、仕切り壁３ａ，３ｂ側に移動して、マイクロ素子５ａ，５ｂ，５ｃは、流路１の中央ではなく、仕切り壁３ａ，３ｂに接触するように、流路１の両側に自己整合的に移動させることが出来る。
さらに、両方の流路壁１ａ，１ｂのメニスカス形状を非対称にし、片側のみ凸型、例えば、一方の流路壁１ａと液体２との接触角を９０度未満にし、他方の流路壁１ｂと液体２との接触角を９０度を越えるようにすると、マイクロ素子５ａ，５ｂ，５ｃを他方の流路壁１ｂ側のみに自己整合的に配列することができる。
上記液体２としては、流路壁１ａ，１ｂ、仕切り壁３ａ，３ｂ、マイクロ素子５ａ，５ｂ，５ｃに対して浸食性のないものが使用でき、特に材料を限定するものではないが、例えば、水、さらに、エタノール、イソプロピルアルコールといったアルコール類、あるいはアセトンといった有機溶剤も使用可能である。この実施形態では、取り扱いの容易な水を使用している。
上記マイクロ素子５ａ，５ｂ，５ｃは、メニスカス表面に垂直抗力と重力によってメニスカス表面をこの表面形状に沿って移動するため、メニスカス７に導入されるマイクロ素子５ａ，５ｂ，５ｃの姿勢に関わらず、また、メニスカス７に導入されるマイクロ素子５ａ，５ｂ，５ｃの方向に関わらず、マイクロ素子５ａ，５ｂ，５ｃは、メニスカス７の形状に沿って移動することによって、自己整合的にマイクロ素子５ａ，５ｂ，５ｃを最も安定な特定の位置に位置決めすることができる。
上記メニスカス７上でマイクロ素子５ａ，５ｂ，５ｃの位置が最も安定する特定の位置とは、メニスカス７上で最も低いところにある底部７ａである。メニスカス７の底部７ａであれば、電界や磁場等の外力を加えなくても、自己整合的に位置決めすることが出来る。さらに、マイクロ素子５ａ，５ｂ，５ｃと基板６の間の液体２を除去する際にも、マイクロ素子５ａ，５ｂ，５ｃは電界や磁場を用いることなく自己整合的にメニスカス７の底部７ａに位置決めされるので、基板６上に配列する際には、図２Ａおよび図２Ｂに示すように、メニスカス７の底部７ａが基板６の表面に達した位置にマイクロ素子を配列することが出来る。ここでは、長方形の平面をもつマイクロ素子５ａ，５ｂ，５ｃを用いているが、マイクロ素子５ａ，５ｂ，５ｃの平面形状を限定するものではなく平面が正方形であっても、多角形、あるいは円形であっても形に依らず底部７ａの位置に自己整合的に位置決めすることができることはいうまでもない。
また、マイクロ素子５ａ，５ｂ，５ｃをメニスカス７上で位置決めする際、マイクロ素子５ａ，５ｂ，５ｃは、メニスカス７の底部７ａの位置を狙って位置決めして導入する必要はなく、マイクロ素子５ａ，５ｂ，５ｃは、メニスカス７の底部７ａに隣接する傾斜面７ｂから導入するとよい。マイクロ素子５ａ，５ｂ，５ｃは，メニスカス７の傾斜面７ｂが急であるほど、速い速度で移動する。そのため、マイクロ素子５ａ，５ｂ，５ｃにおいてメニスカス７上を移動する際に受ける抵抗は、急な傾斜面７ｂほど、大きくなる。そして、マイクロ素子５ａ，５ｂ，５ｃが、急な傾斜面７ｂを移動している方が、マイクロ素子５ａ，５ｂ，５ｃが、最初からメニスカス７の底部７ｂの近傍に導入する場合に比べ、メニスカス７の形状に沿ってマイクロ素子５ａ，５ｂ，５ｃの向きを速く自己整合的に整えることができる。
メニスカス７の傾斜面７ｂの傾きは、例えば、流路壁１ａ，１ｂの間隔を狭くすると、この中央付近の傾きを増大させることができる。また、流路壁１ａ，１ｂを流路１の内側に向けて（対向する壁面の互いに対向する側へ）傾けることによって、メニスカス７の傾斜を増大させることができる。さらに、流路壁１ａ，１ｂと液体２との接触角を小さくすることによってメニスカス７の傾斜を増大させることができる。この接触角を小さくするには、液体２あるいは流路壁１ａ，１ｂの温度を高めることによって実施できる。接触角やメニスカス７の傾斜を変える方法はこれに限定するものではないが、これらの少なくとも一つの手段によって流路内の凹型メニスカス７の傾斜を変えてメニスカス形状を変更することができ、これによって、メニスカス７上の特定の位置を変更、あるいは調整することが出来る。
流路１内に形成された凹型メニスカス７を流路壁１ａ，１ｂに沿った方向よりも流路１の横断方向に凹型メニスカス７の幅が狭い。つまり、メニスカス７における対向する壁面（流路壁１ａ，１ｂ）の互いに対向する方向の幅は、メニスカス７における対向する壁面の互いに対向する方向に直交する水平方向（長手方向）の幅よりも小さい。この結果、長方形平面を有するマイクロ素子５ａ，５ｂ，５ｃを導入した場合において、マイクロ素子５ａ，５ｂ，５ｃは、メニスカス７上を流路１の横断方向よりも主に流路壁１ａ，１ｂに沿った方向に移動し、自己整合的にマイクロ素子５ａ，５ｂ，５ｃは、抵抗の少ない向き、すなわち長方形平面の長手方向が流路壁１ａ，１ｂに沿った方向を向くようになるため、自己整合的にマイクロ素子５ａ，５ｂ，５ｃの向きを流路壁１ａ，１ｂに沿った方向、すなわちメニスカス７の長手方向に揃えて位置決めすることが出来る。
この実施形態において、マイクロ素子５ａ，５ｂ，５ｃは、平面形状が縦２５０マイクロメートル横６５０マイクロメートルであったが、流路壁１ａ，１ｂの間隔を２ミリメートル程度にすることによって、マイクロ素子５ａ，５ｂ，５ｃの長手方向をメニスカス７の長手方向に揃えて位置決めすることが出来た。
ここでは、長方形の平面をもつマイクロ素子５ａ，５ｂ，５ｃを例に示したが、楕円形や多角形の平面のマイクロ素子であっても、その長手方向がメニスカス７の長手方向に向きを揃えて位置決めできることは明白である。つまり、マイクロ素子は、平面視、マイクロ素子の一方の長さが、この一方に直交する他方の長さよりも、短くなるように、形成されている。そして、マイクロ素子がメニスカス上を移動する際に、マイクロ素子の長手方向が、自己整合的にメニスカスの長手方向に沿う。マイクロ素子がメニスカス上を移動する際に、マイクロ素子の長手方向が、自己整合的に対向する壁面に沿った方向に揃えられる。マイクロ素子が、メニスカス上で特定の位置に位置決めされる際に、マイクロ素子の長手方向が、メニスカスの長手方向に沿うように位置決めされる。
流路壁１ａ，１ｂに沿った方向よりも流路１の横断方向に幅が狭くなった凹型メニスカス７に複数のマイクロ素子５ａ，５ｂ，５ｃを導入すると、流路壁１ａ，１ｂに沿ったメニスカス７の長手方向に複数のマイクロ素子５ａ，５ｂ，５ｃを一列に配列させることが出来る。この実施形態において、マイクロ素子５ａ，５ｂ，５ｃは、縦２５０マイクロメートル横６５０マイクロメートル高さ１００マイクロメートルであったが、流路壁１ａ，１ｂの間隔を２ミリメートル程度にすることによって、マイクロ素子５ａ，５ｂ，５ｃを２列に配列することなく、マイクロ素子５ａ，５ｂ，５ｃの長手方向を自己整合的にメニスカス７の長手方向に揃えて一列に並べて位置決めすることができ、ついでマイクロ素子５ａ，５ｂ，５ｃと基板６の間の液体２を除去することによって、マイクロ素子５ａ，５ｂ，５ｃを基板６上に一列に配列することが出来る。
ここで、既に導入された第１のマイクロ素子５ａの一端に、第２、第３のマイクロ素子５ｂ，５ｃを新たに追加する場合、図４Ａ、図４Ｂおよび図４Ｃに示すように、一端のマイクロ素子５ａよりも外側に位置するメニスカス７の周辺側にあたるメニスカス７の傾斜面７ｂから第２、第３のマイクロ素子５ｂ，５ｃを導入する。これによって、自己整合的に位置合わせをしてマイクロ素子５ｂ，５ｃを追加することが出来る。
詳しく述べると、図４Ａに示すように、追加導入された第２のマイクロ素子５ｂは、メニスカス７の傾斜面７ｂを移動する際に、抵抗の少ない向きに自己整合的に揃えられると同時に、既にメニスカス７の底部７ａで位置決めされていたマイクロ素子５ａの位置に自己整合的に位置合わせをして配列される。さらに、図４Ｂに示すように、第３のマイクロ素子５ｃを追加しても、同様にメニスカス７の周辺側の傾斜面７ｂから導入することによって、図４Ｃに示すように、メニスカス７の底部７ａに位置決めされていたマイクロ素子５ａ，５ｂに対して自己整合的に位置合わせをして一列に配列することが出来る。このように、メニスカス７の周辺側の傾斜面７ｂから導入する場合、メニスカス７の底部７ａ近傍に導入する場合よりも、傾斜面７ｂの移動距離が長く、移動速度も速いため、素早く自己整合的な配列を行うことが出来る。
さらに、図５Ａ〜図５Ｄに示すように、メニスカス７上に配列されたマイクロ素子５ａ〜５ｅの列の中から任意の位置のマイクロ素子５ｃを除去し、そこに新たなマイクロ素子５ｆを挿入してマイクロ素子５ａ，５ｂ，５ｆ，５ｄ，５ｅの列を修正できる。
まず、図５Ａに示すように、メニスカス７上に一列に配列されたマイクロ素子５ａ〜５ｅの列の中から除去すべきマイクロ素子５ｃに上方から仕切り板９を用いて機械的に押しつけ、図５Ｂに示すように、マイクロ素子５ｃを液体２内に沈めることでマイクロ素子５ａ〜５ｅの列からマイクロ素子５ｃを除去することが出来る。この仕切り板９は、例えば、仕切り壁３ａ，３ｂと同じ材料からなる。
また、この際、仕切り板９を挿入することによって、メニスカス７が、第１のメニスカス１０と第２のメニスカス１１に分割されるために、マイクロ素子５ａ，５ｂ，５ｄ，５ｅの列も分割され、第１群のマイクロ素子５ａ，５ｂは、第１のメニスカス１０の底部１０ａの位置に向かって移動し、第２群のマイクロ素子５ｄ，５ｅは、第２のメニスカス１１の底部１１ａの位置に向かって移動する。
その後、図５Ｃに示すように、新たなマイクロ素子５ｆを第１のメニスカス１０の上に導入し、それから、図５Ｄに示すように、仕切り板９を取り除くことで、第１のメニスカス１０と第２のメニスカス１１が合体して、分割前のメニスカス７が形成される。また、第１群のマイクロ素子５ａ，５ｂ，５ｆと第２群のマイクロ素子５ｄ，５ｅとが合体し、新たなマイクロ素子５ｆが挿入された新たなマイクロ素子５ａ，５ｂ，５ｆ，５ｄ，５ｅの配列を形成することが出来る。ここで、仕切り板９を押しつける位置は任意に変えることが出来るので、マイクロ素子の列から任意のマイクロ素子を除去できる。
また、マイクロ素子を除去しなくても、図６Ａ〜図６Ｃに示すように、マイクロ素子５ａ〜５ｅの列の間に仕切り板９を挿入することによって、任意の位置でマイクロ素子５ａ〜５ｅの列を分割することが出来る。このため、マイクロ素子５ａ〜５ｅを任意の個数の配列に分割することが出来る。
さらに、図７に示すように、仕切り板９の位置を変えて、メニスカス７の形状を変形させることによって、マイクロ素子５ａ〜５ｅの位置を変更することができる。ここで、マイクロ素子５ａ〜５ｅの位置を決める第１のメニスカス１０の底部１０ａおよび第２のメニスカス１１の底部１１ａの位置は、仕切り板９の位置によって任意に変更可能であることから、マイクロ素子５ａ〜５ｅの位置を任意の位置に調整可能であることがわかる。
図８Ａに示すように、流路１内にメニスカス１２の水平方向（長手方向）に所定の間隔で仕切り板９を配置し、各仕切り板９によって複数の凹型メニスカス１２を形成することによって、それぞれのメニスカス１２上に位置決めされた各マイクロ素子５を任意の間隔で配列し、この状態で液体を除去することで基板上に任意の間隔のマイクロ素子を一括して基板に配列させることが出来る。
また、図８Ｂに示すように、流路１内に所定の間隔で仕切り板９を配置し、各仕切り板９によって複数の凹型メニスカス１２を形成することによって、それぞれのメニスカス１２上に位置決めされた各マイクロ素子５の列を任意の間隔で配列し、この状態で液体を除去することで基板上に任意の間隔のマイクロ素子５の列を一括して基板に配列させることが出来る。さらに、流路１を複数配置することによって、複数並列に配列したマイクロ素子５を一括して上記基板に配列させることができる。
この実施形態において、流路壁１ａ，１ｂ、仕切り壁３ａ，３ｂおよび仕切り板９に、ガラス基板を使用したが、液体２に水を使用する場合、流路１内に凸型のメニスカスを形成するには、流路壁１ａ、１ｂ、仕切り壁３ａ，３ｂおよび仕切り板９を構成するガラス基板の水と接触する部分の表面にフルオロカーボンガスを使用したプラズマ処理を行い、水との接触角が９０度を超える疎水膜をコーティングする。これにより、流路１内に凸型のメニスカスを形成することができる。
一方、凹型のメニスカスを形成する場合は、流路壁１ａ、１ｂ、仕切り壁３ａ，３ｂおよび仕切り板９のガラス基板表面をそのまま用いることで可能となる。さらに、流路壁１ａ、１ｂ、仕切り壁３ａ，３ｂおよび仕切り板９の表面に水に対して浸透性のある材料を用いてもよい。内部への浸透性の少ないガラス基板を用いる場合は、汚れの付着等により水との接触角が表面で不均一になり、形成したメニスカスの形状が場所によって不均一になり、マイクロ素子が自己整合的に位置決めされる位置がばらつくことがあったが、表面に浸透性のある材料を用いた場合、表面の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決め位置のばらつきを抑制することが可能となる。水に対する浸透性のある材料としては、カーボンペーパー、ポリイミド樹脂およびアクリル系樹脂などが使用可能であるが、これに限定するものではなく、水に対する溶解性がなく、膜中への水の浸透性を有し、水に対する濡れ性の安定した材料であれば使用可能であることはいうまでもない。
また、表面の濡れ性を安定させるための手段として、流路壁１ａ、１ｂ、仕切り壁３ａ，３ｂおよび仕切り板９の表面に多孔性材料を用いてもよい。多孔質材の表面の微細構造に水が浸入することにより、表面の水に対する濡れ性が安定し、形成されるメニスカスの形状が安定するため、マイクロ素子の自己整合的な位置決め位置のばらつきを抑制することが可能となる。多孔性材料としては、カーボン焼結体、多孔質ポリイミド樹脂およびアクリル系樹脂、ＰＴＦＥ(ポリテトラフルオロエチレン)樹脂などが使用可能であるが、これに限定するものではなく、水に対する溶解性がなく、水に対する濡れ性の安定した材料であれば使用可能であることはいうまでもない。
上記マイクロ素子の一例として使用した窒化ガリウム系化合物半導体発光素子の構造について詳細は記載していないが、本実施形態では、液体２に水を使用しているので、マイクロ素子５の側面は、疎水性を有する。詳しくは、マイクロ素子５の側面に露出する主たる材料が疎水性になっている。これにより、本実施形態においてマイクロ素子５は液体２の表面に浮かせ移動させることができる。さらに、これによって、複数のマイクロ素子を同一のメニスカス上で配列させるとき、マイクロ素子同士が接近してもマイクロ素子間に凹型のメニスカスが形成されないために、マイクロ素子同士が引きつけ合うように配列させることが出来る。さらに、同一メニスカス上に密着して配列しているマイクロ素子の間に仕切り板を挿入した場合においても表面が疎水性のために容易にマイクロ素子の列を切り離すことが出来る。
ここで、本実施形態がマイクロ素子５の材質や微細構造そのものを特に限定するものではなく、ガリウムヒ素系発光素子、レーザー素子、シリコン系トランジスタ集積回路チップ、ガラス基板上に形成した薄膜トランジスタ素子、有機材料系半導体素子などのマイクロ素子であっても側面に露出する主たる材料が疎水性であれば、本実施形態同様に配列することが可能であることは言うまでもない。
本実施形態において、マイクロ素子を配列するためには、マイクロ素子の側面に凹型のメニスカスが形成されなければよく、側面に露出している主たる材料が疎水性でなくても、マイクロ素子の側面に対する液体の接触角が９０度よりも大きければよく、側面の下層側に疎水性の材料を配置する。あるいは、側面に露出する親水性材料層よりも疎水性材料層をより外側に突き出すことによっても実現できる。
（第２の実施形態）
図９Ａ、図９Ｂおよび図９Ｃは、この発明のマイクロ素子の配列方法の第２実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、図１Ａの仕切り壁３ａ，３ｂがない。なお、その他の構造は、上記第１の実施形態と同じであるため、その説明を省略する。
図９Ｂに示すように、図９ＡのＡ−Ａ断面方向（流路１の縦断方向）において、メニスカス４の形状は、平坦であり、図９Ｃに示すように、図９ＡのＢ−Ｂ断面方向（流路１の横断方向）において、メニスカス４の形状は、凹型である。したがって、マイクロ素子５を流路１の横断方向の中央に、自己整合的に位置させることができる。また、マイクロ素子５を流路壁１ａ，１ｂに接触させることなく、流路中央を移動させることができ、特定の位置への移動が短時間で素早く行える。
なお、メニスカス４の形状は、凸型であってもよく、マイクロ素子５は、メニスカス４の中央ではなく、何れか一方の流路壁１ａ，１ｂ側に移動し、この流路壁１ａ，１ｂに接触するように流路１の両側に自己整合的に配列させることが出来る。
さらに、両方の流路壁１ａ，１ｂのメニスカス形状を非対称にし、片側のみ凸型、例えば、一方の流路壁１ａと液体２の接触角を９０度未満にし、他方の流路壁１ｂと液体２の接触角を９０度を越えるようにすると、マイクロ素子５を他方の流路壁１ｂ側のみに自己整合的に配列することができる。
また、マイクロ素子実装体は、基板と、上記マイクロ素子の配列方法によって上記基板に配列されたマイクロ素子とを備える。したがって、従来の組み立てロボットにより、マイクロ素子をピックアップし、基板上へ搬送、所定の場所に位置あわせをして配置、実装する手法に比べ、一括して複数個のマイクロ素子を位置合わせして配置することが出来る。このため、実装コストを大幅に削減し、低コストのマイクロ素子実装体を実現することが出来る。また、液体中で複数のマイクロ素子を自己整合的に基板上に配置する従来技術に比べ、液中を移動させないために、高速で複数のマイクロ素子の配置が可能であるため、実装コストを削減し、低コストでマイクロ素子実装体を提供することが可能となる。
また、表示装置は、上記マイクロ素子実装体を備える。この表示装置は、例えば、液晶テレビ、パソコン、携帯電話、携帯用ゲーム機、電子広告板などである。したがって、半導体レーザーや発光ダイオード（LED）、液晶駆動用のＴＦＴ素子のように平面が正方形あるいは長方形のマイクロ素子を基板上に多数実装する必要がある表示装置であっても、従来の液中を沈下させて位置合わせする手法に比べ、平面が長方形のマイクロ素子であっても短時間で歩留まり良く一括して配置することが出来るため、マイクロ素子の実装コストを削減し、低コストの表示装置を提供することが出来る。
１ 流路
１ａ，１ｂ 流路壁
２ 液体
３ａ，３ｂ 仕切り壁
４，７，１０，１１，１２ メニスカス
４ａ，７ａ，１０ａ，１１ａ 底部
４ｂ，７ｂ 傾斜面
５、５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ マイクロ素子
６ 基板
９ 仕切り板

Claims (27)

  1. 対向する壁面の間に形成される流路に面するように基板を配置する工程と、
    上記基板の上かつ上記流路内に液体を導入すると共に上記液体の上面に形成されたメニスカスに接触するようにマイクロ素子を配置して、上記マイクロ素子を上記メニスカスの特定の位置に移動させる工程と、
    上記メニスカスの特定の位置にある上記マイクロ素子と上記基板との間の上記液体を排除して、上記メニスカスの特定の位置に位置決めされたマイクロ素子を上記基板上に配列させる工程と
    を備えることを特徴とするマイクロ素子の配列方法。
  2. 請求項１に記載のマイクロ素子の配列方法において、
    上記メニスカスの形状は、凹型であることを特徴とするマイクロ素子の配列方法。
  3. 請求項２に記載のマイクロ素子の配列方法において、
    上記マイクロ素子は、上記凹型のメニスカスの表面形状に沿って移動して、自己整合的に上記メニスカスの特定の位置に位置決めされることを特徴とするマイクロ素子の配列方法。
  4. 請求項３に記載のマイクロ素子の配列方法において、
    上記メニスカスの特定の位置は、上記メニスカスの底部であることを特徴とするマイクロ素子の配列方法。
  5. 請求項３または４に記載のマイクロ素子の配列方法において、
    上記マイクロ素子は、上記メニスカスの底部に隣接する傾斜面から上記メニスカス上に導入されることを特徴とするマイクロ素子の配列方法。
  6. 請求項２から５の何れか一つに記載のマイクロ素子の配列方法において、
    上記メニスカスの底部に隣接する傾斜面の傾きは、上記対向する壁面の間隔、上記対向する壁面の互いに対向する側への傾き、および、上記対向する壁面と上記メニスカスとの接触角のうちの少なくとも一つによって、決定されることを特徴とするマイクロ素子の配列方法。
  7. 請求項２から６の何れか一つに記載のマイクロ素子の配列方法において、
    上記メニスカスにおける上記対向する壁面の互いに対向する方向の幅は、上記メニスカスにおける上記対向する壁面の互いに対向する方向に直交する水平方向の幅よりも小さいことを特徴とするマイクロ素子の配列方法。
  8. 請求項７に記載のマイクロ素子の配列方法において、
    複数の上記マイクロ素子は、上記メニスカスの上記水平方向に一列に配列されることを特徴とするマイクロ素子の配列方法。
  9. 請求項８に記載のマイクロ素子の配列方法において、
    上記一列に配列された複数のマイクロ素子の一端に、新たなマイクロ素子を追加する際、この新たなマイクロ素子を、上記一端側のマイクロ素子よりも外側に位置する上記メニスカスの傾斜面から導入することを特徴とするマイクロ素子の配列方法。
  10. 請求項８に記載のマイクロ素子の配列方法において、
    上記一列に配列された複数のマイクロ素子のうちの選択されたマイクロ素子に、上方から機械的に力を加えて、この選択されたマイクロ素子を、上記液体内に沈めることで、この選択されたマイクロ素子を、上記一列に配列された複数のマイクロ素子から除去することを特徴とするマイクロ素子の配列方法。
  11. 請求項８に記載のマイクロ素子の配列方法において、
    上記複数のマイクロ素子を一列に配列して形成される列に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割されたメニスカス上に、分割されたマイクロ素子が、一列に配列されて列を形成することを特徴とするマイクロ素子の配列方法。
  12. 請求項１１に記載のマイクロ素子の配列方法において、
    上記挿入した仕切り板の位置を変えて、上記メニスカスを変形させることによって、上記マイクロ素子の位置を変更することを特徴とするマイクロ素子の配列方法。
  13. 請求項８に記載のマイクロ素子の配列方法において、
    上記一列に配列された複数のマイクロ素子のうちの隣り合う二つのマイクロ素子の間に、仕切り板を挿入することにより、上記マイクロ素子の列を分割すると共に上記メニスカスを分割し、この分割された一方側のメニスカスの上記仕切り板側に、新たなマイクロ素子を導入した後に、上記仕切り板を取り除くことにより、上記隣り合う二つのマイクロ素子の間に新たなマイクロ素子を挿入して、この全てのマイクロ素子は、一列に配列されて列を形成することを特徴とするマイクロ素子の配列方法。
  14. 請求項１１から１３の何れか一つに記載のマイクロ素子の配列方法において、
    複数の上記仕切り板は、上記流路内に上記メニスカスの上記水平方向に所定の間隔で配置され、各仕切り板によって複数のメニスカスが形成され、それぞれのメニスカス上に位置決めされたマイクロ素子を、一括して、上記基板に配列させることを特徴とするマイクロ素子の配列方法。
  15. 請求項２から１４の何れか一つに記載のマイクロ素子の配列方法において、
    上記流路を複数配置し、各流路内に形成されたメニスカスに位置決めされたマイクロ素子を一括して上記基板に配列させることを特徴とするマイクロ素子の配列方法。
  16. 請求項２から１５の何れか一つに記載のマイクロ素子の配列方法において、
    上記壁面における上記流体に接触する部分は、上記液体の浸透性材料で構成されていることを特徴とするマイクロ素子の配列方法。
  17. 請求項２から１５の何れか一つに記載のマイクロ素子の配列方法において、
    上記壁面における上記流体に接触する部分は、多孔性材料で構成されていることを特徴とするマイクロ素子の配列方法。
  18. 請求項１１から１４の何れか一つに記載のマイクロ素子の配列方法において、
    上記仕切り板における上記流体に接触する部分は、上記液体の浸透性材料で構成されていることを特徴とするマイクロ素子の配列方法。
  19. 請求項１１から１４の何れか一つに記載のマイクロ素子の配列方法において、
    上記仕切り板における上記流体に接触する部分は、多孔性材料で構成されていることを特徴とするマイクロ素子の配列方法。
  20. 請求項２から１９の何れか一つに記載のマイクロ素子の配列方法において、
    上記マイクロ素子の側面は、疎水性を有することを特徴とするマイクロ素子の配列方法。
  21. 請求項２から１９の何れか一つに記載のマイクロ素子の配列方法において、
    上記マイクロ素子の側面に対する上記液体の接触角は、９０度よりも大きいことを特徴とするマイクロ素子の配列方法。
  22. 請求項２から１９の何れか一つに記載のマイクロ素子の配列方法において、
    上記マイクロ素子は、平面視、マイクロ素子の一方の長さが、この一方に直交する他方の長さよりも、短くなるように、形成されていることを特徴とするマイクロ素子の配列方法。
  23. 請求項２２に記載のマイクロ素子の配列方法において、
    上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記メニスカスの長手方向に沿うことを特徴とするマイクロ素子の配列方法。
  24. 請求項２２に記載のマイクロ素子の配列方法において、
    上記マイクロ素子が上記メニスカス上を移動する際に、上記マイクロ素子の長手方向が、自己整合的に上記対向する壁面に沿った方向に揃えられることを特徴とするマイクロ素子の配列方法。
  25. 請求項２２に記載のマイクロ素子の配列方法において、
    上記マイクロ素子が、上記メニスカス上で特定の位置に位置決めされる際に、上記マイクロ素子の長手方向が、上記メニスカスの長手方向に沿うように位置決めされることを特徴とするマイクロ素子の配列方法。
  26. 基板と、
    請求項１から２５の何れか一つに記載のマイクロ素子の配列方法によって上記基板に配列されたマイクロ素子と
    を備えることを特徴とするマイクロ素子実装体。
  27. 請求項２６に記載のマイクロ素子実装体を備えることを特徴とする表示装置。
JP2009254101A 2009-11-05 2009-11-05 マイクロ素子の配列方法、マイクロ素子実装体および表示装置 Ceased JP2011100832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009254101A JP2011100832A (ja) 2009-11-05 2009-11-05 マイクロ素子の配列方法、マイクロ素子実装体および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009254101A JP2011100832A (ja) 2009-11-05 2009-11-05 マイクロ素子の配列方法、マイクロ素子実装体および表示装置

Publications (1)

Publication Number Publication Date
JP2011100832A true JP2011100832A (ja) 2011-05-19

Family

ID=44191794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009254101A Ceased JP2011100832A (ja) 2009-11-05 2009-11-05 マイクロ素子の配列方法、マイクロ素子実装体および表示装置

Country Status (1)

Country Link
JP (1) JP2011100832A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3471134A1 (en) * 2017-10-13 2019-04-17 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
CN109671670A (zh) * 2017-10-16 2019-04-23 行家光电股份有限公司 微元件的巨量排列方法及系统
KR20200013565A (ko) * 2017-10-13 2020-02-07 마븐 옵트로닉스 씨오., 엘티디. 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP2005301100A (ja) * 2004-04-15 2005-10-27 Sony Corp 微粒子堆積方法、微粒子堆積層多層構造の形成方法、及び、表示装置用スクリーンの製造方法
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP2005301100A (ja) * 2004-04-15 2005-10-27 Sony Corp 微粒子堆積方法、微粒子堆積層多層構造の形成方法、及び、表示装置用スクリーンの製造方法
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3471134A1 (en) * 2017-10-13 2019-04-17 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
KR20200013565A (ko) * 2017-10-13 2020-02-07 마븐 옵트로닉스 씨오., 엘티디. 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
KR102126962B1 (ko) 2017-10-13 2020-06-26 마븐 옵트로닉스 씨오., 엘티디. 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
US10748792B2 (en) 2017-10-13 2020-08-18 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
CN109671670A (zh) * 2017-10-16 2019-04-23 行家光电股份有限公司 微元件的巨量排列方法及系统
CN109671670B (zh) * 2017-10-16 2020-11-03 行家光电股份有限公司 微元件的巨量排列方法及系统

Similar Documents

Publication Publication Date Title
CN107919313B (zh) 真空吸取装置
US11705548B2 (en) Apparatus with micro device
CN108735863B (zh) 发射型led显示装置制造方法
TWI667691B (zh) 用於轉移微元件的轉置頭及微元件的轉移方法
US7943052B2 (en) Method for self-assembling microstructures
JP4613489B2 (ja) 素子配列方法及び表示装置
JP4396285B2 (ja) 素子配列基板および素子配列方法
US11152534B2 (en) Transfer head and method of manufacturing micro LED display using same
US10748804B2 (en) Structure with micro device having holding structure
EP3796380B1 (en) Device for self-assembling semiconductor light-emitting diodes
CN106328576B (zh) 用于微元件转移的转置头的制作方法
KR20190119031A (ko) 칩들을 본딩하기 위한 방법 및 디바이스
US10797029B2 (en) Structure with micro device
KR102157533B1 (ko) 보유 지지 부재, 보유 지지 부재의 제조 방법, 보유 지지 기구 및 제품의 제조 장치
JP2011100832A (ja) マイクロ素子の配列方法、マイクロ素子実装体および表示装置
KR20200129751A (ko) 마이크로 led 흡착체 및 이를 이용한 마이크로 led 디스플레이 제작 방법 및 마이크로 led 디스플레이
US9522450B2 (en) Support for capillary self-assembly with horizontal stabilisation, fabrication method and use
TWI549255B (zh) 具有自填充正特徵之多晶片模組
KR102260639B1 (ko) 반도체 발광소자의 자가조립 장치
US11939173B2 (en) Transportation head for microchip transfer device, microchip transfer device having same, and transfer method thereby
TWI670784B (zh) 真空吸取裝置
US7586118B2 (en) Micro device and manufacturing method thereof
KR20230038739A (ko) 반도체 발광소자의 자가조립 장치 및 방법
US20140048994A1 (en) Non-Contact Substrate Chuck and Vertical Type Substrate Supporting Apparatus Using the Same
US10553455B2 (en) Method for aligning chip components relative to substrate by using liquid

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131029