JP2007110137A - デバイスの配置方法、配置方法において2つのデバイスを積層する方法、および改良された積層用デバイス - Google Patents
デバイスの配置方法、配置方法において2つのデバイスを積層する方法、および改良された積層用デバイス Download PDFInfo
- Publication number
- JP2007110137A JP2007110137A JP2006280471A JP2006280471A JP2007110137A JP 2007110137 A JP2007110137 A JP 2007110137A JP 2006280471 A JP2006280471 A JP 2006280471A JP 2006280471 A JP2006280471 A JP 2006280471A JP 2007110137 A JP2007110137 A JP 2007110137A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wettability
- droplet
- adjustment mechanism
- droplets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】デバイスの配置方法は、界面を有するデバイスを備える工程を含む。上記界面上には、該界面の所定の領域に複数の調整機構が備えられる。上記デバイスにおける上記調整機構のそれぞれは、第1の濡れ性を有する第1領域と、該第1の濡れ性よりも低い濡れ性である第2の濡れ性を有する第2領域とを有する。複数の液滴は、上記デバイスの所定の領域において、上記調整機構の配置に対応した位置に供給される。それぞれの上記液滴おける少なくとも一部が上記デバイスの調整機構に対応する内部領域に接触して、上記デバイスが上記複数の液滴の配置に対して配置されるように上記液滴上に上記デバイスを配置する。
【選択図】図1D
Description
2 界面(第1の界面)
3 調整機構(第1の調整機構)
4 第1領域
5 第2領域
6 液滴
7 第2のデバイス(第2の基板)
8 界面(第2の界面)
9 調整機構(第2の調整機構)
10 第3領域(第1領域)
11 第4領域(第2領域)
12 第1の保持部
13 第2の保持部
14 第1の接着部
15 第2の接着部
Claims (26)
- 第1の濡れ性を有する第1領域と、該第1の濡れ性よりも低い濡れ性である第2の濡れ性を有する第2領域とを有する調整機構を、当該界面上の所定の領域に備える界面を有するデバイスを備える工程と、
上記所定の領域において上記調整機構の配置に対応した所定の位置に液滴を供給する工程と、
上記液滴の少なくとも一部が上記調整機構の上記第1領域および上記第2領域に接触するとともに、上記液滴および上記デバイスが、上記第1の濡れ性および上記第2の濡れ性の違いによって、上記調整機構により規定された所定の位置に達するまで互いに相対的に横移動するように、上記デバイスを上記液滴に接触して配置する工程とを含むデバイスの配置方法。 - 上記液滴の液体は、上記デバイスを上記液滴上に浮かせることが可能な表面張力を有するものが選択される請求項1に記載のデバイスの配置方法。
- 上記液滴は、上記デバイスと上記液滴との間で自由な横移動を可能とする表面張力を有するものが選択される請求項1に記載のデバイスの配置方法。
- 上記液滴は複数の液滴により構成され、上記デバイスが上記液滴上で自由に浮くことができるように上記複数の液滴の数量および大きさが選択される請求項1に記載のデバイスの配置方法。
- 上記液滴の大きさは、上記デバイスの重量に応じて選択される請求項1に記載のデバイスの配置方法。
- 上記液滴を除去して、上記デバイスを上記所定の位置に下げる工程をさらに含む請求項1に記載のデバイスの配置方法。
- 上記液滴は、該液滴における液体の蒸発作用により除去される請求項6に記載のデバイスの配置方法。
- 第1の濡れ性を有する第1領域と、該第1の濡れ性よりも低い濡れ性である第2の濡れ性を有する第2領域とを有する第1の調整機構を、当該界面上の所定の領域に備える界面を有する第1のデバイスを備える工程と、
第3の濡れ性を有する第1領域と、該第3の濡れ性よりも低い濡れ性である第4の濡れ性を有する第2領域とを有する第2の調整機構を、当該界面上の所定の領域に備える界面を有する第2のデバイスを備える工程と、
上記液滴の少なくとも一部が上記第1のデバイスの上記第1領域および上記第2領域に接触するとともに、上記液滴および上記第1のデバイスが、上記第1のデバイスの上記第1の調整機構の上記第1の濡れ性および上記第2の濡れ性の違いによって、上記第1のデバイスの上記第1の調整機構により規定された第1の停止位置に達するまで互いに相対的に横移動するように、上記液滴を供給する工程と、
上記液滴の少なくとも一部が上記第2のデバイスの上記第1領域および上記第2領域に接触するとともに、上記液滴および上記第2のデバイスが、上記第2のデバイスの上記第2の調整機構の上記第3の濡れ性および上記第4の濡れ性の違いによって、上記第2のデバイスの上記第2の調整機構により規定された第2の停止位置に達するまで互いに相対的に横移動するように、上記第2のデバイスを上記液滴上に配置する工程とを含むデバイスの配置方法。 - 上記第1のデバイスおよび上記第2のデバイスにおける、それぞれの上記第1領域は、それぞれの上記第2領域に対して、凹状に形成されている請求項8に記載のデバイスの配置方法。
- 上記第1のデバイスにおける上記第1の調整機構および上記第2のデバイスにおける上記第2の調整機構は、互いに対応するように形成されている請求項8に記載のデバイスの配置方法。
- 上記液滴は、該液滴が上記第1の調整機構および上記第2の調整機構におけるそれぞれの上記第1領域の中心に配置される際に、所定の高さによって上記第1のデバイスと上記第2のデバイスとの間に間隔をあけることを可能とする表面張力を有するものが選択される請求項8に記載のデバイスの配置方法。
- 上記液滴は複数の液滴を備え、該複数の液滴が上記第1の調整機構および上記第2の調整機構におけるそれぞれの上記第1領域に配置される際に、所定の高さによって上記第1のデバイスと上記第2のデバイスとの間に間隔があけられるように、上記複数の液滴の数量および大きさが選択される請求項8に記載のデバイスの配置方法。
- 上記液滴の大きさは、上記第2のデバイスの重量に応じて選択される請求項12に記載のデバイスの配置方法。
- 上記液滴を除去することによって、上記第1のデバイスおよび上記第2のデバイスが互いに配置された状態において、上記第2のデバイスが上記第1のデバイスに接触するように移動させる工程をさらに含む請求項8に記載のデバイスの配置方法。
- 上記液滴は、該液滴における液体の蒸発作用により除去される請求項14に記載のデバイスの配置方法。
- 上記第1の濡れ性と上記第3の濡れ性とは同一であるとともに、上記第2の濡れ性と上記第4の濡れ性とは同一である請求項8に記載のデバイスの配置方法。
- 基板と、
上記基板の界面上に配置された調整機構とを備え、
上記調整機構は、第1の濡れ性を有する第1領域と、該第1の濡れ性よりも低い濡れ性である第2の濡れ性を有する第2領域とを有し、
上記第1領域は、配置工程の間、液滴を受容して保持できるように形成された液滴保持領域として構成され、
上記液滴および上記基板は、上記第1の濡れ性および上記第2の濡れ性の違いによって、上記液滴が上記液滴保持領域の停止位置に達するまで、互いに相対的に横移動するように構成されているデバイス。 - 上記第2領域は、上記第1領域を取り囲むように構成されている請求項17に記載のデバイス。
- 上記第2領域は上記第1領域を取り囲むように構成されているとともに、上記第1領域は円形である請求項17に記載のデバイス。
- 上記第1領域は、上記第2領域に対して凹状に形成されている請求項17に記載のデバイス。
- 第1の基板と、上記第1の基板の界面上に配置された第1の調整機構とを備える第1のデバイス、および、第2の基板と、上記第2の基板の界面上に配置された第2の調整機構とを備える第2のデバイスを備えるデバイスであって、
上記第1の調整機構は、第1の濡れ性を有する第1領域と、該第1の濡れ性よりも低い濡れ性である第2の濡れ性を有する第2領域とを有し、上記第1領域は、配置工程の間、液滴を受容して保持できるように形成された第1の液滴保持領域として構成され、上記液滴および上記第1の基板は、上記第1の濡れ性および上記第2の濡れ性の違いによって、上記液滴が上記第1の液滴保持領域の停止位置に達するまで、互いに相対的に横移動するとともに、
上記第2の調整機構は、第3の濡れ性を有する第1領域と、該第3の濡れ性よりも低い濡れ性である第4の濡れ性を有する第2領域とを有し、上記第2の調整機構における上記第1領域は、配置工程の間、液滴を受容して保持できるように形成された第2の液滴保持領域として構成され、上記液滴および上記第2の基板は、上記第3の濡れ性および上記第4の濡れ性の違いによって、上記液滴が上記第2の液滴保持領域の停止位置に達するまで、互いに相対的に横移動し、上記液滴が上記第1の液滴保持領域および上記第2の液滴保持領域の上記停止位置に配置されたときに、上記第1の基板および上記第2の基板が所定の位置に配置された状態となるように構成されているデバイス。 - 上記第1のデバイスにおける上記第2領域および上記第2のデバイスにおける上記第2領域は、それぞれの上記第1領域を取り囲むように構成されている請求項21に記載のデバイス。
- 上記第1基板および上記第2基板のそれぞれに備えられるとともに、上記第1の基板および上記第2の基板が上記所定の位置に配置されたときに、上記第1のデバイスおよび上記第2のデバイスを互いに保持するように形成された保持部をさらに備えている請求項21に記載のデバイス。
- 上記第2領域は上記第1領域を取り囲むように構成されているとともに、上記第1領域は円形である請求項21に記載のデバイス。
- 上記第1領域は、上記第2領域に対して凹状に形成されている請求項21に記載のデバイス。
- 上記第1の濡れ性と上記第3の濡れ性とは同一であるとともに、上記第2の濡れ性と上記第4の濡れ性とは同一である請求項21に記載のデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/251,596 US20070084944A1 (en) | 2005-10-14 | 2005-10-14 | Methods for aligning a device and for stacking two devices in an aligned manner and device for improved stacking |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110137A true JP2007110137A (ja) | 2007-04-26 |
Family
ID=37947261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280471A Pending JP2007110137A (ja) | 2005-10-14 | 2006-10-13 | デバイスの配置方法、配置方法において2つのデバイスを積層する方法、および改良された積層用デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070084944A1 (ja) |
JP (1) | JP2007110137A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311748A (ja) * | 2006-05-17 | 2007-11-29 | National Tsing-Hua Univ | マイクロチップを基板上に位置決める装置及びその方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080026505A1 (en) * | 2006-07-28 | 2008-01-31 | Nirupama Chakrapani | Electronic packages with roughened wetting and non-wetting zones |
US20100248424A1 (en) * | 2009-03-27 | 2010-09-30 | Intellectual Business Machines Corporation | Self-Aligned Chip Stacking |
US9893026B2 (en) | 2014-10-29 | 2018-02-13 | Elwha Llc | Systems, methods and devices for inter-substrate coupling |
US9728489B2 (en) | 2014-10-29 | 2017-08-08 | Elwha Llc | Systems, methods and devices for inter-substrate coupling |
US9887177B2 (en) * | 2014-10-29 | 2018-02-06 | Elwha Llc | Systems, methods and devices for inter-substrate coupling |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
WO2003010806A2 (en) * | 2001-07-26 | 2003-02-06 | Massachusetts Institute Of Technology | Semiconductor substrate bonding by mass transport growth fusion |
JP2004272086A (ja) * | 2003-03-11 | 2004-09-30 | Seiko Epson Corp | 電気光学装置の製造装置、電子光学装置及び電子機器 |
JP4344270B2 (ja) * | 2003-05-30 | 2009-10-14 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
JP3906921B2 (ja) * | 2003-06-13 | 2007-04-18 | セイコーエプソン株式会社 | バンプ構造体およびその製造方法 |
-
2005
- 2005-10-14 US US11/251,596 patent/US20070084944A1/en not_active Abandoned
-
2006
- 2006-10-13 JP JP2006280471A patent/JP2007110137A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311748A (ja) * | 2006-05-17 | 2007-11-29 | National Tsing-Hua Univ | マイクロチップを基板上に位置決める装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070084944A1 (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455161B2 (en) | Semiconductor device and methods of manufacturing semiconductor devices | |
TWI325635B (en) | Optoelectronic device chip and fabrications thereof | |
CN106876356B (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
US7232704B2 (en) | Semiconductor device assembly method and semiconductor device assembly apparatus | |
JP2007110137A (ja) | デバイスの配置方法、配置方法において2つのデバイスを積層する方法、および改良された積層用デバイス | |
EP1569276A1 (en) | Micro-optics on optoelectronics | |
US6418033B1 (en) | Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles | |
US8431479B2 (en) | Semiconductor devices having redistribution structures and packages, and methods of forming the same | |
US9633935B2 (en) | Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same | |
TWI578475B (zh) | 基板及具有用於增加的柱高之介電質移除之基板的總成 | |
EP2246292A2 (en) | Package interface plate for mechanical isolation of MEMS structures | |
KR101621105B1 (ko) | 전력 반도체 다이 및 히트 싱크를 포함하는 부분조립체 및 그 제조방법 | |
US20110044015A1 (en) | Multichip module and method for manufacturing the same | |
US10325881B2 (en) | Vertical semiconductor device having a stacked die block | |
CN113921477A (zh) | 包括底部填料的半导体封装件 | |
TW202123792A (zh) | 用於在離散組件組裝中位置誤差補償的材料 | |
US10886149B2 (en) | Semiconductor device package and method of manufacturing the same | |
Ito et al. | Impact of chip-edge structures on alignment accuracies of self-assembled dies for microelectronic system integration | |
JP2007103817A (ja) | 半田ボール配列マスクおよびそれを用いた半導体装置の製造方法 | |
JP6467981B2 (ja) | 半導体装置およびその製造方法 | |
Fukushima et al. | Multichip self-assembly technique on flexible polymeric substrate | |
CN112086408A (zh) | 具有变化厚度的晶片级芯片规模封装 | |
CN112018093A (zh) | 具有定位成减少模片开裂的顶部模片的半导体器件 | |
SE516748C2 (sv) | Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat | |
KR102652106B1 (ko) | 레이저를 이용한 접합 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |