TWI837194B - 電子設備 - Google Patents

電子設備 Download PDF

Info

Publication number
TWI837194B
TWI837194B TW108137230A TW108137230A TWI837194B TW I837194 B TWI837194 B TW I837194B TW 108137230 A TW108137230 A TW 108137230A TW 108137230 A TW108137230 A TW 108137230A TW I837194 B TWI837194 B TW I837194B
Authority
TW
Taiwan
Prior art keywords
conductive
support
chips
chip
forming
Prior art date
Application number
TW108137230A
Other languages
English (en)
Other versions
TW202023019A (zh
Inventor
伊凡克利斯多福 羅賓
札因 包漢瑞
菲利普 吉萊特
Original Assignee
法商艾勒迪亞公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商艾勒迪亞公司 filed Critical 法商艾勒迪亞公司
Publication of TW202023019A publication Critical patent/TW202023019A/zh
Application granted granted Critical
Publication of TWI837194B publication Critical patent/TWI837194B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

本發明涉及一種用於製造電子裝置(550)的方法,包括以下步驟:(a)形成具有電子晶片(302)的晶圓;(b)將電子晶片晶圓固定到由可拉伸材料製成的第一支座(400);(c)去除和/或蝕刻該晶圓;以及(d)拉伸該第一支座,以使該等晶片彼此遠離。

Description

電子設備
本專利申請案主張法國專利申請案第FR18/71290號的優先權,在此併入此申請案全文以作為參考。
本揭示內容涉及包括複數個電子晶片的電子裝置及其製造方法。
存在包括複數個相似電子晶片的電子裝置。這些晶片可以彼此隔開並排列成陣列。例如,顯示螢幕包括以類似方式形成的複數個顯示像素。這種裝置的製造,可以包括根據稱為「拾取和放置(Pick and Place)」的技術的放置步驟,在此期間,每個單獨的顯示像素與其他像素分開沉積在期望的位置。當顯示像素數量很多時,此技術可能很冗長且很昂貴。
具體實施例的一個目的,是解決上述電子裝置及其製造方法的全部或部分缺陷。
因此,一個具體實施例提供一種用於製造電子裝置的方法,此方法包括以下步驟:(a)形成具有電子晶片的晶圓; (b)將電子晶片晶圓固定到由可拉伸材料製成的第一支座;(c)去除和/或蝕刻該晶圓;以及(d)拉伸該第一支座,以使該等晶片彼此遠離。
根據一種具體實施例,方法在步驟(b)之前包括以下步驟:在第一支座上形成第一導電元件的步驟。
根據一種具體實施例,第一導電元件是可拉伸的和/或可變形的。
根據一種具體實施例,第一導電元件的形成包括以下步驟:在基板上形成導電層;蝕刻導電層以形成第一導電元件,第一導電元件包括在鋸齒形圖案中的墊和條,每個條與至少一個墊接觸;以及將墊和條轉移到第一支座上,以使條不與第一支座接觸。
根據一種具體實施例,條的厚度小於墊的厚度。
根據一種具體實施例,方法在步驟(b)之前包含以下步驟:在第一支座中形成腔,每個晶片在步驟(b)之後位於其中一個腔內。
根據一種具體實施例,方法包括以下步驟:在晶片與第一支座相對的一側上和/或在晶片之上形成第二導電元件。
根據一種具體實施例,在步驟(d)之後執行第二導電元件的形成步驟。
根據一種具體實施例,方法在步驟(d)之後包括以下步驟:將晶片從第一支座轉移到第二支座上。
根據一種具體實施例,每個電子晶片包括光電電路系統和適於控制光電電路系統的電子電路系統。
根據一種具體實施例,每個電子晶片僅包括兩個外部電子連接端子。
根據一種具體實施例,方法包括步驟(d)之後的以下步驟:(e)在發光面的側上形成對晶片發射的輻射實質上透明的導電元件,以使晶片線互連;(f)將晶片轉移到對晶片發射的輻射實質上透明的第三支座上;(g)移除第一支座;(h)形成導電層以互連晶片行。
根據一種具體實施例,在步驟(h)之後進行到第二支座上的轉移步驟。
根據一種具體實施例,第一支座包括形成線的第一導電元件,在步驟(b)中,每個晶片被連接至導電元件中的一個。
根據一種具體實施例,在晶片的與第一支座相對的面上形成第二導電元件,第二導電元件形成行。
另一具體實施例提供一種根據前述方法所獲得的電子裝置,其中電子晶片位於導電元件上,導電元件位於由處於拉伸狀態的可拉伸材料製成的第一支座上。
根據一種具體實施例,每個電子晶片是顯示像素。
根據一種具體實施例,裝置對應於顯示螢幕。
根據一種具體實施例,每個電子晶片包括導電墊,導電墊電連接到位於第一支座的導電元件。
根據一種具體實施例,第一導電元件是可拉伸的和/或可變形的。
根據一種具體實施例,每個電子晶片至少部分地位於支座的腔中。
100:電子裝置
102:顯示像素
104:光電電路系統
106:電子電路系統
108:支座
110:導電墊
111:導電墊
112:導電墊
114:導電元件
116:隔離塗層
200:基板
202:層
204:層
206:層
208:腔
210:單元
214:導電通孔
216:導電墊
217:導電墊
218:基板
222:壁
224:區域
300:電子裝置
301:支座
302:晶片
306:導電條
307:隔離層
308:光電電路系統
310:電子電路系統
312:導電層
314:導電層
315:隔離壁
316:導電條
317:隔離層
318:保護層
400:可拉伸支座
500:電子裝置
502:可拉伸支座
504:晶片
506:光電電路系統
508:電子電路系統
510:導電層
512:導電層
514:導電元件
516:隔離層
550:電子裝置
560:支座
562:隔離層
564:導電層
566:保護層
800:基板
802:隔離層
804:導電墊
806:導電條
900:可拉伸支座
902:晶圓
904:晶圓
906:晶圓
908:導電墊
950:電子裝置
952:可拉伸支座
954:腔
955:面
956:導電元件
958:晶片
960:隔離層
在以下通過示例而非限制的方式給出的對特定具體實施例的描述中,將詳細描述上述特徵和優點以及其他優點,在附圖中:圖1示出了電子裝置的具體實施例的局部和示意性截面圖;圖2描繪了用於製造圖1所示的電子裝置的方法的具體實施例的步驟;圖3描繪了用於製造圖1所示的電子裝置的方法的具體實施例的進一步的步驟; 圖4描繪了用於製造圖1所示的電子裝置的方法的具體實施例的進一步的步驟;圖5是電子裝置的另一具體實施例的局部和示意性截面圖;圖6示出了圖5所示具體實施例的局部和示意性俯視圖。
圖7描繪了用於製造圖5所示的電子裝置的方法的具體實施例的步驟;圖8示出了局部和示意性截面圖,其描繪了用於製造電子裝置的另一具體實施例的方法的具體實施例的進一步的步驟;圖9是電子裝置的另一具體實施例的局部和示意性截面圖;圖10描繪了用於製造導電元件的方法的具體實施例的步驟;圖11描繪了用於製造導電元件的方法的具體實施例的步驟;圖12是電子裝置的另一具體實施例的局部和示意性截面圖;以及圖13描繪了用於製造圖12所示的電子裝置的方法的具體實施例的步驟。
在各個附圖中,相似的特徵已經由相似的附圖標記表示。特定而言,在各個具體實施例之間共有的結構 和/或功能特徵可以具有相同的附圖標記,並且可以具有相同的結構、尺寸和材料特性。
為了清楚起見,僅詳細示出和描述了對於理解本文中所描述的具體實施例有用的作業和元件。
除非另有說明,否則當提及連接在一起的兩個元件時,這意味著沒有導體以外的任何中間元件的直接連接,並且當提及鏈接或耦合在一起的兩個元件時,這意味著這兩個元件可以透過一個或多個其他元件連接或鏈接或耦合。
在以下揭示內容中,除非另有說明,否則當提及絕對位置限定詞時(諸如術語「前」、「後」、「頂部」、「底部」、「左」、「右」等)、相對位置限定詞時(諸如術語「上方」、「下方」、「較高」、「較低」等)、或方向限定詞時(諸如「水平」、「垂直」等),係參照圖中所示的方向。
除非另有說明,否則對於「大約」、「約」、「實質上」和「在......的等級」的表述,表示在10%以內,且更佳地在5%以內。
術語「隔離」和「導電」在本文中,被認為分別表示「電隔離」和「導電」。
圖像的顯示像素對應於光電裝置顯示的圖像的基本元素。當光電裝置是彩色圖像顯示螢幕時,通常包括用於顯示每個圖像顯示像素的至少三個部件(也稱為顯示子像素),每個部件實質上以單個顏色(例如紅色、綠 色和藍色)的方式發射光輻射。這三個顯示子像素發射的輻射的疊加,為觀察者提供了與顯示所顯示圖像的像素相對應的色彩感覺。在這種情況下,由用於顯示圖像顯示像素的三個顯示子像素形成的單元,被稱為光電裝置的顯示像素。
圖1是電子裝置100的具體實施例的局部和示意性截面圖。電子裝置100包括複數個電子晶片,複數個電子晶片設置在由可拉伸材料製成的支座108上,在圖1中示出了三個晶片。裝置100例如是其中晶片是顯示像素102的顯示螢幕。
每個顯示像素102包括光電電路系統104和電子電路系統106。每個光電電路系統104包括(例如)複數個顯示子像素(例如三個),顯示子像素發射(例如)不同波長範圍的輻射。每個電子電路系統106(例如)對應於積體電路系統晶片,並且包括(例如)用於控制光電電路系統104的顯示子像素的控制電路系統。電路系統104和106透過光電電路系統104的導電墊110和電子電路系統106的導電墊111連接。導電墊110和111例如是突起的(如圖1所示),或者可以與電路系統104和106的表面齊平,使得電路系統104和106藉由直接異質接合而接合。電子電路系統106還包括未直接連接到光電電路系統104的額外導電墊112。例如,每個顯示像素102包括四個額外導電墊112。導電元件114(例如導電條)在支座108上方和在電子電路系統106上方延伸,特定而言 為與導電墊112接觸。導電元件114可以將複數個顯示像素連接在一起。每個顯示像素102可以藉由導電元件114和導電墊112接收電子信號,特定而言為控制和/或供應信號。
對於每個顯示像素102,隔離塗層116覆蓋光電電路系統104以及導電墊110和111。
支座108由可拉伸材料製成,例如包括在美國專利US 4222913和US 4379197中提到的材料、不具有乙酸乙烯酯聚合基團的聚乙烯樹脂、諸如以下成分的丙烯酸酯聚合物:丙烯酸2-乙基己酯、丙烯酸正丁酯、丙烯酸甲酯和甲基丙烯酸叔丁酯。可拉伸材料被定義為一種具有縱向變形模量(即應力與相對伸長量之比)的材料,此模量在102Pa至106Pa之間。更佳地,支座108適於在斷裂點處以大於150%(更佳地大於300%)的伸長量來變形。支座108例如由可拉伸的隔離材料製成。
電子裝置100的支座108優選地處於拉伸狀態,亦即在支座上施加或已經施加了拉力,使得從上方觀察時,被拉伸支座的表面積對應於相同支座108在沒有施加拉力時的表面積的150%至10000%之間。支座108的拉伸狀態可以藉由機械方式保持。作為變體,支座108可以已經被拉伸超過彈性極限。因此,支座108可以保持變形,而無需藉由外部手段來保持。
電子裝置100包括(例如)3到106個顯示像素102。在未拉伸狀態下,支座108的厚度例如在大約1 μm至1000μm之間。在拉伸狀態下,支座108具有例如介於大約10nm與200μm之間的厚度。例如,兩個相鄰顯示像素102之間的距離,在非拉伸狀態下在0.5μm至100cm之間,在拉伸狀態下在3μm至10cm之間。
圖2至圖4以局部且示意性的方式描繪了用於製造圖1所示的電子裝置100的方法的具體實施例的步驟。更具體地,圖2描繪了方法的視圖2A、2B和2C,圖3描繪了方法的視圖3A、3B、3C和3D,並且圖4描繪了方法的視圖4A和4B。
圖2A是在將要成為光電電路系統104的一部分的發光二極體形成在基板200上的步驟之後獲得的結構的截面圖。在整個晶圓上執行此步驟,亦即在基板200上同時形成複數個光電電路系統104的二極體。
在本具體實施例中,發光二極體具有平面結構。作為變體,發光二極體可以具有如專利US 9331242中所述的三維結構。
由包括半導體層202、主動層204和半導體層206的堆疊層覆蓋基板200。層202、204和206允許形成發光二極體。發光二極體的主動層,是發射由發光二極體提供的大部分電磁輻射的層。完全覆蓋層206和204以及部分地覆蓋層202的腔208,界定了堆疊中的發光二極體。視圖2A示出了三個發光二極體的三個單元210。每個單元210對應於光電電路系統104。每個單元210的每個發光二極體,被與半導體層206接觸的導電墊110覆 蓋。每個單元210還包括與層204和206電隔離的導電通孔214,導電通孔214在層202上建立接點並連接到導電墊216。因此,在每個單元210中,單元210的發光二極體由潛在地提供在導電墊110和216之間的電壓控制。
視圖2B是用完整晶圓執行的後續製造步驟之後獲得的結構的截面圖,其間在基板218中形成複數個電子電路系統106的電子部件(未示出)。導電墊112、導電墊217和導電墊111被形成在基板218上。作為變體,基板218可包括與導電墊111齊平的實質上平坦的表面。
放置基板200和218,以例如藉由分子接合,來將導電墊111與導電墊110固定,並將導電墊216與導電墊217固定。這使得可以獲得基板218的電子部件與發光二極體之間的電連結。
視圖2C是在隨後的製造步驟之後獲得的結構的截面圖,在製造步驟期間,蝕刻基板200以便形成壁222,壁222界定了位於每個發光二極體對面的區域224。隨後在這些區域224中填充光致發光材料,從而形成光致發光塊,利用此光致發光塊,可例如將發光二極體發射的輻射轉換成具有不同波長的輻射。
蝕刻層202、204和206,以分離各個單元210,從而形成光電電路系統104。
視圖3A是在製造步驟之後獲得的結構的單個晶片的放大截面圖,在製造步驟期間,將手柄226固定到光電電路系統104,更具體地固定在光致發光塊224和壁 222上,例如通過黏合劑的方式。未示出的隔離層可以覆蓋光電電路系統104的側面。
視圖3B是在製造步驟之後獲得的結構的截面圖,在製造步驟期間,基板218可以在與導電墊112相對的一側上變薄並且固定在支座108上。隨後將手柄226移除。
如前所述,支座108由可拉伸材料製成。支座108例如處於未拉伸狀態,亦即沒有張力施加在支座108上。
視圖3C是在隨後的製造步驟之後獲得的結構的截面圖。在此步驟期間,蝕刻基板218,以分離各種顯示像素102的電子電路系統106。
視圖3D是在由視圖3C描繪的步驟期間支座108的俯視圖。
在視圖3D所示的實例中,支座108和顯示像素102的單元具有實質上矩形的形狀,並且放置顯示像素102的單元,使得顯示像素102單元的每個側面與支座108的每個側面形成實質上等於45°的角度。更一般而言,支座108可以具有非矩形的形狀,並且因此可以例如在與像素的邊緣成大約45°的方向上被拉伸。
視圖4A是描繪電子裝置的後續製造步驟的結果的俯視圖。在此步驟期間,支座108被拉伸以便將顯示像素102放置在期望的位置。根據本具體實施例,在拉伸步驟之後,將顯示像素102佈置成實質上成線和成行。
根據一個具體實施例,在視圖4A描繪的步驟之後,可以將顯示像素102轉移到另一個可拉伸的支座上,接著將支座拉伸,以增加晶片之間的距離。隨後可以將此步驟重複多次,以獲得晶片之間的期望距離。
視圖4B是描繪後續製造步驟的結果的俯視圖。在此步驟期間,導電元件114形成在支座108上和與導電墊112接觸的顯示像素102上。在圖4B所示的實例中,每個顯示像素102的每個導電墊112與同一條線或同一行的其他顯示像素102連接到共同導電元件114。例如藉由3D列印形成導電元件114。優選地,在導電元件114的交叉處將未示出的隔離元件放置在導電元件114之間,以便避免短路。
支座108的拉伸狀態可以由未示出的元件保持。
根據另一具體實施例,支座108可以在用於製造電子裝置的方法的中間步驟中作為手柄。以此方式,可以將晶片轉移到另一個例如不可拉伸的支座上。圖5中示出這種電子裝置的具體實施例。
圖5是電子裝置300的另一具體實施例的局部和示意性截面圖。
電子裝置300包括支座301,晶片302(在此為顯示像素)位於支座301上。支座301優選地是不可拉伸的。支座301可以是剛性的或撓性的。優選地,支座是黑色的,以便增加螢幕的對比度。例如支座是由半導體材 料、玻璃或塑料製成的支座。導電條306形成在支座301上。每個導電條可以連接到同一條線的顯示像素。圖5中顯示了三個導電條。隔離層307將導電條306分開。
在此,每個顯示像素302包括光電電路系統308和電子電路系統310。電路系統308和310例如分別類似於光電電路系統104和前面關於圖1描述的電子電路系統106。每個顯示像素302還包括:導電層312,導電層312覆蓋光電電路系統308的與電子電路系統310相對的表面;以及導電層314,導電層314覆蓋電子電路系統310的與光電電路系統308相對的表面。導電層314與導電條306之一接觸。優選地,導電層312對於由光電電路系統308發射的輻射是透明的。像素302與外部元件的接觸由導電層312和314建立。因此,像素302不具有導電墊112(圖1)。
導電層312和314構成每個顯示像素302的唯一外部端子,亦即在顯示像素與顯示像素外部的元件之間的唯一連結。
每個像素302僅包括例如兩個電連結,此處為導電層312和314。通過兩個電連結中的每一個,可以互連同一條線或同一行的像素。
每個顯示像素302被隔離壁315包圍。更具體地,每個顯示像素302的導電層312和314、光電電路系統308和電子電路系統310的側壁被隔離壁315覆蓋。隔 離層317圍繞顯示像素302,隔離層317的上表面例如與導電層312的上表面實質上共面。
導電條316(示出了單個條316)覆蓋顯示像素302和隔離層317。每個導電條316覆蓋像素陣列和隔離層317的同一行的像素。導電條316與行的像素的導電層312接觸並構成電極。因此,同一行的顯示像素由提供在導電條316和導電條306之間的電壓控制。
作為變體,導電條316可以覆蓋多於一行的晶片302,例如至少兩行的晶片。作為變體,單個導電條316可以覆蓋裝置300的晶片302的單元。
導電條316較佳地對於由顯示像素302提供的輻射是透明的。導電條316優選地由例如由玻璃製成的保護層318覆蓋。保護層318對於顯示像素302提供的輻射是實質上透明的。
作為變體,支座301可以由撓性聚合物製成,並且保護層318可以由撓性塑料製成。
圖6示出了圖5所示的裝置300的具體實施例的局部和示意性俯視圖。導電條306實質上平行。導電條316也實質上平行並且垂直於導電條306延伸。每個顯示像素302由正方形示出。顯示像素302位於導電條306和316的相交處。
導電條306和316的尺寸有利地大於用於連接相應線或行的顯示像素302的顯示像素302的尺寸,即使在如圖6中像素302未完全對準的情況下。
圖7包括局部和示意性截面圖,其描繪了用於製造圖5所示的電子裝置300的方法的具體實施例的步驟。
視圖7A描繪了製造步驟的結果,在製造步驟期間,形成具有晶片302的晶圓,每個晶片包括導電層312和314、光電電路系統308和電子電路系統310,接著將晶圓轉移到可拉伸支座400上(例如藉由未示出的手柄,隨後將手柄移除)。隨後將晶片302個體化,並在晶片302的側壁上形成隔離壁315。
視圖7B描繪了隨後的製造步驟的結果,在製造步驟期間可拉伸支座400被拉伸以便將晶片302放置在期望的位置。隔離層317沉積在晶片302周圍。導電條316形成在晶片302上和層317上。形成導電條316以使導電條316與導電層312接觸。將例如由玻璃製成的保護層318固定到導電條316上(例如通過黏合劑)。
視圖7C描繪了隨後的製造步驟的結果,在製造步驟期間移除了可拉伸支座400。導電條306形成為與導電層314接觸。導電條306被隔離層307包圍。
隨後執行未示出的步驟以獲得圖5所示的具體實施例。在這些步驟期間,顯示像素302沉積在支座301上。
作為變體,隔離層307可以僅覆蓋導電條306的側壁,而不完全覆蓋支座301。隔離層307因此不連續。在此變體中,支座301例如由黑色並且至少在表面處 隔離的材料製成。因此,在裝置是顯示螢幕的情況下,可能通過絕緣層307中的不連續點觀察到的黑色支座301的部分允許更好的對比度。
圖8包括局部和示意性截面圖,描繪了與圖5所示的裝置相似的裝置550的製造方法的具體實施例的步驟。
視圖8A描繪了製造步驟的結果,類似於關於圖6的視圖6A所描述的步驟,在步驟期間,形成具有晶片302的晶圓,每個晶片包括導電層312和314、光電電路系統308和電子電路系統310,接著將晶圓轉移到可拉伸支座400上(例如藉由未示出的手柄)。根據關於圖8描述的實例,可拉伸支座400位於光電電路系統308的一側,亦即與每個晶片302的導電層312接觸。隨後將晶片302個體化,並在晶片302的側壁上形成隔離壁315。
視圖8B描繪了隨後的製造步驟的結果,在製造步驟期間可拉伸支座400被拉伸以便將晶片302放置在期望的位置。
視圖8C描繪了步驟的結果,在步驟中,顯示像素302被轉移到位於支座560上的導電條306上。支座560優選是非彈性的剛性支座或柔軟的支座。支座560例如由黑色材料製成。
視圖8D描繪了在其中可拉伸支座400被移除的步驟的結果。接著,顯示像素302被覆蓋顯示像素302 周圍的支座560的隔離層562包圍。隔離層562的上表面例如與導電層312的上表面共面。
導電層564形成在顯示像素302和隔離層562上,以將同一行的像素的導電層312連接在一起。導電層564優選地對於由顯示像素302發射的輻射實質上是透明的。
隨後在導電層564上和隔離層562的未被導電層564覆蓋的部分上形成例如由玻璃製成的保護層566。保護層566優選地對於由顯示像素302發射的輻射實質上是透明的。
圖9描繪了電子裝置500的另一具體實施例。像圖1所示的電子裝置100一樣,電子裝置500包括如上文所定義的可拉伸支座502。電子裝置500另外包括複數個晶片504,類似於圖3中所示的晶片302,這裡示出了其中的三個晶片。因此,晶片504是顯示像素,每個顯示像素包括類似於光電電路系統308的光電電路系統506、類似於電子電路系統310的電子電路系統508、以及分別類似於導電層314和312的導電層510和512。
導電元件514位於可拉伸支座502上。導電元件514包括例如與導電層510接觸的導電墊,以及將墊連接在一起的導電條。每個導電元件連接例如一條像素中的顯示像素。隔離層516位於晶片504周圍。
導電元件514是至少部分可拉伸或可變形的。例如,導電墊是不可拉伸的,而導電條是可拉伸的。
可以在隔離層516上形成未示出的導電元件,例如導電條,以將某個導電層512(例如顯示像素行的顯示像素的導電層512)連接在一起。
圖10和11以局部和示意性方式描繪了用於製造可拉伸導電元件514的方法的具體實施例的步驟。更準確地,圖10描繪了視圖10A和10B,圖11描繪了視圖11A、11B和11C。
視圖10A和視圖10B分別是描繪製造步驟的結果的俯視圖和截面圖。在此步驟期間,將導電層沉積在基板800上。在所描述的實例中,導電層藉由隔離層802與基板800分離。蝕刻導電層以便形成導電墊804和導電條806。在圖10和11中示出了單個導電墊804和兩個導電條806。
在圖10A和10B所示的實例中,導電墊804的厚度大於導電條806的厚度。例如,導電條806的厚度在導電墊804的厚度的1.01倍至10倍之間變化,並且導電墊804的厚度在20nm至1mm之間。
作為變體,導電墊804和導電條806可以具有相同的厚度。例如,可拉伸支座因此可在導電條的位置處包括腔,使得導電條806不與可拉伸支座接觸。
導電墊804旨在連接到晶片。導電條806與至少一個導電墊804接觸,並且適於將導電墊804彼此電連接或與未示出的其他導電元件電連接。根據具體實施例, 每個導電條806具有鋸齒形形狀,並且在至少一個端部處耦合到導電墊804。
導電層的蝕刻例如藉由在導電層上進行多個步驟而形成的遮罩(未示出)來進行。遮罩包括在將要形成導電墊804的位置處具有第一厚度的區域、在將要形成導電條806的位置處具有第二厚度的區域、以及在其他位置處具有第三厚度的區域。第三厚度例如對應於遮罩的完全蝕刻。
遮罩例如由氧化矽製成。導電墊804和導電條806例如由金屬(例如鋁)製成。基板800例如由矽製成並且具有例如大約750μm的厚度。隔離層802例如由聚合物製成,特定而言為藉由旋轉沉積形成的聚合物。
圖11A是示出後續製造步驟的結果的截面圖。在此步驟期間,類似於可拉伸支座400或支座108的可拉伸支座900被固定到導電墊804上,例如藉由黏合劑,例如藉由藍色黏合劑遮罩材料,通常被稱為「藍色膠帶(blue tape)」。
導電條806的厚度小於導電墊804的厚度,以使導電條806不與可拉伸支座900接觸。
視圖11B描繪了後續製造步驟的結果。在此步驟期間,基板800以及隔離層802被完全去除,以露出導電墊804和導電條806。沉積晶圓902,晶圓902例如包括與電子電路系統310或508相似的電子電路系統的晶圓904,以及與光電電路系統308、506相似的光電電路 系統的晶圓906,並且晶圓902與導電墊804和導電條806接觸。晶圓902還包括例如位於晶圓904和導電墊804之間的導電墊908。
視圖11C描繪了製造步驟的結果,在製造步驟期間,蝕刻晶圓902以僅保留晶片。更具體地,蝕刻晶圓902的位於導電條806對面的部分。因此,當移除基板800時,導電條806僅藉由其與導電墊804的接觸而被保持,並且因此可變形。
圖12是示出電子裝置950的另一具體實施例的截面圖。
裝置950包括處於拉伸狀態的可拉伸支座952。可拉伸支座952包括由可拉伸支座952的面955形成的腔954。導電元件956可位於面955的一部分上和腔954中。
晶片958(例如顯示像素)至少部分地位於腔954中。更具體地,每個晶片958的一部分例如位於腔954中並且與導電元件956的一部分接觸,並且每個晶片的另一部分例如位於腔954的外部。導電元件956因此能夠電連接複數個晶片958。在圖10所示的實例中,所示的三個晶片藉由同一導電元件956連接。
導電元件956例如是至少部分可拉伸和/或可變形的。例如,位於腔954中的導電元件956的部分是不可拉伸或可變形的,並且位於可拉伸支座952的面955上的導電元件956的部分是可拉伸和/或可變形的。導電元 件956的位於面955上的部分(例如)類似於前面關於圖8和圖9描述的導電條806,且因此沒有固定到可拉伸支座952的面955上。
位於腔954外部的晶片958的一部分被隔離層960包圍。隔離層960例如形成為使得每個晶片958的表面未被覆蓋。
圖13以局部且示意性的方式描繪了用於製造圖12中所示的電子裝置950的方法的具體實施例的步驟。更具體地,圖11描繪了製造方法的視圖13A、13B和13C。
視圖13A描繪了製造步驟,在製造步驟期間,在可拉伸支座952中蝕刻出腔954。因此,可拉伸支座952優選地處於未拉伸狀態。
隨後形成導電元件956。例如,可以在表面955上以及在腔954的壁上和底部上形成導電層,接著對導電層進行蝕刻以形成導電元件956。導電元件956例如以兩個步驟形成:在一步驟中,腔的底部和壁被導電層覆蓋;在另一步驟中,可變形可拉伸的導電元件被形成在面955上,例如藉由使用放置在導電元件956和面955之間的犧牲層來實施剝離(lift-off)方法。
視圖13B描繪了隨後的製造步驟,在製造步驟期間,晶片958被放置在與導電元件956接觸的腔954中。
晶片958例如形成在同一晶圓中。接著將手柄962接合到晶圓上。隨後將各個晶片958個體化。當可拉伸支座952未拉伸時,各個晶片958之間的距離與各個腔954之間的距離相同。以此方式,可以將所有晶片958同時放置在腔954中。
在每個晶片包括電子電路系統和光電電路系統的情況下,電子電路系統在導電元件956的側面上,而光電電路系統在手柄962的側面上。
視圖13C描繪了隨後的製造步驟,在製造步驟期間,手柄962被移除並且可拉伸支座952被拉伸。因此,導電元件956的可拉伸和/或可變形部分與可拉伸支座952同時被拉伸和/或變形。
此製造方法可以包括未示出的後續步驟,例如形成圍繞晶片958的隔離層960的步驟。
前述的製造方法具體實施例的優點在於,與常規方法相比,他們使得可以更快地並且以降低的成本獲得包括複數個晶片的電子裝置。
已經描述了各種具體實施例和變體。這些各種具體實施例和變體可以組合,並且本領域技術人員將想到其他變體。本文已描述在其中晶片是顯示像素的特定具體實施例。然而,晶片可以對應於人們希望放置在相同支座上的任何類型的電子晶片,例如諸如光電探測器之類的感測器。最後,基於上文提供的功能描述,本文描述的具體 實施例和變體的實際實現,位於本領域技術人員的能力範圍內。
301:支座
302:晶片
306:導電條
308:光電電路系統
310:電子電路系統
312:導電層
314:導電層
315:隔離壁
400:可拉伸支座
550:電子裝置
560:支座
562:隔離層
564:導電層
566:保護層

Claims (20)

  1. 一種用於製造一電子裝置的方法,該方法包含以下步驟:(a)形成具有晶片的一晶圓;(b)將具有該晶片的該晶圓固定到由一可拉伸材料製成的一第一支座;(c)去除和/或蝕刻該晶圓;(d)拉伸該第一支座,以使該等晶片彼此遠離;(f)在步驟(d)之後,將晶片從該第一支座轉移到一第二支座上;以及(g)在步驟(f)之後,移除該第一支座。
  2. 如請求項1所述之方法,該方法在步驟(b)之前包括以下步驟:在該第一支座上形成第一導電元件的步驟。
  3. 如請求項2所述之方法,其中該等第一導電元件是可拉伸的和/或可變形的。
  4. 如請求項2或3所述之方法,其中該等第一導電元件的該形成步驟包括以下步驟:在一基板上形成一導電層;蝕刻該導電層以形成第一導電元件,該等第一導電元件包括在一鋸齒形圖案中的墊和條,每個條與至少一個墊接觸;以及 將該等墊和該等條轉移到該第一支座上,以使該等條不與該第一支座接觸。
  5. 如請求項4所述之方法,其中該等條的該厚度小於該等墊的厚度。
  6. 如請求項1所述之方法,該方法在步驟(b)之前包含以下步驟:在該第一支座中形成腔,每個晶片在步驟(b)之後位於該等腔的其中一個內。
  7. 如請求項1所述之方法,該方法包括以下步驟:在與該第一支座相對的該等晶片的一側上和/或在該等晶片之上形成第二導電元件。
  8. 如請求項7所述之方法,其中在步驟(d)之後執行該第二導電元件的該形成步驟。
  9. 如請求項1所述之方法,其中每個晶片包括一光電電路系統和適於控制該光電電路系統的一電子電路系統。
  10. 如請求項1所述之方法,其中每個晶片僅包括兩個外部電子連接端子。
  11. 如請求項1所述之方法,該方法包括步驟(d)之後的以下步驟:(e)在步驟(f)之前,在一發光面的一側上形成對該等晶片發射的輻射實質上透明的導電元件,以使晶片線互連; (h)形成導電條以互連晶片行。
  12. 如請求項11所述之方法,其中在步驟(h)之後進行到該第二支座上的該轉移步驟。
  13. 如請求項1所述之方法,其中該第一支座包括形成線的第一導電元件,在步驟(b)中,每個晶片被連接至該等導電元件中的一個。
  14. 如請求項13所述之方法,其中在該等晶片的與該第一支座相對的一面上形成第二導電元件,該等第二導電元件形成行。
  15. 一種根據請求項1至14中任一項所述之方法所獲得的電子裝置,其中該等晶片位於該等導電元件上,該等導電元件位於由處於一拉伸狀態的一可拉伸材料製成的該第一支座上。
  16. 如請求項15所述之裝置,其中每個晶片是一顯示像素。
  17. 如請求項15或16所述之裝置,其中該裝置對應於一顯示螢幕。
  18. 如請求項15所述之裝置,其中每個晶片包括一導電墊,該導電墊電連接到位於該第一支座上的該導電元件。
  19. 如請求項15所述之裝置,其中該等導電元件是可拉伸的和/或可變形的。
  20. 如請求項15所述之裝置,其中每個晶片至少部分地位於該支座的一腔中。
TW108137230A 2018-10-24 2019-10-16 電子設備 TWI837194B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1871290A FR3087936B1 (fr) 2018-10-24 2018-10-24 Dispositif electronique
FR1871290 2018-10-24

Publications (2)

Publication Number Publication Date
TW202023019A TW202023019A (zh) 2020-06-16
TWI837194B true TWI837194B (zh) 2024-04-01

Family

ID=65763627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137230A TWI837194B (zh) 2018-10-24 2019-10-16 電子設備

Country Status (8)

Country Link
US (1) US12062643B2 (zh)
EP (1) EP3871254A1 (zh)
JP (1) JP7499519B2 (zh)
KR (1) KR20210077718A (zh)
CN (1) CN113243047B (zh)
FR (1) FR3087936B1 (zh)
TW (1) TWI837194B (zh)
WO (1) WO2020083638A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249069A1 (en) * 2012-09-25 2015-09-03 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
TW201606880A (zh) * 2014-07-11 2016-02-16 英特爾公司 可彎摺與伸展的電子裝置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222913A (en) 1978-11-16 1980-09-16 Bemis Company, Inc. Stretch pallet wrap film materials
US4379197A (en) 1981-12-02 1983-04-05 El Paso Polyolefins Company Stretch wrap film composition
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP4546626B2 (ja) * 2000-08-29 2010-09-15 株式会社ディスコ 半導体素子のピックアップ方法
FR2869455B1 (fr) * 2004-04-27 2006-07-14 Soitec Silicon On Insulator Procede de fabrication de puces et support associe
US20080073757A1 (en) * 2006-09-25 2008-03-27 Steven Alfred Kummerl Semiconductor dies and methods and apparatus to mold lock a semiconductor die
KR20110126186A (ko) * 2007-04-06 2011-11-22 히다치 가세고교 가부시끼가이샤 반도체용 접착 필름, 복합 시트 및 이들을 사용한 반도체 칩의 제조방법
WO2008150965A2 (en) * 2007-05-31 2008-12-11 Nthdegree Technologies Worldwide Inc. Method of manufacturing addressable and static electronic displays, power generating or other electronic apparatus
TWI387076B (zh) * 2008-04-24 2013-02-21 Mutual Pak Technology Co Ltd 積體電路元件之封裝結構及其製造方法
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP3092661A4 (en) * 2014-01-06 2017-09-27 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10026882B2 (en) * 2014-10-07 2018-07-17 Epistar Corporation Using MEMS fabrication incorporating into LED device mounting and assembly
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10658240B1 (en) * 2018-12-31 2020-05-19 Texas Instruments Incorporated Semiconductor die singulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249069A1 (en) * 2012-09-25 2015-09-03 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
TW201606880A (zh) * 2014-07-11 2016-02-16 英特爾公司 可彎摺與伸展的電子裝置及方法

Also Published As

Publication number Publication date
KR20210077718A (ko) 2021-06-25
US20210375834A1 (en) 2021-12-02
CN113243047A (zh) 2021-08-10
JP7499519B2 (ja) 2024-06-14
FR3087936A1 (fr) 2020-05-01
US12062643B2 (en) 2024-08-13
EP3871254A1 (fr) 2021-09-01
JP2022505768A (ja) 2022-01-14
WO2020083638A1 (fr) 2020-04-30
TW202023019A (zh) 2020-06-16
FR3087936B1 (fr) 2022-07-15
CN113243047B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US11302247B2 (en) LED display device
US7999454B2 (en) OLED device with embedded chip driving
CN110556455A (zh) 利用led制造显示模块的方法
US11404401B2 (en) Process for manufacturing an LED-based emissive display device
US11217736B2 (en) Display panel
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
US10403611B2 (en) Manufacturing method of micro LED display module
JP4100203B2 (ja) 素子転写方法
JP4840371B2 (ja) 素子転写方法
US10340145B2 (en) Integrated circuit element and fabricating method thereof, circuit board, display panel and display device
WO2021048623A1 (en) Method of manufacturing multi-color light emitting pixel unit
TWI837194B (zh) 電子設備
US20070290613A1 (en) Backlight module including at least one luminescence element, and method of fabricating the same
CN113474831A (zh) 用于光电系统的图块式显示器
CN110010016A (zh) 显示面板
KR20210004767A (ko) 마이크로 진공모듈을 이용한 마이크로 led 어레이 전사를 위한 기판, 마이크로 led 어레이, 마이크로 진공모듈 간의 배치 구조 및 이를 이용한 마이크로 led 디스플레이 제작 방법
US10989376B2 (en) Assembling of strip of micro light emitting diodes onto backplane
KR102323587B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
JP2003332632A (ja) 素子アレイ装置及び素子アレイ装置の製造方法
US20240186306A1 (en) Bezel-free and Infinitely High-resolution Electronic Display
CN220774375U (zh) LED显示芯片模块、LED显示芯片及AR microLED显示芯片
US11295972B2 (en) Layout structure between substrate, micro-LED array and micro-vacuum module for micro-LED array transfer using micro-vacuum module, and method for manufacturing micro-LED display using the same
US20240170471A1 (en) Buried Seam with Kirigami Pattern for 3D Micro LED Display
US11031523B2 (en) Manufacturing method of micro LED display module
CN117038700A (zh) Led显示芯片模块及制作方法、led显示芯片及制作方法