JP7499519B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP7499519B2
JP7499519B2 JP2021522427A JP2021522427A JP7499519B2 JP 7499519 B2 JP7499519 B2 JP 7499519B2 JP 2021522427 A JP2021522427 A JP 2021522427A JP 2021522427 A JP2021522427 A JP 2021522427A JP 7499519 B2 JP7499519 B2 JP 7499519B2
Authority
JP
Japan
Prior art keywords
support
conductive
electronic
chips
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021522427A
Other languages
English (en)
Other versions
JP2022505768A (ja
Inventor
ロビン，イヴァン－クリストフ
ボーハムリ，ジン
ジレ，フィリップ
Original Assignee
アルディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディア filed Critical アルディア
Publication of JP2022505768A publication Critical patent/JP2022505768A/ja
Application granted granted Critical
Publication of JP7499519B2 publication Critical patent/JP7499519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、複数の電子チップを備えた電子デバイス、及びその製造方法に関する。
複数の同様の電子チップを備えた電子デバイスがある。これらの電子チップは、互いに間隔を置いてアレイに配置され得る。例えば、ディスプレイスクリーンは、同様に形成された複数の表示画素を備えている。このようなデバイスの製造方法は、「ピックアンドプレース」と称される技術に従って配置する工程を有することができ、この工程中に個別化された各表示画素を他の表示画素から離して所望の位置に夫々堆積させる。この技術は、多数の表示画素がある場合には長期にわたり費用がかかり得る。
実施形態の一目的は、上述された電子デバイス及びその製造方法の欠点の全て又は一部に対処することである。
従って、実施形態は、電子デバイスを製造する方法であって、
ａ） 電子チップのウエハを形成する工程、
ｂ） 前記電子チップのウエハを、伸縮性材料で形成された第１の支持体に固定する工程、
ｃ） 前記ウエハを取り除く及び／又はエッチングする工程、並びに
ｄ） 前記電子チップを互いに離すように前記第１の支持体を伸張する工程
を有することを特徴とする方法を提供する。
実施形態によれば、前記方法は、工程ｂ）の前に、前記第１の支持体上に第１の導電素子を形成する工程を有する。
実施形態によれば、前記第１の導電素子は伸縮可能及び／又は変形可能である。
実施形態によれば、前記第１の導電素子を形成する工程は、
導電層を基板上に形成する工程、
パッドと少なくとも１つのパッドと夫々接するジグザグパターンの細片とを有する第１の導電素子を形成するように前記導電層をエッチングする工程、及び、
前記細片が前記第１の支持体と接しないように、前記パッド及び前記細片を前記第１の支持体に移す工程
を有する。
実施形態によれば、前記細片の厚さは前記パッドの厚さ未満である。
実施形態によれば、前記方法は、工程ｂ）の前に、前記第１の支持体にキャビティを形成し、前記電子チップを、工程ｂ）後の前記キャビティの内の１つに夫々配置する。
実施形態によれば、前記方法は、前記第１の支持体に対向する前記電子チップの側に及び／又は前記電子チップの上側に第２の導電素子を形成する。
実施形態によれば、前記第２の導電素子の形成を、工程ｄ）の後に実行する。
実施形態によれば、前記方法は、工程ｄ）の後、前記電子チップを前記第１の支持体から第２の支持体に移す工程を有する。
実施形態によれば、前記電子チップは、光電子回路及び前記光電子回路を制御するように適合された電子回路を夫々有する。
実施形態によれば、前記電子チップの外部の電子接続端子は２つだけである。
実施形態によれば、前記方法は、工程ｄ）の後に、
ｅ） 行の前記電子チップを相互に接続するように、前記電子チップによって放射される放射線を実質的に通す導電素子を放射面の側に形成する工程、
ｆ） 前記電子チップによって放射される放射線を実質的に通す第３の支持体に前記電子チップを移す工程、
ｇ） 前記第１の支持体を取り除く工程、及び
ｈ） 列の電子チップを相互に接続するように導電層を形成する工程
を有する。
実施形態によれば、工程ｈ）の後、前記電子チップを前記第１の支持体から第２の支持体に移す工程を実行する。
実施形態によれば、前記第１の支持体は、行を形成する第１の導電素子を有し、前記電子チップを、工程ｂ）で前記導電素子の内の１つに夫々接続する。
実施形態によれば、列を形成する第２の導電素子を、前記第１の支持体に対向する前記電子チップの表面に形成する。
更なる実施形態は、前述したような方法によって得られる電子デバイスであって、前記電子チップは、前記導電素子上に配置されており、前記導電素子は、伸縮性材料で形成された伸張状態の前記第１の支持体上に載置されていることを特徴とする電子デバイスを提供する。
実施形態によれば、前記電子チップは夫々表示画素である。
実施形態によれば、前記電子デバイスはディスプレイスクリーンに相当する。
実施形態によれば、前記電子チップは、前記第１の支持体上に載置されている前記導電素子に電気的に接続された導電性パッドを夫々有している。
実施形態によれば、前記導電素子は伸縮可能及び／又は変形可能である。
実施形態によれば、前記電子チップは、前記支持体のキャビティ内に少なくとも部分的に夫々配置されている。
前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。
電子デバイスの実施形態を示す部分的な断面略図である。 図１に示されている電子デバイスを製造する方法の実施形態の工程を示す図である。 図１に示されている電子デバイスを製造する方法の実施形態の更なる工程を示す図である。 図１に示されている電子デバイスを製造する方法の実施形態の更なる工程を示す図である。 電子デバイスの更なる実施形態を示す部分的な断面略図である。 図５に示されている実施形態を示す部分的な平面略図である。 図５に示されている電子デバイスを製造する方法の実施形態の工程を示す図である。 更なる実施形態の電子デバイスを製造する方法の実施形態の更なる工程を示す部分的な断面略図である。 電子デバイスの更なる実施形態を示す部分的な断面略図である。 導電素子を製造する方法の実施形態の工程を示す図である。 導電素子を製造する方法の実施形態の工程を示す図である。 電子デバイスの更なる実施形態を示す部分的な断面略図である。 図１２に示されている電子デバイスを製造する方法の実施形態の工程を示す図である。
同様の特徴が、様々な図面で同様の参照符号によって示されている。特に、様々な実施形態に共通する構造的特徴及び／又は機能的特徴は同一の参照符号を有してもよく、同一の構造特性、寸法特性及び材料特性を有してもよい。
明瞭化のために、本明細書に記載されている実施形態の理解に有用な動作及び要素のみが示されて詳細に記載されている。
特に示されていない場合、共に接続された２つの要素を参照するとき、これは、導体以外のいかなる中間要素も無しの直接接続を意味し、共に結合又は連結された２つの要素を参照するとき、これは、これら２つの要素が接続され得るか、又は一若しくは複数の他の要素を介して結合又は連結され得ることを意味する。
以下の開示では、特に示されていない場合、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「高」、「低」などの相対位置を限定する文言、又は「水平」、「垂直」などの向きを限定する文言を参照するとき、この文言は図面の向きを指す。
特に指定されていない場合、「約」、「略」、「実質的に」及び「程度」という表現は、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。
「絶縁」及び「導電」という用語は、「電気的な絶縁」及び「電気的な導電」を夫々表すと本明細書ではみなされている。
画像の表示画素は、光電子デバイスによって表示される画像の基本要素に相当する。光電子デバイスがカラー画像のディスプレイスクリーンである場合、光電子デバイスは一般に、画像表示画素を夫々表示するために表示サブ画素とも称される少なくとも３つの要素を備えており、これらの要素は実質的に単一色（例えば赤色、緑色及び青色）で光放射線を夫々放射する。これら３つの表示サブ画素によって放射される放射線を重ね合わせることにより、表示画像を表示する画素に対応する色感覚が観察者に与えられる。この場合、画像を表示する画素を表示するために使用される３つの表示サブ画素によって形成されるユニットが光電子デバイスの表示画素と称される。
図１は、電子デバイス100 の実施形態を示す部分的な断面略図である。電子デバイス100 は、伸縮性材料で形成された支持体108 上に配置された複数の電子チップ102 を備えており、３つの電子チップが図１に示されている。電子デバイス100 は、例えば電子チップが表示画素102 であるディスプレイスクリーンである。
各表示画素102 は、光電子回路104 及び電子回路106 を有している。各光電子回路104 は、例えば複数の表示サブ画素、例えば３つの表示サブ画素を有しており、表示サブ画素は、例えば異なる波長領域の放射線を放射する。各電子回路106 は、例えば集積回路チップに相当し、例えば、光電子回路104 の表示サブ画素を制御する制御回路を有している。光電子回路104 及び電子回路106 は、光電子回路104 の導電性パッド110 及び電子回路106 の導電性パッド111 によって接続されている。導電性パッド110 及び導電性パッド111 は、例えば図１に示されているように高低を示すか、又は、光電子回路104 及び電子回路106 が直接異種接合によって接合されるように光電子回路104 の面及び電子回路106 の面と面一にすることができる。電子回路106 は、光電子回路104 に直接接続されていない追加の導電性パッド112 を更に有している。例えば、各表示画素102 は４つの追加のパッド112 を有している。導電素子114 、例えば導電性細片が、支持体108 及び電子回路106 に亘って延びており、特にパッド112 と接している。導電性細片114 は、複数の表示画素を共に接続することができる。各表示画素102 は、導電素子114 及びパッド112 を介して電子信号、特に制御信号及び／又は供給信号を受信することができる。
表示画素102 毎に、絶縁被覆体116 が光電子回路104 及び導電性パッド110, 111を覆っている。
支持体108 は伸縮性材料で形成されており、例えば、米国特許第4222913 号明細書及び米国特許第4379197 号明細書に記載されている材料、酢酸ビニル重合基を有さないポリエチレン樹脂、アクリレート重合体、例えば2-アクリル酸エチルヘキシル、n-アクリル酸ブチル、アクリル酸メチル及びt-メタクリル酸ブチルを含む群に含まれている材料で形成されている。伸縮性材料は、縦変形係数、つまり応力と相対的な伸びとの比が102 Pa～106 Paの範囲内である材料として定められる。支持体108 は、150 ％より高く、好ましくは300 ％より高い破断点での伸び率で変形するように適合されていることが好ましい。支持体108 は、例えば伸縮性絶縁材料で形成されている。
電子デバイス100 の伸縮可能な支持体108 は、好ましくは伸張状態にあり、つまり、伸張された支持体の表面積が、上から見ると、張力が加えられなかった同一の支持体108 の表面積の150 ％～10000 ％の範囲内であるように、張力を支持体に加えるか又は加えた。支持体108 の伸張状態は機械的な手段によって維持され得る。変形例として、支持体108 を弾性限界を超えて伸張することができる。このため、支持体108 は、外部の手段によって維持されずに変形したままになり得る。
電子デバイス100 は、例えば３～ 106 個のチップ102 を備えている。支持体108 の厚さは、非伸張状態で例えば略１μｍ～1000μｍの範囲内である。伸張状態では、支持体108 の厚さは、例えば略10ｎｍ～200 μｍの範囲内である。隣り合う２つのチップ102 間の距離は、例えば非伸張状態では0.5 μｍ～100 ｃｍの範囲内であり、伸張状態では３μｍ～10ｃｍの範囲内である。
図２～４は、図１に示されている電子デバイス100 を製造する方法の実施形態の工程を部分的且つ概略的に示す。より具体的には、図２は、本方法の図２Ａ、図２Ｂ及び図２Ｃを示し、図３は、本方法の図３Ａ、図３Ｂ、図３Ｃ及び図３Ｄを示し、図４は、本方法の図４Ａ及び図４Ｂを示す。
図２Ａは、光電子回路104 の一部となる発光ダイオードを基板200 上に形成する工程後に得られた構造を示す断面図である。この工程をウエハ全体で実行する、つまり、複数の光電子回路104 のダイオードを基板200 上に同時的に形成する。
本実施形態では、発光ダイオードは平面構造を有する。変形例として、発光ダイオードは、米国特許第9331242 号明細書に記載されているような三次元構造を有することができる。
基板200 を、半導体層202 、アクティブ層204 及び半導体層206 を含む層の積層体によって覆う。半導体層202 、アクティブ層204 及び半導体層206 によって、発光ダイオードを形成することができる。発光ダイオードのアクティブ層は、発光ダイオードによる電磁放射線の大部分を放射する層である。アクティブ層204 及び半導体層206 を完全に横切り、半導体層202 を部分的に横切るキャビティ208 が、積層体の発光ダイオードを画定する。図２Ａは、３つの発光ダイオードの３つのユニット210 を示す。各ユニット210 は光電子回路104 に相当する。各ユニット210 の各発光ダイオードを、半導体層206 と接する導電性パッド110 によって覆う。各ユニット210 は、アクティブ層204 及び半導体層206 から電気的に絶縁された導電性バイア214 を更に有しており、導電性バイア214 は、半導体層202 上の接点を形成して導電性パッド216 に接続される。従って、各ユニット210 では、ユニット210 の発光ダイオードは、パッド110 とパッド216 との間に印加され得る電圧によって制御される。
図２Ｂは、複数の電子回路106 の図示されていない電子部品を基板218 内に形成する、ウエハ全体で実行される後続の製造工程後に得られた構造の断面図である。導電性パッド112 、導電性パッド217 及び導電性パッド111 を基板218 上に形成する。変形例として、基板218 は、導電性パッド111 が面一になる実質的に平坦な面を有することができる。
例えば分子接合によってパッド111 をパッド110 と固定してパッド216 をパッド217 と固定するように、基板200 及び基板218 を置く。このため、基板218 の電子部品と発光ダイオードとの間に電気接続部を得ることが可能になる。
図２Ｃは、各発光ダイオードに対向するゾーン224 を画定する壁222 を形成するために、基板200 をエッチングする後続の製造工程後に得られた構造の断面図である。その後、これらのゾーン224 に光輝性材料を充填することにより、光輝性ブロックを形成する。光輝性ブロックを用いると、例えば、発光ダイオードによって放射される放射線を異なる波長の放射線に変換することができる。
様々なユニット210 を分離するように半導体層202 、アクティブ層204 及び半導体層206 をエッチングして、光電子回路104 を形成する。
図３Ａは、ハンドル226 を光電子回路104 に、より具体的には光輝性ブロック224 及び壁222 上に、例えば接着剤により固定する製造工程後に得られた構造の１つのチップの拡大断面図である。図示されていない絶縁層が、光電子回路104 の側面を覆うことができる。
図３Ｂは、パッド112 の反対側で薄くすることができる基板218 を支持体108 に固定する製造工程後に得られた構造の断面図である。その後、ハンドル226 を取り除く。
支持体108 を、上記に定められているような伸縮性材料で形成する。支持体108 は、例えば非伸張状態にあり、つまり、支持体108 に張力を加えない。
図３Ｃは、後続の製造工程後に得られた構造の断面図である。この工程中、様々な表示画素102 の電子回路106 を分離するように、基板218 をエッチングする。
図３Ｄは、図３Ｃによって示された工程中の支持体108 の平面図である。
図３Ｄに示されている例では、支持体108 及び表示画素102 のユニットが実質的に矩形状であり、表示画素102 の側面の各々が支持体108 の各側面と実質的に４５°の角度を形成するように、表示画素102 のユニットが置かれている。より一般的に、支持体108 は非矩形状を有することができ、従って、例えば画素の縁部から略４５°の方向に伸張され得る。
図４Ａは、電子デバイスの後続の製造工程の結果を示す平面図である。この工程中、チップ102 を所望の位置に置くように支持体108 を伸張する。本実施形態によれば、伸張工程後、チップ102 は実質的に行及び列に配置される。
実施形態によれば、図４Ａに示されている工程後、チップ102 を別の伸縮可能な支持体に移し、その後、チップ間の距離を増大させるようにこの別の伸張可能な支持体を伸張する。その後、チップ間の所望の距離を得るように、この工程を複数回、繰り返すことができる。
図４Ｂは、後続の製造工程の結果を示す平面図である。この工程中、導電性細片114 を支持体108 及びチップ102 上に形成して導電性パッド112 と接触させる。図４Ｂに示されている例では、各チップ102 の各パッド112 を、同一の行又は同一の列の他のチップ102 と共通の導電性細片114 に接続する。導電性細片114 を、例えば３Ｄプリントによって形成する。短絡を避けるように、図示されていない絶縁素子を、導電性細片114 の交差部分で導電性細片114 間に置くことが好ましい。
支持体108 の伸張状態は、図示されていない要素によって維持され得る。
更なる実施形態によれば、支持体108 は、電子デバイスを製造する方法の中間工程でハンドルとして使用され得る。このようにして、チップを別の支持体、例えば伸縮不可能な支持体に移すことができる。電子デバイスのこのような実施形態が図５に示されている。
図５は、電子デバイス300 の更なる実施形態を示す部分的な断面略図である。
電子デバイス300 は、チップ302 、ここでは表示画素が載置されている支持体301 を備えている。支持体301 は、好ましくは伸縮可能ではない。支持体301 は、剛性又は可撓性を有し得る。スクリーンのコントラストを上げるように、支持体は黒色であることが好ましい。支持体は、例えば半導体材料、ガラス又はプラスチックで形成された支持体である。導電性細片306 が支持体301 上に形成されている。各導電性細片306 は、同一の行の表示画素に接続され得る。３つの導電性細片306 が図５に示されている。絶縁層307 が導電性細片306 を分離する。
表示画素302 は、ここでは光電子回路308 及び電子回路310 を夫々有している。光電子回路308 及び電子回路310 は、例えば、図１に関連して前述した光電子回路104 及び電子回路106 と夫々同様である。各表示画素302 は、電子回路310 の反対側の光電子回路308 の表面を覆う導電層312 と、光電子回路308 の反対側の電子回路310 の表面を覆う導電層314 とを更に有している。導電層314 は、導電性細片306 の内の１つと接している。導電層312 は、光電子回路308 によって放射される放射線を通すことが好ましい。表示画素302 と外部要素との接点は、導電層312 及び導電層314 によって形成されている。このため、表示画素302 は導電性パッド112 （図１）を有さない。
導電層312, 314は、各表示画素302 の１つの外部端子を構成しており、つまり、表示画素と表示画素の外部の要素との間の１つの接続部を構成している。
各表示画素302 は、例えばたった２つの電気接続部、ここでは導電層312, 314を有している。２つの電気接続部の各々を用いて、同一行又は同一列の画素を相互に接続することが可能である。
各表示画素302 は絶縁壁315 で囲まれている。より具体的には、各表示画素302 の光電子回路308 及び電子回路310 の導電層312, 314の側壁は絶縁壁315 によって覆われている。絶縁層317 が表示画素302 を囲んでおり、絶縁層317 の上面は、例えば導電層312 の上面と実質的に同一平面上にある。
導電性細片316 （１つの導電性細片316 が図示されている）が表示画素302 及び絶縁層317 を覆っている。導電性細片316 は、画素アレイの同一列の画素及び絶縁層317 を夫々覆っている。導電性細片316 は、一列の画素の導電層312 と接しており、電極を構成している。従って、同一列の表示画素は、導電性細片316 と導電性細片306 との間に印加される電圧によって制御される。
変形例として、導電性細片316 は、２列以上のチップ302 、例えば少なくとも２列のチップを覆うことができる。変形例として、１つの導電性細片316 が、電子デバイス300 のチップ302 のユニットを覆うことができる。
導電性細片316 は、表示画素302 による放射線を通すことが好ましい。導電性細片316 は、例えばガラス製の保護層318 によって覆われていることが好ましい。保護層318 は、表示画素302 による放射線を実質的に通す。
変形例として、支持体301 は可撓性ポリマーで形成されることができ、保護層318 は可撓性プラスチックで形成されることができる。
図６は、図５に示されている電子デバイス300 の実施形態を示す部分的な平面略図である。導電性細片306 は実質的に平行である。導電性細片316 も実質的に平行であり、導電性細片306 に垂直に延びている。各表示画素302 は正方形で示されている。表示画素302 は、導電性細片306, 316の交差部分に配置されている。
導電性細片306, 316の大きさは、図６のように画素302 が完全に整列していない場合でも、対応する行又は列の表示画素302 を接続するために表示画素302 の大きさより大きいことが有利である。
図７は、図５に示されている電子デバイス300 を製造する方法の実施形態の工程を示す部分的な断面略図を含む。
図７Ａは、導電層312, 314、光電子回路308 及び電子回路310 を夫々有するチップ302 のウエハを形成して、その後、例えば後で取り除かれる不図示のハンドルによって伸縮可能な支持体400 上に移す製造工程の結果を示す。その後、チップ302 を個別化して、絶縁壁315 をチップ302 の側壁に形成する。
図７Ｂは、チップ302 を所望の位置に置くように支持体400 が伸張された、後続の製造工程の結果を示す。絶縁層317 をチップ302 の周りに堆積させる。導電層316 をチップ302 及び絶縁層317 上に形成する。導電層316 を、導電層312 と接するように形成する。例えばガラス製の保護層318 を、例えば接着剤により導電層316 に固定する。
図７Ｃは、支持体400 を取り除く後続の製造工程の結果を示す。導電層314 と接する導電性細片306 を形成する。導電性細片306 を絶縁層307 で囲む。
図５に示されている実施形態を得るために、図示されていない工程を実行する。これらの工程中、表示画素302 を支持体301 上に堆積させる。
変形例として、絶縁層307 は、導電性細片306 の側壁のみを覆って、支持体301 全体を覆わなくてもよい。このため、絶縁層307 は連続していない。この変形例では、支持体301 は、例えば黒色の材料で形成され、少なくとも表面に絶縁性を有する。従って、絶縁層307 の非連続性により観察され得る黒色の支持体301 の部分により、電子デバイスがディスプレイスクリーンである場合のコントラストを上げることが可能になる。
図８は、図５に示されている電子デバイスと同様の電子デバイス550 を製造する方法の実施形態の工程を示す部分的な断面略図を含む。
図８Ａは、導電層312, 314、光電子回路308 及び電子回路310 を夫々有するチップ302 のウエハを形成して、その後、例えば不図示のハンドルを使用して伸縮可能な支持体400 上に移す、図７の図７Ａに関連して記載された工程と同様の製造工程の結果を示す。図８に関連して記載された例によれば、支持体400 を光電子回路308 の側に、つまり各チップ302 の導電層312 と接触させて配置する。その後、チップ302 を個別化して、絶縁壁315 をチップ302 の側壁に形成する。
図８Ｂは、チップ302 を所望の位置に置くように支持体400 を伸張する後続の製造工程の結果を示す。
図８Ｃは、表示画素302 を支持体560 上に配置された導電性細片306 に移す工程の結果を示す。支持体560 は、非弾性の剛性支持体又は可撓性支持体であることが好ましい。支持体560 は、例えば黒色材料で形成される。
図８Ｄは、伸縮可能な支持体400 を取り除く工程の結果を示す。その後、表示画素302 の周りで支持体560 を覆う絶縁層562 によって表示画素302 を囲む。絶縁層562 の上面は、例えば導電層312 の上面と同一平面上にある。
同一列の画素の導電層312 を共に接続するように、導電層564 を表示画素302 及び絶縁層562 上に形成する。導電層564 は、表示画素302 によって放射される放射線を実質的に通すことが好ましい。
その後、例えばガラス製の保護層566 を、導電層564 上と導電層564 によって覆われていない絶縁層562 の部分上とに形成する。保護層566 は、表示画素302 によって放射される放射線を実質的に通すことが好ましい。
図９は、電子デバイス500 の更なる実施形態を示す。電子デバイス500 は、図１に示されている電子デバイス100 と同様に、上記に定められているような伸縮可能な支持体502 を備えている。電子デバイス500 は、図３に示されているチップ302 と同様の複数のチップ504 を更に備えており、３つのチップがここでは図示されている。従って、チップ504 は、光電子回路308 と同様の光電子回路506 、電子回路310 と同様の電子回路508 、及び導電層314, 312と夫々同様の導電層510, 512を夫々有する表示画素である。
導電素子514 が支持体502 上に配置されている。導電素子514 は、例えば導電層510 と接する導電性パッド、及び導電性パッドを共に接続する導電性細片を有している。導電素子は、例えば一行の画素の表示画素を夫々接続している。絶縁層516 がチップ504 の周りに配置されている。
導電素子514 は、少なくとも部分的に伸縮可能又は変形可能である。例えば、導電性パッドは伸縮可能ではなく、導電性細片は伸縮可能である。
特定の導電層512 、例えば一列の表示画素の導電層512 を共に接続するように、図示されていない導電素子、例えば導電性細片を絶縁層516 上に形成することができる。
図１０及び図１１は、伸縮可能な導電素子514 を製造する方法の実施形態の工程を部分的且つ概略的に示す。より正確には、図１０は図１０Ａ及び図１０Ｂを含み、図１１は図１１Ａ、図１１Ｂ及び図１１Ｃを含む。
図１０Ａ及び図１０Ｂは夫々、製造工程の結果を示す平面図及び断面図である。この工程中、導電層を基板800 上に堆積させる。記載されている例では、導電層は絶縁層802 によって基板800 から分離されている。導電性パッド804 及び導電性細片806 を形成するように導電層をエッチングする。１つの導電性パッド804 及び２つの導電性細片806 が図１０及び図１１に示されている。
図１０Ａ及び図１０Ｂに示されている例では、導電性パッド804 の厚さが導電性細片806 の厚さより大きい。例えば、導電性細片806 の厚さは、導電性パッド804 の厚さの1.01～１０倍の範囲内であり、導電性パッド804 の厚さは２０ｎｍ～１ｍｍの範囲内である。
変形例として、導電性パッド804 及び導電性細片806 の厚さは同一であることが可能である。従って、例えば、導電性細片806 が伸縮可能な支持体と接しないように、伸縮可能な支持体は導電性細片の位置にキャビティを有することができる。
導電性パッド804 はチップに接続されるように構成されている。導電性細片806 は少なくとも１つの導電性パッド804 と接しており、パッド804 を互いに又は図示されていない他の導電素子に電気的に接続するように適合されている。実施形態によれば、各導電性細片806 はジグザグ形状を有し、少なくとも１つの端部で導電性パッド804 に連結されている。
例えば、複数の工程で形成される不図示のマスクを導電層上に形成することにより、導電層のエッチングを実行する。マスクは、導電性パッド804 を形成する位置に第１の厚さを有するゾーンを有し、ゾーンは、導電性細片806 を形成する位置に第２の厚さを有し、その他の位置に第３の厚さを有する。第３の厚さは、例えばマスクの完全なエッチング分に対応する。
マスクは、例えば酸化シリコンで形成されている。導電性パッド804 及び導電性細片806 は、例えば金属、例えばアルミニウムで形成されている。基板800 は、例えばシリコンで形成されており、例えば略750 μｍの厚さを有する。絶縁層802 は、例えばポリマー、特にスピン堆積によって形成されるポリマーで形成されている。
図１１Ａは、後続の製造工程の結果を示す断面図である。この工程中、支持体400 又は支持体108 と同様の伸縮可能な支持体900 を、例えば接着剤、例えば「ブルーテープ（blue tape）」という名称によって一般に知られている青色の接着性マスキング材料により導電性パッド804 に固定する。
導電性細片806 の厚さは導電性パッド804 の厚さより小さいため、導電性細片806 は伸縮可能な支持体900 と接しない。
図１１Ｂは、後続の製造工程の結果を示す。この工程中、導電性パッド804 及び導電性細片806 を覆わないように、基板800 及び絶縁層802 を完全に取り除く。例えば電子回路310 又は電子回路508 と同様の電子回路のウエハ904 、及び光電子回路308 又は光電子回路506 と同様の光電子回路のウエハ906 を含むウエハ902 を、導電性パッド804 及び導電性細片806 と接触させて堆積する。ウエハ902 は、例えばウエハ904 と導電性パッド804 との間に配置された導電性パッド908 を更に含んでいる。
図１１Ｃは、チップのみを保持するようにウエハ902 をエッチングする製造工程の結果を示す。より具体的には、導電性細片806 に対向するウエハ902 の部分をエッチングする。従って、基板800 を取り除くと、導電性細片806 は、導電性パッド804 との接触のみによって保持され、ひいては変形することができる。
図１２は、電子デバイス950 の更なる実施形態を示す断面図である。
電子デバイス950 は、伸縮可能な支持体952 を伸張状態で備えている。伸縮可能な支持体952 は、支持体952 の面955 で形成されたキャビティ954 を有している。導電素子956 が、面955 の一部のキャビティ954 内に配置され得る。
チップ958 、例えば表示画素は、キャビティ954 内に少なくとも部分的に配置されている。より具体的には、各チップ958 の一部は、例えばキャビティ954 内に配置されて導電素子956 の一部と接しており、各チップの別の部分は、例えばキャビティ954 の外側に配置されている。従って、導電素子956 により、複数のチップ958 を電気的に接続することが可能になる。図１２に示されている例では、図示されている３つのチップが同一の導電素子956 によって接続されている。
導電素子956 は、例えば少なくとも部分的に伸縮可能及び／又は変形可能である。例えば、キャビティ954 内に配置された導電素子956 の部分は伸縮可能又は変形可能ではなく、支持体952 の面955 に配置された導電素子956 の部分は伸縮可能及び／又は変形可能である。面955 に配置された導電素子956 の部分は、例えば図１０及び図１１に関連して前述した導電性細片806 と同様であり、従って、支持体952 の面955 に固定されない。
キャビティ954 の外側に配置されたチップ958 の部分は絶縁層960 によって囲まれている。絶縁層960 は、例えば各チップ958 の面を覆わないままであるように形成されている。
図１３は、図１２に示されている電子デバイス950 を製造する方法の実施形態の工程を部分的且つ概略的に示す。より具体的には、図１３は、製造方法の図１３Ａ、図１３Ｂ及び図１３Ｃを含む。
図１３Ａは、キャビティ954 を支持体952 にエッチングする製造工程を示す。従って、支持体952 は、好ましくは非伸張状態にある。
その後、導電素子956 を形成する。例えば、導電層を面955 、壁及びキャビティ954 の底部上に形成して、その後、導電素子956 を形成するようにエッチングすることができる。例えば２つの工程、つまり、キャビティの底部及び壁を導電層によって覆う工程、並びに、例えば導電素子956 と面955 との間に配置された犠牲層を使用したリフトオフ法を実行することにより、変形可能且つ伸縮可能な導電素子を面955 に形成する工程で導電素子956 を形成する。
図１３Ｂは、チップ958 をキャビティ954 内に配置して導電素子956 と接触させる後続の製造工程を示す。
チップ958 を、例えば同一のウエハに形成する。次に、ハンドル962 をウエハに接合する。その後、様々なチップ958 を個別化する。様々なチップ958 間の距離は、支持体952 が伸張されていないときの様々なキャビティ954 間の距離と同一である。このようにして、全てのチップ958 をキャビティ954 内に同時的に配置することが可能である。
各チップが電子回路及び光電子回路を有している場合、電子回路は導電素子956 側にあり、光電子回路はハンドル962 側にある。
図１３Ｃは、ハンドル962 を取り除いて支持体952 を伸張する後続の製造工程を示す。従って、導電素子956 の伸縮可能及び／又は変形可能な部分を、支持体952 と同時的に伸張及び／又は変形する。
製造方法は、例えば絶縁層960 をチップ958 の周りに形成する、不図示の後続の工程を有することができる。
前述した製造方法の実施形態の利点は、従来の方法と比べてより迅速に且つより低コストで複数のチップを備えた電子デバイスを得ることが可能になることである。
様々な実施形態及び変形例が述べられている。これらの様々な実施形態及び変形例を組み合わせることができ、他の変形例が当業者に想起される。特に、チップが表示画素である実施形態がここでは記載されている。しかしながら、チップは、例えば光検出器のようなセンサを同一の支持体上に置くことが望まれる、あらゆるタイプの電子チップに相当し得る。最後に、本明細書に記載されている実施形態及び変形例の実際の実施は、上記の機能的な記載に基づく当業者の技能の範囲内である。
本特許出願は、本開示の不可欠な部分とみなされる仏国特許出願第18／71290 号明細書の優先権を主張している。

Claims (18)

  1. 電子デバイスを製造する方法であって、
    ａ） 複数の電子チップを有するウエハを形成する工程、
    ｂ） 前記電子チップのウエハを、伸縮性材料で形成された第１の支持体に固定する工程、
    ｃ） 前記ウエハを取り除く及び／又はエッチングする工程、並びに
    ｄ） 前記電子チップを互いに離すように前記第１の支持体を伸張する工程
    を有し、
    前記第１の支持体に対向する前記電子チップの側に及び／又は前記電子チップの上側に第２の導電素子を形成することを特徴とする方法。
  2. 工程ｂ）の前に、前記第１の支持体上に第１の導電素子を形成する工程を有することを特徴とする請求項１に記載の方法。
  3. 前記第１の導電素子は伸縮可能及び／又は変形可能であることを特徴とする請求項２に記載の方法。
  4. 前記第１の導電素子を形成する工程は、
    導電層を基板上に形成する工程、
    パッドと少なくとも１つのパッドと夫々接するジグザグパターンの細片とを有する第１の導電素子を形成するように前記導電層をエッチングする工程、及び、
    前記細片が前記第１の支持体と接しないように、前記パッド及び前記細片を前記第１の支持体に移す工程
    を有することを特徴とする請求項２又は３に記載の方法。
  5. 前記細片の厚さは前記パッドの厚さ未満であることを特徴とする請求項４に記載の方法。
  6. 前記第２の導電素子の形成を、工程ｄ）の後に実行することを特徴とする請求項１～５のいずれか１つに記載の方法。
  7. 工程ｄ）の後、前記電子チップを前記第１の支持体から第２の支持体に移す工程を有することを特徴とする請求項１～６のいずれか１つに記載の方法。
  8. 前記電子チップは、光電子回路及び前記光電子回路を制御するように適合された電子回路を夫々有することを特徴とする請求項１～７のいずれか１つに記載の方法。
  9. 前記電子チップの外部の電子接続端子は２つだけであることを特徴とする請求項１～８のいずれか１つに記載の方法。
  10. 工程ｄ）の後に、
    ｅ） 行の前記電子チップを相互に接続するように、前記電子チップによって放射される放射線を実質的に通す導電素子を放射面の側に形成する工程、
    ｆ） 前記電子チップによって放射される放射線を実質的に通す第３の支持体に前記電子チップを移す工程、
    ｇ） 前記第１の支持体を取り除く工程、及び
    ｈ） 列の電子チップを相互に接続するように導電層を形成する工程
    を有することを特徴とする請求項１～９のいずれか１つに記載の方法。
  11. 工程ｈ）の後、前記電子チップを前記第３の支持体から第４の支持体に移す工程を有することを特徴とする請求項１０に記載の方法。
  12. 工程ｂ）で、前記第１の支持体に設けられている行を形成する第１の導電素子の内の１つに前記電子チップを夫々接続することを特徴とする請求項１～９のいずれか１つに記載の方法。
  13. 列を形成する第２の導電素子を、前記第１の支持体に対向する前記電子チップの表面に形成することを特徴とする請求項１２に記載の方法。
  14. 工程ｂ）で、前記第１の支持体に設けられている行を形成する第１の導電素子の内の１つに前記電子チップを夫々接続することを特徴とする請求項１０又は１１に記載の方法。
  15. 列を形成する第２の導電素子を、前記第１の支持体に対向する前記電子チップの表面に形成することを特徴とする請求項１４に記載の方法。
  16. 請求項１～９，１２及び１３のいずれか１つに記載の方法によって得られる電子デバイスであって、
    前記電子チップは導電素子上に配置されており、
    前記導電素子は、伸縮性材料で形成された伸張状態の前記第１の支持体上に載置されていることを特徴とする電子デバイス。
  17. 前記導電素子は伸縮可能及び／又は変形可能であることを特徴とする請求項１６に記載の電子デバイス。
  18. 前記電子チップは、前記第１の支持体のキャビティ内に少なくとも部分的に夫々配置されていることを特徴とする請求項１６又は１７に記載の電子デバイス。
JP2021522427A 2018-10-24 2019-10-08 電子デバイス Active JP7499519B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1871290A FR3087936B1 (fr) 2018-10-24 2018-10-24 Dispositif electronique
FR1871290 2018-10-24
PCT/EP2019/077264 WO2020083638A1 (fr) 2018-10-24 2019-10-08 Dispositif electronique

Publications (2)

Publication Number Publication Date
JP2022505768A JP2022505768A (ja) 2022-01-14
JP7499519B2 true JP7499519B2 (ja) 2024-06-14

Family

ID=65763627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522427A Active JP7499519B2 (ja) 2018-10-24 2019-10-08 電子デバイス

Country Status (8)

Country Link
US (1) US12062643B2 (ja)
EP (1) EP3871254A1 (ja)
JP (1) JP7499519B2 (ja)
KR (1) KR20210077718A (ja)
CN (1) CN113243047B (ja)
FR (1) FR3087936B1 (ja)
TW (1) TWI837194B (ja)
WO (1) WO2020083638A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267409A (ja) 2008-04-24 2009-11-12 Mutual-Pak Technology Co Ltd 集積回路デバイス用のパッケージ構造およびパッケージ方法
JP2010529599A (ja) 2007-05-31 2010-08-26 エンスディグリー テクノロジーズ ワールドワイド インコーポレーテッド アドレス指定可能で静的な電子ディスプレイ、発電装置または他の電子装置の製造方法
WO2014050876A1 (ja) 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2016076705A (ja) 2014-10-07 2016-05-12 晶元光電股▲ふん▼有限公司 Ｌｅｄデバイスにｍｅｍｓ製造を組み込んだ実装方法およびアセンブリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222913A (en) 1978-11-16 1980-09-16 Bemis Company, Inc. Stretch pallet wrap film materials
US4379197A (en) 1981-12-02 1983-04-05 El Paso Polyolefins Company Stretch wrap film composition
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP4546626B2 (ja) * 2000-08-29 2010-09-15 株式会社ディスコ 半導体素子のピックアップ方法
FR2869455B1 (fr) * 2004-04-27 2006-07-14 Soitec Silicon On Insulator Procede de fabrication de puces et support associe
US20080073757A1 (en) * 2006-09-25 2008-03-27 Steven Alfred Kummerl Semiconductor dies and methods and apparatus to mold lock a semiconductor die
EP2139027A4 (en) * 2007-04-06 2012-08-08 Hitachi Chemical Co Ltd SEMICONDUCTOR ADHESIVE FILM, COMPOSITE SHEET, AND PROCESS FOR PRODUCING A SEMICONDUCTOR CHIP USING THE SAME
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
JP6549150B2 (ja) 2014-01-06 2019-07-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． コンフォーマル電子デバイスの封入方法
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2016007175A1 (en) * 2014-07-11 2016-01-14 Intel Corporation Bendable and stretchable electronic devices and methods
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10658240B1 (en) * 2018-12-31 2020-05-19 Texas Instruments Incorporated Semiconductor die singulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529599A (ja) 2007-05-31 2010-08-26 エンスディグリー テクノロジーズ ワールドワイド インコーポレーテッド アドレス指定可能で静的な電子ディスプレイ、発電装置または他の電子装置の製造方法
JP2009267409A (ja) 2008-04-24 2009-11-12 Mutual-Pak Technology Co Ltd 集積回路デバイス用のパッケージ構造およびパッケージ方法
WO2014050876A1 (ja) 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2016076705A (ja) 2014-10-07 2016-05-12 晶元光電股▲ふん▼有限公司 Ｌｅｄデバイスにｍｅｍｓ製造を組み込んだ実装方法およびアセンブリ

Also Published As

Publication number Publication date
KR20210077718A (ko) 2021-06-25
FR3087936A1 (fr) 2020-05-01
US12062643B2 (en) 2024-08-13
TWI837194B (zh) 2024-04-01
CN113243047B (zh) 2024-03-15
TW202023019A (zh) 2020-06-16
EP3871254A1 (fr) 2021-09-01
US20210375834A1 (en) 2021-12-02
JP2022505768A (ja) 2022-01-14
WO2020083638A1 (fr) 2020-04-30
FR3087936B1 (fr) 2022-07-15
CN113243047A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
CN109075119B (zh) 集成器件制造方法
US11404401B2 (en) Process for manufacturing an LED-based emissive display device
CN107316949B (zh) 显示面板及其制造方法、显示装置
US20110279014A1 (en) Oled device with embedded chip driving
US11217736B2 (en) Display panel
US10847571B2 (en) Micro device integration into system substrate
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
JP4100203B2 (ja) 素子転写方法
JP5812887B2 (ja) 表示モジュール、表示装置、表示モジュールの製造方法、および表示装置の製造方法
US10340145B2 (en) Integrated circuit element and fabricating method thereof, circuit board, display panel and display device
CA2880718A1 (en) Selective transfer of semiconductor device to a system substrate
JP4840371B2 (ja) 素子転写方法
TW200923871A (en) Integrated display module
JP7499519B2 (ja) 電子デバイス
WO2021048623A1 (en) Method of manufacturing multi-color light emitting pixel unit
WO2020188542A1 (en) Tiled display for optoelectronic system
CN217767406U (zh) 显示面板和电子设备
CN110010016A (zh) 显示面板
TWI751672B (zh) 微型發光二極體顯示裝置及其製造方法
KR102323587B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
JP2003332632A (ja) 素子アレイ装置及び素子アレイ装置の製造方法
US20240186306A1 (en) Bezel-free and Infinitely High-resolution Electronic Display
CN220774375U (zh) LED显示芯片模块、LED显示芯片及AR microLED显示芯片
US20230352497A1 (en) Methods of Forming Bent Display Panels
TW202427782A (zh) 顯示設備及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240528

R150 Certificate of patent or registration of utility model

Ref document number: 7499519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150