JP2003332632A - 素子アレイ装置及び素子アレイ装置の製造方法 - Google Patents

素子アレイ装置及び素子アレイ装置の製造方法

Info

Publication number
JP2003332632A
JP2003332632A JP2002141058A JP2002141058A JP2003332632A JP 2003332632 A JP2003332632 A JP 2003332632A JP 2002141058 A JP2002141058 A JP 2002141058A JP 2002141058 A JP2002141058 A JP 2002141058A JP 2003332632 A JP2003332632 A JP 2003332632A
Authority
JP
Japan
Prior art keywords
wiring
substrate
elements
array device
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141058A
Other languages
English (en)
Inventor
Masaru Minami
勝 南
Koji Inoue
浩司 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002141058A priority Critical patent/JP2003332632A/ja
Publication of JP2003332632A publication Critical patent/JP2003332632A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、効率良く、簡便に形成される素子
アレイ装置及び素子アレイ装置の製造方法を提供するこ
とを目的とする。 【解決手段】 基板上や粘着シート上に素子をマトリク
ス状に配列し、導電性ワイヤーを素子毎に接続して行配
線及び列配線を形成するとともに、行配線と列配線の交
差位置に絶縁部材を配置することにより、効率良く、簡
便に、また配線の位置合わせを容易に行うことができる
配線を形成でき、さらには配線不良の低減された良好な
素子アレイを製造することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は素子アレイ装置及び
素子アレイ装置の製造方法。
【0002】
【従来の技術】従来、発光素子をマトリクス状に配列し
て画像表示装置に組み上げる場合には、液晶表示装置
(LCD:Liquid Crystal Displ
ay)やプラズマディスプレイパネル(PDP:Pla
sma Display Panel)のように基板上
に素子を形成するか、或いは発光ダイオードディスプレ
イ(LEDディスプレイ)のように単体のLEDパッケ
ージを配列することが行われている。LCD、PDPの
ような画像表示装置においては、素子や画素のピッチと
その製造プロセスに関し、素子分離ができないために製
造プロセスの当初から各素子はその画像表示装置の画素
ピッチだけ間隔を空けて形成することが通常行われてい
る。
【0003】一方、LEDディスプレイの場合にはLE
Dチップをダイシング後に取り出し、個別にワイヤーボ
ンドもしくはフリップチップによるバンプ接続により外
部電極に接続し、パッケージ化されることが行われてい
る。この場合、パッケージ化の前もしくは後に画像表示
装置としての画素ピッチに配列されるが、この画素ピッ
チは素子形成時の素子のピッチとは無関係とされる。
【0004】
【発明が解決しようとする課題】ところが、ワイヤーボ
ンドやフリップチップによるバンプ接続により外部電極
に接続する場合、素子には接着剤が付着しているため、
電極に配線を接続する際に電極に付着する接着剤を除去
して電極を露出する。そのため、電極に配線を接続する
工程が複雑となり、効率良く配線を形成することができ
ず、また素子に付着する接着剤が電極に残留する場合に
は配線不良の原因にもなる。
【0005】さらに、素子に形成される電極が接着剤に
埋もれた状態の場合には、電極に至るビアホールを形成
した後に配線が形成される。このとき、ビアホールは、
フォトリソグラフィーやエッチングによりパターニング
されて形成され、ビアホールを形成した後に配線を形成
するため、配線の形成工程が多くの工程にわたり、簡便
に配線を形成することができない。
【0006】そこで、本発明は、効率良く、簡便に形成
される素子アレイ装置及び素子アレイ装置の製造方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】本発明における素子アレ
イ装置は、基体と、該基体上に配置される複数の素子
と、導電性材料から構成され、複数の前記素子の間に交
差して配置されて複数の前記素子に電気的に接続される
ワイヤーと、該ワイヤー同士が接触する交差位置に前記
ワイヤーにより挟持される絶縁部材とを有することを特
徴とする。
【0008】本発明の素子アレイ装置は、基体上に配置
される複数の素子の間に導電性材料から構成されるワイ
ヤーが配置され、導電性を有するワイヤーが素子に電気
的に接続されて配線を形成され、ワイヤーとワイヤーと
が接触する交差位置に絶縁部材を配置してワイヤー同士
が接触して導通するのを防ぐ。そのため、複数の素子の
間にワイヤーを配置して簡便にワイヤーの位置合わせを
行うことにより簡便に配線が形成された素子アレイ装置
を実現することができる。また、絶縁部材をワイヤー同
士の交差位置に配置することによりワイヤー同士が導通
するのを容易に回避することができ、配線不良のない良
好な素子アレイ装置を実現することができる。
【0009】本発明における素子アレイ装置では、基体
を基板又はシート上に粘着層が形成される粘着シートす
ることができる。基体として粘着シートを用いた場合に
は、粘着シートが可撓性材料により構成されるため、素
子上に粘着シートを広げて簡便に粘着シート上に素子を
配置することができる。
【0010】本発明における素子アレイ装置では、素子
は基体上にマトリクス状に配列され、ワイヤーは素子の
間にマトリクス状に配列され、絶縁部材はマトリクス状
に配列されるワイヤーの行方向及び列方向の交差位置に
挟持される。そのため、行方向の配線となる導電性ワイ
ヤーと列方向の配線となる導電性ワイヤーが導通して短
絡することを防ぐことができ、配線同士が接触して配線
不良が生じるのを簡便に回避することができる。
【0011】本発明における素子アレイ装置では、素子
に電極パッドが形成され、電極パッドにワイヤーを接続
させて素子と電気的に接続させる。そのため、素子の電
極に比べて広い電極パッドにワイヤーを接続して効率良
く配線が形成された素子アレイ装置を得ることができ
る。
【0012】本発明における素子アレイ装置の製造方法
は、基体上に素子を配置する工程と、導電性材料から構
成されるワイヤーを前記素子に電気的に接続して第一の
配線を形成する工程と、前記第一の配線との交差位置に
絶縁部材を挟むとともに、前記素子にワイヤーを接続し
て第二の配線を形成する工程とを有することを特徴とす
る。
【0013】本発明の素子アレイ装置の製造方法では、
基体上に配置される複数の素子の間に導電性材料から構
成されるワイヤーを配置し、導電性を有するワイヤーを
素子に電気的に接続して配線を形成し、ワイヤーとワイ
ヤーとが接触する交差位置に絶縁部材を配置してワイヤ
ー同士が接触して導通するのを防ぐ。そのため、複数の
素子の間にワイヤーを配置して簡便にワイヤーの位置合
わせを行うことにより簡便に配線を形成した素子アレイ
装置を製造することができる。また、絶縁部材をワイヤ
ー同士の交差位置に配置することによりワイヤー同士が
導通するのを容易に回避することができ、配線不良のな
い良好な素子アレイ装置を製造することができる。
【0014】本発明における素子アレイ装置の製造方法
では、基体を基板又はシート上に粘着層が形成される粘
着シートすることができる。基体として粘着シートを用
いた場合には、粘着シートが可撓性材料により構成され
るため、素子上に粘着シートを広げて簡便に粘着シート
上に素子を配置することができる。
【0015】本発明における素子アレイ装置の製造方法
では、素子は基体上にマトリクス状に配列され、ワイヤ
ーは素子の間にマトリクス状に配列され、絶縁部材はマ
トリクス状に配列されるワイヤーの行方向及び列方向の
交差位置に挟持される。そのため、行方向の配線となる
導電性ワイヤーと列方向の配線となる導電性ワイヤーが
導通して短絡するのを防ぐことができ、配線同士が接触
して配線不良が生じるのを簡便に回避することができ
る。
【0016】本発明における素子アレイ装置の製造方法
では、素子に電極パッドが形成され、電極パッドにワイ
ヤーを接続させて素子と電気的に接続させる。そのた
め、素子の電極に比べて広い電極パッドにワイヤーを接
続して効率良く配線を形成して素子アレイ装置を製造す
ることができる。
【0017】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。
【0018】本発明の実施形態として、まず、基板上に
素子を配列して導電性ワイヤーにより接続して配線を形
成する表示装置を説明し、次に、シート上に粘着層が形
成された粘着シート上に素子を配列して導電性ワイヤー
により接続して配線を形成する表示装置について説明す
る。
【0019】[第一の実施形態]第一の実施形態におい
て、基板上に素子が配列され、基板上の素子が導電性ワ
イヤーにより接続されて配線が形成される表示装置につ
いて説明する。
【0020】第一の実施形態で用いられる素子は、砒化
物系化合物半導体や窒化物系化合物半導体を用いて形成
されるプレナー型の発光素子であるが、窒化物系化合物
半導体を用いた断面略三角形状で六角錐形状の発光素子
を用いても良いし、また各素子の形状が個々に異なって
も良い。
【0021】なお、第一の実施形態では、成長基板など
の基板上の素子を素子毎の間隔を拡大することなく基板
上に配列した後に導電性ワイヤーを用いて配線を形成す
る場合について説明するが、後述の図7に示すような素
子毎の間隔を拡大して基板上に配列する拡大転写法を用
いて素子を配列しても良い。また、拡大転写法により素
子毎の間隔を拡大して配列する際、素子を一時的に保持
する他の一時保持用基板に一時的に素子を保持した後に
基板上に素子を配列しても良い。
【0022】またなお、第一の実施形態では、基板上に
配列される素子の裏面に電極パッドが形成され、電極パ
ッドに接続して配線を形成するが、後述の図8に示すよ
うに、素子が樹脂により覆われた状態の樹脂形成チップ
の表面側に電極パッドを形成し、基板上に樹脂形成チッ
プを配列した後、電極パッドに導電性ワイヤーを接続し
て配線を形成しても良い。
【0023】図1(a)に示すように、基板11の主面
上に複数の素子12がマトリクス状に配列されている。
砒化物系化合物半導体や窒化物化合物半導体を用いて形
成した発光素子を用いる場合、素子12の大きさは約2
0μm程度とすることができる。また、表示装置を形成
する場合、複数の素子12は、表示装置の一画素に相当
する赤色、緑色、青色の3色の発光素子が一組となって
配列される。基板11は、基板11上に素子12を配列
する際に発光素子である素子12の発光方向が図中下向
きとなる場合には、発光素子の光の波長に対して透過率
の高い材料が用いられ、例えばガラス基板やプラスチッ
ク基板を用いることができる。基板11上には接着層1
1aが形成され、基板11上の接着層11aは、素子1
2を室温程度の温度下で接着して保持することができる
接着力を有する材料を用いることができ、例えば厚み約
25μmの熱硬化性接着剤を用いることができる。ま
た、接着層11aは、後述するように、接着層11a上
に配線を形成するために絶縁性を有する材料が用いら
れ、紫外線(UV)硬化型エポキシ系樹脂や紫外線(U
V)硬化型アクリル樹脂などの紫外線(UV)硬化型接
着剤や熱可塑性接着剤を用いることができる。
【0024】素子12は成長基板上で形成された後にp
側電極やn側電極などが形成される。基板11上に素子
12を配列する際には配線の一部となって配線用電極と
なるn側電極パッド13a及びp側電極パッド13bが
形成され、n側電極パッド13a及びp側電極パッド1
3bに電流を供給することにより素子12のn側電極及
びp側電極に電流が供給され、素子12の発光部から可
視光が放出される。また、後述の図8に示すようにn側
電極パッド13a及びp側電極パッド13bの両電極パ
ッドは表面と裏面の片面側に形成しても良いし、n側電
極パッド13a及びp側電極パッド13bの一方の電極
パッドを表面側に形成しても良い。後述するように、n
側電極パッド13a及びp側電極パッド13bは配線に
より接続され、さらには配線を介して素子12のそれぞ
れの発光が制御される。素子12の大きさは一辺約10
μmの略立方形に含まれる大きさであるのに対して、電
極パッドが形成される素子12の大きさが一辺約0.2
mmの断面略矩形形状、高さが約10μmであるため、
後述の配線を形成する工程において、電極パッドを形成
することにより容易に配線を形成することができる。
【0025】素子12を基板11上に配列する際、基板
11と成長基板や素子を一時的に保持する一時保持用基
板とを対峙させ、両面から加圧して素子12を基板11
上の接着層11aに接着する。素子12は、成長基板上
に密に形成した後に素子毎の間隔を拡大する拡大転写法
により素子毎の間隔を拡大して基板11上に転写してマ
トリクス状に配列しても良いし、基板11上にマトリク
ス状に配列する間隔で成長基板上に形成して配列しても
良い。あるいは、素子12を一時的に保持して基板11
上に配列するために一時保持用基板上に転写した後、さ
らに一時保持用基板からシート上に粘着層が形成される
粘着シート上に転写して基板11上に配列しても良い。
また、素子12は、転写工程において、p側電極やn側
電極に接続される電極パッドなどの最終的な配線の一部
が形成された状態でも良い。このように基板11上に素
子12を配列する際に拡大転写法により素子毎の間隔を
拡大して転写する場合には、素子毎の間隔の拡大にとも
なって電極パッドの形成が容易となり、後述の配線を形
成する工程では、拡大された素子の間隔を利用すること
により配線を効率良く配列することができる。
【0026】図1(b)に示すように、素子12を基板
11上に配列した後、素子12の間に導電性ワイヤーを
配列する。このとき、基板11に導電性ワイヤーを転写
するための一時保持用基板上に導電性ワイヤーを保持し
た後、一時保持用基板を基板11に対峙させ、一時保持
用基板から基板11へと導電性ワイヤーを転写し、基板
11上に導電性ワイヤーを配列して行配線14を配列す
ることができる。導電性ワイヤーとしては、例えば導電
性の良好な材料からなる糸状の導電性ワイヤーを用いる
ことができ、一例として直径約20μm程度のアルミニ
ウムや銅のワイヤーを用いることができる。行配線14
となる導電性ワイヤーは、マトリクス状に配列された素
子12毎の間に配列され、後述の列配線と併せてマトリ
クス状に配置される。ここで、図1(b)においては、
行配線14は素子12のp側電極パッド13bに接続さ
れ、同時に発光素子である素子12の発光領域を妨げな
いように配列される。
【0027】図1(c)及び図1(d)は、行配線14
上に絶縁部材を形成する工程を示す。絶縁部材16は、
行配線14と列配線とが交差する交差位置に設けられ、
行配線14と列配線とが導通して短絡するのを回避す
る。絶縁部材16は、例えばスパッタリングを行った後
にパターニングにより形成することができる。図1
(c)に示すように、行配線14上にSiOなどの酸
化物を用いて絶縁材料をスパッタリング法により形成
し、絶縁材料上にマスクを形成する。マスクにより絶縁
材料のパターニングを行い、行配線14と列配線との交
差位置に絶縁部材16を形成する(図1(d))。ま
た、絶縁部材16は、行配線14と列配線とが交差する
位置に配置されれば良く、例えば素子12に接続される
電極パッド13a、13bの位置を開口し、電極パッド
13a、13bの位置以外は絶縁材料が設けられたよう
な酸化物などから構成される1枚の絶縁シートを用いて
行配線14と列配線とが導通するのを防ぐことができ
る。
【0028】図2(e)は、行配線14上に絶縁部材1
6を形成した後に列配線を形成する工程を示す。図2
(e)においては、行配線14を基板11上に配列する
のと同様に導電性ワイヤーを一時保持用基板上に保持し
た後に基板11上に導電性ワイヤーを配列する場合であ
るが、前述のように、導電性ワイヤーの配列は種々の方
法により行うことができる。一時保持用基板上には例え
ば熱可塑性樹脂などの接着層を形成し、接着層により導
電性ワイヤーを保持する。このとき、導電性ワイヤー
は、素子12の間に配列される所定の位置となるように
保持された後、一時保持用基板から基板11上に転写し
て配列され、列配線15は形成される(図2(f))。
また、一時保持用基板から基板11上に導電性ワイヤー
を転写する際、例えば一時保持用基板上の接着層として
熱可塑性樹脂を用いる場合には、導電性ワイヤーを保持
する箇所にレーザ光を照射し、導電性ワイヤーの保持部
分の粘着性を減少させ、一時保持用基板から導電性ワイ
ヤーを離脱させることができる。列配線15として用い
る導電性ワイヤーは、前述の行配線14を形成する際に
用いた導電性ワイヤーと同様に、例えば導電性の良好な
材料からなる糸状のワイヤーを用いることができ、一例
として直径約20μm程度の銅やアルミニウムのワイヤ
ーを用いることができる。列配線15となる導電性ワイ
ヤーは、マトリクス状に配列された素子12毎の間に配
列され、行配線14と併せてマトリクス状に配置され
る。ここで、図2(f)においては、列配線15は素子
12のn側電極パッド13aに接続され、同時に発光素
子である素子12の発光領域を妨げないように配列され
る。
【0029】図2(f)に示すように、列配線15は絶
縁部材16上に配列され、マトリクス状の行配線14及
び列配線15が導通することなく形成された後、各素子
12のn側電極パッド13a、13bのそれぞれに行配
線14及び列配線15が接続するように、行配線14及
び列配線15の位置合わせを行う。このとき、導電性ワ
イヤーを用いることにより、行配線14及び列配線15
の位置合わせを容易に行うことができ、効率良く精度の
良好な配線を形成することができる。行配線14及び列
配線15の位置合わせを行った後、行配線14及び列配
線15が位置ずれを起こさないように、行配線14及び
列配線15のそれぞれが電極パッドに接続した状態で基
板11上と対向基板17とを貼り付ける(図2
(g))。このとき、基板11上には配線を外部の電気
回路と接続するための取り出し電極が設けられており、
行配線14及び列配線15は行方向及び列方向の取り出
し電極に接続される。行方向及び列方向の取り出し電極
は、スクリーン印刷やフォトリソグラフィーによりパタ
ーニングして形成され、行方向及び列方向の取り出し電
極が形成された後に基板11上に対向基板17を貼り付
けて行配線14及び列配線15を固定させる。
【0030】なお、第一の実施形態においては行配線1
4と列配線15との重なる交点に絶縁部材16を挟んで
表示装置の稼動時に短絡が生じるのを回避するが、行配
線14又は列配線15を絶縁部材により被覆して短絡を
防止しても良い。また、第一の実施形態においては行配
線14を形成した後に行配線14上に絶縁部材16を形
成するが、行配線14と列配線15との間に絶縁部材1
6を挟んだ後に行配線14と列配線15を組んで基板1
1上に配置しても良いし、行配線14上に列配線15を
配列する際に列配線15上に絶縁部材16を形成した後
に列配線15を行配線14上に配列しても良い。
【0031】以上のように、基板11上にマトリクス状
に配列された素子12に導電性ワイヤーを接続して行配
線14及び列配線15を形成することにより、配線がワ
イヤー状であるため、行配線14及び列配線15の位置
合わせを簡便に行うことができ、行配線14及び列配線
15を効率良く形成することができる。また、行配線1
4及び列配線15の位置決めを簡便に行うことができる
ため、行配線14及び列配線15の配列を精度良く行う
ことができ、さらには導電性ワイヤーを用いて行配線1
4及び列配線15を形成することにより配線不良の低減
された表示装置を形成することができる。また、導電性
ワイヤーを用いて行配線14及び列配線15を簡便に形
成することができるため、配線を形成する工程を単純化
することができ、表示装置の生産コストを低減すること
ができる。
【0032】基板11上の素子12に導電性ワイヤーを
接続して行配線14及び列配線15を形成する場合、行
配線14と列配線15との交差位置に絶縁部材16を配
置して行配線14と列配線15とが導通して短絡するの
を容易に回避することができる。また、絶縁部材16が
行配線14と列配線15との交点を含む領域に形成され
るため、絶縁部材16を形成する工程においてパターニ
ングを行う際の露光精度で高い精度を要求されることな
く絶縁部材16を形成することができる。そのため、行
配線14及び列配線15を効率良く形成することがで
き、生産コストが低減された表示装置を効率良く形成す
ることができる。
【0033】[第二の実施形態]第二の実施形態におい
て、シート上に粘着層が形成された粘着シート上に素子
が配列され、粘着シート上に配列された素子が導電性ワ
イヤーにより接続されて配線が形成される表示装置につ
いて説明する。
【0034】第二の実施形態で用いられる素子は、砒化
物系化合物半導体や窒化物系化合物半導体を用いて形成
されるプレナー型の発光素子であるが、窒化物系化合物
半導体を用いた断面略三角形状で六角錐形状の発光素子
を用いても良いし、また各素子の形状が個々に異なって
も良い。
【0035】なお、第二の実施形態では、成長基板など
の基板上の素子を素子毎の間隔を拡大することなく粘着
シート上に配列した後に導電性ワイヤーを用いて配線を
形成する場合について説明するが、後述の図5に示すよ
うな素子毎の間隔を拡大して粘着シート上に配列する拡
大転写法を用いて素子を配列しても良い。また、拡大転
写法により素子毎の間隔を拡大して配列する際、素子を
一時的に保持する他の粘着シートに一時的に素子を保持
した後に粘着シート上に素子を配列してもよい。
【0036】またなお、第二の実施形態では、図5
(a)に示すように基板上に配列される素子の裏面に電
極パッドが形成され、電極パッドに接続して配線を形成
するが、後述の図8に示すように、素子が樹脂により覆
われた状態の樹脂形成チップの表面側に電極パッドを形
成し、基板上に樹脂形成チップを配列した後、電極パッ
ドに導電性ワイヤーを接続して配線を形成しても良い。
【0037】図3(a)に示すように、基板である粘着シ
ート31の主面上に複数の素子32がマトリクス状に配
列されている。砒化部系化合物半導体や窒化物化合物半
導体を用いて形成した発光素子を用いる場合、素子32
の大きさは約20μm程度とすることができる。また、
表示装置を形成する場合、複数の素子32は、表示装置
の一画素に相当する赤色、緑色、青色の3色の発光素子
が一組となって配列される。粘着シート31はシート3
1aとシート31a上全面に形成される粘着層31bと
からなる。シート31aは、粘着シート31上に素子3
2を配列する際に発光素子である素子32の発光方向が
図中下向きとなる場合には、発光素子の光の波長に対し
て透過率の高い材料が用いられ、例えば厚み約100μ
mのPET(Poly Ethylene Telep
htalate)樹脂を用いることができる。シート3
1a上に形成される粘着層31bは、粘着シート31上
に配列される素子32を室温程度の温度下で接着して保
持することができる粘着力を有する材料を用いることが
でき、例えば厚み約25μmの熱硬化性接着剤を用いる
ことができる。また、粘着層31bは、後述するよう
に、粘着層31b上に配線を形成するために絶縁性を有
する材料が用いられる。なお、シート31aとしてはP
ET樹脂の他にビニル系樹脂、ポリエステル系樹脂など
を用いることができ、粘着層31bとしては、紫外線
(UV)硬化型エポキシ系樹脂や紫外線(UV)硬化型
アクリル樹脂などの紫外線(UV)硬化型接着剤や熱可
塑性接着剤を用いることができる。
【0038】素子32は成長基板などの基板上で形成さ
れた後にp側電極やn側電極などが形成されるが、さら
に粘着シート31上に配列する際には配線の一部となっ
て配線用電極となるn側電極パッド33a及びp側電極
パッド33bが形成され、n側電極パッド33a及びp
側電極パッド33bに電流を供給することにより素子3
2のn側電極及びp側電極に電流が供給され、素子32
の発光部から可視光が放出される。また、後述の図8に
示すようにn側電極パッド33aとp側電極パッド33
bの両電極パッドを表面と裏面の片面側に形成しても良
いし、一方の電極パッドを表面側に形成しても良い。後
述するように、n側電極パッド33a及びp側電極パッ
ド33bは配線により接続され、さらには配線を介して
素子32のそれぞれの発光が制御される。素子32の大
きさは一辺約10μmの略立方形に含まれる大きさであ
るのに対して、電極パッドが形成される素子32の大き
さが一辺約0.2mmの断面略矩形形状、高さが約10
μmであるため、後述の配線を形成する工程において、
電極パッドを形成することにより容易に配線を形成する
ことができる。
【0039】素子32を粘着シート31上に配列する
際、粘着シート31と成長基板や一時保持用基板とを対
峙させ、両面から加圧して素子32を粘着シート31上
に接着する。素子32は、成長基板上に密に形成した後
に素子毎の間隔を拡大する拡大転写法により素子毎の間
隔を拡大して粘着シート31上に転写してマトリクス状
に配列しても良いし、粘着シート31上にマトリクス状
に配列する間隔で成長基板上に形成した後に成長基板上
での素子毎の間隔を保持した状態で粘着シート31上に
配列しても良い。あるいは、素子32を一時的に保持し
て粘着シート31上に配列するために一時保持用基板上
に転写した後、さらに一時保持用基板から粘着シート3
1上に転写しても良い。また、素子32は、転写工程に
おいて、p側電極やn側電極に接続される電極パッドな
どの最終的な配線の一部が形成された状態でも良い。こ
のように、粘着シート31と成長基板や一時保持用基板
との両面から加圧して接着する場合には、粘着シート3
1のシート31aは従来例のような不撓性材料である転
写基板とは異なり可撓性材料からなるため、粘着シート
31を成長基板や一時保持用基板上に広げて素子32を
粘着シート31上に簡便に配列することができる。
【0040】図3(b)に示すように、素子32を粘着
シート31上に配列した後、粘着シート31に導電性ワ
イヤーを対峙させ、粘着シート31上に導電性ワイヤー
を配列して行配線34を配列する。導電性ワイヤーとし
ては、例えば導電性の良好な材料からなる糸状のワイヤ
ーを用いることができ、一例として直径約20μm程度
の銅やアルミニウムのワイヤーを用いることができる。
行配線14となる導電性ワイヤーは、マトリクス状に配
列された素子32毎の間に配列され、後述の列配線と併
せてマトリクス状に配置される。ここで、図3(b)に
示すように、行配線14は素子32のp側電極パッド3
3bに接続され、同時に発光素子である素子32の発光
領域を妨げないように配列される。
【0041】図3(c)及び図3(d)は、行配線34
上に絶縁部材を形成する工程を示す。絶縁部材36は、
行配線34と列配線とが交差する交差位置に設けられ、
行配線34と列配線とが導通して短絡するのを回避す
る。絶縁部材36は、例えばスパッタリングを行った後
にパターニングにより形成することができる。図3
(c)に示すように、行配線34上にSiOなどの酸
化物を用いて絶縁材料をスパッタリング法により形成
し、絶縁材料上にマスクを形成する。マスクにより絶縁
材料のパターニングを行い、行配線34と列配線との交
差位置に絶縁部材36を形成する(図5(c))。ま
た、図5(b)に示すように、絶縁部材36は、行配線
34と列配線とが交差する位置に配置されれば良く、例
えば素子32に接続される電極パッド33a、33bの
位置を開口し、電極パッド33a、33bの位置以外は
絶縁材料が設けられたような酸化物などから構成される
1枚の絶縁シートを用いて行配線34と列配線とが導通
するのを防ぐことができる。
【0042】図4(e)は、行配線34上に絶縁部材3
6を形成した後に列配線を形成する工程を示す。図4
(e)においては、行配線34を粘着シート31上に配
列するのと同様に導電性ワイヤーを一時保持用基板上に
保持した後に粘着シート31上に導電性ワイヤーを配列
する場合であるが、前述のように、導電性ワイヤーの配
列は種々の方法により行うことができる。一時保持用基
板上には例えば熱可塑性樹脂などの接着層を形成し、接
着層により導電性ワイヤーを保持する。このとき、導電
性ワイヤーは、素子32の間に配列される所定の位置と
なるように保持された後、一時保持用基板から粘着シー
ト31上に転写して配列され、列配線35は形成される
(図4(f))。また、一時保持用基板から粘着シート
31上に導電性ワイヤーを転写する際、例えば一時保持
用基板上の接着層として熱可塑性樹脂を用いる場合に
は、導電性ワイヤーを保持する箇所にレーザ光を照射
し、導電性ワイヤーの保持部分の粘着性を減少させ、一
時保持用基板から導電性ワイヤーを離脱させることがで
きる。列配線35として用いる導電性ワイヤーは、前述
の行配線34を形成する際に用いた導電性ワイヤーと同
様に、例えば導電性の良好な材料からなる糸状のワイヤ
ーを用いることができ、一例として直径約20μm程度
の銅やアルミニウムのワイヤーを用いることができる。
列配線35となる導電性ワイヤーは、マトリクス状に配
列された素子32毎の間に配列され、行配線34と併せ
てマトリクス状に配置される。ここで、図4(f)にお
いては、列配線35は素子32のn側電極パッド33a
に接続され、同時に発光素子である素子32の発光領域
を妨げないように配列される。
【0043】図4(f)に示すように、列配線35は絶
縁部材36上に配列され、マトリクス上の行配線34及
び列配線35は導通することなく形成された後、各素子
32のn側電極パッド33a、33Bのそれぞれに行配
線34及び列配線35が接続するように、行配線34及
び列配線35の位置合わせを行う。このとき、導電性ワ
イヤーを用いることにより、行配線34及び列配線35
の位置合わせを容易に行うことができ、効率良く精度の
良好な配線を形成することができる。行配線34及び列
配線35の位置合わせを行った後、行配線34及び列配
線35が位置ずれを起こさないように、行配線34及び
列配線35のそれぞれが電極パッドに接続した状態で粘
着シート31上から固定シート37を設けて粘着シート
31に固定シート37を貼り付ける(図4(g))。こ
のとき、図6に示すように、粘着シート31上の粘着層
31bには配線を外部の電気回路と接続するための取り
出し電極が設けられており、行配線34は行側取り出し
電極38に、列配線15は列側取り出し電極39に接続
する。行側取り出し電極38及び列側取り出し電極39
は、スクリーン印刷やフォトリソグラフィーによりパタ
ーニングして形成され、行側取り出し電極38及び列側
取り出し電極39が形成された後に粘着シート31上に
固定シート37を貼り付けて行配線34及び列配線35
を固定させる。
【0044】なお、第二の実施形態においては行配線3
4と列配線35との重なる交点に絶縁部材36を挟んで
表示装置の稼動時に短絡が生じるのを回避するが、行配
線34又は列配線35を絶縁部材により被覆して短絡を
防止しても良い。また、第二の実施形態においては行配
線34を形成した後に行配線34上に絶縁部材36を形
成するが、行配線34と列配線35との間に絶縁部材3
6を挟んだ後に行配線34と列配線35を組んで粘着シ
ート上に配置しても良いし、行配線34上に列配線35
を配列する際に列配線35上に絶縁部材36を形成した
後に列配線35を行配線34上に配列しても良い。
【0045】以上のように、粘着シート31上にマトリ
クス状に配列された素子32に導電性ワイヤーを接続し
て行配線34及び列配線35を形成することにより、配
線がワイヤー状であるため、行配線34及び列配線35
の位置合わせを簡便に行うことができ、行配線34及び
列配線35を効率良く形成することができる。また、行
配線34及び列配線35の位置決めを簡便に行うことが
できるため、行配線34及び列配線35の配列を精度良
く行うことができ、さらには導電性ワイヤーを用いて行
配線34及び列配線35を形成することにより配線不良
の低減された表示装置を形成することができる。また、
導電性ワイヤーを用いて行配線34及び列配線35を簡
便に形成することができるため、配線を形成する工程を
単純化することができ、表示装置の生産コストを低減す
ることができる。
【0046】粘着シート31上の素子32に導電性ワイ
ヤーを接続して行配線34及び列配線35を形成する場
合、行配線34と列配線35との交差位置に絶縁部材3
6を配置して行配線34と列配線35とが導通して短絡
するのを容易に回避することができる。また、絶縁部材
36が行配線34と列配線35との交点を含む領域に形
成されるため、絶縁部材36を形成する工程においてパ
ターニングを行う際の露光精度で高い精度を要求される
ことなく絶縁部材36を形成することができる。そのた
め、行配線34及び列配線35を効率良く形成すること
ができ、生産コストが低減された表示装置を効率良く形
成することができる。
【0047】第二の実施形態においては、素子32は粘
着シート31上に配列され、導電性ワイヤーにより接続
されて行配線34及び列配線35を形成する。粘着シー
ト31が従来例における基板と異なり、不撓性を有する
ため、素子32上に粘着シート31を広げて粘着シート
11の粘着層31bに素子32を粘着することにより、
素子32を粘着シート31上に容易に配列することがで
きる。そのため、素子32を粘着シート31上に配列し
て表示装置を形成する場合には、行配線34及び列配線
35を効率良く形成することだけでなく、より一層効率
良く且つ簡便に配線を形成することができ、粘着シート
31と導電性ワイヤーを用いることにより工程時間が低
減され生産コストが低い表示装置を実現することができ
る。さらに、素子32を粘着シート31上に配列する場
合、素子32を配列した後に固定シート37を粘着シー
ト31上に貼り合わせる際、従来例におけるように素子
が配列された基板上の接着層が基板の周辺にはみ出すよ
うなことない。そのため、はみ出した接着剤を除去する
工程を省くことができ、素子32を粘着シート31に配
列して固定シート37により配線を固定することによ
り、効率良く表示装置を製造することができる。
【0048】このように、素子32を粘着シート31上
に配列し、導電性ワイヤーにより行配線14及び列配線
15を形成する場合、配列の工程を簡略化することがで
き、また工程数を削減して生産工程における時間の短縮
を実現することができ、さらには生産コストの低減を図
ることができる。
【0049】なお以下において、図5および図6を用い
て、前述する拡大転写法と樹脂形成チップについて説明
する。
【0050】[拡大転写法]図5は二段階に拡大転写を
行う二段階拡大転写法の基本的な工程を示す図である。
なお、図5においては転写を二段階としているが、素子
を離間して配置する拡大度に応じて転写を三段階やそれ
以上の多段階とすることもできる。まず、図5の(a)
に示す第一基板50上に、例えば発光素子のような素子
52が密に形成されている。第一基板50は例えばガラ
ス基板やサファイヤ基板などの種々素子形成可能な基板
であるが、各素子52は第一基板50上に直接形成した
ものであっても良く、他の基板上で形成されたものを配
列したものであっても良い。
【0051】次に図5の(b)に示すように、第一基板
50から各素子52が図中破線で示す一時保持用部材5
1に転写され、この一時保持用部材51の上に各素子5
2が保持される。ここで隣接する素子52は離間され、
図示のようにマトリクス状に配される。すなわち素子5
2はx方向にもそれぞれ素子の間を広げるように転写さ
れるが、x方向に垂直なy方向にもそれぞれ素子の間を
広げるように転写される。このとき離間される距離は、
特に限定されず、一例として後続の工程での樹脂部形成
や電極パッドの形成を考慮した距離とすることができ
る。また、一時保持用部材51への素子52の転写は、
所要の吸着用治具やアクチュエーターなどを用いた機械
的手段を使用して行われたり、或いは熱や光によって軟
化、硬化、架橋、劣化などの反応を生ずる樹脂などを塗
布した上で熱や光を局所的に照射して剥離や接着などを
生じさせて選択的に転写を行われたりする。
【0052】このような第一転写工程の後、図5の
(c)に示すように、一時保持用部材51上に存在する
素子52は離間されていることから、各素子52ごとに
素子周りの樹脂の被覆と電極パッドの形成が行われる。
素子周りの樹脂の被覆は電極パッドを形成し易くし、次
の第二転写工程での取り扱いを容易にするなどのために
形成される。電極パッドの形成は、後述するように、最
終的な配線が続く第二転写工程の後に行われるため、そ
の際に配線不良が生じないように比較的大き目のサイズ
に形成される。
【0053】次に、図5の(d)に示すように、第二転
写工程が行われる。この第二転写工程では一時保持用部
材51上でマトリクス状に配される素子52が樹脂形成
チップ54ごと更に離間するように第二基板55上に転
写される。この転写も第一転写工程と同様に、所要の吸
着用治具やアクチュエーターなどを用いた機械的手段を
使用して行うようにすることもでき、或いは熱や光によ
って軟化、硬化、架橋、劣化などの反応を生ずる樹脂な
どを塗布した上で熱や光を局所的に照射して剥離や接着
などを生じさせて選択的に転写を行うようにしても良
い。さらには、熱や光と機械的手段の組み合わせで転写
するようにしても良い。
【0054】第二転写工程においても、隣接する素子5
2は樹脂形成チップ54ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子52はx方向にも
それぞれ素子の間を広げるように転写されるが、x方向
に垂直なy方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程のよって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子52間のピッチの略整数倍が
第二転写工程のよって配置された素子52のピッチとな
る。ここで第一基板50から一時保持用部材51での離
間したピッチの拡大率をnとし、一時保持用部材51か
ら第二基板55での離間したピッチの拡大率をmとする
と、略整数倍の値EはE=nxmであらわされる。拡大
率n、mはそれぞれ整数であっても良く、整数でなくと
もEが整数となる組み合わせ(例えばn=2.4でm=5)
であれば良い。
【0055】第二基板55上に樹脂形成チップ54ごと
離間された各素子52には、配線が施され、先に形成し
た電極パッド等を利用して接続不良を極力抑えながらの
配線がなされる。この配線は例えば素子52が発光ダイ
オードなどの発光素子の場合には、p電極、n電極への
配線を含む。
【0056】このような図5に示した二段階拡大転写法
においては、第一転写後の離間したスペースを利用して
電極パッドや樹脂固めなどを行うことができ、そして第
二転写後に配線が施されるが、先に形成した電極パッド
等を利用して接続不良を極力抑えながらの配線がなされ
る。従って、画像表示装置の歩留まりを向上させること
ができる。
【0057】[樹脂形成チップ]図6を参照して、一時
保持用部材上で形成され、第二基板に転写される樹脂形
成チップについて説明する。樹脂形成チップ61は、離
間して配置されている素子62の周りを樹脂62で固め
たものであり、このような樹脂形成チップ61は、一時
保持用部材から第二基板に素子62を転写する場合に使
用できる。
【0058】素子62は発光素子などであり、樹脂形成
チップ61は略平板上でその主たる面が略正方形状とさ
れる。この樹脂形成チップ61の形状は樹脂64を固め
て形成された形状であり、具体的には未硬化の樹脂を各
素子62を含むように全面に塗布し、これを硬化した後
で縁の部分をダイシング等で切断することで得られる形
状である。略平板状の樹脂64の表面側と裏面側にはそ
れぞれ電極パッド63a、63bが形成される。これら
電極パッド63a、63bの形成は全面に電極パッド6
3a、63bの材料となる金属層や多結晶シリコン層な
どの導電層を形成し、フォトリソグラフィー技術により
所要の電極形状にパターンニングすることで形成され
る。これら電極パッド63a、63bは発光素子である
素子62のp電極とn電極にそれぞれ接続するように形
成されており、必要な場合には樹脂64にビアホールな
どが形成される。
【0059】ここで電極パッド63a、63bの両者は
樹脂形成チップ61の表面側に形成されているが、表面
側と裏面側にそれぞれの電極パッドを形成することもで
きる。また、電極パッド63a、63bの位置が平板上
ずれているのは、最終的な配線形成時に上側からコンタ
クトをとっても重ならないようにするためである。電極
パッド63a、63bの形状も正方形に限定されず他の
形状としても良い。
【0060】このような樹脂形成チップ61を構成する
ことで、素子62の周りが樹脂64で被覆され平坦化に
よって精度良く電極パッド63a、63bを形成できる
とともに素子62に比べて広い領域に電極パッド63
a、63bを延在でき、次の第二転写工程での転写を吸
着治具で進める場合には取り扱いが容易になる。後述す
るように、最終的な配線が続く第二転写工程の後に行わ
れるため、比較的大き目のサイズの電極パッド63a、
63bを利用した配線を行うことで、配線不良が未然に
防止される。
【0061】
【発明の効果】本発明によれば、基板上に素子をマトリ
クス状に配列し、導電性ワイヤーを素子に接続して配線
を形成する。そのため、行方向及び列方向の配線の位置
合わせを簡便に行って、効率良く配線を形成することが
でき、素子アレイ装置の生産コストを低減することがで
きる。行方向及び列方向の配線の位置決めを簡便に行っ
て精度良く配線を形成することできるため、配線不良を
防止することができ、さらには配線不良を生じさせるこ
となく素子アレイ装置を製造することができる。
【0062】さらに、本発明においては基板上に配列さ
れた素子を接続する行方向の配線及び列方向の配線の交
差位置に絶縁部材を配置して行方向の配線と列方向の配
線の短絡を防止する。絶縁部材が行方向の配線及び列方
向の配線の交差位置を含む領域に形成されるため、絶縁
部材36を高い精度を要求されることなく絶縁部材を形
成することができ、配線を形成する工程を簡略化して素
子アレイ装置を製造することができる。
【0063】本発明によれば、粘着シート上に素子をマ
トリクス状に配列し、導電性ワイヤーを用いて素子を接
続して配線を形成する。そのため、行方向及び列方向の
配線の位置決めを簡便に行って、効率良く配線を形成す
ることができ、素子アレイ装置の生産コストを低減する
ことができる。さらに、行方向及び列方向の配線の位置
決めを簡便に行って精度良く配線を形成することできる
ため、配線不良を防止することができ、さらには配線不
良を生じさせることなく素子アレイ装置を製造すること
ができる。
【0064】さらに、本発明においては粘着シート上に
配列された素子を接続する行方向の配線及び列方向の配
線の交差位置に絶縁部材を配置して行方向の配線と列方
向の配線の短絡を防止する。絶縁部材が行方向の配線及
び列方向の配線の交差位置を含む領域に形成されるた
め、絶縁部材を高い精度を要求されることなく絶縁部材
を形成することができ、配線を形成する工程を簡略化し
て素子アレイ装置を製造することができる。
【0065】また、本発明において、素子は粘着シート
上に配列され、粘着シートの不撓性により素子を粘着シ
ート上に簡便に配列することができ、さらには粘着シー
ト上の素子を導電性ワイヤーにより接続して配線を効率
良く形成するため、粘着シートと導電性ワイヤーを用い
て簡便に且つ精度良く素子アレイ装置を形成することが
できる。
【図面の簡単な説明】
【図1】本発明における第一の実施形態における配線の
形成を示し、(a)は素子を基板上に配置する工程断面
図であり、(b)は行配線形成の工程断面図であり、
(c)は絶縁部材形成の工程断面図であり、(d)は絶
縁部材形成の工程断面図である。
【図2】本発明における第一の実施形態における配線の
形成を示し、(e)は列配線形成の工程断面図であり、
(f)は列配線形成の工程断面図であり、(g)は対向
基板貼り付けの工程断面図である。
【図3】本発明における第二の実施形態における配線の
形成を示し、(a)は素子を粘着シート上に配置する工
程断面図であり、(b)は行配線形成の工程断面図であ
り、(c)は絶縁部材形成の工程断面図であり、(d)
は絶縁部材形成の工程断面図である。
【図4】本発明における第二の実施形態における配線の
形成を示し、(e)は列配線形成の工程断面図であり、
(f)は列配線形成の工程断面図であり、(g)は固定
シート貼り付けの工程断面図である。
【図5】本発明における第二の実施形態における素子及
び配線を示し、(a)は素子の概略斜視図であり、
(b)は配線の形成された素子の概略斜視図であり、
(c)は配線の形成された素子の概略正面図である。
【図6】本発明における第二の実施形態における素子及
び配線を示す概略斜視図である。
【図7】本発明の実施形態における拡大転写法を示す概
略図である。
【図8】本発明の実施形態における樹脂形成チップを示
し、(a)は樹脂形成チップの概略斜視図であり、
(b)は樹脂形成チップの概略断面図である。
【符号の説明】
11 基板、11b 接着層、31 粘着シート、31
a シート、31b 粘着層、12,32 素子、13
a,33a n側電極パッド、13b,33bp側電極
パッド、14,34 行配線、15,35 列配線、1
6,36 絶縁部材、17 対向基板、37 固定シー
ト、38 行側取り出し電極、39 列側取り出し電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA37 AA42 CA12 DA08 DA13 DA20 FF06 5F044 AA12 AA20 CC06 EE02 HH02

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基体と、 該基体上に配置される複数の素子と、 導電性材料から構成され、複数の前記素子の間に交差し
    て配置されて複数の前記素子に電気的に接続されるワイ
    ヤーと、 該ワイヤー同士が接触する交差位置に前記ワイヤーによ
    り挟持される絶縁部材とを有することを特徴とする素子
    アレイ装置。
  2. 【請求項2】 前記基体は、基板又はシート上に粘着層
    が形成される粘着シートであることを特徴とする請求項
    1記載の素子アレイ装置。
  3. 【請求項3】 前記素子は発光素子、液晶制御素子、光
    電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダ
    イオード素子、抵抗素子、スイッチング素子、微小磁気
    素子、微小光学素子から選ばれた素子若しくはその部分
    であることを特徴とする請求項1記載の素子アレイ装
    置。
  4. 【請求項4】 前記素子は前記基体上にマトリクス状に
    配列され、前記ワイヤーは前記素子の間にマトリクス状
    に配列され、前記絶縁部材は前記マトリクス状に配列さ
    れる前記ワイヤーの行方向及び列方向の交差位置に挟持
    されることを特徴とする請求項1記載の素子アレイ装
    置。
  5. 【請求項5】 複数の前記素子は、第一基板上に配列さ
    れ、該第一基板上で配列された状態よりは離間された状
    態となるように一時保持用部材に転写されて保持され、
    前記一時保持用部材に保持された状態よりさらに離間さ
    れて前記基体上に転写されて前記基体上に配列されるこ
    とを特徴とする請求項4記載の素子アレイ装置。
  6. 【請求項6】 前記一時保持部材で離間される距離が前
    記第一基板上に配列される前記素子のピッチの略整数倍
    になっており、且つ前記基体上で離間される距離が前記
    一時保持用部材に配列された前記素子のピッチの略整数
    倍になっていることを特徴とする請求項5記載の素子ア
    レイ装置。
  7. 【請求項7】 前記素子に電極パッドが形成され、該電
    極パッドに前記ワイヤーが接続されて前記素子と電気的
    に接続されることを特徴とする請求項1記載の素子アレ
    イ装置。
  8. 【請求項8】 前記電極パッドは、前記素子の表面側又
    は裏面側の一方向に形成されることを特徴とする請求項
    7記載の素子アレイ装置。
  9. 【請求項9】 前記素子は樹脂により被覆され、前記電
    極パッドは前記樹脂の表面に形成されることを特徴とす
    る請求項7記載の素子アレイ装置。
  10. 【請求項10】 前記電極パッドが前記素子の表面側に
    形成される場合には、前記素子は樹脂に覆われることを
    特徴とする請求項7記載の素子アレイ装置。
  11. 【請求項11】 前記絶縁部材は行方向に配置された前
    記ワイヤー上に形成され、行方向の前記ワイヤー上に前
    記絶縁部材が形成された後に前記絶縁部材上に列方向の
    前記ワイヤーが形成されることを特徴とする請求項4記
    載の素子アレイ装置。
  12. 【請求項12】 前記ワイヤーはアルミニウム又は銅か
    ら構成されることを特徴とする請求項1記載の素子アレ
    イ装置。
  13. 【請求項13】 前記ワイヤーは、一時保持用基板上に
    保持された後、該一時保持用基板上から前記基体上に転
    写して配列され、基体上に配列された前記ワイヤー上に
    前記絶縁部材を形成した後、さらに前記絶縁部材上に配
    列されることを特徴とする請求項1記載の素子アレイ装
    置。
  14. 【請求項14】 前記ワイヤーは前記交差位置に前記絶
    縁部材を挟持した状態で行方向及び列方向に組まれた
    後、組まれた前記ワイヤーは前記基体上に配置されるこ
    とを特徴とする請求項1記載の素子アレイ装置。
  15. 【請求項15】 基体上に素子を配置する工程と、 導電性材料から構成されるワイヤーを前記素子に電気的
    に接続して第一の配線を形成する工程と、 前記第一の配線との交差位置に絶縁部材を挟むととも
    に、前記素子にワイヤーを接続して第二の配線を形成す
    る工程とを有することを特徴とする素子アレイ装置の製
    造方法。
JP2002141058A 2002-05-16 2002-05-16 素子アレイ装置及び素子アレイ装置の製造方法 Pending JP2003332632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002141058A JP2003332632A (ja) 2002-05-16 2002-05-16 素子アレイ装置及び素子アレイ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002141058A JP2003332632A (ja) 2002-05-16 2002-05-16 素子アレイ装置及び素子アレイ装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003332632A true JP2003332632A (ja) 2003-11-21

Family

ID=29701755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141058A Pending JP2003332632A (ja) 2002-05-16 2002-05-16 素子アレイ装置及び素子アレイ装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003332632A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303509A (ja) * 2005-04-21 2006-11-02 Crf Soc Consortile Per Azioni 発光ダイオードを有する透明デバイスの製造方法
WO2012008233A1 (ja) * 2010-07-14 2012-01-19 三菱電機株式会社 表面実装型発光装置、および表示ユニット
EP2901999A1 (en) 2014-01-31 2015-08-05 Panasonic Intellectual Property Management Co., Ltd. Massaging apparatus
JP2017044868A (ja) * 2015-08-26 2017-03-02 大日本印刷株式会社 シースルー型のled表示装置
JP2018010169A (ja) * 2016-07-13 2018-01-18 大日本印刷株式会社 Led表示装置
JP2021125683A (ja) * 2020-01-31 2021-08-30 日亜化学工業株式会社 発光モジュールの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303509A (ja) * 2005-04-21 2006-11-02 Crf Soc Consortile Per Azioni 発光ダイオードを有する透明デバイスの製造方法
WO2012008233A1 (ja) * 2010-07-14 2012-01-19 三菱電機株式会社 表面実装型発光装置、および表示ユニット
EP2901999A1 (en) 2014-01-31 2015-08-05 Panasonic Intellectual Property Management Co., Ltd. Massaging apparatus
US10022289B2 (en) 2014-01-31 2018-07-17 Panasonic Intellectual Property Management Co., Ltd. Massaging apparatus and massage method
JP2017044868A (ja) * 2015-08-26 2017-03-02 大日本印刷株式会社 シースルー型のled表示装置
JP2018010169A (ja) * 2016-07-13 2018-01-18 大日本印刷株式会社 Led表示装置
JP2021125683A (ja) * 2020-01-31 2021-08-30 日亜化学工業株式会社 発光モジュールの製造方法
JP7054031B2 (ja) 2020-01-31 2022-04-13 日亜化学工業株式会社 発光モジュールの製造方法

Similar Documents

Publication Publication Date Title
TWI710061B (zh) 有效率地微轉印微型裝置於大尺寸基板上
JP4082242B2 (ja) 素子転写方法
TWI258184B (en) Device transfer method, and device array method and image display unit production method using the same
US6972204B2 (en) Method of transferring devices, method of arranging devices using the same, and method of manufacturing an image display system
JP4538951B2 (ja) 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3959988B2 (ja) 素子の転写方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2002366054A (ja) 素子実装基板及び不良素子の修復方法
JP2004304161A (ja) 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP2024069399A (ja) コントローラ及び発光体を備えるピクセルモジュール
JP2002344011A (ja) 表示素子及びこれを用いた表示装置
JP4100203B2 (ja) 素子転写方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4840371B2 (ja) 素子転写方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2008060608A (ja) 素子転写方法
JP2002198569A (ja) 素子の転写方法、半導体装置、及び画像表示装置
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003078171A (ja) 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2003332632A (ja) 素子アレイ装置及び素子アレイ装置の製造方法
JP4000856B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003029656A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050526