CN113243047A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN113243047A
CN113243047A CN201980083232.9A CN201980083232A CN113243047A CN 113243047 A CN113243047 A CN 113243047A CN 201980083232 A CN201980083232 A CN 201980083232A CN 113243047 A CN113243047 A CN 113243047A
Authority
CN
China
Prior art keywords
support
conductive
chip
electronic
conductive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980083232.9A
Other languages
English (en)
Other versions
CN113243047B (zh
Inventor
伊万-克里斯多夫·罗宾
扎因·布哈姆里
菲力浦·吉莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN113243047A publication Critical patent/CN113243047A/zh
Application granted granted Critical
Publication of CN113243047B publication Critical patent/CN113243047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种用于制造电子设备(550)的工艺，包括以下步骤：a)形成电子芯片板(302)；b)将电子芯片板固定到由可拉伸材料制成的第一载体(400)上；c)移除和/或蚀刻所述板；以及d)拉伸第一载体，以便使芯片远离彼此移动。

Description

电子设备
本专利申请要求法国专利申请FR18/71290的优先权，其应被视为本公开的一体部分。
技术领域
本公开涉及包括多个电子芯片的电子设备及用于其制造的方法。
背景技术
存在包括多个类似的电子芯片的电子设备。这些芯片可以彼此隔开并且以阵列布置。例如，显示屏包括以类似方式形成的多个显示像素。这种设备的制造可以包括根据称为“拾取和放置”的技术进行放置的步骤，在该步骤期间，每个单独的显示像素与其他像素分离地置于期望的位置处。当有大量显示像素时，这种技术可能很长且昂贵。
发明内容
实施例的一个目的是解决前面内容中描述的电子设备及用于电子设备的制造的方法的所有或一些缺点。
因此，一个实施例提供了一种用于制造电子设备的方法，包括以下步骤：
a)形成电子芯片的晶片；
b)将电子芯片的晶片固定到由可拉伸材料制成的第一支撑件；
c)移除和/或蚀刻晶片；以及
d)拉伸第一支撑件，以便使芯片远离彼此移动。
根据实施例，该方法包括在步骤b)之前在第一支撑件上形成第一导电元件的步骤。
根据实施例，第一导电元件是可拉伸和/或可变形的。
根据实施例，第一导电元件的形成包括以下步骤：
在基板上形成导电层；
蚀刻导电层以便形成第一导电元件，第一导电元件包括呈之字形图案的垫和带，每个带与至少一个垫接触；以及
将垫和带转移到第一支撑件上，使得带不与第一支撑件接触。
根据实施例，带的厚度小于垫的厚度。
根据实施例，该方法包括在步骤b)之前，在第一支撑件中形成空腔，在步骤b)之后每个芯片位于空腔中的一个中。
根据实施例，该方法包括在芯片的与第一支撑件相对的侧部上和/或芯片上方形成第二导电元件。
根据实施例，第二导电元件的形成在步骤d)之后实行。
根据实施例，该方法包括在步骤d)之后将芯片从第一支撑件转移到第二支撑件上的步骤。
根据实施例，每个电子芯片包括光电电路和适于控制光电电路的电子电路。
根据实施例，每个电子芯片仅包括两个外部电子连接端子。
根据实施例，该方法包括步骤d)之后的以下步骤：
e)在发光表面的侧部上形成导电元件，对由芯片发射的辐射基本上是透明的以便互连芯片行；
f)将芯片转移到对由芯片发射的辐射基本透明的第三支撑件上；
g)移除第一支撑件；
h)形成导电层，以便互连芯片列。
根据实施例，在步骤h)之后实行转移到第二支撑件上。
根据实施例，第一支撑包括形成行的第一导电元件，在步骤b)中，每个芯片连接到导电元件中的一个。
根据实施例，形成列的第二导电元件形成在芯片的与第一支撑件相对的表面上。
另外的实施例提供了一种通过前面内容中描述的方法获得的电子设备，其中电子芯片位于导电元件上，导电元件置于由可拉伸材料制成的、处于拉伸状态的第一支撑件上。
根据实施例，每个电子芯片是显示像素。
根据实施例，该设备对应于显示屏。
根据实施例，每个电子芯片包括与置于第一支撑件上的导电元件电气连接的导电垫。
根据实施例，导电元件是可拉伸和/或可变形的。
根据实施例，每个电子芯片至少部分地位于支撑件的空腔中。
附图说明
前述特征和优点以及其他特征和优点将在以下通过说明而非限制的方式给出的具体实施例的描述中参照附图进行详细描述，在附图中：
图1示出了电子设备的实施例的局部示意性剖视图；
图2描绘了用于制造图1中示出的电子设备的方法的实施例的步骤；
图3描绘了用于制造图1中示出的电子设备的方法的实施例的另外的步骤；
图4描绘了用于制造图1中示出的电子设备的方法的实施例的另外的步骤；
图5是电子设备的另外的实施例的局部示意性剖视图；
图6示出了图5中示出的实施例的局部示意性俯视图；
图7描绘了用于制造图5中示出的电子设备的方法的实施例的步骤；
图8示出了描绘用于制造电子设备的另外的实施例的方法的实施例的另外的步骤的局部示意性剖视图；
图9是电子设备的另外的实施例的局部示意性剖视图；
图10描绘了用于制造导电元件的方法的实施例的步骤；
图11描绘了用于制造导电元件的方法的实施例的步骤；
图12是电子设备的另外的实施例的局部示意性剖视图；以及
图13描绘了用于制造图12中示出的电子设备的方法的实施例的步骤。
具体实施方式
在不同的附图中，相同的特征由相同的附图标记表示。特别地，各种实施例之间共同的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅详细示出和描述了对理解本文描述的实施例有用的操作和元件。
除非另有说明，否则当对连接在一起的两个元件进行引用时，这表示除了导体之外没有任何中间元件的直接连接，而当对链接或耦接在一起的两个元件进行引用时，这表示这两个元件可以通过一个或多个其他元件连接或链接或者耦接。
在以下公开内容中，除非另有说明，否则当提及绝对位置限定词(诸如术语“前部”、“后部”、“顶部”、“底部”、“左部”、“右部”等)或提及相对位置限定词(诸如术语“上方”、“下方”、“更高”、“更低”等)、或提及取向限定词(诸如“水平”、“竖直”等)，参考图中示出的取向。
除非另有说明，否则表述“大约”、“近似”、“基本上”和“在……的量级”表示在10％以内，优选地在5％以内。
术语“隔离”和“导电”在此被认为分别表示“电气隔离”和“电气导电”。
图像的显示像素对应于由光电设备显示的图像的基本元件。当光电设备是彩色图像显示屏时，它通常对于每个图像显示像素的显示包括至少三个组件，也称为显示子像素，这些组件各自发射基本上处于单一颜色(例如红色、绿色和蓝色)的光辐射。由这三个显示子像素发射的辐射的叠加为观察者提供了对应于显示所显示的图像的像素的颜色感知。在这种情况下，由用于显示图像显示像素的三个显示子像素形成的单元被称为光电设备的显示像素。
图1是示出电子设备100的实施例的局部示意性剖视图。电子设备100包括设置在由可拉伸材料制成的支撑件108上的多个电子芯片102，图1中示出了三个芯片。设备100例如是显示屏，其中芯片是显示像素102。
每个显示像素102包括光电电路104和电子电路106。每个光电电路104包括例如多个显示子像素(例如三个)，显示子像素发射例如不同波长范围内的辐射。每个电子电路106对应于例如集成电路芯片，并且包括例如用于控制光电电路104的显示子像素的控制电路。电路104和106通过光电电路104的导电垫110和电子电路106的导电垫111连接。导电垫110和111例如呈浮雕的形式(in relief)，如图1所示，或者可以与电路104和106的表面齐平，使得电路104和106通过直接异质键合而键合。电子电路106附加地包括不直接连接到光电电路104的附加导电垫112。例如，每个显示像素102包括四个附加垫112。导电元件114(例如导电带)在支撑件108上和电子电路106上延伸，特别地与垫112接触。导电带114可以将多个显示像素连接在一起。每个显示像素102可以借助于导电元件114和垫112接收电子信号，特别是控制和/或电源信号。
对于每个显示像素102，隔离涂层116覆盖光电电路104和导电垫110和111。
支撑件108由可拉伸材料制成，例如由包含在包括专利US 4222913和US4379197中提及的材料、没有乙酸乙烯酯聚合基团的聚乙烯树脂、诸如以下组分的丙烯酸酯聚合物的组中的材料制成：丙烯酸2-乙基己酯、丙烯酸正丁酯、丙烯酸甲酯和甲基丙烯酸叔丁酯。可拉伸材料被定义为其纵向变形模量(即应力和相对伸长率之间的比率)包括在102Pa和106Pa之间的材料。优选地，支撑件108适于变形为在断裂点处具有大于150％，优选地大于300％的伸长率。支撑件108例如由可拉伸的隔离材料制成。
电子设备100的可拉伸支撑件108优选地处于拉伸状态，即张力被施加或已经被施加在支撑件上，使得当从上方观察时，经拉伸的支撑件的表面积对应于未被施加张力的相同支撑件108的表面积的150％至10000％之间。支撑件108的拉伸状态可以通过机械装置保持。作为变型，支撑件108可以被拉伸超过弹性极限。支撑件108因此可以保持变形，无需由外部装置保持。
电子设备100包括例如从3至106个芯片102。在非拉伸状态下，支撑件108具有例如包括在大约1μm至1000μm之间的厚度。在拉伸状态下，支撑件108具有例如包括在约10nm至200μm之间的厚度。两个相邻芯片102之间的距离例如在非拉伸状态下包括在0.5μm至100cm之间，并且在拉伸状态下包括在3μm至10cm之间。
图2至图4以部分且示意性方式描绘了用于制造图1中示出的电子设备100的方法的实施例的步骤。更具体地，图2描绘了该方法的视图2A、视图2B和视图2C，图3描绘了该方法的视图3A、视图3B、视图3C和视图3D，以及图4描绘了该方法的视图4A和视图4B。
视图2A是在其期间将旨在作为光电电路104的一部分的发光二极管形成在基板200上的步骤之后获得的结构的剖视图。这个步骤对整个晶片实行，即在基板200上同时形成多个光电电路104的二极管。
在本实施例中，发光二极管具有平面结构。作为变型，发光二极管可以具有如专利US 9331242中所述的三维结构。
基板200被包括半导体层202、有源层204和半导体层206的层的堆叠覆盖。层202、204和206允许形成发光二极管。发光二极管的有源层是由发光二极管提供的大部分电磁辐射在其中发射的层。完全跨越层206和204以及部分跨越层202的空腔208界定了堆叠中的发光二极管。视图2A示出了三个发光二极管的三个单元210。每个单元210对应于光电电路104。每个单元210的每个发光二极管被与半导体层206接触的导电垫110覆盖。每个单元210还包括导电过孔214，该导电过孔与层204和206电气隔离从而在层202上建立接触，并连接到导电垫216。因此，在每个单元210中，单元210的发光二极管由潜在地设置在垫110和216之间的电压控制。
视图2B是在对整个晶片实行的随后的制造步骤之后获得的结构的剖视图，在随后的制造步骤期间多个电子电路106的电子组件(未示出)被形成在基板218中。导电垫112、导电垫217和导电垫111形成在基板218上。作为变型，基板218可以包括导电垫111与之齐平的基本平坦的面。
基板200和218被放置成以便例如通过分子键合来将垫111与垫110固定在一起并且将垫216与垫217固定在一起。这使得可以获得基板218的电子组件和发光二极管之间的电气连接。
视图2C是在其期间基板200被蚀刻以便形成界定位于每个发光二极管对面的区域224的壁222的随后的制造步骤之后获得的结构的剖视图。然后，这些区域224填充有光致发光材料，从而形成光致发光块，利用该光致发光块，例如可以将由发光二极管发射的辐射转换成具有不同波长的辐射。
层202、204和206被蚀刻，以便分离各种单元210，因此形成光电电路104。
视图3A是通过在其期间手柄226例如通过粘合剂固定到光电电路104(更具体地说，固定在光致发光块224和固定到壁222上)的制造步骤之后获得的结构的单个芯片的放大剖视图。未示出的隔离层可以覆盖光电电路104的侧向表面。
视图3B是在其期间基板218可以在与垫112相对的侧部上变薄并被固定在支撑件108上的制造步骤之后获得的结构的剖视图。然后移除手柄226。
支撑件108由如前面内容中限定的可拉伸材料制成。支撑件108例如处于非拉伸状态，即没有张力施加在支撑件108上。
视图3C是在随后的制造步骤之后获得的结构的剖视图。在这个步骤期间，基板218被蚀刻以分离各个显示像素102的电子电路106。
视图3D是由视图3C描绘的步骤期间的支撑件108的俯视图。
在视图3D中示出的示例中，支撑件108和显示像素单元102具有基本上矩形的形状，并且显示像素单元102被放置成使得其侧部中的每一个与支撑件108的每个侧部形成基本上等于45°的角度。更一般地，支撑件108可以具有非矩形形状，并且因此可以例如从像素的边缘在处于大约45°的方向上拉伸。
视图4A是描绘电子设备的后续制造步骤的结果的俯视图。在这个步骤期间，支撑件108被拉伸，以便将芯片102放置在期望的位置处。根据本实施例，在拉伸步骤之后，芯片102基本上以行和列的形式布置。
根据实施例，在由视图4A描绘的步骤之后，芯片102可以被转移到另一可拉伸支撑件上，然后该支撑件被拉伸，以便增加芯片之间的距离。这个步骤然后可以重复多次，以便获得芯片之间的期望距离。
视图4B是描绘了后续制造步骤的结果的俯视图。在这个步骤期间，导电带114形成在支撑件108上和与导电垫112接触的芯片102上。在图4B所示的示例中，每个芯片102的每个垫112与同一行的或同一列的其他芯片102一起连接到公共导电带114。导电带114例如通过3D印刷形成。未示出的隔离元件优选地在导电带114的交叉处被放置在导电带114之间，以避免短路。
支撑件108的拉伸状态可以由未示出的元件保持。
根据另外的实施例，支撑件108可以在用于制造电子设备的方法的中间步骤中用作手柄。这样，芯片可以被转移到另一例如不可拉伸支撑件上。电子设备的这种实施例在图5中示出。
图5是示出电子设备300的另一实施例的局部示意性剖视图。
电子设备300包括芯片302位于其上的支撑件301(在此是显示像素)。支撑件301优选地不可拉伸。支撑件301可以是刚性的或柔性的。优选地，支撑件是黑色的，以便增加屏幕的对比度。例如，它是由半导体材料、由玻璃或由塑料制成的支撑件。导电带306形成在支撑件301上。每个导电带可以连接到同一行的显示像素。三个导电带在图5中示出。隔离层307将导电带306分离。
显示像素302在此各自包括光电电路308和电子电路310。电路308和310例如分别类似于前面关于图1描述的光电电路104和电子电路106。每个显示像素302附加地包括覆盖光电电路308的与电子电路310相对的表面的导电层312和覆盖电子电路310的与光电电路308相对的表面的导电层314。层314与导电带306中的一个接触。优选地，导电层312对于由光电电路308发射的辐射是透明的。像素302与外部元件的接触由层312和314建立。因此，像素302不具有导电垫112(图1)。
导电层312和314构成每个显示像素302的唯一外部端子，即显示像素和显示像素外部的元件之间的唯一连接件。
每个像素302例如仅包括两个电气连接件，在此为导电层312和314。利用两个电气连接件中的每一个，可以互连同一行的或同一列的像素。
每个显示像素302被隔离壁315围绕。更具体地，每个显示像素302的导电层312和314的、光电电路308的和电子电路310的侧壁被隔离壁315覆盖。隔离层317围绕显示像素302，层317的上表面例如基本上与导电层312的上部表面共面。
导电带316(示出了单个带316)覆盖显示像素302和隔离层317。每个导电带316覆盖像素阵列的同一列的像素和隔离层317。导电带316与该列的像素的导电层312接触，并且构成电极。因此，同一列的显示像素由设置在带316和导电带306之间的电压控制。
作为变型，导电带316可以覆盖多于一列的芯片302，例如至少两列的芯片。作为变型，单个导电带316可以覆盖设备300的芯片302的单元。
导电带316优选地对由显示像素302提供的辐射透明。导电带316优选地由保护层318覆盖，该保护层例如由玻璃制成。保护层318对于由显示像素302提供的辐射基本上是透明的。
作为变型，支撑件301可以由柔性聚合物制成，并且保护层318可以由柔性塑料制成。
图6示出了图5中示出的设备300的实施例的局部示意俯视图。导电带306基本平行。导电带316也基本平行并垂直于导电带306延伸。每个显示像素302由正方形示出。显示像素302位于导电带306和316的交叉处。
导电带306和316有利地具有比显示像素302的尺寸更大的尺寸，用于连接相应行或列的显示像素302，即使在如图6所示像素302没有完全对准的情况下。
图7包括描绘用于制造图5中示出的电子设备300的方法的实施例的步骤的局部示意性剖视图。
视图7A描绘了在其期间形成芯片302的晶片并且然后例如通过未示出的手柄(其然后被移除)将其转移到可拉伸支撑件400上的制造步骤的结果，这些芯片各自包括导电层312和314、光电电路308和电子电路310。芯片302然后被独立(individualised)，并且隔离壁315形成在芯片302的侧向壁上。
视图7B描绘了在其期间支撑件400被拉伸以便将芯片302放置在期望的位置处的后续制造步骤的结果。隔离层317沉积在芯片302周围。隔离层316形成在芯片302上和层317上。层316被形成为以便与导电层312接触。例如由玻璃制成的保护层318例如借助于粘合剂固定到层316。
视图7C描绘了在其期间支撑件400被移除的随后的制造步骤的结果。导电带306形成为与导电层314接触。导电带306被隔离层307围绕。
然后实行未示出的步骤，以便获得图5中示出的实施例。在这些步骤期间，显示像素302沉积在支撑体301上。
作为变型，隔离层307可以仅覆盖导电带306的侧向壁，而不完全覆盖支撑件300。隔离层307因此不是连续的。在这个变型中，支撑件301例如由是黑色的并且至少在表面处是隔离的材料制成。因此，在设备是显示屏的情况下，通过层307中的不连续性潜在地观察到的黑色支撑301的各部分允许更好的对比度。
图8包括描绘用于制造设备550的方法的实施例的步骤的局部示意性剖视图，该设备类似于图5中示出的设备。
视图8A描绘了类似于关于图6的视图6A中描述的步骤的、在其期间形成芯片302的晶片并且然后例如通过使用未示出的手柄将其转移到可拉伸支撑件400上的制造步骤的结果，这些芯片各自包括导电层312和314、光电电路308和电子电路310。根据关于图8描述的示例，支撑件400位于光电电路308的侧部上，即与每个芯片302的导电层312接触。芯片302然后被独立，并且隔离壁315形成在芯片302的侧向壁上。
视图8B描绘了在其期间支撑件400被拉伸以便将芯片302放置在期望的位置处的后续制造步骤的结果。
视图8C描绘了在其期间显示像素302被转移到位于支撑560上的导电带306上的步骤的结果。支撑件560优选地为非弹性刚性支撑件或柔性支撑件。支撑件560例如由黑色材料制成。
视图8D描绘了在其期间移除可拉伸支撑件400的步骤的结果。显示像素302然后被覆盖显示像素302周围的支撑件560的隔离层562围绕。隔离层562的上部表面例如与导电层312的上部表面共面。
导电层564形成在显示像素302上和隔离层562上，以便将同一列的像素的导电层312连接在一起。层564优选地对由显示像素302发射的辐射基本透明。
然后，例如由玻璃制成的保护层566形成在导电层564上和隔离层562的未被导电层564覆盖的部分上。保护层566优选地对由显示像素302发射的辐射基本透明。
图9描绘了电子设备500的另外的实施例。与图1中示出的电子设备100一样，电子设备500包括如前面内容中限定的可拉伸支撑件502。电子设备500附加地包括多个芯片504，在此示出了该多个芯片中的三个，类似于图3示出的芯片302。因此，芯片504是显示像素，各自包括类似于光电电路308的光电电路506、类似于电子电路310的电子电路508以及分别类似于导电层314和312的导电层510和512。
导电元件514位于支撑件502上。导电元件514包括例如与导电层510接触的导电垫，以及将垫连接在一起的导电带。每个导电元件连接例如一行像素中的显示像素。隔离层516位于芯片504周围。
导电元件514至少部分地是可拉伸或可变形的。例如，导电垫是不可拉伸的，并且导电带是可拉伸的。
未示出的导电元件(例如导电带)可以形成在层516上，以便将某些导电层512(例如一列显示像素中的显示像素的导电层512)连接在一起。
图10和图11以部分示意性方式描绘了用于制造可拉伸导电元件514的方法的实施例的步骤。更准确地说，图10描绘了视图10A和视图10B，并且图11描绘了视图11A、视图11B和视图11C。
视图10A和视图10B分别是描述制造步骤的结果的俯视图和剖视图。在这个步骤中，导电层沉积在基板800上。在所描述的示例中，导电层通过隔离层802与基板800分离。导电层被蚀刻以便形成导电垫804和导电带806。图10和图11中示出了单个导电垫804和两个导电带806。
在图10A和图10B中示出的示例中，导电垫804的厚度大于导电带806的厚度。例如，导电带806的厚度为导电垫804的厚度的1.01至10倍，并且导电垫804的厚度包括在20nm至1nm之间。
作为变型，导电垫804和导电带806可以具有相同的厚度。例如，可拉伸支撑件因此可以在导电带的位置处包括空腔，使得导电带806不与可拉伸支撑件接触。
导电垫804旨在连接到芯片。导电带806与至少一个导电垫804接触，并且适于将垫804彼此电连接或者电连接到未示出的其他导电元件。根据实施例，每个导电带806具有之字形形状，并且至少在一个端部处耦接到导电垫804。
导电层的蚀刻例如通过在导电层上形成在多个步骤中形成的掩模(未示出)来实行。掩模包括在将形成导电垫804的位置处具有第一厚度的区域、在将形成导电带806的位置处具有第二厚度以及在其他地方具有第三厚度的区域。第三厚度对应于例如掩模的完全蚀刻。
掩模例如由氧化硅制成。导电垫804和导电带806例如由金属制成，例如由铝制成。基板800例如由硅制成，并且例如具有大约750μm的厚度。隔离层802例如由聚合物制成，特别是通过旋转沉积形成的聚合物。
视图11A是描绘后续制造步骤的结果的剖视图。在这个步骤期间，类似于支撑件400或类似于支撑件108的可拉伸支撑件900被固定到导电垫804，例如借助于粘合剂，例如通过通常被称为“蓝膜”的蓝色粘合剂掩蔽材料。
导电带806的厚度小于导电垫804的厚度，使得带806不与可拉伸支撑件900接触。
视图11B描绘了后续制造步骤的结果。在这个步骤中，基板800以及层802被完全移除，以便露出导电垫804和导电带806。晶片902(包括例如类似于电子电路310或508的电子电路的晶片904，和类似于光电电路308、506的光电电路的晶片906)被沉积为与导电垫804和导电带806接触。晶片902还包括例如位于晶片904和垫804之间的导电垫908。
视图11C描绘了在其期间晶片902被蚀刻以便仅保留芯片的制造步骤的结果。更具体地，晶片902的位于导电带806对面的部分被蚀刻。因此，当支撑件800被移除时，导电带806仅通过它们与垫804的接触来保持，并且因此可以使其变形。
图12是描绘电子设备950的另外的实施例的剖视图。
设备950包括处于拉伸状态的可拉伸支撑件952。可拉伸支撑件952包括由支撑件952的表面955形成的空腔954。导电元件956可以位于表面955的一部分上和空腔954中。
芯片958(例如显示像素)至少部分位于空腔954中。更具体地，每个芯片958的一部分例如位于空腔954中，并且与导电元件956的一部分接触，并且每个芯片的另一部分例如位于空腔954外部。导电元件956因此使得可以电气连接多个芯片958。在图10所示的示出中，所示的三个芯片由相同的导电元件956连接。
导电元件956例如是至少部分可拉伸和/或可变形的。例如，导电元件956的位于空腔954中的部分不可拉伸或不可变形，并且导电元件956的位于支撑件952的表面955上的各部分是可拉伸的和/或可变形的。导电元件956的位于表面955上的部分例如类似于前面关于图8和图9描述的导电带806，并且因此不固定到支撑件952的表面955。
芯片958的位于空腔954外部的部分被隔离层960围绕。隔离层960例如被形成为以便使每个芯片958的表面未被覆盖。
图13以部分且示意性方式描绘了用于制造图12中示出的电子设备950的方法的实施例的步骤。更具体地，图11描绘了制造方法的视图13A、视图13B和视图13C。
视图13A描绘了在其期间空腔954在支撑件952中被蚀刻的制造步骤。支撑件952因此优选地处于非拉伸状态。
然后形成导电元件956。例如，导电层可以被形成在表面955上、空腔954的壁上和底部上，然后对其进行蚀刻以形成导电元件956。导电元件956例如在两个步骤中形成：在其期间空腔的底部和壁被导电层覆盖的步骤，以及在其期间例如通过使用放置在导电元件956和表面955之间的牺牲层实施剥离方法在表面955上形成可变形的、可拉伸的导电元件的步骤。
视图13B描绘了在其期间芯片958被放置在空腔954中、与导电元件956接触的随后的制造步骤。
芯片958例如形成在同一晶片中。然后将手柄962键合到晶片上。各个芯片958然后被独立。当支撑件952未被拉伸时，各个芯片958之间的距离与各个空腔954之间的距离相同。这样，可以将全部芯片958同时放置在空腔954中。
在每个芯片包括电子电路和光电电路的情况下，电子电路在导电元件956的侧部上，并且光电电路在手柄962的侧部上。
视图13C描绘了在其期间手柄962被移除并且支撑件952被拉伸的随后的制造步骤。导电元件956的可拉伸和/或可变形部分因此与支撑件952同时被拉伸和/或变形。
制造方法可以包括未示出的后续步骤，例如在芯片958周围形成层960。
前面描述的制造方法实施例的优点在于，与常规方法相比，它们使得可以更快地并且以更低的成本获得包括多个芯片的电子设备。
已经描述了各种实施例和变型。这些各种实施例和变型可以被组合，并且本领域技术人员将会想到其他变型。在此已经描述了其中芯片是显示像素的特定实施例。然而，芯片可以对应于人们期望放置在相同支撑件上的任何类型的电子芯片，例如传感器(诸如光电探测器)。最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实施方式在本领域技术人员的能力范围内。

Claims (21)

1.一种用于制造电子设备(100，300，500，950)的方法，包括以下步骤：
a)形成电子芯片(102，302，504，958)的晶片(218，962)；
b)将电子芯片的晶片固定到由能够拉伸的材料制成的第一支撑件(108，400，502，900，952)；
c)移除和/或蚀刻晶片；以及
d)拉伸第一支撑件，以便使芯片远离彼此移动。
2.根据权利要求1所述的方法，包括在步骤b)之前，在所述第一支撑件(502，900，952)上形成第一导电元件(514，956)的步骤。
3.根据权利要求2所述的方法，其中所述第一导电元件(514，956)是能够拉伸的和/或能够变形的。
4.根据权利要求2或3所述的方法，其中所述第一导电元件(804，806)的形成包括以下步骤：
在基板(800)上形成导电层；
蚀刻所述导电层以形成第一导电元件(804，806)，所述第一导电元件包括呈之字形图案的垫(804)和带(806)，每个带与至少一个垫接触；以及
将所述垫和所述带转移到所述第一支撑件(900)上，使得所述带不与所述第一支撑件接触。
5.根据权利要求4所述的方法，其中所述带的厚度小于所述垫的厚度。
6.根据权利要求1至5中任一项所述的方法，包括在步骤b)之前，在所述第一支撑件(952)中形成空腔(954)，在步骤b)之后每个芯片(958)位于所述空腔中的一个中。
7.根据权利要求1至6中任一项所述的方法，包括在所述芯片(102，302)的与所述第一支撑件(108，400)相对的侧部上和/或在所述芯片(102，302)上方形成第二导电元件(114，316)。
8.根据权利要求7所述的方法，其中所述第二导电元件(114，316)的形成在步骤d)之后实行。
9.根据权利要求1至8中任一项所述的方法，包括在步骤d)之后将芯片(302)从所述第一支撑件(400)转移到第二支撑件(301)上的步骤。
10.根据权利要求1至9中任一项所述的方法，其中每个电子芯片包括光电电路和适于控制所述光电电路的电子电路。
11.根据权利要求1至10中任一项所述的方法，其中每个电子芯片仅包括两个外部电子连接端子。
12.根据权利要求1至11中任一项所述的方法，包括继步骤d)之后的以下步骤：
e)在发光面的侧部上形成导电元件，所述导电元件对由所述芯片发射的辐射基本上是透明的，以便对芯片行进行互连；
f)将芯片转移到对由芯片发射的辐射基本透明的第三支撑件上；
g)移除所述第一支撑件(108)；
h)形成导电层(316)，以便对芯片列进行互连。
13.根据权利要求12的从属于权利要求9时的方法，其中所述转移到所述第二支撑件上在步骤h)之后实行。
14.根据权利要求1至13中任一项所述的方法，其中所述第一支撑件包括形成行的第一导电元件，在步骤b)中每个芯片连接到所述导电元件中的一个。
15.根据权利要求14所述的方法，其中形成列的第二导电元件形成在所述芯片的与所述第一支撑件(108)相对的面上。
16.一种通过根据权利要求1至15中任一项所述的方法获得的电子设备(500，950)，其中所述电子芯片(504，958)位于所述导电元件(514，956)上，所述导电元件置于由能够拉伸的材料制成的、处于拉伸状态的所述第一支撑件(502，900，952)上。
17.根据权利要求16所述的设备，其中每个电子芯片是显示像素。
18.根据权利要求16或17所述的设备，其中所述设备对应于显示屏。
19.根据权利要求16至18中任一项所述的设备，其中每个电子芯片(504，958)包括导电垫(508)，所述导电垫电气连接到置于所述第一支撑件(502，900，952)上的所述导电元件(514，956)。
20.根据权利要求16至19中任一项所述的设备，其中所述导电元件(514，956)是能够拉伸的和/或能够变形的。
21.根据权利要求16至20中任一项所述的设备，其中每个电子芯片(958)至少部分地位于所述支撑件(952)的空腔(954)中。
CN201980083232.9A 2018-10-24 2019-10-08 电子设备 Active CN113243047B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1871290A FR3087936B1 (fr) 2018-10-24 2018-10-24 Dispositif electronique
FR1871290 2018-10-24
PCT/EP2019/077264 WO2020083638A1 (fr) 2018-10-24 2019-10-08 Dispositif electronique

Publications (2)

Publication Number Publication Date
CN113243047A true CN113243047A (zh) 2021-08-10
CN113243047B CN113243047B (zh) 2024-03-15

Family

ID=65763627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980083232.9A Active CN113243047B (zh) 2018-10-24 2019-10-08 电子设备

Country Status (8)

Country Link
US (1) US12062643B2 (zh)
EP (1) EP3871254A1 (zh)
JP (1) JP7499519B2 (zh)
KR (1) KR20210077718A (zh)
CN (1) CN113243047B (zh)
FR (1) FR3087936B1 (zh)
TW (1) TWI837194B (zh)
WO (1) WO2020083638A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236700A1 (en) * 2004-04-27 2005-10-27 Bruno Ghyselen Method of fabricating chips, and an associated support
US20080073757A1 (en) * 2006-09-25 2008-03-27 Steven Alfred Kummerl Semiconductor dies and methods and apparatus to mold lock a semiconductor die
WO2014050876A1 (ja) * 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
FR3031238A1 (fr) * 2014-12-30 2016-07-01 Aledia Dispositif optoelectronique a diodes electroluminescentes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222913A (en) 1978-11-16 1980-09-16 Bemis Company, Inc. Stretch pallet wrap film materials
US4379197A (en) 1981-12-02 1983-04-05 El Paso Polyolefins Company Stretch wrap film composition
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP4546626B2 (ja) * 2000-08-29 2010-09-15 株式会社ディスコ 半導体素子のピックアップ方法
EP2139027A4 (en) * 2007-04-06 2012-08-08 Hitachi Chemical Co Ltd SEMICONDUCTOR ADHESIVE FILM, COMPOSITE SHEET, AND PROCESS FOR PRODUCING A SEMICONDUCTOR CHIP USING THE SAME
US20100244056A1 (en) * 2007-05-31 2010-09-30 Nthdegree Technologies Worldwide Inc. Addressable Or Static Light Emitting, Power Generating Or Other Electronic Apparatus
TWI387076B (zh) * 2008-04-24 2013-02-21 Mutual Pak Technology Co Ltd 積體電路元件之封裝結構及其製造方法
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
JP6549150B2 (ja) 2014-01-06 2019-07-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． コンフォーマル電子デバイスの封入方法
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2016007175A1 (en) * 2014-07-11 2016-01-14 Intel Corporation Bendable and stretchable electronic devices and methods
US10026882B2 (en) 2014-10-07 2018-07-17 Epistar Corporation Using MEMS fabrication incorporating into LED device mounting and assembly
US10658240B1 (en) * 2018-12-31 2020-05-19 Texas Instruments Incorporated Semiconductor die singulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236700A1 (en) * 2004-04-27 2005-10-27 Bruno Ghyselen Method of fabricating chips, and an associated support
US20080073757A1 (en) * 2006-09-25 2008-03-27 Steven Alfred Kummerl Semiconductor dies and methods and apparatus to mold lock a semiconductor die
WO2014050876A1 (ja) * 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
FR3031238A1 (fr) * 2014-12-30 2016-07-01 Aledia Dispositif optoelectronique a diodes electroluminescentes

Also Published As

Publication number Publication date
KR20210077718A (ko) 2021-06-25
FR3087936A1 (fr) 2020-05-01
US12062643B2 (en) 2024-08-13
TWI837194B (zh) 2024-04-01
CN113243047B (zh) 2024-03-15
TW202023019A (zh) 2020-06-16
EP3871254A1 (fr) 2021-09-01
JP7499519B2 (ja) 2024-06-14
US20210375834A1 (en) 2021-12-02
JP2022505768A (ja) 2022-01-14
WO2020083638A1 (fr) 2020-04-30
FR3087936B1 (fr) 2022-07-15

Similar Documents

Publication Publication Date Title
US20210202572A1 (en) Micro device integration into system substrate
US10665578B2 (en) Display with embedded pixel driver chips
CN110556455A (zh) 利用led制造显示模块的方法
WO2019168763A1 (en) Display with embedded pixel driver chips
US10847571B2 (en) Micro device integration into system substrate
CN111627952B (zh) 显示面板及其制备方法、显示装置
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
WO2017149521A1 (en) Micro device integration into system substrate
CA2880718A1 (en) Selective transfer of semiconductor device to a system substrate
US10340145B2 (en) Integrated circuit element and fabricating method thereof, circuit board, display panel and display device
CN111525047B (zh) 显示基板及其制备方法、显示装置
CN113243047B (zh) 电子设备
CN110299375B (zh) 半导体结构及其形成方法
CN111969003B (zh) 微型发光二极管显示装置及其制造方法
KR102600232B1 (ko) 방출형 led 표시 장치 제조 방법
CA2936473A1 (en) Integrated micro-devices and method of assembly
CN220774375U (zh) LED显示芯片模块、LED显示芯片及AR microLED显示芯片
US20240186306A1 (en) Bezel-free and Infinitely High-resolution Electronic Display
US20230186795A1 (en) Display panel
US20240170471A1 (en) Buried Seam with Kirigami Pattern for 3D Micro LED Display
US20230207611A1 (en) Micro device integration into system substrate
CN117038700A (zh) Led显示芯片模块及制作方法、led显示芯片及制作方法
KR20240018582A (ko) 통합 파이프라인이 있는 디스플레이 픽셀
WO2022256553A1 (en) Display pixels with integrated pipeline
CN116137280A (zh) 交互式显示设备和制造这种设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant