KR20240018582A - 통합 파이프라인이 있는 디스플레이 픽셀 - Google Patents

통합 파이프라인이 있는 디스플레이 픽셀 Download PDF

Info

Publication number
KR20240018582A
KR20240018582A KR1020247000247A KR20247000247A KR20240018582A KR 20240018582 A KR20240018582 A KR 20240018582A KR 1020247000247 A KR1020247000247 A KR 1020247000247A KR 20247000247 A KR20247000247 A KR 20247000247A KR 20240018582 A KR20240018582 A KR 20240018582A
Authority
KR
South Korea
Prior art keywords
display
pixel
data
leds
paragraph
Prior art date
Application number
KR1020247000247A
Other languages
English (en)
Inventor
폴 스코트 마틴
나마 아르가만
마이클 웨스트 위머
Original Assignee
텍투스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍투스 코포레이션 filed Critical 텍투스 코포레이션
Priority claimed from PCT/US2022/031999 external-priority patent/WO2022256553A1/en
Publication of KR20240018582A publication Critical patent/KR20240018582A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이가 "스마트 픽셀"을 사용하여 생성된다. 스마트 픽셀은 별도의 집적 회로를 사용하는 대신 픽셀 파이프라인을 픽셀의 일부로 통합하는 디스플레이의 픽셀이다. 스마트 픽셀은 발광 소자, 해당 픽셀에 대한 디지털 데이터를 수신하기 위한 외부 데이터 콘택 및 디지털 데이터에서 발광 소자로의 픽셀 파이프라인을 포함하는 통합 스택을 기반으로 할 수 있다.

Description

통합 파이프라인이 있는 디스플레이 픽셀
관련 출원에 대한 상호 참조
본 출원은 35 U.S.C. § 119(e)에 따라 2021년 6월 4일에 출원된 미국 가특허 출원 일련 번호 63/197,042("Smart Pixels")에 대한 우선권을 주장한다. 모든 전술한 내용의 발명의 대상은 전체 내용이 참조로서 본 명세서에 포함된다.
기술분야
본 개시는 일반적으로 디스플레이에 관한 것이다.
디스플레이에 대한 전세계적인 욕구는 끝이 없다. 널리 사용되는 디스플레이 종류 중 하나는 발광 다이오드(LED) 어레이를 기반으로 한다. LED에 의해 표시될 원본 디지털 이미지는 예를 들어 RGB, YUV 또는 이미지 내 각 픽셀의 컬러 및 강도에 대한 다른 형식을 사용하여 픽셀 값 어레이로 표현된다. 이러한 디지털 데이터는 LED의 해당 구동 전류/전압으로 변환되는 숫자 어레이이다.
편의상, 이러한 변환을 수행하는 회로, 펌웨어 및/또는 소프트웨어가 픽셀 파이프라인으로 지칭될 수 있다. 기존 LED 디스플레이에서, 전체 픽셀 어레이에 대한 픽셀 파이프라인은 일반적으로 파이프라인에서 다양한 기능을 수행하는 집적 회로 세트를 사용하여 구현된다. 그러면 LED 어레이가 포함된 다이는 이 집적 회로 세트에서 생성된 구동 신호를 수신한다.
일부 경우에, LED 어레이는 구동 회로 어레이에 접합될 수 있다. LED 어레이는 프런트플레인으로, 구동 회로는 백플레인으로 지칭될 수 있다. 그런 다음 백플레인은 백플레인에 대한 인터커넥트(interconnect)를 통해 나머지 집적 회로로부터 입력을 수신할 수 있다. 이러한 설계 중 다수에서, 연결된 LED와 구동기(driver)는 인접한 픽셀 사이에 공간이 많지 않은 어레이이기 때문에 구동기에 대한 인터커넥트가 다이의 노출된 최상부 또는 바닥 표면을 통해 만들어질 수 있다.
본 개시의 실시예들은, 첨부된 도면의 실시예와 함께 고려될 때, 다음의 상세한 설명 및 첨부된 청구범위로부터 보다 용이하게 명백해질 다른 장점 및 특징들을 가진다.
도 1a는 스마트 픽셀의 단면도이다.
도 1b는 스마트 픽셀의 평면도이다.
도 2는 픽셀 파이프라인의 블록도이다.
도 3a는 디스플레이 상의 스마트 픽셀 배열(arrangement)의 평면도이다.
도 3b는 기판 상의 스마트 픽셀의 단면도이다.
도 4a 내지 도 4e는 스마트 픽셀 제조 프로세스를 예시한 단면도 및 평면도이다.
도 5a는 임의의 기판 상의 스마트 픽셀 배치(placement)를 예시한다.
도 5b는 픽셀을 지나 연장되지 않는 경계를 갖는 디스플레이를 예시한다.
도면 및 다음 설명은 단지 예시로서 바람직한 실시예에 관한 것이다. 다음의 논의로부터, 본 명세서에 개시된 구조 및 방법의 대안적인 실시예는 청구범위에 기재된 내용의 원리로부터 벗어나지 않는 범위에서 사용될 수 있는 실행 가능한 대안으로서 쉽게 인식될 것이라는 점에 유의해야 한다.
LED 기반 디스플레이에 대한 전통적인 접근 방식은 집적 회로 세트를 사용하여 들어오는 디지털 이미지 데이터를 어레이의 LED를 올바르게 동작시키는 데 필요한 아날로그 구동 신호로 변환한다. 예를 들어, 일부 집적 회로는 컬러 보정, 밝기 보정, 온도 보상 및/또는 노화 보정을 수행할 수 있다. 이러한 모든 기능은 특정 디바이스의 응답을 특성화하는 교정 데이터의 도움을 받을 수 있다. 디바이스별 특성을 설명하기 위해 이미지 데이터가 처리되면 구동 회로가 있는 또 다른 집적 회로를 사용하여 이러한 조정된 값을 LED를 작동시키는 데 필요한 구동 신호로 변환할 수 있다.
집적 회로의 칩셋에 기초한 이러한 접근 방식은 특정 애플리케이션에 대해 단점이 있다. 예를 들어, 하나의 칩셋에 별도의 칩을 설계하고 제조해야 한다. 또한 이러한 칩은 최종 디스플레이 제품의 어딘가에 배치되어야 할 것이다. 이러한 칩을 디스플레이 주변회로 주위에 배치하면, 디스플레이 테두리 너비가 늘어나 진정한 테두리 없는 디스플레이 생산을 방해한다. 디스플레이의 LED 요소 뒤에 배치하면 제품의 전체 두께가 늘어난다. 별도의 칩을 사용하려면 칩 간의 인터커넥트도 필요하다. 이는 픽셀 수가 많고 비디오 프레임 속도가 높으며/높거나 파이프라인이 복잡한 경우 중요할 수 있다.
이러한 접근법이 사용되는 한 가지 이유는 LED 어레이가 LED의 단일 다이일 수 있기 때문이다. 일부 경우에는 구동기 회로가 단일 다이 상에 제조되어 LED가 포함된 다이에 접합될 수도 있다. 그러나 이 자체가 특정 애플리케이션에서 단점을 가질 수 있다. 예를 들어, 디스플레이가 크면 LED 다이와 구동기 회로가 있는 다이도 크기가 디스플레이와 비슷해야 하기 때문에 커야 한다. 이렇게 큰 다이를 제조하는 것은 어려울 수 있다. 쉽게 제조할 수 있더라도 비용이 불필요하게 많이 들 것이다. 반도체 다이의 비용은 대략 다이 면적에 비례한다. 회로가 실제 사용된 영역보다 작게 들어갈 수 있다면 추가 다이 영역은 불필요한 비용이 된다. 또한, 반도체 다이는 일반적으로 불투명하다. 디스플레이 전체 영역을 덮는 불투명 다이는 시스루(see-through) 디스플레이 생성을 방지한다.
아래에 설명된 특정 실시예에서, 디스플레이는 "스마트 픽셀"을 사용하여 생성된다. 스마트 픽셀은 별도의 집적 회로를 사용하는 대신 픽셀 파이프라인을 픽셀의 일부로 통합하는 디스플레이의 픽셀이다. 스마트 픽셀은 발광 소자, 해당 픽셀에 대한 디지털 데이터를 수신하기 위한 외부 데이터 콘택, 디지털 데이터에서 발광 소자로의 픽셀 파이프라인을 포함하는 통합 스택을 기반으로 할 수 있다.
예를 들어, 스마트 픽셀의 통합 스택은 디스플레이의 개별 컬러 픽셀에 대한 광을 생성하는 GaN 발광 다이오드(LED)를 포함할 수 있다. LED 자체는 다른 컬러일 수도 있고, 양자점과 같은 컬러 변환 재료와 함께 사용될 수도 있다. 스택에는 컬러 공간의 개별 컬러 픽셀을 나타내는 디지털 데이터를 수신하는 외부 콘택도 포함되어 있다. 예를 들어, 스마트 픽셀은 RGB, YUV 또는 기타 표준화된 컬러 픽셀 표현을 수신할 수 있다. 스택에는 픽셀 파이프라인을 구현하는 메모리와 CMOS 아날로그 및 디지털 회로도 포함될 수 있다. 메모리는 교정 데이터를 저장할 수 있으며 픽셀 파이프라인은 컬러, 밝기를 수정하거나 온도를 조정하기 위해 이러한 데이터를 사용하여 교정을 적용할 수 있다.
도 1a 및 도 1b는 스마트 픽셀(100)의 단면도 및 평면도이다. 도 1a에서, 스마트 픽셀은 아래에서 위로 CMOS 메모리층(110), CMOS 디지털층(120), CMOS 아날로그층(130) 및 사이에 접합부(140)를 갖는 발광층(150)을 포함한다. 스마트 픽셀(100)은 픽셀이 표시할 광을 나타내는 디지털 데이터를 수신한다. 예를 들어, 디지털 데이터는 표준 RGB 또는 YUV 컬러 형식일 수도 있고 CIE 컬러 공간과 같은 표준 컬러 공간을 사용하여 컬러를 표현할 수도 있다. 스마트 픽셀은 이러한 디지털 데이터를 발광층(150)의 LED(160)에 대한 구동 신호로 변환하는 파이프라인(픽셀 파이프라인으로 지칭됨)을 포함한다.
메모리층(110)은 교정 데이터를 보유하는 SRAM 셀을 포함할 수 있다. 이 교정 데이터는 디바이스 응답의 변화, 디바이스 노화의 영향, 온도 영향을 보상하거나 주변 조명 수준에 기초하여 디스플레이를 조정하는 데 사용될 수 있다. 어떤 경우에는 SRAM에 저장된 보정 데이터를 사용하여 제조 중에 픽셀을 보정할 수 있으므로 추가 보정이 필요하지 않다. 또는 제조 후에 교정 데이터를 로드할 수도 있다.
디지털 층(120)은 예를 들어 교정 데이터에 따라 입력 디지털 데이터에 교정을 적용하는 디지털 회로를 포함한다. 아날로그 층(130)은 디지털 신호를 LED(160)에 대한 아날로그 구동 신호로 변환한다. 이 예에서, LED(160)는 청색 질화 갈륨 LED이고, 양자점과 같은 컬러 변환 재료(170)가 청색 광을 일부 LED에 대해 적색 또는 녹색으로 변환하는 데 사용된다. 대안적인 설계에서, LED(160)는 서로 다른 컬러의 LED일 수 있다. 광학 웨지나 렌즈와 같은 추가 구성 요소를 스택에 추가하여 나가는 광을 성형할 수 있다.
이 예에서, 통합 스택의 풋프린트가 LED(160)에 의해 결정된다. CMOS 층(110, 120, 130)은 LED보다 면적이 현저히 크지 않다. 이는 더 큰 면적의 층에 비해 CMOS 층의 비용을 줄여준다. 또한 투명 디스플레이의 불투명 CMOS 층에 의해 차단되는 광의 양을 줄인다. LED(160)는 바람직하게는 면적 풋프린트를 줄이기 위해 조밀하게 패킹된다. 예를 들어, 한 픽셀 내의 LED는 500nm 이하로 분리될 수 있다.
이 예에서 LED(160)는 LED에 대한 하나의 콘택이기도 한 바닥 반사기(162), p-도핑 GaN 층(163), 활성 영역(164) 및 n-도핑 GaN 층(165)을 포함한다. LED에 대한 공통 콘택은 n-도핑된 GaN에 대한 콘택에 의해 제공될 수 있다. 개별 LED(160)는 컬러 변환 재료(170) 사이를 포함하여 격리 영역(167 및 177)에 의해 분리된다. 격리 영역(167 및 177)은 전기적 격리(예: 유전체 재료), 광학적 격리(예: 반사층) 또는 둘 다(예: 반사 금속으로 코팅된 절연체)를 제공할 수 있다. 영역(177)은 알루미늄 또는 다른 금속일 수 있으며, 이에 따라 LED 사이의 광학적 격리와 n-도핑된 GaN 층에 대한 공통 콘택을 모두 제공한다. LED에 대한 하단 콘택이기도 한 하단 반사경(162)은, CMOS 아날로그 다이(130)에 접합(140)된다. 이 예에서, 층(110, 120, 130, 160)은 별도의 다이 상에 제조된 후 함께 접합되어 수직의 통합 스택을 생성한다. 통합 스택에는 교정 보정을 구현하는 픽셀 파이프라인이 포함되어 있으므로 픽셀은 전원 및 디지털 데이터에 대해서만 콘택을 사용하여 작동될 수 있다.
도 1b는 스마트 픽셀의 평면도이다. 픽셀(100)은 서로 다른 컬러, 즉 2개의 적색, 1개의 청색 및 1개의 녹색의 4개의 하위 픽셀(105)을 포함한다. 적색과 녹색 하위 픽셀은 도 1a와 같이 컬러 변환 재료를 사용한다. 청색 하위 픽셀은 컬러 변환 없이 청색 LED를 사용한다. 도 1b는 또한 서브픽셀 사이의 광학적 격리(177)를 도시한다. 4개의 외부 콘택(180)이 도 1b에 도시되어 있다: 하나는 디지털 데이터용(DATA), 하나는 아날로그 회로에 대한 전력용(Analog rail), 하나는 디지털 회로에 대한 전력용(Digital rail) 및 하나는 접지(GND)용. 이 예에서, 외부 콘택 DATA(180)는 픽셀 파이프라인에 대한 유일한 외부 신호 콘택이다. 외부 콘택(180)은 통합 스택의 측면 상에 위치하므로 평면도에서 직접 볼 수 없기 때문에 도 1b에서는 점선으로 표시된다.
도 2는 스마트 픽셀(100) 내에 포함된 픽셀 파이프라인의 블록도이다. 디지털 데이터(205)는 픽셀 파이프라인에 대한 입력이다. 예를 들어, 디지털 데이터(205)가 픽셀에 대한 색도 및 밝기 값을 포함할 수 있다. 이들 값은 CMOS 디지털 로직(220)에 의해 처리된다. 디지털 로직은 주변 광, 온도 또는 노후화와 같은 다른 요인에 대한 교정 수정 또는 조정을 수행할 수 있다. 컬러 보정, 색역 보정(color gamut correction), 밝기 보정 및 온도 보상은 디지털 로직(220)에 의해 수행될 수 있는 기능의 일부 예이다. 보정 데이터(210)는 스마트 픽셀 내의 SRAM에 저장될 수 있다. 스마트 픽셀은 또한 센서나 타이머와 같은 다른 데이터 소스(215)를 포함할 수도 있다. 이 데이터는 또한 스마트 픽셀 외부에서 생성된 다음 컬러 정보(205)와 함께 스마트 픽셀로 전송될 수 있다. 한 가지 접근법에서, 스마트 픽셀은 데이터 버스에 연결되고 데이터는 데이터 버스를 통해 픽셀로 전송된다. 수정된 디지털 신호는 CMOS 아날로그 구동기(230)에 의해 LED 구동 신호로 변환된다. 이는 개개의 LED(260)를 구동한다.
도 3a는 디스플레이 상의 스마트 픽셀 배열의 평면도이다. 디스플레이는 기판(305)을 포함하고, 스마트 픽셀(300)은 기판 상에 배열되어 디스플레이의 컬러 픽셀을 형성한다. 기판은 유리나 플라스틱과 같은 투명한 재료를 포함할 수 있다. 천과 같은 유연한 소재도 포함될 수 있다. 이 예에서, 스마트 픽셀(300)은 20um 정사각형이다. 이들은 600um 피치의 직사각형 어레이로 배열된다. 기판이 투명한 경우 픽셀 사이에 상당한 클리어 공간이 있어 디스플레이가 시스루가 될 것이다.
도 3b는 기판(305) 상의 스마트 픽셀(300)의 단면도이다. 이 예에서, 기판(305)은 함몰부(330)를 갖는다. 스마트 픽셀(300)은 이들 웰(330)에 안착되고 에폭시(332)에 의해 부착된다. 이러한 스마트 픽셀의 높이는 너비보다 크며, 이 예에서는 높이가 75um이고 너비가 20um이다. 도 3b는 또한 통합 스택의 측면 상의 전기 콘택(380)을 도시한다. 이들 콘택(380)은 도 3a에 도시된 바와 같이 기판 상의 금속 인터커넥트(382)에 연결된다. 도 3a의 평면도는 스마트 픽셀 어레이의 좌측 및 우측에 연결되어 픽셀에 DATA 및 POWER을 제공하는 인터커넥트(382)를 도시한다. 다른 신호를 제공하기 위해 추가 인터커넥트가 사용될 수도 있다.
도 4a 내지 4e는 웨이퍼 레벨 프로세스를 이용하여 스마트 픽셀을 제조하는 프로세스를 예시한 단면도 및 평면도이다. 각 도의 상단 부분은 웨이퍼에서 인접한 두 픽셀의 단면도를 보여주고, 하단 부분은 픽셀의 2x2 섹션의 평면도를 보여준다. 이 예에서 각 픽셀의 면적은 15um2이다. 도 4a의 단면도는 서로 접합된 3개의 CMOS 웨이퍼, 즉 CMOS 아날로그 층(430), CMOS 디지털 층(420) 및 CMOS 메모리 층(410)을 도시한다. 이 구조에서, 아날로그 및 디지털 층(430 및 420)은 5um 두께로 얇아졌다. 메모리 층(410)은 일부 벌크 실리콘(415)을 포함한다. 한 가지 접근법에서, 아날로그 웨이퍼(430)와 디지털 웨이퍼(420)는 접합 층(422)에 의해 서로 접합된다. 그 후, 디지털 웨이퍼(420)는 5um로 얇아질 수 있다. 그 다음, 이 조합은 접합층(412)에 의해 메모리 웨이퍼(410)에 접합된다. 그 다음, 아날로그 웨이퍼(430)는 얇아지고 평탄화될 수 있다.
아날로그 층(430)은 결국 측면 콘택에 연결될 전기 콘택(482)을 포함한다. 이러한 전기 콘택(482)은 층을 통해 라우팅함으로써 다른 층에 신호를 제공할 수 있다. 대안적으로, 전기 콘택이 서로 다른 층에 제공될 수 있다. 인접한 픽셀의 콘택(482)은 짧은 거리(이 예에서는 2um)만큼 분리되어 있다. 평면도는 아날로그 층(430)의 최상부 표면을 도시한다. 예시를 위해, 전기 콘택(482)도 도시된다.
도 4b에서, 깊은 실리콘 에칭은 전기 콘택(482)을 노출시키는 트렌치(484)를 생성한다. 도 4b 내지 4d에서는 픽셀 간의 처리만 표시된다. 예를 들어, 트렌치(484)는 도 4b의 도면의 가장자리에도 존재할 것이지만 명확성을 위해 도시되지는 않았다. 일부 경우에, 콘택(482)은 에칭 전에 구축될 수 있다. 예를 들어, 콘택(482)이 구리인 경우 콘택에 구리 비아를 생성함으로써 수직 방향으로 확장될 수 있다. 그러면 트렌치(484)는 콘택(482)과 구리 비아를 모두 노출시킬 것이다.
그 다음, 도 4c에 도시된 바와 같이 금속(485)이 트렌치(484) 내에 증착된다. 도 4c에서, GaN LED 웨이퍼는 디바이스 스택에 접합된다. 도 4c는 LED 층(460) 및 개별 서브픽셀(470)에 대한 컬러 변환 재료를 도시한다. 깊은 트렌치(486)가 금속(485)에 에칭되어 각 금속 충전물을 두 조각으로 분할한다. 각 조각(485)은 2개의 인접한 픽셀 중 하나에 대한 측면 콘택 역할을 한다.
도 4d에서, 씨닝 테이프(490)는 통합 스택의 LED 측에 부착된다. 다른 유형의 지원이 사용될 수 있다. 도 4e에서 스택은 CMOS 측에서 얇아졌다. 씨닝이 트렌치(486)에 도달하면, 이는 도 4e에 도시된 바와 같이 웨이퍼를 개별 스마트 픽셀로 단일화할 것이다. 이전 도면과 달리, 도 4e는 인접한 픽셀 사이의 구조뿐만 아니라 픽셀 가장자리의 구조도 보여준다.
도 4a 내지 4e의 예에서, 서로 다른 CMOS 기능은 서로 다른 층(웨이퍼)(410, 420, 430)에 의해 제공된다. 대안적으로, CMOS 기능은 단일 실리콘 웨이퍼로 제조될 수 있으며, 이는 이후 LED를 포함하는 기판에 접합된다.
도 5a는 임의의 기판(505) 상의 스마트 픽셀(500)의 배치를 예시한다. 이 예에서, 기판은 각 픽셀에 전력 및 데이터를 공급하기만 하면 된다. 메모리나 외부 로직이 필요하지 않다. 데이터는 픽셀 주소 데이터를 포함할 수 있다. 픽 앤 플레이스 머신(590)은 도 4의 테이프에서 개별 스마트 픽셀을 선택하고 각 스마트 픽셀을 기판(505) 상의 정확한 위치에 배치한다. 대형 디스플레이의 경우 작은 픽셀이 서로 이격되어 있을 수 있다.
대안적인 시나리오에서, 스마트 픽셀(500)은 웨이퍼 제조 후에 서로 분리될 필요가 없다. 잘리지 않은 스마트 픽셀 어레이는 경계 없는 디스플레이를 형성할 수 있다. 예를 들어, 도 5b는 디스플레이의 에지(580)가 픽셀 경계를 넘어 확장되지 않는 디스플레이를 예시한다. 기존 디스플레이는 흔히 메모리 및 기타 백플레인 기능을 담당하는 추가 다이 영역으로 둘러싸여 있다. 경계 없는 디스플레이에는 발광, 컬러 변환, CMOS 아날로그, CMOS 디지털 및 메모리 회로가 관련된 각 웨이퍼 표면에 수직인 방향으로 적층될 수 있으므로 추가 영역이 필요하지 않다.
상세한 설명에 많은 세부 사항이 포함되어 있지만, 이는 본 발명의 범위를 제한하는 것으로 해석되어서는 안 되며, 단지 다양한 실시예를 예시하는 것으로 해석되어야 한다. 본 개시의 범위는 위에서 상세히 논의되지 않은 다른 실시예를 포함한다는 것을 이해해야 한다. 명백할 첨부된 청구범위에 정의된 정신 및 범위 내에서, 본원에 개시된 방법 및 디바이스의 어레이, 작동 및 세부 사항에 대한 다양한 다른 수정, 변경 및 변형이 당업자에게 자명할 것이다. 따라서, 본 발명의 범위는 첨부된 청구범위 및 그 법적 등가물에 의해 결정되어야 한다.

Claims (23)

  1. 디스플레이로서,
    기판과,
    상기 디스플레이의 컬러 픽셀을 형성하기 위해 상기 기판 상에 배열된 복수의 디바이스를 포함하고,
    상기 복수의 디바이스 각각은 통합 스택을 포함하며,
    상기 통합 스택은,
    상기 디스플레이의 개별 컬러 픽셀에 대한 광을 생성하는 적어도 2개의 GaN 발광 다이오드(LED)와,
    컬러 공간에서 상기 개별 컬러 픽셀을 나타내는 디지털 데이터를 수신하기 위한 외부 데이터 콘택(contact)과,
    상기 외부 데이터 콘택과 상기 LED 사이의 픽셀 파이프라인 - 상기 픽셀 파이프라인은 상기 디지털 데이터를 상기 LED용 구동 신호로 변환함 - 을 포함하는
    디스플레이.
  2. 제1항에 있어서,
    상기 외부 데이터 콘택은 상기 픽셀 파이프라인에 대한 유일한 외부 신호 콘택인
    디스플레이.
  3. 제2항에 있어서,
    상기 개별 컬러 픽셀은 서로 다른 컬러의 적어도 2개의 서브픽셀을 포함하는
    디스플레이.
  4. 제2항에 있어서,
    상기 디지털 데이터는 표준화된 컬러 포맷인
    디스플레이.
  5. 제1항에 있어서,
    각각의 디바이스는 데이터 버스에 연결되는
    디스플레이.
  6. 제1항에 있어서,
    상기 외부 데이터 콘택은 상기 통합 스택의 측면 상에 위치하는
    디스플레이.
  7. 제1항에 있어서,
    상기 LED는 서로 다른 컬러의 LED인
    디스플레이.
  8. 제1항에 있어서,
    상기 LED는 동일한 컬러의 LED이고, 상기 통합 스택은 상기 LED 중 적어도 하나로부터의 광을 상이한 컬러으로 변환하기 위한 컬러 변환 재료를 더 포함하는
    디스플레이.
  9. 제1항에 있어서,
    상기 기판에 함몰(depression)이 있고, 상기 디바이스는 상기 함몰 내에 위치하는
    디스플레이.
  10. 제1항에 있어서,
    상기 기판은 유연한
    디스플레이.
  11. 제1항에 있어서,
    상기 기판은 투명하고,
    상기 디바이스는 상기 기판 면적의 25% 미만을 차지하는
    디스플레이.
  12. 제1항에 있어서,
    상기 기판은 상기 디바이스 주위에 경계선이 없는
    디스플레이.
  13. 디스플레이로서,
    기판과,
    상기 디스플레이의 픽셀을 형성하기 위해 상기 기판 상에 배열된 복수의 디바이스를 포함하고,
    상기 복수의 디바이스 각각은 통합 스택을 포함하며,
    상기 통합 스택은,
    상기 디스플레이의 하나 이상의 픽셀 세트를 위한 발광 소자와,
    상기 픽셀 세트를 나타내는 디지털 데이터를 수신하기 위한 외부 데이터 콘택과,
    상기 외부 데이터 콘택과 상기 발광 소자 사이의 하나 이상의 픽셀 파이프라인 세트 - 상기 픽셀 파이프라인은 상기 디지털 데이터를 상기 발광 소자에 대한 구동 신호로 변환함 - 를 포함하는
    디스플레이.
  14. 디스플레이의 컬러 픽셀을 표시하기 위한 디바이스로서,
    상기 디바이스는 통합 스택을 포함하고,
    상기 통합 스택은,
    상기 디스플레이의 개별 컬러 픽셀에 대한 광을 생성하는 적어도 2개의 GaN 발광 다이오드(LED)와,
    컬러 공간에서 상기 개별 컬러 픽셀을 나타내는 디지털 데이터를 수신하기 위한 외부 데이터 콘택과,
    상기 외부 데이터 콘택과 상기 LED 사이의 픽셀 파이프라인 - 상기 픽셀 파이프라인은 상기 디지털 데이터를 LED용 구동 신호로 변환함 - 을 포함하는
    디바이스.
  15. 제14항에 있어서,
    상기 통합 스택은,
    상기 디바이스에 대한 교정 데이터를 저장하는 메모리를 포함하며, 상기 픽셀 파이프라인은 상기 구동 신호를 생성할 때 상기 교정 데이터를 적용하는
    디바이스.
  16. 제15항에 있어서,
    상기 교정 데이터는 컬러 교정 데이터를 포함하고, 상기 픽셀 파이프라인은 상기 수신된 디지털 데이터를 상기 컬러 교정 데이터에 따라 상기 구동 신호로 변환하는
    디바이스.
  17. 제15항에 있어서,
    상기 교정 데이터는 밝기 교정 데이터를 포함하고,
    상기 픽셀 파이프라인은 상기 수신된 디지털 데이터를 상기 밝기 교정 데이터에 따라 상기 구동 신호로 변환하는
    디바이스.
  18. 제15항에 있어서,
    상기 교정 데이터는 온도 교정 데이터를 포함하고,
    상기 픽셀 파이프라인은 상기 수신된 디지털 데이터를 상기 온도 교정 데이터에 따라 상기 구동 신호로 변환하는
    디바이스.
  19. 제14항에 있어서,
    상기 통합 스택의 상기 픽셀 파이프라인은 CMOS 아날로그 회로, CMOS 디지털 회로 및 메모리를 포함하는
    디바이스.
  20. 제14항에 있어서,
    상기 통합 스택은,
    상기 LED 사이의 절연체를 더 포함하는
    디바이스.
  21. 제14항에 있어서,
    상기 통합 스택의 베이스는 상기 LED의 면적보다 크지 않은 면적을 갖는
    디바이스.
  22. 제14항에 있어서,
    상기 통합 스택의 높이는 상기 통합 스택의 폭보다 더 큰
    디바이스.
  23. 제14항에 있어서,
    상기 LED는 500nm 이하만큼 분리되어 있는
    디바이스.
KR1020247000247A 2021-06-04 2022-06-02 통합 파이프라인이 있는 디스플레이 픽셀 KR20240018582A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163197042P 2021-06-04 2021-06-04
US63/197,042 2021-06-04
PCT/US2022/031999 WO2022256553A1 (en) 2021-06-04 2022-06-02 Display pixels with integrated pipeline

Publications (1)

Publication Number Publication Date
KR20240018582A true KR20240018582A (ko) 2024-02-13

Family

ID=84284314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247000247A KR20240018582A (ko) 2021-06-04 2022-06-02 통합 파이프라인이 있는 디스플레이 픽셀

Country Status (3)

Country Link
US (1) US11699383B2 (ko)
EP (1) EP4348563A1 (ko)
KR (1) KR20240018582A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE267439T1 (de) * 1998-11-09 2004-06-15 Broadcom Corp Anzeigesystem zur mischung von graphischen daten und videodaten
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
JP6438978B2 (ja) 2014-06-18 2018-12-19 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US10923023B1 (en) 2016-01-26 2021-02-16 Apple Inc. Stacked hybrid micro LED pixel architecture
EP3249639A1 (en) 2016-05-26 2017-11-29 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Conformable matrix display device
DE102017106755B4 (de) 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TWI611573B (zh) 2017-06-09 2018-01-11 晶典有限公司 微發光二極體顯示模組的製造方法
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
FR3083045B1 (fr) 2018-06-26 2020-07-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102668256B1 (ko) 2018-11-27 2024-05-21 엘지디스플레이 주식회사 스트레쳐블 표시 장치
US11971616B1 (en) * 2019-04-11 2024-04-30 PixelDisplay Inc. Apparatus and method for creating highly-functional meta-materials from luminescing nanoparticles
US11710760B2 (en) * 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
KR20210004006A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US11699383B2 (en) 2023-07-11
US20220392395A1 (en) 2022-12-08
EP4348563A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
US10573632B2 (en) Method of manufacturing display module using LED
EP4072244A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
JP7457255B2 (ja) 画像表示装置の製造方法および画像表示装置
US10978435B2 (en) Display device using semiconductor light-emitting element
US10403613B2 (en) Micro LED display module having light transmissive substrate
TW201732770A (zh) 具有積體薄膜電晶體電路之半導體裝置
CN110249429A (zh) 使用对准接合和衬底移除制作半导体器件
US10403611B2 (en) Manufacturing method of micro LED display module
CN109244064A (zh) 发光装置封装件
CN112186078A (zh) 制造发光器件封装件的方法及使用其制造显示面板的方法
WO2021006112A1 (ja) 画像表示装置の製造方法および画像表示装置
KR20220162161A (ko) 적층 본딩 구조물들이 있는 다색 led를 위한 시스템들 및 방법들
US11699383B2 (en) Display pixels with integrated pipeline
US20230053037A1 (en) Display device and method for fabrication thereof
WO2022256553A1 (en) Display pixels with integrated pipeline
JP7507373B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7432845B2 (ja) 画像表示装置の製造方法および画像表示装置
TWI838985B (zh) 微型發光二極體顯示裝置與其製造方法
US12062643B2 (en) Electronic device
US11031523B2 (en) Manufacturing method of micro LED display module
CN220774375U (zh) LED显示芯片模块、LED显示芯片及AR microLED显示芯片
US20240021589A1 (en) Led display apparatus
WO2021256190A1 (ja) 画像表示装置の製造方法および画像表示装置
US20220238611A1 (en) Light emitting device
CN115911218A (zh) 微型发光二极管显示设备与其制造方法