CN109643693B - 膜式半导体包封构件、其制得的半导体封装与其制备方法 - Google Patents

膜式半导体包封构件、其制得的半导体封装与其制备方法 Download PDF

Info

Publication number
CN109643693B
CN109643693B CN201780051248.2A CN201780051248A CN109643693B CN 109643693 B CN109643693 B CN 109643693B CN 201780051248 A CN201780051248 A CN 201780051248A CN 109643693 B CN109643693 B CN 109643693B
Authority
CN
China
Prior art keywords
layer
semiconductor
film
microns
inorganic filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780051248.2A
Other languages
English (en)
Other versions
CN109643693A (zh
Inventor
权冀爀
李允万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN109643693A publication Critical patent/CN109643693A/zh
Application granted granted Critical
Publication of CN109643693B publication Critical patent/CN109643693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种膜式半导体包封构件、以其制得的半导体封装与其制备方法。膜式半导体包封构件包括：第一层，由玻璃织物制成；第二层，形成在第一层上，第二层包括第一环氧树脂及第一无机填料；以及第三层，形成在第一层下，所述第三层包括第二环氧树脂及第二无机填料，其中所述第三层比所述第二层厚。

Description

膜式半导体包封构件、其制得的半导体封装与其制备方法
技术领域
实施例涉及一种膜式半导体包封构件、以其制得的半导体封装与其制备方法。更具体而言，实施例涉及可用于大面积应用且具有低翘曲与良好窄缝填充(Narrow GapPilling)特性并适合用于晶圆级封装制程或面板级封装制程的膜式半导体包封构件、以其制得的半导体封装与其制备方法。
背景技术
在市面上使用以环氧树脂组成物包封半导体装置的方法，以保护半导体装置免于外部环境影响，例如潮湿、机械冲击等。在一般半导体装置的包封中，通过首先切割(Dicing)晶圆并接着封装各半导体芯片(chip)而制造半导体芯片。近期已发展的制程中，未经切割的晶圆或面板先被封装，接着被切割为半导体芯片。一般而言，前者的方法意指芯片尺寸封装(Chip Scape Packaging，CSP)以及后者的方法意指晶圆级封装(Wafer LevelPackaging，WLP)或面板级封装(Panel Level Packaging，PLP)。
晶圆级封装可易于进行所述制程并可制造薄的封装以减少半导体安装空间。然而，在晶圆级封装或面板级封装中，配置的面积大于包封各芯片的芯片尺寸封装的面积。因此，可能因晶圆与包封材料之间的热膨胀系数差(thermal expansion coefficientdifference)而出现翘曲(Warpage)。翘曲会影响后续制程与芯片处理制程(waferhandling procedure)的良率。通常环氧树脂或硅树脂以水性形式(aqueous form)作为晶圆级封装或面板级封装中的包封材料。水性组成物可具有低含量的无机填料，且作为树脂的水性单分子(aqueous unimolecule)会降低半导体封装的可靠性。
因此，需要在晶圆级封装或面板级封装中可造成低翘曲并可在晶圆级封装或面板级封装中展现良好可靠性的半导体包封材料。
发明内容
技术问题
实施例是关于一种膜式半导体包封构件，可同时减少翘曲并展现良好的可靠性，且适合用于晶圆级封装或面板级封装。
实施例是关于一种具有良好的流动性与良好的窄缝填充特性的膜式半导体包封构件。
实施例是关于一种使用膜式半导体包封构件制造半导体封装的方法。
实施例是关于一种以膜式半导体包封构件包封的半导体封装。
解决问题的手段
膜式半导体包封构件可实现所述实施例，所述膜式半导体包封构件包括：第一层，包括玻璃织物；第二层，形成在第一层上，第二层包括第一环氧树脂及第一无机填料；以及第三层，形成在第一层的下表面上，第三层包括第二环氧树脂及第二无机填料，其中第三层比第二层厚。在例示性实施例中，第三层的厚度可为第二层的至少两倍。
在例示性实施例中，第一无机填料的最长直径可不大于玻璃织物的孔洞区域(pore area)的一半(二分之一)。在例示性实施例中，第二无机填料的最长直径可不大于第三层的厚度的一半(二分之一)。在例示性实施例中，第一无机填料的最大直径可与第二无机填料的最大直径相同或不同。在例示性实施例中，第三层可包括两种最长直径各不同的无机填料。
在例示性实施例中，第三层可包括第一区域以及第二区域，第一区域包括具有第一最长直径的无机填料，以及第二区域包括具有第二最长直径的无机填料。第一最长直径大于第二最长直径。
通过提供使用根据实施例的膜式半导体包封构件制造包括半导体装置的包封的半导体封装的方法，可实现所述实施例。
在例示性实施例中，可以压缩模制(Compression molding)或层压(Lamination)模制进行包封。
在例示性实施例中，半导体封装的制造方法包括：制备具有暂时固定构件贴附至载体构件的一个表面的载体构件；在暂时固定构件上排列多个半导体芯片；使用膜式半导体包封构件在所述多个半导体芯片上形成包封层；自暂时固定构件分离包封层；在所述多个半导体芯片上形成包括重布线层的板；在板的下表面上形成外部端子；以及经由切割制程形成单独的半导体封装。
所述实施例可通过以根据实施例的膜式半导体包封构件包封的半导体封装而实现。在例示性实施例中，半导体封装可包括以倒装芯片(flip chip)方法安装的半导体芯片、以打线接合(wire bonding)方法安装的半导体芯片或其组合。在例示性实施例中，半导体封装可包括至少两种不同的半导体芯片。
在例示性实施例中，半导体封装可包括：包括重布线层的板、至少一个配置于重布线层上的半导体芯片、以膜式半导体包封构件包封半导体芯片的包封层以及形成在板的下表面上的外部端子。
发明的有益效果
根据实施例的半导体封装构件可以膜式形成，并可用于大面积制程，例如晶圆级封装或面板级封装。
根据实施例的半导体包封构件可包括玻璃织物，以展现良好的韧性(stiffness)，且自半导体包封构件制造的半导体封装可具有良好的可靠性。
根据实施例的半导体包封构件可包括在玻璃织物的下表面上具有良好流动性的厚的树脂层，此可展现良好的窄缝填充特性并可减少模制制程中布线的损伤。
附图说明
图1根据一实施例说明膜式半导体包封构件。
图2根据另一实施例说明膜式半导体包封构件。
图3根据实施例说明半导体封装。
图4根据另一实施例说明半导体封装。
图5根据又另一实施例说明半导体封装。
(符号说明)
10、110：第一层
20、120：第二层
30、130：第三层
100：包封层
200a、200b：半导体芯片
300：板
400：外部端子
具体实施方式
以下将参考附图更充分说明例示性实施例，然而可以不同形式实施，且不应解释为仅限于此述的实施例。较佳的是，提供该些实施例是为了使此揭示内容将透彻及完整，并将向此技术领域中技术人员充分传达例示性实施的范围。
在附图中，为了清楚说明，层与区域的尺寸可被夸大。本说明书通篇相同的参考编号指代相同的元件。在附图中，为了清晰起见，省略与本说明书无关的部分。
更应理解，当在本说明书中使用用语“包括”时，是用于指出所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。除非上下文中清楚地另外指明，否则本文所用的单数形式“一”亦含有包含多数形式的意涵。
在解释元件中，尽管未特别说明，误差范围应包含于元件中。
也应理解，当层或元件意指为“在另一层或基板之下”、“低于另一层或基板”、“在另一层或基板之上”、“高于另一层或基板”或“在另一层或基板旁”时，可能有其他中间层，除非是使用“直接”一词的情况。另外，也应理解，当层意指在两个层“之间”时，所述层可为所述两层之间唯一的层，或者亦可有一个或更多个中间层。
如本文中所使用，例如“上部分”、“上表面”、“下部分”或“下表面”的用语参考附图而定义。因此，应理解，从不同角度观看时，用语“上部分”或“上表面”可与“下部分”或“下表面”互换使用，反之亦然。
膜式半导体包封构件
以下将根据实施例说明一种膜式半导体包封构件。
图1与图2中示出根据本发明实施例的膜式半导体包封构件的实例。图1与图2所示，根据本发明实施例的膜式半导体包封构件可包括：第一层10，包括玻璃织物；第二层20，形成在第一层10的上表面上；以及第三层30，形成在第一层10的下表面上。
玻璃织物可通过编织玻璃纤维12而形成。用于玻璃纤维12的材料不受特别限制。玻璃织物的实例可包括E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃等。在例示性实施例中，可使用E玻璃或S玻璃。
玻璃织物的厚度可为10微米(μm)至50微米，例如15微米至35微米。在例示性实施例中，玻璃织物的厚度可为15微米、16微米、17微米、18微米、19微米、20微米、21微米、22微米、23微米、24微米、25微米、26微米、27微米、28微米、29微米、30微米、31微米、32微米、33微米、34微米或35微米。在此范围内，膜式半导体包封构件可容易被制造。
第二层20可形成在包括玻璃织物的第一层10的上表面上。第二层20可由包括第一环氧树脂24与第一无机填料22的第一环氧树脂组成物制造。
第一环氧树脂24可包括任何包括至少两个环氧基的环氧树脂，而不受到限制。第一环氧树脂24的实例可包括通过将苯酚或烷基酚与以下的缩合产品环氧化而获得的环氧树脂：羟基苯甲醛(hydroxybenzaldehyde)、酚醛环氧树脂(phenol novolac epoxyresin)、甲酚酚醛环氧树脂(cresol novolac epoxy resin)、多官能环氧树脂(multifunctional epoxy resin)、萘酚酚醛环氧树脂(naphthol novolac epoxy resin)、双酚A/双酚F/双酚AD酚醛环氧树脂(bisphenol A/bisphenol F/bisphenol AD novolacepoxy resin)、双酚A/双酚F/双酚AD缩水甘油醚(bisphenol A/bisphenol F/bisphenolAD glycidyl ether)、双羟基联苯环氧树脂(bishydroxybiphenyl epoxy resin)、二环戊二烯环氧树脂(dicyclopentadiene epoxy resin)等。在例示性实施例中，可使用甲酚酚醛环氧树脂、多官能环氧树脂、苯酚芳烷基环氧树脂、联苯环氧树脂等。
第一无机填料22可包括任何在半导体包封材料中普遍使用的无机填料，而不受到限制。第一无机填料22的实例可包括二氧化硅、碳酸钙、碳酸镁、氧化铝、二氧化铈、氧化镁、黏土(clay)、滑石(talc)、硅酸钙、氧化钛、氧化锑、玻璃织物等。所述化合物可以单独或组合的方式使用。在例示性实施例中，可使用二氧化硅。
第一无机填料22的最长直径可不大于玻璃织物的孔洞区域的一半(二分之一)，例如不大于玻璃织物的孔洞区域的三分之一。当第一无机填料22的最长直径大于玻璃织物的孔洞区域的一半(二分之一)时，玻璃织物的孔洞可能被第一无机填料22阻塞，从而可能在模制制程中降低半导体包封构件的流动性(flowability)。
在实施例中，第一无机填料22的最长直径可为0.5微米至20微米，例如1微米至10微米。在例示性实施例中，第一无机填料22的最长直径可为1微米、2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米或10微米。
第二层20可包括5wt％至99wt％的第一环氧树脂24，例如5wt％至80wt％，特别是15wt％至70wt％，尤其是25wt％至60wt％，以及包括1wt％至95wt％的第一无机填料22，例如1wt％至85wt％，特别是5wt％至70wt％，尤其是10wt％至50wt％。举例而言，第二层20可包括25wt％、30wt％、35wt％、40wt％、45wt％、50wt％、55wt％或60wt％的第一环氧树脂24，以及包括10wt％、15wt％、20wt％、25wt％、30wt％、35wt％、40wt％、45wt％、50wt％或55wt％的第一无机填料22。在此范围内，半导体包封构件可确保适当的流动性与机械特性。
在执行程序中，第二层20的厚度可为5微米至40微米，例如10微米至30微米。在例示性实施例中，第二层20的厚度可为10微米、11微米、12微米、13微米、14微米、15微米、16微米、17微米、18微米、19微米、20微米、21微米、22微米、23微米、24微米、25微米、26微米、27微米、28微米、29微米或30微米。
第三层30可形成在包括玻璃织物的第一层10的下表面上。第三层30可由包括第二环氧树脂34与第二无机填料32的第二环氧树脂组成物制造。
第二环氧树脂34可包括任何包括至少两个环氧基的环氧树脂，而不受到限制。第二环氧树脂34的实例可包括通过将苯酚或烷基酚与以下的缩合产品环氧化而获得的环氧树脂：羟苯甲醛、酚醛环氧树脂、甲酚酚醛环氧树脂、多官能环氧树脂、萘酚酚醛环氧树脂、双酚A/双酚F/双酚AD酚醛环氧树脂、双酚A/双酚F/双酚AD缩水甘油醚、双羟基联苯环氧树脂、二环戊二烯环氧树脂等。在例示性实施例中，可使用甲酚酚醛环氧树脂、多官能环氧树脂、苯酚芳烷基环氧树脂、联苯环氧树脂等。
第二环氧树脂34可与第一环氧树脂24相同或不同。
第二环氧树脂34亦可包括至少两种不同的树脂。当第二环氧树脂34包括至少两种树脂时，各个环氧树脂可位在不同的区域中。举例而言，第三层30可包括与第二层20的第一环氧树脂24相同的环氧树脂以及与第一环氧树脂24不同的环氧树脂。在此情况下，与第一环氧树脂24相同的环氧树脂可配置于较靠近玻璃织物的第三层30的上部分上，且与第一环氧树脂24不同的环氧树脂可配置于第三层30的下部分上。
第二无机填料32可包括任何在半导体包封材料中普遍使用的无机填料，而不受到限制。第二无机填料32的实例可包括二氧化硅、碳酸钙、碳酸镁、氧化铝、二氧化铈、氧化镁、粘土、滑石、硅酸钙、氧化钛、氧化锑、玻璃织物等。所述化合物可以单独或组合的方式使用。在例示性实施例中，可使用二氧化硅。
第二无机填料32的最长直径可不大于第三层30的厚度的一半(二分之一)，例如不大于第三层30的厚度的三分之一。当第二无机填料32的最长直径大于第三层30的厚度的一半(二分之一)时，会降低半导体包封构件的造模性(moldability)与填充性(fillingability)。在执行程序中，第二无机填料32的最长直径可为0.5微米至60微米，例如1微米至30微米。在例示性实施例中，第二无机填料32的最长直径可为1微米、2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、11微米、12微米、13微米、14微米、15微米、16微米、17微米、18微米、19微米、20微米、21微米、22微米、23微米、24微米、25微米、26微米、27微米、28微米、29微米或30微米。
第二无机填料32的最大直径可与第一无机填料22的最大直径相同或不同。
第三层30可包括5wt％至99wt％的第二无机填料32，例如5wt％至80wt％，特别是15wt％至70wt％，尤其是25wt％至60wt％，以及包括1wt％至95wt％的第二无机填料32，例如1wt％至85wt％，特别是5wt％至70wt％，尤其是10wt％至50wt％。在例示性实施例中，第三层30可包括25wt％、30wt％、35wt％、40wt％、45wt％、50wt％、55wt％或60wt％的第二环氧树脂34，以及包括10wt％、15wt％、20wt％、25wt％、30wt％、35wt％、40wt％、45wt％、50wt％或55wt％的第二无机填料32。在此范围内，半导体包封构件可展现良好的造模性。
在执行程序中，第三层30可较第二层20厚。在例示性实施例中，第三层30的厚度可为第二层20的至少两倍，例如两倍到五倍。当配置于玻璃织物的下部分上的层是厚的，半导体芯片可在模制制程中免于损伤，且包封构件可具有改善的流动性，从而进一步改善窄缝填充特性。
在执行程序中，第三层30的厚度可约为10微米至425微米，例如20微米至425微米，特别是40微米至210微米，尤其是50微米至150微米。在例示性实施例中，第三层30的厚度可为50微米、55微米、60微米、65微米、70微米、75微米、80微米、85微米、90微米、95微米、100微米、105微米、110微米、115微米、120微米、125微米、130微米、135微米、140微米、145微米或150微米。在此范围内，半导体包封构件可确保良好的流动性与封装填充特性。
如图1所示，第三层30可包括最长直径相同的一种无机填料。在另一例示性实施例中，第三层30可具有最长直径各不同的至少两种无机填料。
当第三层30包括最长直径各不同的至少两种无机填料时，第三层30可分为：其中有第一最长直径的无机填料配置的第一区域30a以及其中有第二最长直径的无机填料配置的第二区域30b。第一最长直径大于第二最长直径。在图2中，最大直径较大的无机填料配置于第三层30的下部分上。然而，本发明的实施例不以此为限，且最大直径较大的无机填料可配置于第三层30的上部分上，而最大直径较小的无机填料可配置于第三层30的下部分上。
可作为第一区域30a与第二区域30b的基质(matrix)的环氧树脂可彼此相同或不同。举例而言，第一区域30a中可包括与第二层20的第一环氧树脂24相同的环氧树脂，而第二区域30b中则可包括与第一环氧树脂24不同的环氧树脂。
除了环氧树脂及无机填料，第二层20中的第一环氧树脂组成物与第三层30中的第二环氧树脂组成物可各进一步包括固化剂(curing agent)、固化加速剂(curingaccelerator)、耦合剂(coupling agent)、脱模剂(release agent)、着色剂(coloringagent)等。
在例示性实施例中，所述固化剂可包括任何在半导体包封构件中普遍使用的固化剂。固化剂的实例可包括酚芳烷基酚树脂、苯酚酚醛清漆酚树脂、木糖酚(xylok)树脂、甲酚酚醛酚树脂、萘酚酚树脂、萜烯酚树脂、多官能酚树脂、二环戊二烯酚树脂、由双酚A和甲阶酚树脂合成的酚醛清漆酚树脂、包括三(羟基苯基)甲烷或二羟基联苯的多元酚化合物、包括包括马来酸酐或邻苯二甲酸酐的酸酐、例如间苯二胺的芳族胺、二氨基二苯甲烷、二胺二苯砜等，而不受到限制。
基于环氧树脂组成物的总重量，固化剂的量可为1wt％至40wt％，例如3wt％至35wt％。在例示性实施例中，基于环氧树脂组成物的总重量，固化剂的量可为3wt％、4wt％、5wt％、6wt％、7wt％、8wt％、9wt％、10wt％、11wt％、12wt％、13wt％、14wt％、15wt％、16wt％、17wt％、18wt％、19wt％、20wt％、21wt％、22wt％、23wt％、24wt％、25wt％、26wt％、27wt％、28wt％、29wt％、30wt％、31wt％、32wt％、33wt％、34wt％或35wt％。
固化加速剂可加速环氧树脂与固化剂的反应。固化加速剂的实例可包括三级胺(tertiary amine)、有机金属化合物、有机磷化合物、咪唑(imidazole)、硼化合物等。三级胺的实例可包括苯甲基二甲胺(benzyldimethylamine)、三乙醇胺(triethanolamine)、三伸乙基二胺(triethylenediamine)、二乙基氨基乙醇(diethylaminoethanol)、三(二甲基氨基甲基)苯酚(tri(dimethylaminomethyl)phenol)、2,2-(二甲基氨基甲基)苯酚(2,2-(dimethylaminomethyl)pheno)、2,4,6-三(二氨基甲基)苯酚(2,4,6-tris(diaminomethyl)phenol)、三-2-乙基己酸(tri-2-ethylhexanoate)等。基于环氧树脂组成物的总重量，固化加速剂的量可为0.01wt％至2wt％，例如0.02wt％至1.5wt％，特别是0.05wt％至1wt％。在例示性实施例中，基于环氧树脂组成物的总重量，固化加速剂的量可为0.05wt％、0.1wt％、0.2wt％、0.3wt％、0.4wt％、0.5wt％、0.6wt％、0.7wt％、0.8wt％、0.9wt％或1wt％。在此范围内，可加速环氧树脂组成物的固化反应，亦可改善固化程度。
耦合剂可改善环氧树脂与无机填料之间的界面强度(interfacial strength)。举例而言，耦合剂可包括硅烷耦合剂。为了改善环氧树脂与无机填料的介面强度，硅烷耦合剂可为任何可在环氧树脂与无机填料之间反应的耦合剂，而不受限制。硅烷耦合剂的实例可包括环氧硅烷、氨基硅烷、脲基硅烷、氢硫基硅烷等。所述硅烷耦合剂可以单独或组合的方式使用。
基于环氧树脂组成物的总重量，耦合剂的量可为0.01wt％至5wt％，例如0.05wt％至3wt％，特别是0.1wt％至2wt％。在例示性实施例中，基于环氧树脂组成物的总重量，耦合剂的量可为0.1wt％、0.2wt％、0.3wt％、0.4wt％、0.5wt％、0.6wt％、0.7wt％、0.8wt％、0.9wt％、1wt％、1.1wt％、1.2wt％、1.3wt％、1.4wt％、1.5wt％、1.6wt％、1.7wt％、1.8wt％、1.9wt％或2wt％。在此范围内，可改善固化后的环氧树脂组成物的强度。
脱模剂可包括从以下组成族群中选出的至少一者：石蜡、酯蜡、高脂肪酸、高脂肪酸的金属盐、天然脂肪酸和天然脂肪酸的金属盐。
基于环氧树脂组成物的总重量，脱模剂的量可为0.1wt％至1wt％。举例而言，基于环氧树脂组成物的总重量，脱模剂的量可为0.1wt％、0.2wt％、0.3wt％、0.4wt％、0.5wt％、0.6wt％、0.7wt％、0.8wt％、0.9wt％或1wt％。
着色剂可用于半导体装置包封构件的激光标记，且亦可使用此技术领域中已知的任何着色剂而不受特别限制。着色剂的实例可包括以下至少一者：碳黑、钛黑、氮化钛、磷酸氢氧化二铜(dicopper hydroxide phosphate)、氧化铁以及云母。
基于环氧树脂组成物的总重量，着色剂的量可为0.01wt％至5wt％，例如0.05wt％至3wt％，特别是0.1wt％至2wt％。在例示性实施例中，基于环氧树脂组成物的总重量，着色剂的量可为0.1wt％、0.2wt％、0.3wt％、0.4wt％、0.5wt％、0.6wt％、0.7wt％、0.8wt％、0.9wt％、1wt％、1.1wt％、1.2wt％、1.3wt％、1.4wt％、1.5wt％、1.6wt％、1.7wt％、1.8wt％、1.9wt％或2wt％。
另外，根据实施例的环氧树脂组成物可进一步包括应力消除剂(stressrelieving agent)，例如硅油(silicon oil)、硅粉末(silicon powder)、硅树脂等；抗氧化剂，例如四[亚甲基-3-(3,5-二叔丁基-4-羟基苯基)丙酸酯]甲烷(Tetrakis[methylene-3-(3,5-di-tertbutyl-4-hydroxyphenyl)propionate]methane)等。
根据实施例的膜式半导体包封构件可使用以下方法制备：配置玻璃织物在第一离型膜上、接着在玻璃织物上涂布第一环氧树脂组成物、干燥第一环氧树脂组成物以形成第一膜、在第二离型膜上涂布第二环氧树脂组成物、干燥第二环氧树脂组成物以形成第二膜、以及使第一膜与第二膜组合。组合制程可使用接合构件(例如：接合剂或黏着剂)或通过在压力与高温下层压第一膜与第二膜而形成。
通过以上方法所制备的膜式半导体包封构件可具有膜的形状。因此，半导体包封构件可用于制造大面积的半导体装置，例如晶圆级封装或面板级封装。
根据实施例的膜式半导体包封构件可包括玻璃织物以使半导体封装结构有高韧性(stiffness)，并可实现高可靠性半导体封装的制造。
根据实施例的膜式半导体包封构件可包括在玻璃织物的下部分上配置的厚的第三层，以使其在封装模制过程中具有良好的流动性、造模性、阶梯覆盖特性(step coveringproperty)以及填充性。
制造半导体封装的方法
下文中，将根据本发明的实施例说明制造半导体封装的方法。
根据本发明实施例的半导体封装的制造方法可包括使用根据本发明实施例的上述膜式半导体包封构件来包封半导体装置。
可通过此技术领域中普遍使用的半导体包封方法进行包封制程。举例而言，可使用压缩模制(Compression Molding)或层压(Lamination)。
在例示性实施例中，半导体封装的制造方法可通过进行晶圆级封装或面板级封装并接着形成重布线层而实施。举例而言，半导体封装可通过以下制程制造。
暂时固定构件(例如：黏合胶带(Adhesive Tape)或热释放胶带(Thermal releaseTape))可贴附至载体构件(例如：载体晶圆或载体板)的一个表面上，从而制备具有暂时固定构件贴附至载体构件的一个表面上的载体构件。
多个半导体芯片通过例如取放法(pick-and-place)的制程而重新配置(Reconfiguration)于暂时固定构件上。
在完成所述多个半导体芯片的重新配置后，根据本发明实施例的膜式半导体包封构件配置于半导体芯片上，接着通过模制制程(例如压缩或层压)形成包封层。温度视包封构件的类型而变化，可在约120℃至约170℃的温度下进行模制制程。
在形成包封层前，可进行预烤(pre-baking)制程以防止模制制程期间的半导体芯片位移。预烤制程可在约100℃至150℃的温度下进行，例如约110℃至约130℃，例如110℃、111℃、112℃、113℃、114℃、115℃、116℃、117℃、118℃、119℃、120℃、121℃、122℃、123℃、124℃、125℃、126℃、127℃、128℃、129℃、130℃。
在包封层根据上述制程形成后，包封层可自暂时固定构件分离。通过提高温度以在暂时固定构件(例如：黏合胶带)中形成气泡，可进行分离制程，但不以此为限。
接着，包括重布线层(Re-Distribution Layer，RDL)的板在半导体芯片上形成。通过交替地在半导体芯片上层压介电层与金属层，可形成包括重布线层的板。介电层可包括感光性聚酰亚胺(photosensitive polyimide)等，且金属层可包括铜等，但不以此为限。可不受限制地使用此技术领域中已知的各种介电层与金属层。重布线层可包括光阻剂(photoresist)，例如聚苯并唑(polybenzoazole)，但不以此为限。可不受限制地使用此技术领域中已知的各种重布线层。
外部端子(例如：焊球)可在板的下表面上形成，然后可经由切割(dicing)制程制造单独的半导体封装。
半导体封装
以下将说明根据本发明实施例的半导体封装。图3至图5各说明根据本发明实施例的半导体封装。
如图3至图5中所示，上述根据本发明实施例的膜式半导体包封构件可包封根据本发明实施例的半导体封装。
在例示性实施例中，根据本发明实施例的半导体封装可包括：板300、至少一个半导体芯片200a和/或半导体芯片200b、自根据实施例的膜式半导体包封构件制备的包封层100以及外部端子400。
板300可支撑半导体芯片200a和/或半导体芯片200b，并可提供电子信号至半导体芯片200a和/或半导体芯片200b。封装半导体的技术领域中已知的任何板可不受限制使用。板300的实例可包括电路板、引线框架板(lead frame board)或包括重布线层(redistribution layer)的板。
电路板可包括具有以下贴附于其上的平板：绝缘材料(例如：环氧树脂)、热固化膜(例如：聚酰亚胺)或耐热有机膜(例如：液晶聚酯膜或聚酰胺膜)。电路图案可在电路板上形成，且电路图案可包括用于供给电力的电力供给布线、接地布线以及用于传送信号的信号布线。这些布线可通过绝缘夹层而彼此分离。举例而言，电路板可为以印刷制程形成电路图案于其上的印刷电路板(Printed Circuit Board，PCB)。
引线框架板可自例如以下金属形成：镍、铁、铜、镍合金、铁合金、铜合金等。引线框架板可包括用于安装半导体芯片于其上的半导体芯片安装部分，以及包括电性连接至半导体芯片的电极部分的端子部分，但不以此为限。可不受限制地使用此技术领域中普遍已知的各种引线框架板。
如图3至图5所示，包括重布线层的板可包括形成在层叠结构的最外层上的重布线层(Re-Distribution Layer，RDL)330，在层叠结构中交替地层叠介电层310与金属层320。举例而言，介电层310可包括感光性聚酰亚胺，且金属层320可包括铜，但不以此为限。可不受限制地使用此技术领域中已知的各种介电层与金属层。重布线层可包括光阻剂(photoresist)，例如聚苯并唑，但不以此为限。可不受限制地使用此技术领域中已知的各种用于形成重布线层的材料。
至少一个半导体芯片200a和/或半导体芯片200b可安装在板300上。安装在板300上的半导体芯片的数量不受特别限制。举例而言，如图3与图4所示，至少两个半导体芯片可安装在一个板上，且如图5所示，一个半导体芯片可安装在一个板上。
安装半导体芯片的方法不受特别限制，且可不受限制地使用此技术领域中已知的任何方法。举例而言，半导体芯片可为以倒装芯片(flip chip)方法安装的半导体芯片200b、以打线接合(wire bonding)方法安装的半导体芯片200a或其组合。
在倒装芯片方法中，凸块(bump)在半导体芯片的下表面上形成，且半导体芯片经由凸块在电路板上熔接。在打线接合方法中，半导体芯片的电极部分电性连接至具有金属打线的板。
如图3所示，根据本发明实施例的半导体封装可包括至少两个相同种类的半导体芯片。如图4所示，根据本发明实施例的半导体封装可包括两种不同的半导体芯片。
包封层100可保护半导体芯片200a和/或半导体芯片200b免于外部环境，且可形成自上述根据本发明实施例的膜式半导体包封构件。为了避免重复，将省略其详细说明。
外部端子400可在板300的下表面上形成，所述表面为板300的其上有半导体芯片安装的相对表面。外部端子用于板至外部供给电源的电性连接。可不受限制地使用此技术领域中已知的各种外部端子，例如引线(lead)、球状栅格阵列(Ball Grid Array)等。
在例示性实施例中，根据本发明实施例的半导体封装可包括：包括重布线层的板、至少一个配置于重布线层上的半导体芯片、包封半导体芯片的包封层以及形成在板的下表面上的外部端子。包封层可由根据本发明实施例的膜式包封层制备。

Claims (13)

1.一种膜式半导体包封构件，包括：
第一层，包括玻璃织物；
第二层，形成在所述第一层上，所述第二层包括第一环氧树脂及第一无机填料；以及
第三层，形成在所述第一层的下表面上，所述第三层包括第二环氧树脂及第二无机填料，
其中所述第三层比所述第二层厚，
其中所述第一无机填料的最长直径不大于所述玻璃织物的孔洞区域的一半。
2.根据权利要求1所述的膜式半导体包封构件，其中所述第三层为所述第二层的至少两倍厚。
3.根据权利要求1所述的膜式半导体包封构件，其中所述第二无机填料的最长直径不大于所述第三层的厚度的一半。
4.根据权利要求1所述的膜式半导体包封构件，其中所述第二无机填料的最长直径与所述第一无机填料的最长直径相同或不同。
5.根据权利要求1所述的膜式半导体包封构件，其中所述第三层包括各具有不同最长直径的两种无机填料。
6.根据权利要求5所述的膜式半导体包封构件，其中所述第三层包括第一区域以及第二区域，所述第一区域包括具有第一最长直径的无机填料，以及所述第二区域包括具有第二最长直径的无机填料，其中所述第一最长直径大于所述第二最长直径。
7.一种半导体封装的制造方法，包括使用根据权利要求1至6中任一项所述的膜式半导体包封构件的半导体装置的包封。
8.根据权利要求7所述的半导体封装的制造方法，其中所述包封以压缩模制或层压模制进行。
9.根据权利要求7所述的半导体封装的制造方法，包括：
制备载体构件，所述载体构件具有贴附至所述载体构件的一个表面上的暂时固定构件；
在所述暂时固定构件上排列多个半导体芯片；
使用所述膜式半导体包封构件在所述多个半导体芯片上形成包封层；
自所述暂时固定构件分离所述包封层；
在所述多个半导体芯片上形成包括重布线层的板；
在所述板的下表面上形成外部端子；以及
经由切割制程形成单独的半导体封装。
10.一种半导体封装，以根据权利要求1至6中任一项所述的膜式半导体包封构件进行包封。
11.根据权利要求10所述的半导体封装，包括以倒装芯片方法安装的半导体芯片、以打线接合方法安装的半导体芯片或其组合。
12.根据权利要求10所述的半导体封装，包括至少两种不同的半导体芯片。
13.根据权利要求10所述的半导体封装，包括：
板，包括重布线层；
至少一个半导体芯片，配置于所述重布线层上；
包封层，以根据权利要求1至6中任一项所述的膜式半导体包封构件包封所述半导体芯片；以及
外部端子，在所述板的下表面上形成。
CN201780051248.2A 2016-08-30 2017-06-21 膜式半导体包封构件、其制得的半导体封装与其制备方法 Active CN109643693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0110846 2016-08-30
KR1020160110846A KR101933277B1 (ko) 2016-08-30 2016-08-30 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법
PCT/KR2017/006526 WO2018043888A1 (ko) 2016-08-30 2017-06-21 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN109643693A CN109643693A (zh) 2019-04-16
CN109643693B true CN109643693B (zh) 2023-01-10

Family

ID=61301220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780051248.2A Active CN109643693B (zh) 2016-08-30 2017-06-21 膜式半导体包封构件、其制得的半导体封装与其制备方法

Country Status (4)

Country Link
KR (1) KR101933277B1 (zh)
CN (1) CN109643693B (zh)
TW (1) TWI695461B (zh)
WO (1) WO2018043888A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496898A (zh) * 2020-04-01 2021-10-12 澜起电子科技(昆山)有限公司 封装基板及其制作方法
KR20220149830A (ko) 2021-04-30 2022-11-09 한국기계연구원 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201334644A (zh) * 2011-12-02 2013-08-16 Samsung Electro Mech 預浸材料及包含其之印刷電路板
CN104037138A (zh) * 2013-03-06 2014-09-10 新科金朋有限公司 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN104934382A (zh) * 2014-03-19 2015-09-23 信越化学工业株式会社 附半导体密封用基材的密封材料、半导体装置、及半导体装置的制造方法
TW201618196A (zh) * 2014-08-07 2016-05-16 史達晶片有限公司 半導體裝置以及形成雙側扇出晶圓級封裝的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124363A (ja) * 1998-10-12 2000-04-28 Citizen Electronics Co Ltd 半導体パッケージ
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
JP5200405B2 (ja) 2007-04-03 2013-06-05 住友ベークライト株式会社 多層配線板及び半導体パッケージ
JP5404010B2 (ja) * 2007-11-22 2014-01-29 味の素株式会社 多層プリント配線板の製造方法及び多層プリント配線板
TWI407546B (zh) * 2010-02-24 2013-09-01 Advanced Optoelectronic Tech 側向發光之半導體元件封裝結構
US8502367B2 (en) * 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
CN105637061A (zh) * 2013-08-05 2016-06-01 康宁股份有限公司 发光的涂层和装置
KR20160005873A (ko) * 2014-07-07 2016-01-18 삼성에스디아이 주식회사 유기발광소자 충전제용 조성물, 이를 포함하는 필름 및 이를 포함하는 유기발광소자 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201334644A (zh) * 2011-12-02 2013-08-16 Samsung Electro Mech 預浸材料及包含其之印刷電路板
CN104037138A (zh) * 2013-03-06 2014-09-10 新科金朋有限公司 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN104934382A (zh) * 2014-03-19 2015-09-23 信越化学工业株式会社 附半导体密封用基材的密封材料、半导体装置、及半导体装置的制造方法
TW201618196A (zh) * 2014-08-07 2016-05-16 史達晶片有限公司 半導體裝置以及形成雙側扇出晶圓級封裝的方法

Also Published As

Publication number Publication date
KR101933277B1 (ko) 2018-12-27
TW201820556A (zh) 2018-06-01
TWI695461B (zh) 2020-06-01
KR20180024510A (ko) 2018-03-08
CN109643693A (zh) 2019-04-16
WO2018043888A1 (ko) 2018-03-08

Similar Documents

Publication Publication Date Title
US8313982B2 (en) Stacked die assemblies including TSV die
KR101788878B1 (ko) 접착제 조성물 및 접착제 시트, 반도체 장치 보호용 재료, 및 반도체 장치
US9431314B2 (en) Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device
JP2002069157A (ja) 半導体封止用樹脂組成物、およびそれを用いた半導体装置、半導体ウエハ、ならびに半導体装置の実装構造
WO2015005275A1 (ja) 半導体装置の製造方法および半導体装置
KR20120120166A (ko) 전자 장치의 제조 방법, 전자 장치, 전자 장치 패키지의 제조 방법 및 전자 장치 패키지
WO2010079831A1 (ja) 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
CN109643693B (zh) 膜式半导体包封构件、其制得的半导体封装与其制备方法
US8802776B2 (en) Epoxy resin composition, method for producing composite unit using the epoxy resin composition, and composite unit
US9105754B2 (en) Adhesive film, method of manufacturing semiconductor device, and semiconductor device
CN109328204B (zh) 用于密封固态半导体器件的环氧树脂组合物、包含其的封装材料及半导体封装件
WO2000050512A1 (en) Resin composition for semiconductor encapsulation, semiconductor device obtained with the same, and process for producing semiconductor device
TW201523719A (zh) 半導體封裝件之製造方法
JP2020152844A (ja) 封止用樹脂組成物および電子装置
JP5354841B2 (ja) 半導体装置及びその製造方法
KR102040296B1 (ko) 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조 방법
US10600707B2 (en) Fiber-containing resin substrate, encapsulated semiconductor devices mounting substrate, encapsulated semiconductor devices forming wafer, encapsulated semiconductor devices mounting sheet, semiconductor equipment, and method for manufacturing semiconductor equipment
KR102012789B1 (ko) 반도체 장치
KR102052199B1 (ko) 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조 방법
TWI803608B (zh) 粒子狀密封用樹脂組成物、半導體裝置及其製造方法
JP4729873B2 (ja) 半導体素子の組立方法
JP2003105168A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2000174044A (ja) 半導体素子の組立方法
WO2023203765A1 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant