KR20220149830A - 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법 - Google Patents

반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법 Download PDF

Info

Publication number
KR20220149830A
KR20220149830A KR1020210056355A KR20210056355A KR20220149830A KR 20220149830 A KR20220149830 A KR 20220149830A KR 1020210056355 A KR1020210056355 A KR 1020210056355A KR 20210056355 A KR20210056355 A KR 20210056355A KR 20220149830 A KR20220149830 A KR 20220149830A
Authority
KR
South Korea
Prior art keywords
pattern
film
encapsulant
type encapsulant
packaging
Prior art date
Application number
KR1020210056355A
Other languages
English (en)
Inventor
한준세
제태진
최두선
유영은
곽은지
강청모
정지영
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020210056355A priority Critical patent/KR20220149830A/ko
Publication of KR20220149830A publication Critical patent/KR20220149830A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법에 관한 것으로서, 본 발명에 따른 반도체 패키징용 필름형 봉지재는 복수의 반도체 칩이 실장된 웨이퍼 또는 패널의 패키징용 필름형 봉지재로서, 상기 필름형 봉지재의 접합면에는 음각 및 양각의 패턴이 형성되는 것을 특징으로 한다.

Description

반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법{FILM TYPE ENCAPSULATION MATERIAL FOR SEMICONDUCTOR PACKAGING AND METHOD FOR MANUFACTURING THE FILM TYPE ENCAPSULATION MATERIAL}
본 발명은 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법에 관한 것으로서, 보다 상세하게는 복수의 반도체 칩이 실장된 대면적의 웨이퍼(wafer)나 패널(panel)에 대하여 패키징을 수행할 때 사용되는 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법에 관한 것이다.
반도체 패키징 기술은 반도체(디스플레이) 칩을 충격이나 습기로부터 보호하기 위해 에폭시 수지 조성물 등으로 반도체 칩을 밀봉하고 외부 단자와 소자를 연결하는 기술을 말한다.
과거에는 반도체 칩 단위로 패키징을 수행하였으나, 최근에는 복수의 반도체 칩이 실장된 웨이퍼(300mm 급)나 대면적 패널(500mm 이상) 상태에서 패키징을 수행한 다음 반도체 칩 단위로 절단하는 공정인 웨이퍼 레벨 패키징(WLP: Wafer Level Packaging) 또는 패널 레벨 패키징(PLP: Panel Level Packaging)과 같은 대면적 패키징이 널리 사용되고 있다.
종래 대면적 패키징에서는 액상의 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound)를 반도체 소자가 실장된 웨이퍼나 패널에 부분적으로 도포하고 고온으로 가압하는 방법(compression molding)이 적용되었다. 하지만, 상기 밀봉 소재는 점도가 높고 용융 시간(melting time)이 짧은 경우, 반도체 칩 사이의 틈을 밀하게 충진시키지 못하고, 가압력으로 EMC가 유동할 때 반도체 칩을 기판으로부터 이탈시키거나 손상(chip crack)시킬 수도 있으며, 밀봉 두께가 고르지 못하다는 문제점이 있었다.
이에, EMC를 필름 형태로 제작하여 대면적의 반도체 패키징을 수행하도록 하여 액상의 EMC를 사용할 때 발생하는 문제점들을 어느 정도 해결할 수 있도록 하였다.
대한민국 등록특허 제10-1933277호
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 대면적의 웨이퍼 또는 패널의 반도체 칩 패키징을 수행하기 위한 필름형 봉지재의 접합면에 패턴을 형성하여 봉지재의 충진율을 높이고 반도체 칩의 손상을 최소화할 수 있는 반도체 패키징용 필름형 봉지재를 제공함에 있다.
또한, 상기 반도체 패키징용 필름형 봉지재의 제작 방법을 제공함에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적은, 본 발명에 따라, 복수의 반도체 칩이 실장된 웨이퍼 또는 패널의 패키징용 필름형 봉지재로서, 상기 필름형 봉지재의 접합면에는 음각 및 양각의 패턴이 형성되는 반도체 패키징용 필름형 봉지재에 의해 달성될 수 있다.
여기서, 상기 패턴은 크기와 간격이 불규칙한 랜덤 패턴일 수 있다.
여기서, 상기 패턴은 주름 패턴(wrinkle pattern)일 수 있다.
여기서, 상기 패턴은 마이크로 크기의 미세 패턴일 수 있다.
여기서, 상기 패턴은 마이크로 크기의 돌기 구조의 미세 패턴일 수 있다.
여기서, 상기 패턴은 복수의 반도체 칩이 실장된 상기 웨이퍼 또는 상기 패널의 접합면의 형상과 역형상의 패턴일 수 있다.
여기서, 상기 패턴은 상기 역형상의 패턴 상에 마이크로 크기의 미세 패턴이 더 형성된 멀티스케일 패턴일 수 있다.
또한, 상기 목적은, 본 발명에 따라, 복수의 반도체 칩이 실장된 웨이퍼 또는 패널의 패키징용 필름형 봉지재 제작 방법에 관한 것으로, 상기 필름형 봉지재의 접합면에 형성되는 음각 및 양각의 패턴에 대응되는 역형상의 패턴이 형성되는 보호 필름을 준비하는 단계; 및 상기 보호 필름에 봉지재를 합지시켜 상기 보호 필름의 패턴을 전사시켜 패턴이 형성된 필름형 봉지재를 형성하는 단계를 포함하는 반도체 패키징용 필름형 봉지재 제작 방법에 의해 달성될 수 있다.
여기서, 상기 필름형 봉지재를 형성하는 단계는 A-stage 또는 B-stage 경화 단계의 봉지재를 상기 보호 필름에 합지시키는 단계; 및 합지된 보호 필름과 봉지재를 함께 건조 및 냉각시키는 단계를 포함할 수 있다.
여기서, 상기 보호 필름에 합지시키는 단계 전에, 기저 필름에 상기 봉지재를 코팅시키는 단계를 더 포함할 수 있다.
여기서, 상기 패턴은 크기와 간격이 불규칙한 랜덤 패턴일 수 있다.
여기서, 상기 패턴은 마이크로 크기의 미세 패턴일 수 있다.
여기서, 상기 패턴은 복수의 반도체 칩이 실장된 상기 웨이퍼 또는 상기 패널의 접합면과 역형상의 패턴일 수 있다.
여기서, 상기 패턴은 상기 역형상의 패턴 상에 마이크로 크기의 미세 패턴이 더 형성된 멀티스케일 패턴일 수 있다.
상기한 바와 같은 본 발명의 반도체 패키징용 필름형 봉지재에 따르면 접합면에 형성된 패턴에 의해 compressing molding 중 압력을 분산시킬 수 있어서 대면적 웨이퍼 또는 기판에 대하여 균일하게 가압력을 전달시킬 수 있다는 장점이 있다.
또한, 접합면에 형성된 패턴에 의해 작은 가압력으로 반도체 칩의 손상을 방지하며 패키징을 수행할 수 있다는 장점도 있다.
또한, 접합면에 형성된 패턴에 의해 반도체 칩 사이의 공간을 밀하게 충진시킬 수 있다는 장점도 있다.
또한, 본 발명의 반도체 패키징용 필름형 봉지재 제작방법에 따르면 패턴이 형성된 보호 필름에 필름형 봉지재를 합지시키는 방법으로 패턴이 형성된 필름형 봉지재를 쉽게 제작할 수 있다는 장점도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키징용 필름형 봉지재를 도시한다.
도 2는 본 발명의 다른 실시예에 다른 반도체 패키징용 필름형 봉지재를 도시한다.
도 3은 도 2의 변형례를 도시한다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키징용 필름형 봉지재의 주름 패턴(wrinkle pattern)을 도시한다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키징용 필름형 봉지재 제작 방법을 나타내는 도면이다.
도 6은 본 발명에 따른 반도체 패키징용 필름형 봉지재를 이용한 패키징 공정을 도시하는 도면이다.
도 7은 도 6에 의한 패키징 결과를 도시하는 도면이다.
실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
이하, 본 발명의 실시예들에 의하여 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법을 설명하기 위한 도면들을 참고하여 본 발명에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키징용 필름형 봉지재를 도시하고, 도 2는 본 발명의 다른 실시예에 다른 반도체 패키징용 필름형 봉지재를 도시하고, 도 3은 도 2의 변형례를 도시하고, 도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키징용 필름형 봉지재의 주름 패턴(wrinkle pattern)을 도시한다.
먼저, 본 발명은 복수의 반도체 칩(200)이 실장된 300mm 이상의 웨이퍼 또는 500mm 이상의 패널 등의 대면적의 기판(100)에 대하여 패키징을 수행하는 웨이퍼 레벨 패키징(WLP: Wafer Level Packaging) 또는 패널 레벨 패키징(PLP: Panel Level Packaging)에 관한 것이다.
참고로, 도시된 도면에서는 본 발명의 개념을 설명을 위한 것으로 실제 크기 비율과 차이고 있고 반도체 칩(200)이 실장된 대면적 기판(100)의 일부만 도시하고 있다.
본 발명에 따른 반도체 패키징용 필름형 봉지재(300)는 얇은 필름 형태로 형성된다. 필름의 두께는 수백 ㎛ 에서 수 mm 단위로 대면적 기판(100)의 크기 반도체 칩(200)의 크기, 두께 또는 형상 등에 따라서 다양하게 바뀔 수 있다.
상기 필름형 봉지재(300)는 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound)와 같은 수지로 구성되며, 에폭시 몰딩 컴파운드는 에폭시 수지 및 충진제를 포함하여 구성된다. 충진제의 일 예로 실리카가 사용될 수 있다. 필름형 형태의 에폭시 몰딩 컴파운드의 구성은 공지되어 있으므로 이에 대한 상세 설명은 생략하기로 한다. 또한, 본 발명에 따른 봉지재의 소재는 필름형으로 사용된 공지된 봉지재를 사용할 수가 있다.
에폭시 몰딩 컴파운드는 열경화성 물질로서, 패키징 공정 중 compressing molding 과정에서 열에 의해 경화될 수 있다. 봉지재로 UV 경화성 물질도 사용될 수 있는데, 이하 본 발명에서는 봉지재로 열경화성 물질인 에폭시 몰딩 컴파운드가 사용되는 것을 예를 들어 설명하기로 한다.
도 1에 도시되어 있는 것과 같이 필름형 봉지재(300)의 기판(100)과의 접합면에는 음각 및 양각의 반복되는 패턴이 형성될 수 있다. 상기 패턴의 두께는 대략 0.1mm 일 수 있는데, 반드시 이에 한정되지 않고 이보다 크거나 작은 크기의 두께로 형성될 수도 있다.
또한, 패턴의 크기는 마이크로 크기의 패턴인 것이 바람직하다. 예를 들어, 패턴의 크기 및 패턴 사이의 간격은 대략 100㎛일 수 있는데, 반드시 이에 한정되지 않고 이보다 크거나 작은 크기의 패턴으로 형성될 수도 있다.
상기 패턴은 음각과 양각이 반복되는 패턴은 다양한 형태의 패턴으로 형성될 수 있는데, 예를 들어, 마이크로 크기의 돌기가 이격되어 형성되는 형태로 패턴이 형성될 수 있다.
상기 패턴은 도 1에 도시되어 있는 것과 같이 접합면 전면에 대해 일정한 크기의 패턴이 반복되도록 형성될 수도 있다.
이와 같이, 필름형 봉지재(300)의 접합면에 미세 패턴을 형성하면, compressing molding 과정에서 압력 집중을 분산시킬 수 있어서 압축성형의 균일도를 향상시킬 수 있고, 패턴이 없는 단순 필름 형태의 경우와 비교하여 더 작은 압력으로 패키징 공정을 수행할 수 있다. 나아가, 압력 집중을 분산시킬 수 있어서 반도체 칩(200)의 손상을 최소화할 수가 있다. 또한, 접합 부위의 봉지재의 유동성을 향상시킬 수 있어서 갭 충진율을 높일 수 있다.
필름형 봉지재(300)의 접합면에 형성되는 패턴은 도 2에 도시되어 있는 것과 같이 반도체 칩(200)이 실장된 기판(100)의 접합면의 형상과 역형상의 패턴이 형성될 수 있다. 상기 패턴에 의해 필름형 봉지재(300)의 음각의 패턴에는 반도체 칩(200)이 삽입되고, 필름형 봉지재(300)의 양각의 패턴은 반도체 칩(200) 사이의 공간에 삽입되어 기판(100)의 접합면 위에 필름형 봉지재(300)의 접합면이 끼워지는 형태의 패턴이 형성될 수 있다.
이와 같이 필름형 봉지재(300)의 접합면에 기판(100)의 접합면의 형상과 역형상의 패턴을 형성하면, 봉지재의 유동 특성을 더욱 향상시킬 수 있어서 반도체 칩(200) 사이의 공간에 충진율을 더 높일 수 있다. 또한, 높은 점도와 짧은 melting time을 가지는 소재에 대해서도 반도체 칩(200)의 움직임 및 손상을 최소화하며 패키징 공정을 수행할 수가 있다.
나아가, 도 3에 도시되어 있는 것과 같이 도 2의 패턴에 마이크로 패턴이 추가로 형성되는 형태로 형성될 수도 있다. 즉, 반도체 칩(200)이 실장된 기판(100)의 접합면 형상의 역형상에 따른 비교적 크기가 큰 패턴 상에 미세 패턴이 혼합된 형태의 멀티스케일의 패턴이 형성될 수 있다. 도면에서는 반도체 칩(200) 사이의 공간에 삽입되는 양각이 패턴에 미세 패턴이 형성된 형태를 도시하나, 가압 방향으로 반도체 칩(200)과 접하는 반도체 칩(200) 상면에 대응되는 음각의 패턴에도 미세 패턴이 형성될 수 있다.
즉, 도 3의 경우 도 1과 도 2의 특징을 모두 가질 수가 있다. 반도체 칩(200)이 실장된 기판(100)의 접합면 형상의 역형상을 가짐에 따라서 도 1과 비교하여 봉지재의 유동 특성을 더욱 향상시킬 수가 있어서, 봉지재를 더욱 밀하게 충진시킬 수가 있다. 또한, 상기 역형상에 따른 비교적 크기가 큰 패턴 상에 미세 패턴이 별도로 형성됨에 따라서 도 2와 비교하여 압력 집중을 더욱 분산시킬 수 있어서 압축 성형의 균일도를 더욱 향상시킬 수가 있다.
또한, 패턴의 크기와 간격이 불규칙한 형태로 음각과 양각이 반복되는 랜덤 패턴이 형성될 수도 있다. 상기 랜덤 패턴은 패턴의 두께도 불규칙하게 형성될 수 있다.
도 4는 불규칙한 형태의 랜덤 패턴의 일 예인 주름 패턴(wrinkle pattern)을 도시한다. 주름 패턴은 나노 채널(nano channel)의 제작, 광학 격자 소자(optical grating device)의 제작 등 다양한 분야에 응용되고 있다.
상기 주름 패턴은 열에 의한 변형이나 외력에 의한 변형으로 표면에 압축 응력을 발생시켜 형성될 수 있다. 예를 들어, 가열과 냉각을 반복하는 과정에서 부피 변형으로 표면에 주름 패턴을 형성할 수 있다. 또는, 고체 표면에 플라즈마나 이온빔 등을 이용하여 표면처리를 하면 물리적, 화학적, 광학적 특성 등이 변화하게 되는데, 이때 표면처리 조건 및 고분자의 성질에 따라서 다양한 형태의 마이크로 또는 나노 크기의 주름 패턴을 형성할 수 있다.
특히, 필름형 봉지재(300)의 접합면에 불규칙한 랜덤 패턴을 형성하는 경우, 랜덤한 패턴 구조에 의해 압력 집중으로 분산시킬 수 있어서 압축성형 균일도를 향상시킬 수 있으며, 특히 기판(100)에 실장된 반도체 칩(200)의 크기, 형상, 배열 등에 상관 없이 사용될 수가 있다는 장점이 있다.
이하, 본 발명의 일 실시예에 따른 반도체 패키징용 봉지재 제작 방법에 대하여 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키징용 필름형 봉지재 제작 방법을 나타내는 도면이다.
본 발명의 일 실시예에 따른 반도체 패키징용 필름형 봉지재 제작 방법은 패턴이 형성된 보호 필름(310)을 준비하는 단계 및 봉지재를 합지시키는 단계를 포함할 수 있다.
먼저, 필름형 봉지재(300)의 접합면에 형성되는 음각 및 양각의 패턴에 대응되는 역형상의 패턴이 형성되는 보호 필름(310)을 준비한다. 필름형 봉지재(300)의 접합면에 형성되는 음각 및 양각의 패턴은 도 1 내지 도 3을 참조로 설명한 패턴일 수 있으며, 이에 대응하는 역형상의 패턴이 보호 필름(310)의 일측면에 형성된다. 참고로, 도 5에서는 필름형 봉지재(300)의 접합면에 패턴의 크기와 간격뿐만 아니라 두께도 불규칙한 형태의 랜덤 패턴 제작을 위한 역형상의 패턴이 형성된 보호 필름(310)을 도시한다. 상기 패턴이 형성된 보호 필름(310)은 UV imprinting 방법으로 제작될 수 있다.
다음, 보호 필름(310)에 봉지재를 합지시켜 보호 필름의 패턴을 봉지재에 전사시키고 패턴이 형성된 필름형 봉지재(300)를 형성한다. 이때, 합지된 보호 필름(310)과 필름형 봉지재(300)를 함께 건조시키고 급냉각시키는 단계를 더 포함할 수 있다.
일반적으로, 열경화 소재는 경화 단계에 따라서 경화반응이 일어나기 전의 액체 상태의 A-stage, 열경화 과정의 중간 단계로 말랑말랑한 반경화 상태의 B-stage, 완전 경화되어 딱딱해진 C-stage로 나뉠 수가 있다.
본 발명에 따른 필름형 봉지재(300)는, 경화도를 적절하게 조절하여 접합면에 상기 패턴의 구조를 형성하면서 패키징 공정에 있어서는 반도체 칩 사이에 충진된 후 열에 의해 경화될 수 있도록 B-stage 단계로 제작되는 것이 바람직하다.
이에, 기저 필름(320) 상에 A-stage 단계 또는 B-stage 경화 단계의 봉지재(300)를 코팅시키고, 이를 보호 필름(310)에 합지시켜 보호 필름의 패턴을 상기 봉지재(300)에 전사시킨다. 다음, 합지된 보호 필름(310)과 필름형 봉지재(300)를 함께 건조 후 급속 냉각시킴으로써 보호 필름(310) 상의 필름형 봉지재(300)가 전사된 패턴을 가지되 B-stage 단계로 말랑말랑하게 경화된 상태를 유지시킬 수 있다. 이때, 패키징 공정에서 필름형 봉지재(300)를 사용할 때에는 보호 필름(310)과 기저 필름(320)을 제거하여 사용한다.
이하, 본 발명에 따른 반도체 패키지용 필름형 봉지재(300)를 이용한 패키징 공정을 설명하기로 한다.
도 6은 본 발명에 따른 반도체 패키징용 필름형 봉지재를 이용한 패키징 공정을 도시하는 도면이고, 도 7은 도 6에 의한 패키징 결과를 도시하는 도면이다.
도시되어 있는 것과 같이 하부 몰드(410) 상에 반도체 칩(200)이 실장된 대면적의 기판(100)을 배치시키고, 보호 필름(310) 및 기저 필름(320)이 제거된 접합면에 패턴이 형성된 필름형 봉지재(300)를 기판(100) 상부에 배치시킨다. 이때, 필름형 봉지재(300)는 B-stage 단계로 경화된 상태인 것이 바람직하다. 즉, 접합면에 패턴의 구조를 형성하되, 충진이 가능한 말랑말랑한 상태이다.
그리고, 표면에 릴리스 필름(release film)(430)이 코팅된 상부 몰드(420)로 필름형 봉지재(300)의 상면을 가압하여 몰딩을 수행한다. 이때, 몰딩 과정에서 적정 온도로 승온되어 가압될 수 있다. 몰딩 온도는 필름형 봉지재(300)의 종류에 따라 달라질 수 있다.
전술한 바와 같이 본 발명에서는 필름형 봉지재(300)의 접합면에 패턴을 형성함에 따라서 점도가 높고 melting time이 짧은 봉지재(300)의 경우에도 비교적 작은 가압력으로 대면적 기판(100)의 전면적에 대하여 균일하게 압력을 분산시킬 수 있다. 이에 따라, 패키징 과정에서 반도체 칩(200)의 이동 또는 반도체 칩(200)의 손상을 최소화하며, 반도체 칩(200) 사이의 공간에 봉지재(300)의 충진율을 높일 수가 있다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
100: 기판
200: 반도체 칩
300: 필름형 봉지재
310: 보호 필름
320: 기저 필름
410: 하부 몰드
420: 상부 몰드
430: 릴리스 필름

Claims (14)

  1. 복수의 반도체 칩이 실장된 웨이퍼 또는 패널의 패키징용 필름형 봉지재로서,
    상기 필름형 봉지재의 접합면에는 음각 및 양각의 패턴이 형성되는 반도체 패키징용 필름형 봉지재.
  2. 제 1 항에 있어서,
    상기 패턴은 크기와 간격이 불규칙한 랜덤 패턴인 반도체 패키징용 필름형 봉지재.
  3. 제 2 항에 있어서,
    상기 패턴은 주름 패턴(wrinkle pattern)인 반도체 패키징용 필름형 봉지재.
  4. 제 1 항에 있어서,
    상기 패턴은 마이크로 크기의 미세 패턴인 반도체 패키징용 필름형 봉지재.
  5. 제 4 항에 있어서,
    상기 패턴은 마이크로 크기의 돌기 구조의 미세 패턴인 반도체 패키징용 필름형 봉지재.
  6. 제 1 항에 있어서,
    상기 패턴은 복수의 반도체 칩이 실장된 상기 웨이퍼 또는 상기 패널의 접합면의 형상과 역형상의 패턴인 반도체 패키징용 필름형 봉지재.
  7. 제 6 항에 있어서,
    상기 패턴은 상기 역형상의 패턴 상에 마이크로 크기의 미세 패턴이 더 형성된 멀티스케일 패턴인 반도체 패키징용 필름형 봉지재.
  8. 복수의 반도체 칩이 실장된 웨이퍼 또는 패널의 패키징용 필름형 봉지재 제작 방법에 관한 것으로,
    상기 필름형 봉지재의 접합면에 형성되는 음각 및 양각의 패턴에 대응되는 역형상의 패턴이 형성되는 보호 필름을 준비하는 단계; 및
    상기 보호 필름에 봉지재를 합지시켜 상기 보호 필름의 패턴을 전사시켜 패턴이 형성된 필름형 봉지재를 형성하는 단계를 포함하는 반도체 패키징용 필름형 봉지재 제작 방법.
  9. 제 8 항에 있어서,
    상기 필름형 봉지재를 형성하는 단계는
    A-stage 또는 B-stage 경화 단계의 봉지재를 상기 보호 필름에 합지시키는 단계; 및
    합지된 보호 필름과 봉지재를 함께 건조 및 냉각시키는 단계를 포함하는 반도체 패키징용 필름형 봉지재 제작 방법.
  10. 제 9 항에 있어서,
    상기 보호 필름에 합지시키는 단계 전에,
    기저 필름에 상기 봉지재를 코팅시키는 단계를 더 포함하는 반도체 패키징용 필름형 봉지재 제작 방법.
  11. 제 8 항에 있어서,
    상기 패턴은 크기와 간격이 불규칙한 랜덤 패턴인 반도체 패키징용 필름형 봉지재.
  12. 제 8 항에 있어서,
    상기 패턴은 마이크로 크기의 미세 패턴인 반도체 패키징용 필름형 봉지재 제작 방법.
  13. 제 8 항에 있어서,
    상기 패턴은 복수의 반도체 칩이 실장된 상기 웨이퍼 또는 상기 패널의 접합면과 역형상의 패턴인 반도체 패키징용 필름형 봉지재 제작 방법.
  14. 제 13항에 있어서,
    상기 패턴은 상기 역형상의 패턴 상에 마이크로 크기의 미세 패턴이 더 형성된 멀티스케일 패턴인 반도체 패키징용 필름형 봉지재 제작 방법.
KR1020210056355A 2021-04-30 2021-04-30 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법 KR20220149830A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210056355A KR20220149830A (ko) 2021-04-30 2021-04-30 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056355A KR20220149830A (ko) 2021-04-30 2021-04-30 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법

Publications (1)

Publication Number Publication Date
KR20220149830A true KR20220149830A (ko) 2022-11-09

Family

ID=84040264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056355A KR20220149830A (ko) 2021-04-30 2021-04-30 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법

Country Status (1)

Country Link
KR (1) KR20220149830A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933277B1 (ko) 2016-08-30 2018-12-27 삼성에스디아이 주식회사 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933277B1 (ko) 2016-08-30 2018-12-27 삼성에스디아이 주식회사 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7665399B2 (en) System and method for vacuum generated imprinting
TW200406898A (en) Techniques-for manufacturing flash-free contacts on a semiconductor package
CN100539092C (zh) 半导体器件及其制造方法
TWI618200B (zh) 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法
KR20000007689A (ko) 압축 성형 방법
TWI277504B (en) Method of separating a mold from a solidified layer disposed on a substrate
US20130228799A1 (en) Method for producing a silicone foil, silicone foil and optoelectronic semiconductor component comprising a silicone foil
JP4185501B2 (ja) 半導体素子封止用射出キャスト成形装置、および使用方法
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
US7037458B2 (en) Progressive stamping apparatus and method
KR20220149830A (ko) 반도체 패키징용 필름형 봉지재 및 반도체 패키징용 필름형 봉지재 제작 방법
KR100601474B1 (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
AU2004214603B2 (en) A moulding apparatus for moulding protective caps for micro-fabricated structures
US5930652A (en) Semiconductor encapsulation method
JP4502870B2 (ja) 中空半導体パッケージの製造方法
JP4134866B2 (ja) 封止膜形成方法
CN108583018A (zh) 以低轮廓封装体封装键合线的方法
KR101618436B1 (ko) 나노 전극층 생성 방법
US7988899B2 (en) Stamper and method for making soft mold
US20160144538A1 (en) Biomimetic adhesive layer and method of manufacturing the same
CN110034024A (zh) 封装基板的制造方法
JP2008036817A (ja) 複合型光学素子の製造方法
KR100860476B1 (ko) 임프린트용 레진 양면 디스펜싱 방법
KR101604912B1 (ko) 나노 금속 라인 생성 방법
JP2012212719A (ja) パターン形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application