JP4134866B2 - 封止膜形成方法 - Google Patents
封止膜形成方法 Download PDFInfo
- Publication number
- JP4134866B2 JP4134866B2 JP2003329249A JP2003329249A JP4134866B2 JP 4134866 B2 JP4134866 B2 JP 4134866B2 JP 2003329249 A JP2003329249 A JP 2003329249A JP 2003329249 A JP2003329249 A JP 2003329249A JP 4134866 B2 JP4134866 B2 JP 4134866B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing film
- semiconductor wafer
- film forming
- forming resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
請求項2に記載の発明は、柱状電極を有する半導体ウエハ上ほぼ全面に、シート状の封止膜形成用樹脂膜を前記半導体ウエハ上に対向させて配置する工程と、前記封止膜形成用樹脂膜を前記半導体ウエハ上に加熱加圧処理して、前記柱状電極を含む前記半導体ウエハ上ほぼ全面に転写する工程と、前記転写された封止膜形成用樹脂膜を硬化させて前記半導体ウエハ上に封止膜を形成する工程と、を含み、前記封止膜形成用樹脂膜は支持テープの一面に設けられて、前記半導体ウエハ上に配置され、且つ、前記封止膜形成用樹脂膜の前記半導体ウエハのダイシングラインに対応する部分は予め硬化されていることを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記加熱加圧処理は真空中で行なうことを特徴とするものである。
請求項4に記載の発明は、請求項1または2に記載の発明において、前記半導体ウエハはステージ上に吸着されて配置されていることを特徴とするものである。
請求項5に記載の発明は、請求項1または2に記載の発明において、前記加熱加圧処理は加熱加圧ローラによって行い、前記封止膜形成用樹脂膜を加熱するとともに、前記半導体ウエハ上に向けた押し圧力を加えることを特徴とするものである。
請求項6に記載の発明は、請求項1または2に記載の発明において、前記封止膜形成用樹脂膜は1層であることを特徴とするものである。
請求項7に記載の発明は、請求項1または2に記載の発明において、前記封止膜形成用樹脂膜は複数層であり、最下層の封止膜形成用樹脂層は最上層の封止膜形成用樹脂層と異なるものからなることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記最上層の封止膜形成用樹脂層は前記最下層の封止膜形成用樹脂層よりも流動性が高いものからなることを特徴とするものである。
請求項9に記載の発明は、請求項7に記載の発明において、前記最上層の封止膜形成用樹脂層は前記最下層の封止膜形成用樹脂層よりも弾性率が低いものからなることを特徴とするものである。
請求項10に記載の発明は、請求項1または2に記載の発明において、前記加熱加圧処理は前記支持テープを介して行われ、前記封止膜を形成する工程は、前記封止膜形成用樹脂膜の硬化後に前記支持テープを剥離する工程を含むことを特徴とするものである。
3 半導体ウエハ
4 加熱加圧ローラ
5 供給ローラ
6 巻取ローラ
7 支持テープ
8 封止膜形成用樹脂膜
19 柱状電極
20 封止膜
21 半田ボール
22 ダイシングライン
Claims (10)
- 柱状電極を有する半導体ウエハ上ほぼ全面に、シート状の封止膜形成用樹脂膜を前記半導体ウエハ上に対向させて配置する工程と、
前記封止膜形成用樹脂膜を前記半導体ウエハ上に加熱加圧処理して、前記柱状電極を含む
前記半導体ウエハ上ほぼ全面に転写する工程と、
前記転写された封止膜形成用樹脂膜を硬化させて前記半導体ウエハ上に封止膜を形成する
工程と、を含み、
前記封止膜形成用樹脂膜は支持テープの一面に設けられて、前記半導体ウエハ上に配置され、
且つ、前記封止膜形成用樹脂膜の前記半導体ウエハのダイシングラインに対応する部分は予め除去されていることを特徴とする封止膜形成方法。 - 柱状電極を有する半導体ウエハ上ほぼ全面に、シート状の封止膜形成用樹脂膜を前記半導体ウエハ上に対向させて配置する工程と、
前記封止膜形成用樹脂膜を前記半導体ウエハ上に加熱加圧処理して、前記柱状電極を含む
前記半導体ウエハ上ほぼ全面に転写する工程と、
前記転写された封止膜形成用樹脂膜を硬化させて前記半導体ウエハ上に封止膜を形成する
工程と、を含み、
前記封止膜形成用樹脂膜は支持テープの一面に設けられて、前記半導体ウエハ上に配置され、
且つ、前記封止膜形成用樹脂膜の前記半導体ウエハのダイシングラインに対応する部分は予め硬化されていることを特徴とする封止膜形成方法。 - 請求項1または2に記載の発明において、前記加熱加圧処理は真空中で行なうことを特徴とする封止膜形成方法。
- 請求項1または2に記載の発明において、前記半導体ウエハはステージ上に吸着されて配置されていることを特徴とする封止膜形成方法。
- 請求項1または2に記載の発明において、前記加熱加圧処理は加熱加圧ローラによって行い、前記封止膜形成用樹脂膜を加熱するとともに、前記半導体ウエハ上に向けた押し圧力を加えることを特徴とする封止膜形成方法。
- 請求項1または2に記載の発明において、前記封止膜形成用樹脂膜は1層であることを特徴とする封止膜形成方法。
- 請求項1または2に記載の発明において、前記封止膜形成用樹脂膜は複数層であり、最下層の封止膜形成用樹脂層は最上層の封止膜形成用樹脂層と異なるものからなることを特徴とする封止膜形成方法。
- 請求項7に記載の発明において、前記最上層の封止膜形成用樹脂層は前記最下層の封止膜形成用樹脂層よりも流動性が高いものからなることを特徴とする封止膜形成方法。
- 請求項7に記載の発明において、前記最上層の封止膜形成用樹脂層は前記最下層の封止膜形成用樹脂層よりも弾性率が低いものからなることを特徴とする封止膜形成方法。
- 請求項1または2に記載の発明において、前記加熱加圧処理は前記支持テープを介して行われ、前記封止膜を形成する工程は、前記転写された封止膜形成用樹脂膜の硬化後に前記支持テープを剥離する工程を含むことを特徴とする封止膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329249A JP4134866B2 (ja) | 2003-09-22 | 2003-09-22 | 封止膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329249A JP4134866B2 (ja) | 2003-09-22 | 2003-09-22 | 封止膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093963A JP2005093963A (ja) | 2005-04-07 |
JP4134866B2 true JP4134866B2 (ja) | 2008-08-20 |
Family
ID=34458542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003329249A Expired - Fee Related JP4134866B2 (ja) | 2003-09-22 | 2003-09-22 | 封止膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4134866B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104339512A (zh) * | 2013-07-31 | 2015-02-11 | 日东电工株式会社 | 粘贴夹具和电子装置的制造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4757056B2 (ja) | 2006-02-21 | 2011-08-24 | 富士通株式会社 | 樹脂層の形成方法並びに半導体装置及びその製造方法 |
JP5242947B2 (ja) * | 2007-05-15 | 2013-07-24 | リンテック株式会社 | シート貼付装置及び貼付方法 |
JP5064157B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
DE102010062823A1 (de) * | 2010-12-10 | 2012-06-21 | Tesa Se | Klebmasse und Verfahren zur Kapselung einer elektronischen Anordnung |
JP6066055B2 (ja) * | 2012-12-06 | 2017-01-25 | Aiメカテック株式会社 | 有機el封止装置 |
US9865570B1 (en) * | 2017-02-14 | 2018-01-09 | Globalfoundries Inc. | Integrated circuit package with thermally conductive pillar |
-
2003
- 2003-09-22 JP JP2003329249A patent/JP4134866B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104339512A (zh) * | 2013-07-31 | 2015-02-11 | 日东电工株式会社 | 粘贴夹具和电子装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005093963A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4607429B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR101388753B1 (ko) | Flip 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법 | |
EP1730775B1 (en) | Semiconductor device and method of manufacturing thereof | |
CN1674280A (zh) | 叠层式电子部件 | |
JP5902114B2 (ja) | 半導体装置及びその製造方法 | |
JP2018142611A (ja) | 半導体装置の製造方法 | |
US20130062782A1 (en) | Stacked semiconductor devices and fabrication method/equipment for the same | |
Braun et al. | From wafer level to panel level mold embedding | |
JP2000299334A (ja) | 樹脂封止装置 | |
JP4134866B2 (ja) | 封止膜形成方法 | |
US7829389B2 (en) | Roll-on encapsulation method for semiconductor packages | |
CN109786540B (zh) | 一种led封装结构及其封装方法 | |
TW202107667A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
JP7494844B2 (ja) | ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム | |
CN111630642A (zh) | 半导体装置的制造方法及膜状粘接剂 | |
TW202119549A (zh) | 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜 | |
CN113632225A (zh) | 具有支石墓结构的半导体装置及其制造方法、支撑片的制造方法、以及支撑片形成用层叠膜 | |
TWI857050B (zh) | 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜 | |
JP2005123456A (ja) | 半導体装置の製造方法 | |
Fürgut et al. | Process and Equipment for eWLB: Chip Embedding by Molding | |
JP2022074033A (ja) | 半導体パッケージ | |
TW202420557A (zh) | 具有支石墓結構的半導體裝置的製造方法 | |
JP2022153830A (ja) | 支持部材の製造方法、及び、半導体装置の製造方法 | |
TW202107668A (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
TW202107670A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |