CN109643514A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN109643514A
CN109643514A CN201780050118.7A CN201780050118A CN109643514A CN 109643514 A CN109643514 A CN 109643514A CN 201780050118 A CN201780050118 A CN 201780050118A CN 109643514 A CN109643514 A CN 109643514A
Authority
CN
China
Prior art keywords
circuit
transistor
storage unit
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780050118.7A
Other languages
English (en)
Other versions
CN109643514B (zh
Inventor
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN109643514A publication Critical patent/CN109643514A/zh
Application granted granted Critical
Publication of CN109643514B publication Critical patent/CN109643514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供一种根据外光环境进行图像校正的显示装置。显示装置包括主机装置及光传感器。此外，显示装置包括处理电路。主机装置具有软件上进行使用神经网络的运算处理的功能以及以神经网络进行监督学习的功能。处理电路具有硬件上进行使用神经网络的运算处理的功能。光传感器具有取得外光的照度的功能。所取得的外光的照度输入到主机装置，由用户选择的亮度及色调被看作监督数据，由此在主机装置的神经网络上进行学习。通过学习得到的权系数用作处理电路的神经网络的权系数。通过将外光的照度输入到处理电路，在处理电路的神经网络中算出由用户选择的亮度及色调的设定值。

Description

显示装置及电子设备
技术领域
本发明的一个实施方式涉及一种显示装置及电子设备。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序、机器、产品或者组合物。具体而言，作为本说明书所公开的本发明的一个实施方式的技术领域的例子，可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、处理器、电子设备、它们的驱动方法、制造方法、检测方法或包括它们的系统。
背景技术
近年来，对智能手机等移动电话机、平板信息终端、笔记本型个人计算机(PC)等所包括的显示装置在各种方面上进行改良。例如，对显示装置进行开发，以提高分辨率及颜色再现性(NTSC比)，减少驱动电路，降低功耗等。
作为改良的一个例子，显示装置具有根据环境光自动调节显示在显示装置上的图像的明亮度的功能。作为该显示装置，例如可以举出具有反射环境光显示图像的功能以及使发光元件发光显示图像的功能的显示装置。通过采用上述结构，可以以如下方法调节显示在显示装置上的图像的明亮度：在环境光充分强的情况下，采用利用反射光在显示装置上显示图像的显示模式(以下，称为反射模式)，在环境光较弱的情况下，采用使发光元件发光在显示装置上显示图像的显示模式(以下，称为自发光模式)。就是说，该显示装置根据使用照度计(照度传感器)测得的环境光的强度，可以以选自根据该光的强度选择反射模式、自发光模式和利用两个模式的模式中的显示模式显示方法，来显示图像。
作为具有使发光元件发光显示图像的功能以及反射环境光显示图像的功能的显示装置，例如，专利文献1至专利文献3各自公开了在一个像素中包括控制液晶元件的像素电路和控制发光元件的像素电路的显示装置(这种显示装置称为混合式显示装置)。
作为用于显示在显示装置上的图像的处理，已在研究神经网络的利用。另外，非专利文献1揭露有关具有利用神经网络的自己学习功能的芯片的技术。
[参考文献]
[专利文献]
[专利文献1]美国专利申请公开第2003/0107688号说明书
[专利文献2]国际专利申请公开第2007/041150号公报
[专利文献3]日本专利申请公开第2008-225381号公报
[非专利文献]
[非专利文献1]Yutaka Arima et al，”A Self-Learning Neural Network Chipwith 125Neurons and 10K Self-Organization Synapses”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.26，NO.4，APRIL 1991，pp.607-611
发明内容
在包括一种显示元件的显示装置中，已提出了作为包括显示元件的像素电路、驱动电路等使用在沟道形成区域包含金属氧化物或氧化物半导体的晶体管(以下，该晶体管称为“OS晶体管”)。OS晶体管具有关态电流(off-state current)非常低的特征。因此，例如，在OS晶体管用于像素电路的情况下，当通过显示装置显示静态图像时可以减少在像素电路中保持的图像数据的刷新频度。此外，例如，在OS晶体管用于驱动电路的情况下，当通过显示装置显示静态图像时不需要使驱动电路工作。因此，通过所需的设定信息等储存于利用OS晶体管的非易失性存储器，可以停止电源供应。
可以对上述像素电路或驱动电路使用在沟道形成区域包含硅的晶体管(以下，该晶体管称为“Si晶体管”)。尤其是，为了在驱动电路中提高缓冲放大器、寄存器电路、传输晶体管逻辑电路等的性能，有时优选使用Si晶体管。
为了利用OS晶体管及Si晶体管的双方的特征，已提出了使用OS晶体管及Si晶体管的双方形成的显示装置的驱动电路。但是，热处理的条件诸如温度、时间及气氛等在形成OS晶体管的工序与形成驱动电路中的具有高耐压的Si晶体管的工序之间不同。因此，有时在一个电路中难以形成OS晶体管及具有高耐压的Si晶体管。
本发明的一个实施方式的另一个目的是提供一种新颖的显示装置。本发明的一个实施方式的另一个目的是提供一种包括新颖的显示装置的电子设备。
本发明的一个实施方式的另一个目的是提供一种包括驱动性能高的驱动电路的显示装置。本发明的一个实施方式的另一个目的是提供一种像素密度高的显示装置。本发明的一个实施方式的另一个目的是提供一种功耗低的显示装置。本发明的一个实施方式的另一个目的是提供一种具有根据外光环境调整显示部的亮度、色调的功能的显示装置。
注意，本发明的一个实施方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是上面没有提到而将在下面进行说明的目的。所属技术领域的普通技术人员将从说明书、附图等的记载中导出并可以抽出其他目的。本发明的一个实施方式实现上述目的及其他目的中的至少一个。本发明的一个实施方式并不需要实现所有的上述记载及其他目的。
(1)
本发明的一个实施方式是一种显示装置，包括：处理电路；以及主机装置，其中，主机装置被构成为在软件上进行使用神经网络的运算处理以及以神经网络进行监督学习，处理电路被构成为在硬件上进行使用神经网络的运算处理，主机装置被构成为基于第一数据及监督数据生成权系数且将权系数输入到处理电路，监督数据具有对应于第一亮度及第一色调的第一设定值，并且，处理电路被构成为基于第一数据及权系数生成第二数据。
(2)
本发明的另一个实施方式是(1)所述的显示装置，包括：传感器；以及显示部，其中显示部包括显示元件，传感器被构成为取得第一数据，第二数据具有对应于第二亮度及第二色调的第二设定值，并且显示元件被构成为显示对应于第二设定值的图像。
(3)
本发明的另一个实施方式是(1)所述的显示装置，包括：传感器；以及显示部，其中显示部包括第一显示元件及第二显示元件，传感器被构成为取得第一数据，第二数据具有对应于第二亮度及第二色调的第二设定值以及对应于第三亮度及第三色调的第三设定值，第一显示元件被构成为通过外光的反射显示对应于第二设定值的图像，并且第二显示元件被构成为通过自发光显示对应于第三设定值的图像。
(4)
本发明的另一个实施方式是(1)至(3)中任一个所述的显示装置，其中处理电路包括第一存储单元、第二存储单元以及偏置电路，第一存储单元被构成为输出对应于储存在第一存储单元中的第一模拟数据的第一电流，第二存储单元被构成为输出对应于储存在第二存储单元中的参考模拟数据的第二电流，偏置电路被构成为输出对应于第一电流与第二电流的差分电流的第三电流，第一存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在第一存储单元中的第一模拟数据的第四电流，第二存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在第二存储单元中的参考模拟数据的第五电流，处理电路被构成为得到对应于第四电流与第五电流的差分电流的第六电流且通过从第六电流减去第三电流输出基于第一模拟数据与第二模拟数据的积和的第七电流，并且第一模拟数据为对应于权系数的数据。
(5)
本发明的另一个实施方式是(4)所述的显示装置，其中第一存储单元、第二存储单元以及偏置电路的每一个包括第一晶体管，并且第一晶体管在沟道形成区域包含金属氧化物。
(6)
本发明的另一个实施方式是(1)至(3)中任一个所述的显示装置，其中处理电路包括第一存储单元、第二存储单元、第一电流生成电路以及第二电流生成电路，第一存储单元被构成为输出对应于储存在第一存储单元中的第一模拟数据的第一电流，第二存储单元被构成为输出对应于储存在第二存储单元中的参考模拟数据的第二电流，第一电流生成电路被构成为在第一电流比第二电流小时生成对应于第一电流与第二电流的差分的第三电流且保持对应于第三电流的电位，第二电流生成电路被构成为在第一电流比第二电流大时生成对应于第一电流与第二电流的差分的第四电流且保持对应于第四电流的电位，第一存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在第一存储单元中的第一模拟数据的第五电流，第二存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在第二存储单元中的参考模拟数据的第六电流，处理电路被构成为得到对应于第五电流与第六电流的差分电流的第七电流且通过从第七电流减去第三电流或第四电流输出基于第一模拟数据与第二模拟数据的积和的第八电流，并且第一模拟数据为对应于权系数的数据。
(7)
本发明的另一个实施方式是(6)所述的显示装置，其中第一存储单元、第二存储单元、第一电流生成电路以及第二电流生成电路的每一个包括第一晶体管，并且第一晶体管在沟道形成区域包含金属氧化物。
(8)
本发明的另一个实施方式是(4)或(5)所述的显示装置，还包括：基材；以及第一集成电路，其中显示部形成在基材上，第一集成电路安装在基材上，处理电路形成在基材上，第一集成电路包括图像处理部，并且图像处理部被构成为基于第二数据处理图像数据。
(9)
本发明的另一个实施方式是(2)至(7)中任一个所述的显示装置，还包括：基材；以及第一集成电路，其中显示部形成在基材上，第一集成电路安装在基材上，第一集成电路包括图像处理部，图像处理部包括处理电路，并且图像处理部被构成为基于第二数据处理图像数据。
(10)
本发明的另一个实施方式是(8)或(9)所述的显示装置，其中第一集成电路包括第二晶体管，并且第二晶体管在沟道形成区域包含硅。
(11)
本发明的另一个实施方式是(8)至(10)中任一个所述的显示装置，其中第一集成电路包括第三晶体管，并且第三晶体管在沟道形成区域包含金属氧化物。
(12)
本发明的另一个实施方式是(8)至(11)中任一个所述的显示装置，还包括：第一电路；第二电路；以及第二集成电路，其中第一电路形成在基材上，第二电路形成在基材上，第二集成电路安装在基材上，第一电路被构成为用作显示部的栅极驱动器，第二电路被构成为将被输入的电压转移到高电位一侧，并且第二集成电路被构成为用作显示部的源极驱动器。
(13)
本发明的另一个实施方式是(12)所述的显示装置，其中显示部、第一电路以及第二电路的每一个包括第四晶体管，并且第四晶体管在沟道形成区域包含金属氧化物。
(14)
本发明的另一个实施方式是(12)或(13)所述的显示装置，其中第二集成电路包括第五晶体管，并且第五晶体管在沟道形成区域包含硅。
(15)
本发明的另一个实施方式是(12)至(14)中任一个所述的显示装置，其中第一集成电路包括控制器，并且控制器被构成为控制对第一电路、第二电路、第二集成电路和图像处理部中的至少一个供应电源。
(16)
本发明的另一个实施方式是一种电子设备，包括：(1)至(15)中任一个所述的显示装置；触摸传感器单元；以及外壳。
根据本发明的一个实施方式，可以提供一种新颖的显示装置。根据本发明的另一个实施方式，可以提供一种包括新颖的显示装置的电子设备。
根据本发明的另一个实施方式，可以提供一种包括驱动性能高的驱动电路的显示装置。根据本发明的另一个实施方式，可以提供一种像素密度高的显示装置。根据本发明的另一个实施方式，可以提供一种功耗低的显示装置。根据本发明的另一个实施方式，一种具有根据外光环境调整显示部的亮度、色调的功能的显示装置。
注意，本发明的一个实施方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是上面没有提到而将在下面进行说明的效果。所属技术领域的普通技术人员将从说明书、附图等的记载中导出并可以抽出其他效果。本发明的一个实施方式具有上述效果及其他效果中的至少一个效果。由此，本发明的一个实施方式有时不具有上述效果。
附图说明
图1是示出显示装置的结构例子的方框图。
图2A至图2C是说明参数的图。
图3A及图3B是示出帧存储器的结构例子的方框图。
图4是示出寄存器的结构例子的方框图。
图5是示出寄存器的结构例子的电路图。
图6是示出显示装置的结构例子的方框图。
图7示出分层神经网络的一个例子。
图8示出分层神经网络的一个例子。
图9示出分层神经网络的一个例子。
图10A至图10D各自示出电路的结构例子。
图11示出半导体装置的一个例子。
图12是示出图11中的半导体装置的偏置电路的一个例子的电路图。
图13是示出图11中的半导体装置的偏置电路的一个例子的电路图。
图14是示出图11中的半导体装置的偏置电路的一个例子的电路图。
图15是示出图11中的半导体装置的存储单元阵列的一个例子的电路图。
图16是示出图11中的半导体装置的偏置电路的一个例子的电路图。
图17是示出图11中的半导体装置的存储单元阵列的一个例子的电路图。
图18是示出半导体装置的工作例子的时序图。
图19是示出半导体装置的工作例子的时序图。
图20示出半导体装置的一个例子。
图21是示出图20中的半导体装置的偏置电路的一个例子的电路图。
图22是示出图20中的半导体装置的偏置电路的一个例子的电路图。
图23是示出半导体装置的工作例子的时序图。
图24是示出半导体装置的工作例子的时序图。
图25是示出半导体装置的工作例子的时序图。
图26是示出电子设备的工作例子的流程图。
图27是示出电子设备的工作例子的流程图。
图28A及图28B是示出显示单元的一个例子的俯视图及立体图。
图29A及图29B是示出显示单元的一个例子的俯视图及立体图。
图30A及图30B是示出显示单元的一个例子的俯视图及立体图。
图31是示出显示装置的结构例子的方框图。
图32是触摸传感器单元的一个例子的俯视图。
图33是示出在显示单元上安装触摸传感器单元的一个例子的立体图。
图34A至图34E是各自示出像素的结构例子的电路图。
图35A及图35B是各自示出像素的结构例子的电路图。
图36A及图36B是各自示出像素的结构例子的电路图。
图37是示出像素的结构例子的电路图。
图38是示出像素的结构例子的电路图。
图39A至图39C是示出栅极驱动器的结构例子的方框图以及示出包括在栅极驱动器中的电路的图。
图40是示出包括在栅极驱动器中的电路的电路图。
图41是示出包括在栅极驱动器中的电路的电路图。
图42是示出栅极驱动器的工作例子的时序图。
图43是示出栅极驱动器的工作例子的时序图。
图44是示出电平转换器的结构例子的电路图。
图45是示出电平转换器的工作例子的时序图。
图46是示出源极驱动器IC的结构例子的方框图。
图47是示出显示单元的一个例子的截面图。
图48是示出像素的一个例子的俯视图。
图49是示出触摸传感器单元的一个例子的电路图。
图50A及图50B是各自示出电子设备的一个例子的立体图。
图51A至图51F是各自示出电子设备的一个例子的立体图。
图52示出移动体中的显示装置的使用例子。
具体实施方式
对“电子设备”、“电子构件”、“模块”、“半导体装置”的记载进行说明。一般来说，“电子设备”有时例如是指：个人计算机；移动电话；平板终端；电子书阅读器终端；可穿戴终端；视听(AV)设备；电器产品；家用设备；商用设备；数字标牌；汽车；或者具有系统的电气产品等。“电子构件”或“模块”有时是指：电子设备所具有的处理器、存储装置、传感器、电池、显示装置、发光装置、接口装置、射频标签(RF)、接收器、发送器等。“半导体装置”有时是指：包括半导体元件或驱动电路的装置；或者包括在电子构件或模块中且包括半导体元件的控制电路、逻辑电路、信号产生电路、信号转换电路、电位电平转换电路、电压源、电流源、切换电路、放大电路、存储电路、存储单元、显示电路以及显示像素等。
在本说明书等中，金属氧化物是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(也可以简称为OS)等。例如，有时将被用于晶体管的活性层的金属氧化物称为氧化物半导体。换言之，在金属氧化物包括于具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物可以被称为金属氧化物半导体，简称为OS。此外，OS FET为包含金属氧化物或氧化物半导体的晶体管。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
(实施方式1)
在本实施方式中，将说明本发明的一个实施方式的显示装置的结构。
〈显示装置的结构例子〉
图1是示出显示装置1000的结构例子的方框图。显示装置1000包括显示单元100、触摸传感器单元200、传感器441以及主机装置440。尤其是，示出显示单元100所包括的控制器IC(Integrated Circuit)400的详细内容。显示单元100是作为显示元件包括液晶元件、发光元件等中的一个的显示单元。
显示单元100除了控制器IC400以外包括显示部102、栅极驱动器103、电平转换器104以及源极驱动器IC111。注意，显示元件包括于显示部102中。
控制器IC400包括接口450、帧存储器451、译码器452、传感器控制器453、控制器454、时钟生成电路455、图像处理部460、存储器470、时序控制器473、存储电路475以及触摸传感器控制器484。
在显示单元100中，源极驱动器IC111及控制器IC400优选通过玻璃覆晶封装(COG)方式安装在显示单元100的基材上。或者，源极驱动器IC111及控制器IC400可以通过薄膜覆晶封装(COF)方式等安装在柔性印刷电路(FPC)上。此外，如在实施方式4中进行详细说明那样，电平转换器104、栅极驱动器103及显示部102的每一个优选在基材上使用OS晶体管形成。
主机装置440是用来进行计算及控制等处理的计算机并由中央处理装置(CPU)、存储器等构成。主机装置440包括软件447，在执行软件447时使用该CPU及该存储器。能够对主机装置440设置的软件447的例子包括网络浏览器及动画播放软件。在本发明的一个实施方式的显示装置中主机装置440的软件447除了进行神经网络的运算处理的功能以外还具有进行神经网络的监督学习的功能。将在实施方式2中说明神经网络的监督学习，且将在实施方式3中说明本发明的一个实施方式的显示装置的图像校正的工作。
控制器IC400与主机装置440之间的通信通过接口450进行。将图像数据、各种控制信号等从主机装置440传送到控制器IC400。将通过触摸传感器控制器484取得的触摸位置等信息从控制器IC400传送到主机装置440。注意，控制器IC400所包括的电路根据主机装置440的标准及显示单元100的规格等适当地取舍。
传感器441包括多种传感器。在图1所示的结构例子中，传感器441包括光传感器443、开闭传感器444以及加速度传感器446。传感器441与控制器IC400电连接。
触摸传感器单元200包括传感器电路212、TS驱动器IC211以及传感器阵列202。在本说明书中，将传感器电路212及TS驱动器IC211总称为外围电路215。作为触摸传感器单元200的功能，通过外围电路215检测出输入到传感器阵列202的用户的手指的动作诸如触摸、轻弹或多点触摸并将其传送到控制器IC400的触摸传感器控制器484。
外围电路215优选通过COG方式安装于触摸传感器单元200的基材上。此外，外围电路215可以通过COF方式安装于FPC上等。
接着，说明控制器IC400。
帧存储器451是用来储存输入到控制器IC400的图像数据的存储器。当从主机装置440发送被压缩的图像数据时，帧存储器451能够储存被压缩的图像数据。译码器452是使被压缩的图像数据解压缩的电路。当不需要使图像数据解压缩时，译码器452不进行处理。或者，也可以将译码器452配置于帧存储器451与接口450之间。
图像处理部460具有对图像数据进行各种图像处理的功能。例如，图像处理部460包括伽马校正电路461、调光电路462、调色电路463及数据处理电路465。
在图像处理部460中处理过的图像数据经过存储器470输出到图1的源极驱动器IC111。存储器470是暂时储存图像数据的存储器，有时称为线缓冲器。源极驱动器IC111具有处理被输入的图像数据，且将该图像数据写入到显示部102的源极线的功能。
时序控制器473具有生成在源极驱动器IC111、触摸传感器控制器484、显示单元100中的栅极驱动器103中使用的时序信号的功能。在图1的结构例子中，输入到栅极驱动器103的时序信号的电平由显示单元100中的电平转换器104转移，然后该信号发送到栅极驱动器103。栅极驱动器103具有选择显示部102的像素的功能。
触摸传感器控制器484具有控制图1的触摸传感器单元200的TS驱动器IC211、传感器电路212的功能。包括从传感器电路212读出的触摸信息的信号在触摸传感器控制器484中被处理，通过接口450发送到主机装置440。主机装置440生成反映触摸信息的图像数据而将该图像数据发送到控制器IC400。注意，控制器IC400可以将触摸信息反映到图像数据。
时钟生成电路455具有生成在控制器IC400中使用的时钟信号的功能。控制器454具有对通过接口450从主机装置440发送的各种控制信号进行处理，控制控制器IC400中的各种电路的功能。
控制器454也具有控制对控制器IC400的区域490中的电路供应电源的功能。以下，将暂时停止对没有使用的电路供应电源的技术称为电源门控。注意，进行电源门控的电路不局限于区域490中的电路。例如也可以对栅极驱动器103、电平转换器104、源极驱动器IC111及显示部102等进行电源门控。
尤其是，在显示部102包括上述OS晶体管时，由于OS晶体管具有关态电流非常小的特性，所以可以长时间在显示元件中储存图像数据。也就是说，在显示静态图像的情况下，由于不需要进行图像数据的刷新，所以可以对显示单元100中的规定的电路进行电源门控。在本说明书中，将这种工作称为空转停止(也称为IDS，idling stop)驱动。
存储电路475储存用于控制器IC400的工作的数据。存储电路475所储存的数据包括在图像处理部460进行校正处理时使用的参数、在时序控制器473生成各种时序信号的波形时使用的参数等。存储电路475具备包括多个寄存器的扫描器链寄存器。
传感器控制器453与光传感器443电连接。光传感器443检测出外光445而生成检测信号。传感器控制器453根据该检测信号生成控制信号。传感器控制器453所生成的控制信号例如输出到控制器454。注意，不一定必须设置光传感器443。
加速度传感器446与传感控制器453电连接。加速度传感器446具有测量包括控制器IC400的显示单元100的倾斜度，并生成包括其信息的电信号的功能。传感控制器453通过接收倾斜度的信息的信号等而生成控制信号。该控制信号例如输出到控制器454。注意，测量倾斜度的模块不局限于加速度传感器446，例如可以使用陀螺仪传感器。
此外，传感控制器453与开闭传感器444电连接，开闭传感器444在显示装置1000包括于折叠式电子设备中的情况下是有效的。当该电子设备被折叠而不使用显示装置1000时，开闭传感器444将信号发送到传感控制器453，对控制器IC400中的电路等进行电源门控。在该电子设备不是折叠式显示装置的情况下，显示装置1000也可以不包括开闭传感器444。
调光电路462具有调节显示在显示部102上的图像数据的明亮度(也称为亮度)的功能。在此，将上述调整称为调光或调光处理。尤其是，可以与光传感器443组合地进行调光处理。此时，可以利用光传感器443及传感器控制器453进行测量。根据外光445的明亮度调节显示在显示部102上的图像数据的亮度。
调色电路463可以对显示在显示部102上的图像数据的颜色(也称为色调)进行校正。在此，将上述校正称为调光或调光处理。
数据处理电路465具有根据用户的偏好使显示部102的亮度及色调最优化的功能。此外，数据处理电路465包括后面说明的构成神经网络的硬件，并可以具有进行监督学习的功能。注意，数据处理电路465包括积和运算电路465a作为神经网络的硬件。
在上述主机装置440中的软件447的神经网络中，将用光传感器443测量的外光的数据以及用加速度传感器446测量的倾斜度的数据看作学习数据，且将用户所喜欢的亮度及色调的设定看作监督数据。此外，使用学习数据及监督数据在软件447的神经网络中进行学习，由此获得参数(有时称为权系数)。然后，在数据处理电路465的神经网络中，通过使用通过软件447上的该学习得到的参数，由光传感器443测量的外光的数据及由加速度传感器446测量的倾斜度的数据作为输入数据被输入，由此可以得到对应于用户喜欢的亮度及色调的设定值。
由数据处理电路465的硬件构成的神经网络的结构对应于由主机装置440的软件447构成的神经网络的结构。例如，在每个神经网络为分层感知器神经网络的情况下，数据处理电路465的神经网络的层数与软件447的神经网络的层数相等。此外，数据处理电路465的神经网络的每个层中的神经元的个数与软件447的神经网络的每个层中的神经元的个数相等。
图像处理部460有时根据显示单元100的规格包括RGB-RGBW转换电路等其他处理电路。RGB-RGBW转换电路具有将红色、绿色、蓝色(RGB)图像数据转换为红色、绿色、蓝色、白色(RGBW)图像数据的功能。就是说，当显示单元100包括RGBW四种颜色的像素时，通过使用白色(W)像素显示图像数据中的白色(W)成分，可以降低功耗。注意，在显示单元100包括RGBY的4个颜色的像素的情况下，例如可以使用RGB-RGBY(红色、绿色、蓝色、黄色)转换电路。
〈参数〉
伽马校正、调光或调色等图像校正处理相当于根据输入图像数据X生成输出校正数据Y的处理。图像处理部460所使用的参数是用来将图像数据X转换为校正数据Y的参数。
参数的设定方式有表格方式及函数近似方式。在图2A所示的表格方式中，将对于图像数据Xn的校正数据Yn作为参数储存于表格中。在表格方式中，需要多个储存对应于该表格的参数的寄存器，但是校正的自由度较高。另一方面，在可以在经验上预先决定对于图像数据X的校正数据Y时，如图2B所示，采用函数近似方式是有效的。注意，a1、a2、b2等是参数。这里，示出在每个区域进行线性近似的方法，但是也可以采用以非线性函数近似的方法。在函数近似方式中，校正的自由度较低，但是储存定义函数的参数的寄存器得到减少。
时序控制器473所使用的参数表示如图2C所示那样时序控制器473的生成信号对于基准信号成为低电平电位“L”(或高电平电位“H”)的时序。参数Ra(或Rb)表示与对于基准信号成为“L”(或“H”)的时序对应的几个时钟周期的数量。
上述用于校正的参数可以储存于存储电路475中。能够储存于存储电路475中的其他参数包括后面说明的图6的EL校正电路464的数据、用户所设定的显示单元100的亮度、色调、节省能量设定(到显示变暗或关闭显示的时间)、触摸传感器控制器484的灵敏度等。
<电源门控〉
当从主机装置440发送的图像数据没有变化时，控制器454可以对控制器IC400中的一部分的电路进行电源门控。具体而言，进行电源门控的电路例如是区域490中的电路(帧存储器451、译码器452、图像处理部460、存储器470、时序控制器473、存储电路475)。在将示出图像数据没有变化的控制信号从主机装置440发送到控制器IC400且控制器454检测出该控制信号时，可以进行电源门控。
被进行电源门控的电路不局限于控制器IC400中的电路。例如，也可以对源极驱动器IC111、电平转换器104、栅极驱动器103等进行电源门控。
由于区域490中的电路是关于图像数据的电路及用来驱动显示单元100的电路，所以在图像数据没有变化时，可以暂时停止区域490中的电路。注意，即使图像数据没有变化，也可以考虑在显示部102的像素中使用的晶体管能够保持数据的时间(进行空转停止的时间)。此外，当在显示部102的像素中作为反射元件使用液晶元件时，也可以考虑为为了防止液晶元件的烙印进行的反转驱动时间。
例如，也可以通过控制器454组装有定时器功能，根据使用定时器测量的时间，决定再次开始对区域490中的电路供应电源的时序。注意，可以实现如下结构，预先在帧存储器451或存储器470中储存图像数据，在进行反转驱动时将该图像数据供应到显示部102。通过采用这种结构，可以进行反转驱动而不从主机装置440发送图像数据。因此，可以从主机装置440降低数据发送量，由此可以降低控制器IC400的功耗。
以下，将说明帧存储器451及存储电路475的具体电路结构。注意，能够进行电源门控的电路不局限于在此说明的区域490中的电路、传感控制器453及触摸传感器控制器484等。根据控制器IC400的结构、主机装置440的规格、显示单元100的规格等可以有各种组合。
〈帧存储器451〉
图3A示出帧存储器451的结构例子。帧存储器451包括控制部502、单元阵列503及外围电路508。外围电路508包括读出放大器电路504、驱动器505、主放大器506及输入输出电路507。
控制部502具有控制帧存储器451的功能。例如，控制部502控制驱动器505、主放大器506及输入输出电路507。
驱动器505与多个布线WL、CSEL电连接。驱动器505生成输出到多个布线WL、CSEL的信号。
单元阵列503包括多个存储单元509。存储单元509与布线WL、LBL(或LBLB)、BGL电连接。布线WL是字线，布线LBL、LBLB是局部位线，布线BGL是对后面说明的晶体管MW1的背栅极供应电位的布线。在图3A的例子中，作为单元阵列503的结构采用折叠位线方式，但是也可以采用开放位线方式。
图3B示出存储单元509的结构例子。存储单元509包括晶体管MW1及电容器CS1。存储单元509具有与动态随机存取存储器(DRAM)的存储单元相同的电路结构。
晶体管MW1是OS晶体管。由于OS晶体管的关态电流极低，通过使用OS晶体管形成存储单元509，可以抑制从电容器CS1泄漏电荷。因此可以降低帧存储器451的刷新工作的频度，因为。即使停止电源供应，帧存储器451也能够长时间保持图像数据。此外，通过将电压Vbg_w1设定为负电压，可以使晶体管MW1的阈值电压向正电位一侧漂移，且可以延长存储单元509的保持时间。
在此，关态电流是指在晶体管处于关闭状态时流在源极和漏极之间的电流。在晶体管为n沟道型晶体管的情况下，例如当晶体管的阈值电压为0V至2V左右时，可以将对于源极的栅极的电压为负电压时流在源极和漏极之间的电流称为关态电流。关态电流极低意味着例如每沟道宽度1μm的关态电流为100zA(z表示仄普托，且表示10-21的系数)以下的情况。由于关态电流越低越好，所以该标准化关态电流优选为10zA/μm以下或者1zA/μm以下，更优选为10yA/μm(y表示幺科托，且表示10-24的系数)以下。
由于OS晶体管的沟道形成区域中的金属氧化物(氧化物半导体)的带隙为3.0eV以上，因此OS晶体管的因热激发所引起的泄漏电流较低，并且如上所述那样其关态电流极低。沟道形成区域中的金属氧化物优选包含铟(In)和锌(Zn)中的至少一个。这种金属氧化物的典型例子为In-M-Zn氧化物(M例如为Al、Ga、Y或Sn)。通过减少成为电子给体的水分或氢等杂质且减少氧缺陷，能够获得i型(本征半导体)或无限趋近于i型氧化物半导体。可以将这种金属氧化物称为高度纯化金属氧化物。例如，通过使用高度纯化金属氧化物，能够将以沟道宽度标准化的OS晶体管的关态电流降低到几yA/μm至几zA/μm左右。
单元阵列503所包括的多个存储单元509中的晶体管MW1是OS晶体管，例如将形成在硅晶片上的Si晶体管可以用作其他电路中的晶体管。由此，可以将单元阵列503层叠在读出放大器电路504上。因此，可以缩小帧存储器451的电路面积，由此实现控制器IC400的小型化。
单元阵列503层叠在读出放大器电路504上。读出放大器电路504包括多个读出放大器SA。读出放大器SA与相邻的布线LBL、LBLB(局部位线对)、布线GBL、GBLB(全局位线对)、多个布线CSEL电连接。读出放大器SA具有放大布线LBL与布线LBLB的电位差的功能。
在读出放大器电路504中，对四个布线LBL设置有一个布线GBL，对四个布线LBLB设置有一个布线GBLB。但是读出放大器电路504的结构不局限于图3A的结构例子。
主放大器506与读出放大器电路504及输入输出电路507连接。主放大器506具有放大布线GBL与布线GBLB的电位差的功能。并不一定需要设置主放大器506。
输入输出电路507具有如下功能：将对应于写入数据的电位输出到布线GBL及布线GBLB或主放大器506；以及读出布线GBL及布线GBLB的电位或主放大器506的输出电位，将该电位作为数据输出到外部。可以根据布线CSEL的信号选择读出数据的读出放大器SA及写入数据的读出放大器SA。因此，在输入输出电路507中不需要设置多路复用器等选择电路。因此，输入输出电路507可以具有简化的电路结构且可以缩小占有面积。
〈存储电路475>
图4是示出存储电路475的结构例子的方框图。存储电路475包括扫描器链寄存器部475A及寄存器部475B。扫描器链寄存器部475A包括多个寄存器430。由多个寄存器430形成扫描器链寄存器。寄存器部475B包括多个寄存器431。
寄存器430是即使电源供应被停止数据也不消失的非易失性寄存器。这里，寄存器430设置有包括OS晶体管的保持电路以便成为非易失性。
寄存器431是易失性寄存器。对寄存器431的电路结构没有特别的限制，只要能够储存数据的电路，也可以使用锁存电路、触发器电路等。图像处理部460及时序控制器473存取寄存器部475B，从对应的寄存器431提取数据。或者，图像处理部460及时序控制器473的处理内容根据从寄存器部475B供应的数据控制。
为了使储存于存储电路475中的数据更新，首先改变扫描器链寄存器部475A的数据。存储电路475A中的数据的更新可以通过将时钟信号及用于重写的数据输入到扫描器链寄存器部475A来进行。根据时钟信号的频率依次输入(扫描输入：Scan In)用于重写的数据，由此用于重写的数据可以储存于各寄存器430中。注意，图4示出从最后级的寄存器430输出数据的状态(扫描输出：Scan Out)。在改写扫描器链寄存器部475A的各寄存器430的数据之后，将该数据同时加载到寄存器部475B的各寄存器431中。
由此，图像处理部460及时序控制器473等可以使用同时更新的数据进行各种处理。由于数据的更新保持同时性，可以实现控制器IC400的稳定工作。通过设置扫描器链寄存器部475A及寄存器部475B，在图像处理部460及时序控制器473工作中也可以更新扫描器链寄存器部475A的数据。
当在控制器IC400中进行电源门控时，在寄存器430的保持电路中储存(保存)数据之后停止电源供应。在电源恢复之后，将寄存器430的数据恢复(加载)到寄存器431中，然后再次开始常规工作。注意，当储存于寄存器430中的数据及储存于寄存器431中的数据不一致时，优选在将寄存器431的数据储存于寄存器430中之后，重新在寄存器430的保持电路中储存数据。例如，在扫描器链寄存器部475A中插入更新数据时，产生数据不匹配。
图5示出寄存器430及寄存器431的电路结构例子。图5示出扫描器链寄存器部475A的两级寄存器430及对应于这些寄存器430的两个寄存器431。
寄存器430包括保持电路57、选择器58及触发器电路59。由选择器58及触发器电路59形成扫描触发器电路。
保持电路57被输入信号SAVE2、信号LOAD2。保持电路57包括晶体管Tr41至Tr46以及电容器C41、C42。晶体管Tr41、Tr42都是OS晶体管。晶体管Tr41、Tr42也可以都是与存储单元509的晶体管MW1(参照图3B)同样的包括背栅极的OS晶体管。
由晶体管Tr41、Tr43、Tr44及电容器C41形成3晶体管型增益单元。同样地，由晶体管Tr42、Tr45、Tr46及电容器C42形成3晶体管型增益单元。两个增益单元储存触发器电路59所保持的互补数据。由于晶体管Tr41、Tr42是OS晶体管，保持电路57即使电源供应被停止也可以在长时间保持数据。在寄存器430中，晶体管Tr41、Tr42以外的晶体管可以由Si晶体管形成。
保持电路57根据信号SAVE2储存触发器电路59所保持的互补数据，根据信号LOAD2将所保持的数据加载到触发器电路59中。
触发器电路59的输入端子与选择器58的输出端子电连接，数据输出端子与寄存器431的输入端子电连接。触发器电路59包括反相器60、61、62、63、64、65、模拟开关67、68。模拟开关67、68的开关状态被扫描时钟信号控制。触发器电路59不局限于图5的电路结构，可以使用各种触发器电路59。
选择器58的两个输入端子的一个与寄存器431的输出端子电连接，选择器58的另一个输入端子与上一级触发器电路59的输出端子电连接。注意，对扫描器链寄存器部475A的第一级的选择器58的输入端子从存储电路475的外部输入数据。选择器58基于信号SAVE1从两个输入端子中的一个的信号输出到输出端子。具体而言，选择器58具有选择从上一级触发器电路59发送的数据或从寄存器431发送的数据，将被选择的数据输入到触发器电路59的功能。
寄存器431包括反相器71、72、73、时钟反相器74、模拟开关75、缓冲器76。寄存器431根据信号LOAD1加载触发器电路59的数据。然后加载数据从端子Q1及端子Q2输出。寄存器431的晶体管可以使用Si晶体管形成。
<显示装置的其他结构例子>
以下说明与显示装置1000不同的显示装置的结构例子。
图6是示出显示装置1000A的结构例子的方框图。显示装置1000A包括显示单元100A、触摸传感器单元200、传感器441及主机装置440。尤其是，示出显示单元100A所包括的控制器IC400A的详细内容。注意，显示装置1000A是混合型显示装置，因此显示单元100A包括反射元件及发光元件作为显示元件。
显示单元100A除了控制器IC400A以外还包括显示部106、栅极驱动器103a、栅极驱动器103b、电平转换器104a、电平转换器104b及源极驱动器IC111。作为显示元件的反射元件及显示元件包括于显示部106中。
控制器IC400A是控制器IC400的变形例子。因此，在本说明书中，关于控制器IC400A，只说明与控制器IC400不同的部分，而省略与控制器IC400相同的部分的说明。
在显示单元100A中，控制器IC400A优选通过COG方式安装于显示单元100A的基材上。此外，控制器IC400A可以通过COF方式安装于FPC上等。电平转换器104a、电平转换器104b、栅极驱动器103a、栅极驱动器103b及显示部106优选在该基材上使用OS晶体管形成。详细内容将说明于实施方式4中。
控制器IC400A包括区域491，控制器454具有对区域491中的电路进行电源门控的功能。
如上所述，显示单元100A是混合型显示装置所包括的显示单元。因此，显示单元100A的显示部106中的像素10包括反射元件10a及发光元件10b作为显示元件。反射元件10a是利用反射光在显示部106上显示图像的显示元件，例如可以使用液晶元件。发光元件10b是通过自发光在显示部106上显示图像的显示元件，例如可以使用有机EL元件。注意，发光元件10b不局限于有机EL。例如可以使用具备背光的透过型液晶元件、LED或利用量子点的显示元件等。在此，说明作为反射元件10a使用液晶元件且作为发光元件10b使用有机EL元件时的控制器IC400A。
如上所述，源极驱动器IC111优选通过COG方式安装于显示单元100A的基材上。此外，源极驱动器IC111可以通过COF方式安装于FPC等上。在图6的结构例子中，源极驱动器IC111包括源极驱动器IC111a及源极驱动器IC111b。源极驱动器IC111a具有驱动反射元件10a和发光元件10b中的一个的功能，源极驱动器IC111b具有驱动反射元件10a和发光元件10b中的另一个的功能。这里使用两种源极驱动器IC111a及源极驱动器IC111b形成显示部106的源极驱动器，但是源极驱动器的结构不局限于此。例如，显示单元100A也可以包括可以驱动用来驱动反射元件10a的源极驱动器及用来驱动发光元件10b的源极驱动器的源极驱动器IC。
如在实施方式1中说明那样，栅极驱动器103a、103b形成在基材上。栅极驱动器103a具有对反射元件10a和发光元件10b中的一个进行扫描线驱动的功能，栅极驱动器103b具有对反射元件10a和发光元件10b中的另一个进行扫描线驱动的功能。对显示部106使用两种栅极驱动器，即栅极驱动器103a和栅极驱动器103b，但是栅极驱动器的结构不局限于此。例如，显示单元100A也可以包括可以驱动反射元件10a及发光元件10b的双方的栅极驱动器。
因为显示单元100A作为发光元件10b包括有机EL元件，所以在控制器IC400A的图像处理部460中可以设置EL校正电路464。在对驱动发光元件10b的源极驱动器IC111(源极驱动器IC111a或源极驱动器IC111b)设置检测出流过发光元件10b的电流的电流检测电路时设置EL校正电路464。EL校正电路464具有基于从该电流检测电路发送的信号调节发光元件10b的亮度的功能。
在控制器IC400A中可以与控制器IC400同样地使传感器控制器453与光传感器443电连接。光传感器443检测出外光445来生成检测信号。传感器控制器453基于该检测信号生成控制信号。在传感器控制器453中生成的该控制信号例如输出到控制器454。
在反射元件10a和发光元件10b显示相同的图像数据的情况下，图像处理部460具有分别生成反射元件10a显示的图像数据和发光元件10b显示的图像数据的功能。此时，可以根据利用上述光传感器443及传感器控制器453测量出的外光445的明亮度调节反射元件10a的反射强度及发光元件10b的发光强度(进行调光)。
在晴天的白天在外面使用显示单元100A的情况下，在只使用反射元件10a得到充分的亮度时，不需要使发光元件10b发光。这是因为即使利用发光元件10b进行显示，因外光的强度比发光元件10b所发射的光的强度更强所以不能得到良好的显示。此外，在夜间或昏暗的地方使用显示单元100A时，使发光元件10b发光进行显示。
根据外光的明亮度，图像处理部460可以生成只使用反射元件10a进行显示的图像数据、只使用发光元件10b进行显示的图像数据或者组合反射元件10a及发光元件10b进行显示的图像数据。在外光的照度高或外光的照度低的环境下，显示单元100A都可以进行良好的显示。再者，在外光的照度高的环境下，不使发光元件10b发光或发光元件10b的亮度变低，由此可以降低显示单元100A的功耗。
通过组合反射元件10a的显示及发光元件10b的显示，可以校正色调。为了进行该色调校正，上述光传感器443及传感控制器453具有测量外光445的色调的功能即可。例如，在黄昏时的微红色的环境下使用显示单元100的情况下，当只使用反射元件10a进行显示时，蓝色(B)成分不足、绿色(G)成分不足或两者的成分不足，所以通过使发光元件10b发光，可以校正色调(进行调色处理)。
反射元件10a及发光元件10b可以显示不同的图像数据。一般而言，能够用于反射元件的液晶或电子纸等大多是工作速度慢的(直到显示图像需要较长的时间)。因此，可以在反射元件10a上显示作为背景的静态图像，在发光元件10b上显示运动的鼠标指针等。通过对于静态图像进行上述IDS驱动，并使发光元件10b发光显示动态图像，显示单元100A可以同时实现流畅的动态图像显示及低功耗。此时，在帧存储器451中设置储存显示在反射元件10a及发光元件10b上的图像数据的区域即可。
在控制器IC400A中，可以设置TS驱动器IC211和传感器电路212中的一个或两个。控制器IC400也同样。
〈工作例子>
作为显示单元100A的控制器IC400A及存储电路475的工作例子，分别对出货前、包括显示单元100A的显示装置的启动时以及常规工作时的工作例子进行说明。
《出货前》
在出货前，将有关显示单元100A的规格等的参数储存于存储电路475中。这些参数例如有像素数、触摸传感器数、在时序控制器473中用来生成各种时序信号的参数、在源极驱动器IC(源极驱动器IC111a或源极驱动器IC111b)中包括检测流过发光元件10b的电流的电流检测电路时的EL校正电路464的校正数据等。这些参数除了储存在存储电路475中以外，也可以储存在专用ROM中。
《启动时》
在包括显示单元100A的显示装置的启动时，将从主机装置440发送的用户设定等的参数储存于存储电路475中。这些参数例如有亮度、色调、触摸传感器的灵敏度、节省能量设定(到显示变暗或关闭显示的时间)、伽马校正的曲线或表格。注意，在将该参数储存于存储电路475中时，从控制器454对存储电路475发送扫描时钟信号及与该扫描时钟信号同步的相当于该参数的数据。
《常规工作》
常规工作可以分为显示动态图像等的状态、显示静态图像且能够进行IDS驱动的状态及不进行显示的状态等。在显示动态图像等的状态下，图像处理部460及时序控制器473等工作，但是存储电路475的数据改变对扫描器链寄存器部475A进行，所以不影响到图像处理部460等。在改变扫描器链寄存器部475A的数据之后，通过将扫描器链寄存器部475A的数据同时加载到寄存器部475B中，存储电路475的数据改变结束。图像处理部460等的工作切换为对应于该数据的工作。
在显示静态图像且能够进行IDS驱动的状态中，可以与区域490中的其他电路同样地对存储电路475进行电源门控。此时，在进行扫描器链寄存器部475A所包括的寄存器430的电源门控之前，在扫描器链寄存器部475A所包括的寄存器430中根据信号SAVE2将触发器电路59所保持的互补数据储存于保持电路57。
在保持电路57所保持的数据从电源门控恢复时，根据信号LOAD2该数据加载到触发器电路59中，根据信号LOAD1将触发器电路59的数据加载到寄存器431中。如此，与在电源门控之前相同的状态下存储电路475的数据是有效的。注意，即使存储电路475处于电源门控的状态，在主机装置440要求存储电路475的参数改变时，可以解除存储电路475的电源门控，改变参数。
在不进行显示图像的状态下，例如，可以对区域490中的电路(包括存储电路475)进行电源门控。此时，有时主机装置440也停止工作，但是由于帧存储器451及存储电路475是非易失性，所以在从电源门控恢复时，可以进行电源门控之前的显示(静态图像)而不需要等待主机装置440的恢复。
例如，考虑将开关传感器444电连接到显示单元100A的传感器控制器453的结构。尤其是，在对折叠式移动电话机的显示部使用具有上述结构的显示单元100A的情况下，在通过开闭传感器444的信号检测出移动电话机被折叠且显示单元100的显示面不被使用时，除了区域490中的电路以外可以对传感器控制器453及触摸传感器控制器484等进行电源门控。
在使移动电话机折叠时，有时根据主机装置440的规格，主机装置440停止工作。在主机装置440停止工作的状态下，再次使移动电话机展开，由于帧存储器451及存储电路475是非易失性，所以可以在从主机装置440发送图像数据、各种控制信号等之前显示帧存储器451中的图像数据。
如此，通过存储电路475包括扫描器链寄存器部475A及寄存器部475B，对扫描器链寄存器部475A进行数据改变，可以顺利地进行数据改变而不影响到图像处理部460及时序控制器473等。扫描器链寄存器部475A的各寄存器430包括保持电路57，且可以顺利地转移到电源门控状态以及从电源门控状态恢复。
注意，本发明的一个实施方式的显示装置的结构不局限于图1所示的显示装置1000或图6所示的显示装置1000A。根据状况或情况或者需要，可以适当地选择图1所示的显示装置1000或图6所示的显示装置1000A的构成要素。例如，在图1所示的显示装置1000或图6所示的显示装置1000A用作不是折叠装置的电子设备中的显示装置的情况下，图1所示的显示装置1000或图6所示的显示装置1000A不需要设置有开闭传感器444。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式2)
在本实施方式中，将说明在实施方式1中说明的使用主机装置440、传感器441、控制器IC400或控制器IC400A中的图像处理部460的图像校正的方法。注意，作为图像校正的方法使用神经网络。
神经网络是以生物神经网络为模型的信息处理系统。被期待着通过利用神经网络可以实现比现有的诺依曼型计算机更高性能的计算机，近年来，已开展对在电子电路上形成神经网络的各种研究工作。
在神经网络中，以神经元为模型的单元通过以神经突触为模型的单元彼此结合。通过改变该结合的强度，可以学习各种输入类型，且可以高速执行类型识别或联想记忆等。
例如，通过将本实施方式所说明的积和运算电路用作卷积的特征抽取过滤器或全连接运算电路，可以进行利用卷积神经网络(CNN)的特征量的抽取。注意，可以通过使用随机数而设定特征抽取过滤器的各权系数。
<分层神经网络>
将对能够用于本发明的一个实施方式的显示装置的神经网络之一的分层神经网络进行说明。
图7是示出分层神经网络的一个例子的图。第(k-1)层(k是2以上的整数)具有P个神经元(P是1以上的整数)。第k层具有Q个神经元(Q是1以上的整数)。第(k+1)层具有R个神经元(R是1以上的整数)。
第(k-1)层的第p神经元(p是1以上且P以下的整数)的输出信号zp (k-1)与权系数wqp (k)的积输入到第k层的第q神经元(q是1以上且Q以下的整数)。第k层的第q神经元的输出信号zq (k)与权系数wrq (k+1)的积输入到第(k+1)层的第r神经元(r是1以上且R以下的整数)。第(k+1)层的第r神经元的输出信号为zr (k+1)。
此时，输入到第k层的第q神经元的信号的总和uq (k)以下式表示。
[算式1]
来自第k层的第q神经元的输出信号zq (k)以下式表示。
[算式2]
函数f(uq (k))是激活函数。作为函数f(uq (k))可以使用阶梯函数、线性斜坡函数或S函数等。算式(D1)的积和运算可以由将在后面说明的积和运算处理电路(半导体装置700)实现。算式(D2)的运算例如可以由图10A所示的电路771实现。
注意，既可以在所有神经元中使用相同的激活函数，也可以在所有神经元中使用不同的激活函数。此外，激活函数也可以在各层中相同或不同。
这里，示出图8所示的共包括L层(这里L是3以上的整数)的分层神经网络(即，这里k是2以上且(L-1)以下的整数)。第一层是分层神经网络的输入层，第L层是分层神经网络的输出层，第二层至第(L-1)层是分层神经网络的隐藏层。
第一层(输入层)具有P个神经元，第k层(隐藏层)具有Q[k]个神经元(这里，Q[k]是1以上的整数)，第L层(输出层)具有R个神经元。
第一层的第s[1]神经元(这里，s[1]是1以上P以下的整数)的输出信号为zs[1] (1)，第k层的第s[k]神经元(这里，s[k]是1以上且Q[k]以下的整数)的输出信号为zs[k] (k)，第L层的第s[L]神经元(这里，s[L]是1以上且R以下的整数)的输出信号为zs[L] (L)。
第(k-1)层的第s[k-1]神经元(这里，s[k-1]是1以上且Q[k-1]以下的整数)的输出信号zs[k-1] (k-1)与权系数ws[k]s[k-1] (k)的积us[k] (k)输入到第k层的第s[k]神经元。第(L-1)层的第s[L-1]神经元(这里，s[L-1]是1以上且Q[L-1]以下的整数)的输出信号zs[L-1] (L-1)与权系数ws[L]s[L-1] (L)的积us[L] (L)输入到第L层的第s[L]神经元。
下面，将对监督学习进行说明。监督学习是指如下工作：在上述分层神经网络的功能中，当所输出的结果与所希望的结果(有时称为监督数据或监督信号)不同时，根据所输出的结果和所希望的结果对分层神经网络的所有权系数进行更新。
将作为监督学习的具体例子对利用反向传播算法的学习方法进行说明。图9是说明利用反向传播算法的学习方法的图。反向传播算法是指以分层神经网络的输出与监督数据之间的误差变小的方式改变权系数的方式。
例如，假设对第一层的第s[1]神经元输入输入数据，从第L层的第s[L]神经元输出输出数据zs[L] (L)。在此，当以对于输出数据zs[L] (L)的监督信号为ts[L] (L)时，误差能量E可以以输出数据zs[L] (L)及监督信号ts[L] (L)表示。
通过将相对于误差能量E的第k层的第s[k]神经元的权系数ws[k]s[k-1] (k)的更新量设定为可以更新权系数。在此，当第k层的第s[k]神经元的输出值zs[k] (k)的误差δs[k] (k)以定义时，δs[k] (k)及分别可以以如下算式表示。
[算式3]
[算式4]
函数f’(us[k] (k))是激活函数的导函数。算式(D3)的运算例如可以由图10B所示的电路773实现。算式(D4)的运算例如可以由图10C所示的电路774实现。输出函数的导函数例如可以通过将运算放大器的输出端子与对应于所希望的导函数的运算电路连接来求出。
例如，算式(D3)的Σδs[k+1] (k+1)·ws[k+1]·s[k] (k+1)的运算可以由将在后面说明的积和运算处理电路(半导体装置700)实现。
在此，当第(k+1)层为输出层或第L层时，δs[L] (L)及 (L)分别可以以如下算式表示。
[算式5]
[算式6]
此外，算式(D5)的运算可以由图10D所示的电路775实现。算式(D6)的运算可以由图10C所示的电路774实现。
就是说，通过算式(D1)至算式(D6)，可以求出所有神经元电路的误差δs[k] (k)及δs[L] (L)。注意，权系数的更新量根据误差δs[k] (k)、δs[L] (L)及所希望的参数等设定。
如上所述，通过使用图10A至图10D所示的电路及积和运算处理电路(半导体装置700)，可以进行利用监督学习的分层神经网络的计算。
<构成分层神经网络的电路的例子1>
下面，将对用来实现上述分层神经网络的积和运算电路的结构例子进行说明。
图11是用作积和运算电路的半导体装置700的方框图。半导体装置700包括偏置电路710及存储单元阵列720。
偏置电路710包括列输出电路OUT[1]至OUT[n](这里，n为1以上的整数)和参考列输出电路Cref。
在存储单元阵列720中，在列方向上排列着m个(这里，m为1以上的整数)存储单元AM且在行方向上排列着n个存储单元AM，即配置m×n个存储单元AM。存储单元阵列720中的配置为矩阵状的存储单元AM和存储单元AMref的总数为m×(n+1)。尤其是，在图11所示的存储单元阵列720中，存储单元AM[i,j](这里，i为1以上且m以下的整数，j为1以上且n以下的整数)表示位于第i行第j列的存储单元AM，而存储单元AMref[i]表示位于第i行的存储单元AMref。
存储单元AM保持对应于第一模拟数据的电位，而存储单元AMref保持规定的电位。注意，该规定的电位是积和运算处理所需的电位，在本说明书中，有时将对应于该规定的电位的数据称为参考模拟数据。
存储单元阵列720包括输出端子SPT[1]至输出端子SPT[n]。
列输出电路OUT[j]包括输出端子OT[j]，而参考列输出电路Cref包括输出端子OTref。
布线ORP电连接于列输出电路OUT[1]至列输出电路OUT[n]，而布线OSP电连接于列输出电路OUT[1]至列输出电路OUT[n]。布线ORP及布线OSP是用来对偏置电路710供应控制信号的布线。
存储单元阵列720的输出端子SPT[j]电连接于布线B[j]。
列输出电路OUT[j]的输出端子OT[j]电连接于布线B[j]。
参考列输出电路Cref的输出端子OTref电连接于布线Bref。
存储单元AM[i,j]电连接于布线RW[i]、布线WW[i]、布线WD[j]、布线B[j]以及布线VR。
存储单元AMref[i]电连接于布线RW[i]、布线WW[i]、布线WDref、布线Bref以及布线VR。
布线WW[i]被用作对存储单元AM[i,1]至存储单元AM[i,n]及存储单元AMref[i]供应选择信号的布线。布线RW[i]被用作对存储单元AM[i,1]至存储单元AM[i,n]及存储单元AMref[i]供应参考电位或对应于第二模拟数据的电位的任一个的布线。布线WD[j]被用作供应写入到第j列的存储单元AM的数据的布线。布线VR被用作在从存储单元AM或存储单元AMref读出数据时对存储单元AM或存储单元AMref供应规定的电位的布线。
布线B[j]被用作从列输出电路OUT[j]向存储单元阵列720的第j列所具有的存储单元AM供应信号的布线。
布线Bref被用作从参考列输出电路Cref向存储单元AMref[1]至存储单元AMref[m]供应信号的布线。
在图11所示的半导体装置700中，只示出如下构成要素：偏置电路710；存储单元阵列720；列输出电路OUT[1]；列输出电路OUT[j]；列输出电路OUT[n]；参考列输出电路Cref；输出端子OT[1]；输出端子OT[j]；输出端子OT[n]；输出端子OTref；输出端子SPT[1]；输出端子SPT[j]；输出端子SPT[n]；存储单元AM[1,1]；存储单元AM[i,1]；存储单元AM[m,1]；存储单元AM[1,j]；存储单元AM[i,j]；存储单元AM[m,j]；存储单元AM[1,n]；存储单元AM[i,n]；存储单元AM[m,n]；存储单元AMref[1]；存储单元AMref[i]；存储单元AMref[m]；布线OSP；布线ORP；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线WD[1]；布线WD[j]；布线WD[n]；布线WDref；布线VR；布线RW[1]；布线RW[i]；布线RW[m]；布线WW[1]；布线WW[i]；以及布线WW[m]。未示出其他电路、布线、元件以及其附图标记。
图11所示的半导体装置700的结构只是一个例子而已。根据状况、情况或需要，可以改变半导体装置700的结构。例如，根据半导体装置700的电路结构，也可以设置一个布线以用作布线WD[j]和布线VR。此外，根据半导体装置700的电路结构，也可以设置一个布线以用作布线ORP和布线OSP。
《偏置电路710》
接着，将说明可以应用于偏置电路710的电路结构的例子。图12示出作为偏置电路710的一个例子的偏置电路711。
偏置电路711电连接于布线VDD1L及布线VSSL，以供应电源电压。具体而言，列输出电路OUT[1]至列输出电路OUT[n]都电连接于布线VDD1L及布线VSSL，而参考列输出电路Cref电连接于布线VDD1L。注意，后面描述的电流镜电路CM也有时电连接于布线VSSL。布线VDD1L供应高电平电位。布线VSSL供应低电平电位。
以下说明列输出电路OUT[j]的内部的电路结构。列输出电路OUT[j]包括恒流电路CI、晶体管Tr51至晶体管Tr53、电容器C51以及布线OL[j]。列输出电路OUT[1]至列输出电路OUT[n]和参考列输出电路Cref之间共同使用电流镜电路CM。
恒流电路CI包括端子CT1及端子CT2。端子CT1被用作恒流电路CI的输入端子，而端子CT2被用作恒流电路CI的输出端子。由列输出电路OUT[1]至列输出电路OUT[n]和参考列输出电路Cref之间共同使用的电流镜电路CM包括端子CT5[1]至端子CT5[n]、端子CT6[1]至端子CT6[n]、端子CT7以及端子CT8。
恒流电路CI具有保持使从端子CT1流过端子CT2的电流量保持恒定的功能。
在列输出电路OUT[j]中，晶体管Tr51的第一端子电连接于布线OL[j]，晶体管Tr51的第二端子电连接于布线VSSL，并且晶体管Tr51的栅极电连接于电容器C51的第一端子。晶体管Tr52的第一端子电连接于布线OL[j]，晶体管Tr52的第二端子电连接于电容器C51的第一端子，并且晶体管Tr52的栅极电连接于布线OSP。晶体管Tr53的第一端子电连接于电容器C51的第一端子，晶体管Tr53的第二端子电连接于布线VSSL，并且晶体管Tr53的栅极电连接于布线ORP。电容器C51的第一端子电连接于布线VSSL。电容器C51的第二端子电连接于布线VSSL。
注意，晶体管Tr51至晶体管Tr53优选都是OS晶体管。再者，晶体管Tr51至晶体管Tr53中的沟道形成区域优选都包括实施方式9所示的CAC-OS。
OS晶体管具有关态电流极低的特性。由此，在OS晶体管处于关闭状态时，可以大幅度减少源极-漏极间流过的泄漏电流量。通过使用OS晶体管作为晶体管Tr51至晶体管Tr53，可以抑制晶体管Tr51至晶体管Tr53的泄漏电流，由此可能会使积和运算电路具有高计算精确度。
在列输出电路OUT[j]中，恒流电路CI的端子CT1电连接于布线VDD1L，恒流电路CI的端子CT2电连接于电流镜电路CM的端子CT5[j]。电流镜电路CM的端子CT6[j]电连接于输出端子OT[j]。
注意，布线OL[j]是通过电流镜电路CM的端子CT5[j]及端子CT6[j]使恒流电路CI的端子CT2和输出端子OT[j]电连接的布线。
接着，说明参考列输出电路Cref。参考列输出电路Cref包括恒流电路CIref和布线OLref。如上所述，参考列输出电路Cref包括与列输出电路OUT[1]至列输出电路OUT[n]共同使用的电流镜电路CM。
恒流电路CIref包括端子CT3及端子CT4。端子CT3被用作恒流电路CIref的输入端子，而端子CT4被用作恒流电路CIref的输出端子。
恒流电路CIref具有保持使从端子CT3流过端子CT4的电流量保持恒定的功能。
在参考列输出电路Cref中，恒流电路CIref的端子CT3电连接于布线VDD1L，恒流电路CIref的端子CT4电连接于电流镜电路CM的端子CT7。电流镜电路CM的端子CT8电连接于输出端子OTref。
布线OLref是通过电流镜电路CM的端子CT7及端子CT8使恒流电路CIref的端子CT4和输出端子OTref电连接的布线。
在电流镜电路CM中，端子CT5[j]电连接于端子CT6[j]，而端子CT7电连接于端子CT8。再者，布线IL[j]电连接于端子CT5[j]与端子CT6[j]之间，而布线ILref电连接于端子CT7与端子CT8之间。此外，端子CT7-端子CT8间的布线ILref的连接部分是节点NCMref。电流镜电路CM具有根据节点NCMref的电位使流过布线ILref的电流量与流过布线IL[1]至布线IL[n]的每一个的电流量相等的功能。
在图12的偏置电路711中，只示出如下构成要素：列输出电路OUT[1]；列输出电路OUT[j]；列输出电路OUT[n]；参考列输出电路Cref；恒流电路CI；恒流电路CIref；电流镜电路CM；输出端子OT[1]；输出端子OT[j]；输出端子OT[n]；输出端子OTref；端子CT1；端子CT2；端子CT3；端子CT4；端子CT5[1]；端子CT5[j]；端子CT5[n]；端子CT6[1]；端子CT6[j]；端子CT6[n]；端子CT7；端子CT8；晶体管Tr51；晶体管Tr52；晶体管Tr53；电容器C51；布线OL[1]；布线OL[j]；布线OL[n]；布线OLref；布线ORP；布线OSP；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线IL[1]；布线IL[j]；布线IL[n]；布线ILref；节点NCMref；布线VDD1L；以及布线VSSL。未示出其他电路、布线、元件以及其附图标记。
注意，图11的偏置电路710的结构不局限于图12中的偏置电路711的结构。根据状况、情况或需要，可以改变偏置电路711的结构。
[恒流电路CI及CIref]
接着，说明恒流电路CI及恒流电路CIref的内部结构的例子。
图13所示的偏置电路712是示出包括在图12所示的偏置电路711中的恒流电路CI及恒流电路CIref的内部结构的例子。
在列输出电路OUT[j]中，恒流电路CI包括晶体管Tr54。晶体管Tr54具有包括第一栅极和第二栅极的双栅结构。
注意，在本说明书中，将具有双栅结构的晶体管的第一栅极表示为前栅极，并且可以将“第一栅极”换称为“栅极”。另一方面，将具有双栅结构的晶体管的第二栅极表示为背栅极，并且可以将“第二栅极”换称为“背栅极”。
晶体管Tr54的第一端子电连接于恒流电路CI的端子CT1。晶体管Tr54的第二端子电连接于恒流电路CI的端子CT2。晶体管Tr54的栅极电连接于恒流电路CI的端子CT2。晶体管Tr54的背栅极电连接于布线BG[j]。
在参考列输出电路Cref中，恒流电路CIref包括晶体管Tr56。晶体管Tr56具有包括栅极和背栅极的双栅结构。
晶体管Tr56的第一端子电连接于恒流电路CIref的端子CT3。晶体管Tr56的第二端子电连接于恒流电路CIref的端子CT4。晶体管Tr56的栅极电连接于恒流电路CIref的端子CT4。晶体管Tr56的背栅极电连接于布线BGref。
在上述连接结构中，通过对布线BG[j]及布线BGref施加电位，可以控制晶体管Tr54及晶体管Tr56的阈值电压。
晶体管Tr54和晶体管Tr56优选都是OS晶体管。再者，晶体管Tr54及Tr56的沟道形成区域优选都包括实施方式9所示的CAC-OS。
通过使用OS晶体管作为晶体管Tr54及晶体管Tr56，可以抑制晶体管Tr54及晶体管Tr56的泄漏电流，由此可能会实现计算精确度高的积和运算电路。
在图13的偏置电路712中，只示出如下构成要素：列输出电路OUT[1]；列输出电路OUT[j]；列输出电路OUT[n]；参考列输出电路Cref；恒流电路CI；恒流电路CIref；电流镜电路CM；输出端子OT[1]；输出端子OT[j]；输出端子OT[n]；输出端子OTref；端子CT1；端子CT2；端子CT3；端子CT4；端子CT5[1]；端子CT5[j]；端子CT5[n]；端子CT6[1]；端子CT6[j]；端子CT6[n]；端子CT7；端子CT8；晶体管Tr51；晶体管Tr52；晶体管Tr53；晶体管Tr54；晶体管Tr56；电容器C51；布线OL[1]；布线OL[j]；布线OL[n]；布线OLref；布线ORP；布线OSP；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线BG[1]；布线BG[j]；布线BG[n]；布线BGref；布线IL[1]；布线IL[j]；布线IL[n]；布线ILref；节点NCMref；布线VDD1L；以及布线VSSL。未示出其他电路、布线、元件以及其附图标记。
[电流镜电路CM]
接着，将说明电流镜电路CM的内部结构的例子。
图14示出的偏置电路713是包括在图12所示的偏置电路711中的电流镜电路CM的内部结构的例子的电路图。
在电流镜电路CM中，列输出电路OUT[1]至列输出电路OUT[n]的每一个包括晶体管Tr55，并且参考列输出电路Cref包括晶体管Tr57。
列输出电路OUT[j]中的晶体管Tr55的第一端子电连接于电流镜电路CM的端子CT5[j]及端子CT6[j]。列输出电路OUT[j]中的晶体管Tr55的第二端子电连接于布线VSSL。列输出电路OUT[j]中的晶体管Tr55的栅极电连接于电流镜电路CM中的端子CT7及端子CT8。
参考列输出电路Cref中的晶体管Tr57的第一端子电连接于电流镜电路CM的端子CT7及端子CT8。参考列输出电路Cref中的晶体管Tr57的第二端子电连接于布线VSSL。参考列输出电路Cref中的晶体管Tr57的栅极电连接于电流镜电路CM的端子CT7及端子CT8。
在上述连接结构中，可以对列输出电路OUT[1]至列输出电路OUT[n]的每一个中的晶体管Tr55的栅极施加节点NCMref的电位，并且使得晶体管Tr57的源极-漏极间的电流量与列输出电路OUT[1]至列输出电路OUT[n]的每一个中的晶体管Tr55的源极-漏极间流过的电流量相等。
晶体管Tr55和晶体管Tr57优选都是OS晶体管。再者，晶体管Tr55及晶体管Tr57的沟道形成区域优选都包括实施方式9所示的CAC-OS。
通过使用OS晶体管作为晶体管Tr55及晶体管Tr57，可以抑制晶体管Tr55及晶体管Tr57的泄漏电流，由此可能会实现计算精确度高的积和运算电路。
在图14的偏置电路713中，只示出如下构成要素：列输出电路OUT[1]；列输出电路OUT[j]；列输出电路OUT[n]；参考列输出电路Cref；恒流电路CI；恒流电路CIref；电流镜电路CM；输出端子OT[1]；输出端子OT[j]；输出端子OT[n]；输出端子OTref；端子CT1；端子CT2；端子CT3；端子CT4；端子CT5[1]；端子CT5[j]；端子CT5[n]；端子CT6[1]；端子CT6[j]；端子CT6[n]；端子CT7；端子CT8；晶体管Tr51；晶体管Tr52；晶体管Tr53；晶体管Tr55；晶体管Tr57；电容器C51；布线OL[1]；布线OL[j]；布线OL[n]；布线OLref；布线ORP；布线OSP；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线IL[1]；布线IL[j]；布线IL[n]；布线ILref；节点NCMref；布线VDD1L；以及布线VSSL。未示出其他电路、布线、元件以及其附图标记。
《存储单元阵列720》
接着，将说明可以应用于存储单元阵列720的电路结构的例子。图15示出作为存储单元阵列720的一个例子的存储单元阵列721。
存储单元阵列721包括存储单元AM和存储单元AMref。存储单元阵列721所具有的存储单元AM的每一个包括晶体管Tr61、晶体管Tr62以及电容器C52。存储单元AMref[1]至存储单元AMref[m]的每一个包括晶体管Tr61、晶体管Tr62以及电容器C52。
着眼于存储单元AM[i,j]说明存储单元阵列721的连接结构。晶体管Tr61的第一端子电连接于晶体管Tr62的栅极及电容器C52的第一端子。晶体管Tr61的第二端子电连接于布线WD[j]。晶体管Tr61的栅极电连接于布线WW[i]。晶体管Tr62的第一端子电连接于布线B[j]，而晶体管Tr62的第二端子电连接于布线VR。电容器C52的第二端子电连接于布线RW[i]。
在存储单元AM[i,j]中，晶体管Tr61的第一端子、晶体管Tr62的栅极以及电容器C52的第一端子的连接部分为节点N[i,j]。在本实施方式中，在节点N[i,j]中保持对应于第一模拟数据的电位。
接着，着眼于存储单元AMref[i]进行说明。晶体管Tr61的第一端子电连接于晶体管Tr62的栅极及电容器C52的第一端子。晶体管Tr61的第二端子电连接于布线WDref。晶体管Tr61的栅极电连接于布线WW[i]。晶体管Tr62的第一端子电连接于布线Bref。晶体管Tr62的第二端子电连接于布线VR。电容器C52的第二端子电连接于布线RW[i]。
在存储单元AMref[i]中，晶体管Tr61的第一端子、晶体管Tr62的栅极以及电容器C52的第一端子的连接部分为节点Nref[i]。
晶体管Tr61和晶体管Tr62优选都是OS晶体管。再者，晶体管Tr61及晶体管Tr62的沟道形成区域优选都包括实施方式9所示的CAC-OS。
通过使用OS晶体管作为晶体管Tr61及晶体管Tr62，可以抑制晶体管Tr61及晶体管Tr62的泄漏电流，由此可能会实现计算精确度高的积和运算电路。此外，通过使用OS晶体管作为晶体管Tr61，可以使晶体管Tr61处于关闭状态时，从保持节点向写入字线的泄漏电流量变得非常小。也就是说，可以减少保持节点的刷新工作的频率，由此可以降低半导体装置的功耗。
再者，在晶体管Tr51至晶体管Tr57、晶体管Tr61以及晶体管Tr62都是OS晶体管时，可以缩短半导体装置的制造工序。由此，可以缩短半导体装置的生产时间，而可以增加某个时间段内的生产个数。在晶体管Tr51至晶体管Tr57、晶体管Tr61及晶体管Tr62的全部使用OS晶体管的情况下，可以将半导体装置700直接安装于显示单元100的基材上。关于该结构的详细内容将在实施方式4中进行说明。
注意，除非特别叙述，晶体管Tr51、晶体管Tr54至晶体管Tr57以及晶体管Tr62在饱和区域中工作。也就是说，对晶体管Tr51、晶体管Tr54至晶体管Tr57、晶体管Tr62的栅极电压、源极电压以及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。注意，即使晶体管Tr51、晶体管Tr54至晶体管Tr57以及晶体管Tr62的工作偏离理想的饱和区域中的工作，只要输出数据的精确度在于所希望的范围内，就看作对晶体管Tr51、晶体管Tr54至晶体管Tr57以及晶体管Tr62的栅极电压、源极电压以及漏极电压进行了适当的偏压。
在图15所示的存储单元阵列721中，只示出如下构成要素：存储单元AM[1,1]；存储单元AM[i,1]；存储单元AM[m,1]；存储单元AM[1,j]；存储单元AM[i,j]；存储单元AM[m,j]；存储单元AM[1,n]；存储单元AM[i,n]；存储单元AM[m,n]；存储单元AMref[1]；存储单元AMref[i]；存储单元AMref[m]；布线RW[1]；布线RW[i]；布线RW[m]；布线WW[1]；布线WW[i]；布线WW[m]；布线WD[1]；布线WD[j]；布线WD[n]；布线WDref；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线VR；输出端子SPT[1]；输出端子SPT[j]；输出端子SPT[n]；节点N[1,1]；节点N[i,1]；节点N[m,1]；节点N[1,j]；节点N[i,j]；节点N[m,j]；节点N[1,n]；节点N[i,n]；节点N[m,n]；节点Nref[1]；节点Nref[i]；节点Nref[m]；晶体管Tr61；晶体管Tr62；以及电容器C52。未示出其他电路、布线、元件以及其附图标记。
半导体装置700可以根据情况、状况或需要具有组合了上述结构的结构。
<工作例子1>
将说明半导体装置700的工作的一个例子。注意，在本工作例子中的半导体装置700中，包括图16所示的偏置电路750作为偏置电路710及图17所示的存储单元阵列760作为半导体装置700的存储单元阵列720。
图16所示的偏置电路750具有使用图13所示的偏置电路712的恒流电路CI、恒流电路CIref以及图14所示的偏置电路713的电流镜电路CM的电路结构。通过使用图16所示的结构，偏置电路750中的所有晶体管可以具有同一极性。为了说明本工作例子，图16示出列输出电路OUT[j]、列输出电路OUT[j+1]以及参考列输出电路Cref。
在图16中，IC[j]表示从列输出电路OUT[j]的恒流电路CI中的晶体管Tr54的第一端子流过第二端子的电流，IC[j+1]表示从列输出电路OUT[j+1]的恒流电路CI中的晶体管Tr54的第一端子流过第二端子的电流，并且ICref表示从参考列输出电路Cref的恒流电路CIref中的晶体管Tr56的第一端子流过第二端子的电流。在电流镜电路CM中，通过列输出电路OUT[j]中的布线IL[j]流过晶体管Tr55的第一端子的电流、通过列输出电路OUT[j+1]中的布线IL[j+1]流过晶体管Tr55的第一端子的电流以及通过参考列输出电路Cref中的布线ILref流过晶体管Tr57的电流都以ICM表示。再者，ICP[j]表示从列输出电路OUT[j]中的布线OL[j]流过晶体管Tr51或Tr52的第一端子的电流，并且ICP[j+1]表示从列输出电路OUT[j+1]中的布线OL[j+1]流过晶体管Tr51或Tr52的第一端子的电流。此外，IB[j]表示从列输出电路OUT[j]的输出端子OT[j]输出到布线B[j]的电流，IB[j+1]表示从列输出电路OUT[j+1]的输出端子OT[j+1]输出到布线B[j+1]的电流，并且IBref表示从参考列输出电路Cref的输出端子OTref输出到布线Bref的电流。
图17所示的存储单元阵列760具有与图15所示的存储单元阵列721同样的结构。为了说明本工作例子，图17示出存储单元AM[i,j]、存储单元AM[i+1,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]。
在图17中，IB[j]表示从布线B[j]输入的电流，IB[j+1]表示从布线B[j+1]输入的电流，IBref表示从布线Bref输入的电流。此外,ΔIB[j]表示从电连接于布线B[j]的输出端子SPT[j]输出的电流，ΔIB[j+1]表示从电连接于布线B[j+1]的输出端子SPT[j+1]输出的电流。
图18和图19是半导体装置700的工作例子的时序图。图18的时序图示出布线WW[i]、布线WW[i+1]、布线WD[j]、布线WD[j+1]、布线WDref、节点N[i,j]、节点N[i,j+1]、节点N[i+1,j]、节点N[i+1,j+1]、节点Nref[i]、节点Nref[i+1]、布线RW[i]、布线RW[i+1]、布线OSP以及布线ORP的时间T01至时间T08的电位的变动。该时序图还示出时间T01至时间T08的电流ΣI[i,j]、电流ΣI[i,j+1]以及电流IBref中的变动量。注意，电流ΣI[i,j]是流过存储单元AM[i,j]的晶体管Tr62中的电流量的和，其通过对i从1至m求和而得。并且，电流ΣI[i,j+1]是流过存储单元AM[i,j+1]的晶体管Tr62中的电流的总量，其通过对i从1至m求和而得。图19示出除了图18的时序图中的工作之外的时间T09至时间T14的工作例子。在时间T09以后，布线WW[i]、布线WW[i+1]、布线ORP以及布线OSP的电位一直保持为低电平电位而不变动，并且布线WD[j]、布线WD[j+1]以及布线WDref的电位一直保持为接地电位而不变动。由此在图19的时序图中，不示出布线WW[i]、布线WW[i+1]、布线WD[j]、布线WD[j+1]、布线WDref、布线ORP以及布线OSP的电位的变动。此外,图19的时序图示出如下所述的ΔIB[j]、ΔIB[j+1]的电流量的变动。
《时间T01至时间T02的期间》
在时间T01至时间T02的期间，布线WW[i]被施加高电平电位(在图18中记为High)，而布线WW[i+1]被施加低电平电位(在图18中记为Low)。再者，布线WD[j]被施加比接地电位(在图18中记为GND)高VPR-VX[i,j]的电位，布线WD[j+1]被施加比接地电位高VPR-VX[i,j+1]的电位，并且布线WDref被施加比接地电位高VPR的电位。再者，布线RW[i]及布线RW[i+1]被施加参考电位(在图18中记为REFP)。
电位VX[i,j]及电位VX[i,j+1]都对应于第一模拟数据。电位VPR对应于参考模拟数据。
在该期间，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61的栅极被施加高电平电位，由此存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61开启。由此，在存储单元AM[i,j]中,布线WD[j]与节点N[i,j]彼此电连接，而节点N[i,j]的电位成为VPR-VX[i,j]。在存储单元AM[i,j+1]中,布线WD[j+1]与节点N[i,j+1]彼此电连接，而节点N[i,j+1]的电位成为VPR-VX[i,j+1]。在存储单元AMref[i]中,布线WDref与节点Nref[i]彼此电连接，而节点Nref[i]的电位成为VPR。
考察从存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i,j]的晶体管Tr62的第一端子流过第二端子的电流I0[i,j]可以由如下算式表示。
[算式7]
I0[i,j]＝k(VPR-VX[i,j]-Vth)2 (E1)
在算式中，k为取决于晶体管Tr62的沟道长度、沟道宽度、迁移率、栅极绝缘膜的电容等的常数。此外,Vth是晶体管Tr62的阈值电压。
此时，从列输出电路OUT[j]的输出端子OT[j]流过布线B[j]的电流为I0[i,j]。
与此同样，从布线B[j+1]通过存储单元AM[i,j+1]的晶体管Tr62的第一端子流过第二端子的电流I0[i,j+1]可以由如下算式表示。
[算式8]
I0[i,j+1]＝k(VPR-VX[i,j+1]-Vth)2 (E2)
此时，从列输出电路OUT[j+1]的输出端子OT[j+1]流过布线B[j+1]的电流为I0[i,j+1]。
从布线Bref通过存储单元AMref[i]中的晶体管Tr62的第一端子流过第二端子的电流Iref0[i]可以由如下算式表示。
[算式9]
Iref0[i]＝k(VPR-Vth)2 (E3)
此时，从参考列输出电路Cref的输出端子OTref流过布线Bref的电流为Iref0[i]。
注意，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61的栅极被施加低电平电位，由此存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61关闭。由此，电位不被保持在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]中。
《时间T02至时间T03的期间》
在时间T02至时间T03的期间，布线WW[i]被施加低电平电位。此时，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr11的栅极被施加低电平电位，由此存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61关闭。
布线WW[i+1]从时间T02以前继续被施加低电平电位。由此，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61从时间T02以前继续为关闭状态。
因为存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的晶体管Tr61都为关闭状态，所以在时间T02至时间T03的期间，节点N[i,j]、节点N[i,j+1]、节点N[i+1,j]、节点N[i+1,j+1]、节点Nref[i]以及节点Nref[i+1]的电位被保持。
尤其是，如在对半导体装置700的电路结构的说明中所描述，通过将OS晶体管应用于存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的每一个晶体管Tr61，可以减少晶体管Tr61的源极-漏极间流过的泄漏电流，由此可以长时间在节点保持电位。
在时间T02至时间T03的期间，布线WD[j]、布线WD[j+1]以及布线WDref被施加接地电位。存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的晶体管Tr61都为关闭状态，由此不会因来自布线WD[j]、布线WD[j+1]以及布线WDref的电位的施加而改写在存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的节点中保持的电位。
《时间T03至时间T04的期间》
在时间T03至时间T04的期间，布线WW[i]被施加低电平电位，而布线WW[i+1]被施加高电平电位。再者，布线WD[j]被施加比接地电位高VPR-VX[i+1,j]的电位，布线WD[j+1]被施加比接地电位高VPR-VX[i+1,j+1]的电位，并且布线WDref被施加比接地电位高VPR的电位。再者，布线RW[i]及布线RW[i+1]从时间T02以前继续被施加参考电位。
注意，电位VX[i+1,j]及电位VX[i+1,j+1]都为对应于第一模拟数据的电位。
在该期间，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61的栅极被施加高电平电位，由此存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61都开启。由此，存储单元AM[i+1,j]中的N[i+1,j]与布线WD[j]电连接，而节点N[i+1,j]的电位成为VPR-VX[i+1,j]。在存储单元AM[i+1,j+1]中,布线WD[j+1]与节点N[i+1,j+1]彼此电连接，而节点N[i+1,j+1]的电位成为VPR-VX[i+1,j+1]。在存储单元AMref[i+1]中,布线WDref与节点Nref[i+1]彼此电连接，而节点Nref[i+1]的电位成为VPR。
考察从存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i+1,j]的晶体管Tr62的第一端子流过第二端子的电流I0[i+1,j]可以由如下算式表示。
[算式10]
I0[i+1,j]＝k(VPR-VX[i+1,j]-Vth)2 (E4)
此时，从列输出电路OUT[j]的输出端子OT[j]流过布线B[j]的电流为I0[i,j]+I0[i+1,j]。
与此同样，从布线B[j+1]通过存储单元AM[i+1,j+1]的晶体管Tr62的第一端子流过第二端子的电流I0[i+1,j+1]可以由如下算式表示。
[算式11]
I0[i+1,j+1]＝k(VPR-VX[i+1,j+1]-Vth)2 (E5)
此时，从列输出电路OUT[j+1]的输出端子OT[j+1]流过布线B[j+1]的电流为I0[i,j+1]+I0[i+1,j+1]。
从布线Bref通过存储单元AMref[i+1]的晶体管Tr62的第一端子流过第二端子的电流Iref0[i+1]可以由如下算式表示。
[算式12]
Iref0[i+1]＝k(VPR-Vth)2 (E6)
此时，从参考列输出电路Cref的输出端子OTref流过布线Bref的电流为Iref0[i]+Iref0[i+1]。
《时间T04至时间T05的期间》
在时间T04至时间T05的期间，与时间T01至时间T02的期间的工作及时间T03至时间T04的期间的工作同样，其他存储单元AM也被写入对应于第一模拟数据的电位，且其他存储单元AMref也被写入电位VPR。由此，流过所有存储单元AM中的晶体管Tr62的电流总量对应于从列输出电路OUT[j]的输出端子OT[j]流过布线B[j]的电流量，由ΣI0[i,j](ΣI0[i,j]表示对i从1至m求和而得的电流I0[i,j])表示。
这里，着眼于参考列输出电路Cref。流过存储单元AMref[1]至AMref[m]中的晶体管Tr62的电流总量流入参考列输出电路Cref的布线Bref。也就是说，电流IBref＝ΣIref0[i](Σ表示对i从1至m求和而得的电流)流过布线Bref。
虽然在图16中将流过布线ILref的电流记为ICM，在本说明书中，将在时间T09以前流过布线ILref的电流记为ICM0。
从恒流电路CIref的端子CT4输出电流ICref。由此，通过以满足以下算式的方式设定晶体管Tr57的栅极的电位(节点NCMref的电位)决定ICM0。
[算式13]
注意，因为电流镜电路CM参照晶体管Tr57的栅极的电位(节点NCMref的电位)，所以电流ICM0还流过列输出电路OUT[1]至OUT[n]的布线IL[1]至IL[n]。
《时间T05至时间T06的期间》
在时间T05至时间T06的期间，布线ORP为高电平电位。此时，列输出电路OUT[1]至OUT[n]中的晶体管Tr53的栅极被施加高电平电位，由此晶体管Tr53开启。因此，列输出电路OUT[1]至OUT[n]中的电容器C51的第一端子被施加低电平电位，由此电容器C51的电位被初始化。在时间T06开始时，布线ORP被施加低电平电位，使得列输出电路OUT[1]至OUT[n]中的晶体管Tr53成为关闭状态。
《时间T06至时间T07的期间》
在时间T06至时间T07的期间，布线ORP为低电平电位。如上所述，列输出电路OUT[1]至OUT[n]中的晶体管Tr53的栅极被施加低电平电位，由此晶体管Tr53关闭。
《时间T07至时间T08的期间》
在时间T07至时间T08的期间，布线OSP为高电平电位。如上所述，列输出电路OUT[1]至OUT[n]中的晶体管Tr52的栅极被施加高电平电位，由此晶体管Tr52开启。此时，电流从晶体管Tr52的第一端子通过晶体管Tr52的第二端子流过电容器C51的第一端子,而电位在电容器C51中被保持。由此，晶体管Tr51的栅极的电位被保持，在晶体管Tr51的源极-漏极间流过对应于晶体管Tr51的栅极的电位的电流。
在时间T08开始时，布线OSP被施加低电平电位，使得列输出电路OUT[1]至OUT[n]中的晶体管Tr52关闭。晶体管Tr51的栅极的电位被保持在电容器C51中，由此即使在时间T08以后也继续在晶体管Tr51的源极-漏极间流过相同量的电流。
这里，着眼于列输出电路OUT[j]。在列输出电路OUT[j]中，ICP[j]表示晶体管Tr51的源极-漏极间流过的电流，IC[j]表示恒流电路CI[j]的晶体管Tr54的源极-漏极间流过的电流。通过电流镜电路CM，晶体管Tr55的源极-漏极间的电流为ICM0。假设在从时间T01至时间T08的期间从输出端子SPT[j]不输出电流的情况下，在列输出电路OUT[j]的布线B[j]中流过存储单元AM[1，j]至AM[n，j]中的每一个晶体管Tr62的电流总量。也就是说，在布线B[j]中流过电流ΣI0[i,j](Σ表示对i从1至m求和而得的电流)。由此，以上满足如下算式。
[算式14]
《时间T09至时间T10的期间》
将参照图19说明时间T09以后的工作。在时间T09至时间T10的期间，布线RW[i]被施加比参考电位(在图19中记为REFP)高VW[i]的电位。此时，存储单元AM[i,1]至AM[i,n]及存储单元AMref[i]中的电容器C52的第二端子被施加电位VW[i]，由此晶体管Tr62的栅极的电位上升。
注意，电位VW[i]为对应于第二模拟数据的电位。
晶体管Tr62的栅极的电位的增加量相当于布线RW[i]的电位变化量乘以由存储单元的结构决定的电容耦合系数的电位。该电容耦合系数根据电容器C52的电容、晶体管Tr52的栅极电容以及寄生电容而算出。在本工作例子中，为了避免复杂说明，对应于布线RW[i]的电位的增加的值被认为对应于晶体管Tr62的栅极的电位的增加的值。这意味着将存储单元AM和存储单元AMref的电容耦合系数都视为1。
注意，电容耦合系数为1。当对存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的电容器C52的第二端子施加电位VW[i]时，节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW[i]。
考察从存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i,j]的晶体管Tr62的第一端子流过第二端子的电流I[i,j]可以由如下算式表示。
[算式15]
I[i,j]＝k(VPR-VX[i,j]+VW[i]-Vth)2 (E9)
也就是说，通过对布线RW[i]施加电位VW[i]，从布线B[j]通过存储单元AM[i,j]中的晶体管Tr62的第一端子流过第二端子的电流增加I[i,j]-I0[i,j](在图19中记为ΔI[i,j])。
与此同样，从布线B[j+1]通过存储单元AM[i,j+1]的晶体管Tr62的第一端子流过第二端子的电流I[i,j+1]可以由如下算式表示。
[算式16]
I[i,j+1]＝k(VPR-VX[i,j+1]+VW[i]-Vth)2 (E10)
也就是说，通过对布线RW[i]施加电位VW[i],从布线B[j+1]通过存储单元AM[i,j+1]中的晶体管Tr62的第一端子流过第二端子的电流增加I[i,j+1]-I0[i,j+1](在图19中记为ΔI[i,j+1])。
再者，从布线Bref通过存储单元AMref[i]的晶体管Tr62的第一端子流过第二端子的电流Iref[i]可以由如下算式表示。
[算式17]
Iref[i]＝k(VPR+VW[i]-Vth)2 (E11)
也就是说，通过对布线RW[i]施加电位VW[i],从布线Bref通过存储单元AMref[i]中的晶体管Tr62的第一端子流过第二端子的电流增加Iref[i]-Iref0[i](在图19中记为ΔIref[i])。
这里，着眼于参考列输出电路Cref。存储单元AMref[1]至AMref[m]中的晶体管Tr62的电流总量流入参考列输出电路Cref的布线Bref。也就是说，电流IBref＝ΣIref0[i]流过布线Bref。
从恒流电路CIref的端子CT4输出电流ICref。由此，通过以满足以下算式的方式设定晶体管Tr57的栅极的电位(节点NCMref的电位)决定ICM。
[算式18]
这里，着眼于从布线B[j]输出的电流ΔIB[j]。在时间T08至时间T09的期间，满足算式(E8)，而不会从与布线B[j]电连接的端子SPT[j]输出电流ΔIB[j]。
在时间T09至时间T10的期间，布线RW[i]被施加比参考电位高VW[i]的电位，使得存储单元AM[i,j]的晶体管Tr62的源极-漏极间的电流变化。具体而言，在列输出电路OUT[j]中，从恒流电路CI的端子CT2输出电流IC[j]，在晶体管Tr55的源极-漏极间有电流ICM，且在晶体管Tr51的源极-漏极间流过电流ICP[j]。由此，电流ΔIB[j]可以使用ΣI[i,j]的如下算式表示，在存储单元AM[i,j]的晶体管Tr62的源极-漏极间的该电流通过对i从1至m求和而得。
[算式19]
通过对算式(E13)使用算式(E1)、(E3)、(E7)至(E9)、(E11)及(E12)，可以得到如下算式。
[算式20]
根据算式(E14)，电流ΔIB[j]为对应于作为第一模拟数据的电位VX[i,j]与作为第二模拟数据的电位Vw[i]的积之和的值。由此，当算出电流ΔIB[j]时，可以得到对第一模拟数据与第二模拟数据求积之和的值。
在时间T09至时间T10的期间，当布线RW[i]以外的布线RW[1]至布线RW[m]的每一个的电位被设定为参考电位时，其关系为VW[g]＝0(这里，g为1以上且m以下并为i以外的整数)。由此根据算式(E14)，输出ΔIB[j]＝2kVX[i,j]VW[i]。也就是说，从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i,j]中的第一模拟数据与相当于被供应到布线RW[i]的选择信号的第二模拟数据的积。
此外，从电连接于布线B[j+1]的输出端子SPT[j+1]输出的差值电流表示为ΔIB[j+1]＝2kVX[i,j+1]VW[i]。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i,j+1]中的第一模拟数据与相当于被供应到布线RW[i]的选择信号的第二模拟数据的积。
《时间T10至时间T11的期间》
在时间T10至时间T11的期间，布线RW[i]被施加接地电位。存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的电容器C52的第二端子被施加接地电位。由此节点N[i,1]至N[i,n]以及节点Nref[i]的电位回到为时间T08至时间T09的期间的电位。
《时间T11至时间T12的期间》
在时间T11至时间T12的期间，将布线RW[i+1]以外的布线RW[1]至RW[m]的电位设定为参考电位，而布线RW[i+1]被施加比参考电位高VW[i+1]的电位。此时，如时间T09至时间T10的期间的工作那样，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加电位VW[i+1]，由此晶体管Tr62的栅极的电位上升。
电位VW[i+1]对应于第二模拟数据。
如上所述，存储单元AM和存储单元AMref的电容耦合系数都为1。在对存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的电容器C52的第二端子施加电位VW[i+1]时，节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都上升VW[i+1]。
在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都上升VW[i+1]时，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的每一个晶体管Tr62的电流量增加。在存储单元AM[i+1,j]中的晶体管Tr62中流过的电流记为I[i+1,j]的情况下，从列输出电路OUT[j]的输出端子OT[j]流过布线B[j]的电流增加I[i+1,j]-I0[i+1,j](在图19中记为ΔI[i+1,j])。同样地，在存储单元AM[i+1,j+1]中的晶体管Tr62中流过的电流记为I[i+1,j+1]的情况下，从列输出电路OUT[j+1]的输出端子OT[j+1]流过布线B[j+1]的电流增加I[i+1,j+1]-I0[i+1,j+1](在图19中记为ΔI[i+1,j+1])。在存储单元AMref[i+1]中的晶体管Tr62中流过的电流记为Iref[i+1]的情况下，从参考列输出电路Cref的输出端子OTref流过布线Bref的电流增加Iref[i+1]-Iref0[i+1](在图19中记为ΔIref[i+1])。
时间T11至时间T12的期间的工作可以类似于时间T09至时间T10的期间的工作。由此，当对时间T11至时间T12的期间的工作使用算式(E14)时，将从布线B[j]输出的差值电流表示为ΔIB[j]＝2kVX[i+1,j]VW[i+1]。也就是说，从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i+1,j]中的第一模拟数据与相当于供应到布线RW[i+1]的选择信号的第二模拟数据的积。
此外,将从布线B[j+1]输出的差值电流表示为ΔIB[j+1]＝2kVX[i+1,j+1]VW[i+1]。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i+1,j+1]中的第一模拟数据与相当于供应到布线RW[i+1]的选择信号的第二模拟数据的积。
《时间T12至时间T13的期间》
在时间T12至时间T13的期间，布线RW[i+1]被施加接地电位。此时，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加接地电位，而节点N[i+1,1]至N[i+1,n]以及节点Nref[i+1]的电位回到为时间T10至时间T11的期间的电位。
《时间T13至时间T14的期间》
在时间T13至时间T14的期间，将布线RW[i]及RW[i+1]以外的布线RW[1]至RW[m]的电位设定为参考电位，布线RW[i]被施加比参考电位高VW2[i]的电位，并且布线RW[i+1]被施加比参考电位低VW2[i+1]的电位。此时，如时间T09至时间T10的期间的工作那样，存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的电容器C52的第二端子被施加电位VW2[i]，由此存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的晶体管Tr62的栅极的电位上升。与此同时，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加电位-VW2[i+1]，由此存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的晶体管Tr62的栅极的电位下降。
电位VW2[i]及电位VW2[i+1]对应于第二模拟数据。
注意，存储单元AM和存储单元AMref的电容耦合系数都为1。在对存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的电容器C52的第二端子施加电位VW2[i]时，节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW2[i]。在对存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的电容器C52的第二端子施加电位-VW2[i+1]时，节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都下降VW2[i+1]。
在节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW2[i]时，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的每一个晶体管Tr62的电流量增加。在此，将存储单元AM[i,j]中的晶体管Tr62中流过的电流记为I[i,j]，将存储单元AM[i,j+1]中的晶体管Tr62中流过的电流记为I[i,j+1]，并且将存储单元AMref[i]中的晶体管Tr62中流过的电流记为Iref[i]。
在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都下降VW2[i+1]，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]及存储单元AMref[i+1]中的每一个晶体管Tr62的电流量减少。在此，将存储单元AM[i+1,j]的晶体管Tr62中流过的电流记为I2[i,j]，将存储单元AM[i+1,j+1]中的晶体管Tr62中流过的电流记为I2[i,j+1]，并且将存储单元AMref[i+1]中的晶体管Tr62中流过的电流记为I2ref[i+1]。
此时，从列输出电路OUT[j]的输出端子OT[j]流过布线B[j]的电流增加(I2[i,j]-I0[i,j])+(I2[i+1,j]-I0[i+1,j])(在图19中记为ΔI[j])。从列输出电路OUT[j+1]的输出端子OT[j+1]流过布线B[j+1]的电流增加(I2[i,j+1]-I0[i,j+1])+(I2[i+1,j+1]-I0[i+1,j+1])(在图19中记为ΔI[j+1]，该ΔI[j+1]为负电流)。从参考列输出电路Cref的输出端子OTref流过布线Bref的电流增加(Iref[i,j]-Iref0[i,j])+(Iref[i+1,j]-Iref0[i+1,j])(在图19中记为ΔIBref)。
时间T13至时间T14的期间的工作可以类似于时间T09至时间T10的期间的工作。当对时间T13至时间T14的期间的工作使用算式(E14)时，将从布线B[j]输出的差值电流表示为ΔIB[j]＝2k{VX[i,j]VW2[i]-VX[i+1,j]VW2[i+1]}。由此，将从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i,j]及存储单元AM[i+1,j]的每一个中的第一模拟数据与相当于供应到布线RW[i]及布线RW[i+1]的每一个的选择信号的第二模拟数据的积之和。
将从布线B[j+1]输出的差值电流表示为ΔIB[j+1]＝2k{VX[i,j+1]VW2[i]-VX[i+1,j+1]VW2[i+1]}。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i,j+1]及存储单元AM[i+1,j+1]的每一个中的第一模拟数据与相当于供应到布线RW[i]及布线RW[i+1]的每一个的选择信号的第二模拟数据的积。
《时间T14以后》
在时间T14以后，对布线RW[i]及布线RW[i+1]施加接地电位。此时，存储单元AM[i,1]至AM[i,n]、存储单元AM[i+1,1]至AM[i+1,n]、存储单元AMref[i]以及存储单元AMref[i+1]的电容器C52的第二端子被施加接地电位。由此，节点N[i,1]至N[i,n]、节点N[i+1,1]至N[i+1,n]、节点Nref[i]以及节点Nref[i+1]的电位回到为时间T12至时间T13的期间的电位。
如上所述，通过图11所示的电路结构，可以进行上述神经网络的计算所需要的积和运算处理。此外，由于该积和运算处理不使用数字值进行运算，所以不需要大规模数字电路，且可以减少电路规模。
在此，通过以多个第一模拟数据为权系数并使多个第二模拟数据对应于神经元输出，可以并列进行对各神经元输出的加权和运算。由此作为该输出信号可以得到对应于加权和运算的结果的数据，即神经突触输入。具体而言，在存储单元AM[1,j]至存储单元AM[m,j]中储存第k层的第s[k]神经元的权重系数ws[k]·1 (k)至ws[k]·Q[k-1] (k)作为第一模拟数据，对布线RW[1]至布线RW[m]分别供应第(k-1)层的各神经元的输出信号z1·s[k] (k-1)至zQ[k-1]·s[k] (k-1)作为第二模拟数据，可以计算出输入到第k层的第s[k]神经元的信号的总和us[k] (k)。换言之，可以由半导体装置700实现算式(D1)所示的积和运算。
当利用监督学习进行权系数的更新时，在存储单元AM[1，j]至存储单元AM[m，j]中储存当信号从第k层的第s[k]神经元发送到第(k+1)层的各神经元时被相乘的权系数w1·s[k] (k+1)至wQ[k+1]s[k] (k+1)作为第一模拟数据，对布线RW[1]至布线RW[m]供应第(k+1)层的各神经元的误差δ1 (k+1)至δQ[k+1] (k+1)作为第二模拟数据，由此可以从流过布线B[j]的差分电流ΔIB[j]获得算式(D3)中的Σws[k+1]·s[k] (k+1)·δs[k+1] (k+1)的值。换言之，可以由半导体装置700实现算式(D3)所示的运算的一部分。
在包括传感器441及显示单元100的电子设备中，以从光传感器443获得的外光的入射角度和照度的信息及由该电子设备中的加速度传感器446检测出的该电子设备的倾斜度的信息为向输入层(第一层)的神经元输入的数据，以与该电子设备的用户所喜欢的亮度及色调对应的设定值为监督数据。由此，数据处理电路465可以根据上述分层神经网络的计算结果将与用户所喜欢的亮度及色调对应的设定值从输出层(第L层)输出。
<构成分层神经网络的电路的例子2>
接着，说明与上述半导体装置700不同的积和运算电路的结构例子。
图20是被用作积和运算电路的半导体装置800的方框图。半导体装置800包括偏置电路810及存储单元阵列720。
偏置电路810包括列输出电路COT[1]至列输出电路COT[n](这里，n为1以上的整数)以及电源电路CUREF。
在构成分层神经网络的电路的例子2中，省略与构成分层神经网络的电路的例子1的存储单元阵列720的相对部分共同的存储单元阵列720的部分的说明。这同样适用于例子2中的存储单元阵列720所包括的存储单元AM及存储单元AMref以及与其连接的布线的连接结构。
列输出电路COT[j]包括端子CT11[j]及端子CT12[j]。电源电路CUREF包括端子CT13[1]至端子CT13[n]及端子CTref。
布线ORP与列输出电路COT[1]至列输出电路COT[n]电连接。布线OSP与列输出电路COT[1]至列输出电路COT[n]电连接。布线ORM与列输出电路COT[1]至列输出电路COT[n]电连接。布线OSM与列输出电路COT[1]至列输出电路COT[n]电连接。布线ORP、布线OSP、布线ORM及布线OSP都是用来对偏置电路810供应控制信号的布线。
列输出电路COT[j]的端子CT11[j]与布线B[j]电连接。
电源电路CUREF I的端子CTref与布线Bref电连接。加上，电源电路CUREF的端子CT13[j]与列输出电路COT[j]的端子CT12[j]电连接。
布线B[j]被用作从列输出电路COT[j]向存储单元阵列720的第j列所具有的存储单元AM供应信号的布线。
布线Bref被用作从电源电路CUREF向存储单元AMref[1]至存储单元AMref[m]分别供应信号的布线。
在图20所示的半导体装置800中，仅示出如下构成要素：偏置电路810、存储单元阵列720、列输出电路COT[1]；列输出电路COT[j]；列输出电路COT[n]；电源电路CUREF；端子CT11[1]；端子CT11[j]；端子CT11[n]；端子CT12[1]；端子CT12[n]；端子CT13[1]；端子CT13[j]；端子CT13[n]；端子CTref；输出端子SPT[j]；输出端子SPT[n]；存储单元AM[1，1]；存储单元AM[i，1]；存储单元AM[m，1]；存储单元AM[1，j]；存储单元AM[i，j]；存储单元AM[m，j]；存储单元AM[1，n]；存储单元AM[i，n]；存储单元AM[m，n]；存储单元AMref[1]；存储单元AMref[i]；存储单元AMref[m]；布线OSP；布线ORP；布线ORM；布线OSM；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线WD[1]；布线WD[j]；布线WD[n]；布线WDref；布线VR；布线RW[1]；布线RW[i]；布线RW[m]；布线WW[1]；布线WW[i]；以及布线WW[m]。未示出其他电路、布线、元件以及其附图标记。
图20示出半导体装置800的结构例子，根据状况或情况或者需要，可以改变半导体装置800的结构。例如，根据半导体装置800的电路结构，也可以设置一个布线以用作布线WD[j]和布线VR。此外，根据半导体装置800的电路结构，也可以设置一个布线以用作布线ORP及布线OSP，或者也可以设置一个布线以用作布线ORM及布线OSM。
《偏置电路810》
接着，将说明可以应用于偏置电路810的电路结构的例子。图21示出作为偏置电路810的一个例子的偏置电路811。
偏置电路811电连接于布线VDD1L及布线VSSL，以供应电源电压。具体而言，列输出电路COT[1]至列输出电路COT[n]都电连接于布线VDD1L及布线VSSL，而电流源电路CUREF电连接于布线VDD1L。布线VDD1L供应高电平电位。布线VSSL供应低电平电位。
首先说明列输出电路COT[j]的内部的电路结构。列输出电路COT[j]包括电路SI[j]、电路SO[j]以及布线OL[j]。加上，电路SI[j]包括晶体管Tr71至晶体管Tr73以及电容器C71，电路SO[j]包括晶体管Tr74至晶体管Tr76以及电容器C72。晶体管Tr71至晶体管Tr73、晶体管Tr75、晶体管Tr76为n沟道晶体管，晶体管Tr74为p沟道晶体管。
在列输出电路COT[j]的电路SI[j]中，晶体管Tr71的第一端子与布线OL[j]电连接，晶体管Tr71的第二端子与布线VSSL电连接，晶体管Tr71的栅极与电容器C71的第一端子电连接。晶体管Tr72的第一端子与布线OL[j]电连接，晶体管Tr72的第二端子与电容器C71的第一端子电连接，晶体管Tr72的栅极与布线OSP电连接。晶体管Tr73的第一端子与电容器C71的第一端子电连接，晶体管Tr73的第二端子与布线VSSL电连接，晶体管Tr73的栅极与布线ORP电连接。电容器C71的第二端子与布线VSSL电连接。通过采用这种结构的电路SI[j]，电路SI[j]被用作释放在布线OL[j]中流过的电流的电流吸收电路。
在列输出电路COT[j]的电路SO[j]中，晶体管Tr74的第一端子与布线OL[j]电连接，晶体管Tr74的第二端子与布线VDD1L电连接，晶体管Tr74的栅极与电容器C72的第一端子电连接。晶体管Tr75的第一端子与布线OL[j]电连接，晶体管Tr75的第二端子与电容器C72的第一端子电连接，晶体管Tr75的栅极与布线OSM电连接。晶体管Tr76的第一端子与电容器C72的第一端子电连接，晶体管Tr76的第二端子与布线VDD1L电连接，晶体管Tr76的栅极与布线ORM电连接。电容器C72的第二端子与布线VDD1L电连接。通过采用这种结构的电路SO[j]，电路SO[j]被用作释放在布线OL[j]中流过的电流的电流吸收电路。
注意，晶体管Tr71至晶体管Tr73、晶体管Tr75、晶体管Tr76优选都为OS晶体管。晶体管Tr71至晶体管Tr73、晶体管Tr75、晶体管Tr76的每个沟道形成区域优选包含实施方式9中说明的CAC-OS。
OS晶体管具有关态电流非常低的特征。由此，在OS晶体管处于关闭状态时，可以大幅度减少源极-漏极间流过的泄漏电流量。通过使用OS晶体管作为晶体管Tr71至晶体管Tr73、晶体管Tr75、晶体管Tr76，可以抑制晶体管Tr71至晶体管Tr73、晶体管Tr75、晶体管Tr76的泄漏电流，由此可能会使积和运算电路具有高计算精确度。
接着，说明电流源电路CUREF的内部结构。电流源电路CUREF包括晶体管Tr77[1]至晶体管Tr77[n]以及晶体管Tr78。注意，晶体管Tr77[1]至晶体管Tr77[n]以及晶体管Tr78都为p沟道型晶体管。
晶体管Tr77[j]的第一端子与端子CT13[j]电连接，晶体管Tr77[j]的第二端子与布线VDD1L电连接，晶体管Tr77[j]的栅极与晶体管Tr78的栅极电连接。晶体管Tr78的第一端子与端子CTref电连接，晶体管Tr78的第二端子与布线VDD1L电连接，晶体管Tr78的栅极与端子CTref电连接。也就是说，电流源电路CUREF被用作电流镜电路。
因此，电流源电路CUREF具有参照端子CTref的电位使晶体管Tr78的源极-漏极之间流过的电流与晶体管Tr77[j]的源极-漏极之间流过的电流相等的功能。
布线OL[j]是使列输出电路COT[j]的端子CT11[j]与端子CT12[j]电连接的布线。
在图21所示的偏置电路811中，只示出如下构成要素：列输出电路COT[1]；列输出电路COT[j]；列输出电路COT[n]；电流源电路CUREF；电路SI[1]；电路SI[j]；电路SI[n]；电路SO[1]；电路SO[j]；电路SO[n]；端子CT11[1]；端子CT11[j]；端子CT11[n]；端子CT12[1]；端子CT12[j]；端子CT12[n]；端子CT13[1]；端子CT13[j]；端子CT13[n]；端子CTref；晶体管Tr71；晶体管Tr72；晶体管Tr73；晶体管Tr74；晶体管Tr75；晶体管Tr76；晶体管Tr77[1]；晶体管Tr77[j]；晶体管Tr77[n]；晶体管Tr78；电容器C71；电容器C72；布线OL[1]；布线OL[j]；布线OL[n]；布线ORP；布线OSP；布线ORM；布线B[1]；布线B[j]；布线B[n]；布线Bref；布线VDD1L；以及布线VSSL。未示出其他电路、布线、元件以及其附图标记。
图20中的偏置电路810的构成要素不局限于图21中的偏置电路811的构成要素。根据状况或情况或者需要，可以改变偏置电路811的构成要素。
<工作例子2>
将说明半导体装置800的工作的一个例子。注意，本工作例子所说明的半导体装置800包括图22所示的偏置电路815作为偏置电路810及图17所示的存储单元阵列760作为半导体装置800的存储单元阵列720。
图22所示的偏置电路815具有与图21中的偏置电路811相同的结构，并包括列输出电路COT[j]、列输出电路COT[j+1]以及电流源电路CUREF。
在图22的列输出电路COT[j]中，将从电路SO[j]的晶体管Tr74的第一端子与晶体管Tr75的第一端子的电连接的部分流过布线OL[j]的电流记载为IC[j]。在列输出电路COT[j+1]中，将从电路SO[j+1]的晶体管Tr74的第一端子与晶体管Tr75的第一端子的电连接的部分流过布线OL[j+1]的电流记载为IC[j+1]。在电流源电路CUREF中，将从端子CT13[j]流过的电流、从端子CT13[j+1]流过的电流、从端子CTref流过的电流记载为ICMref。再者，在列输出电路COT[j]中，将从布线OL[j]向电路SI[j]的晶体管Tr71的第一端子与晶体管Tr72的第一端子的电连接的部分流过的电流记载为ICP[j]。在列输出电路COT[j+1]中，将从布线OL[j+1]向电路SI[j+1]的晶体管Tr71的第一端子与晶体管Tr72的第一端子的电连接的部分流过的电流记载为ICP[j+1]。并且，将从列输出电路COT[j]的端子CT11[j]输出到布线B[j]的电流记载为IB[j]，将从列输出电路COT[j+1]的端子CT11[j+1]输出到布线B[j+1]的电流记载为IB[j+1]。
关于在工作例子2中说明的存储单元阵列760，参照工作例子1中的存储单元阵列760的说明内容。
图23至图25是半导体装置800的工作例子的时序图。图23的时序图示出时间T01至时间T05的布线WW[i]、布线WW[i+1]、布线WD[j]、布线WD[j+1]、布线WDref、节点N[i,j]、节点N[i,j+1]、节点N[i+1,j]、节点N[i+1,j+1]、节点Nref[i]、节点Nref[i+1]、布线RW[i]及布线RW[i+1]的电位的变动。该时序图还示出电流ΣI[i,j]、电流ΣI[i,j+1]以及电流IBref的变动量。注意，电流ΣI[i,j]是流过存储单元AM[i,j]的晶体管Tr62的电流的对i从1至m求和的值，电流ΣI[i,j+1]是流过存储单元AM[i,j+1]的晶体管Tr62的电流的对i从1至m求和的值。在图23的时序图中，布线ORP、布线OSP、布线ORM及布线OSM的电位一直为低电平电位(未图示)。
图24的时序图示出图23的时序图的时间T05之后到时间T11的时间的工作。图24的时序图示出在时间T06至时间T11布线ORP、布线OSP、布线ORM及布线OSM的电位的变动。注意，在时间T06至时间T11，布线WW[i]、布线WW[i+1]、布线WD[j]、布线WD[j+1]、布线WDref、节点N[i，j]、节点N[i，j+1]、节点N[i+1，j]、节点N[i+1，j+1]、节点Nref[i]、节点Nref[i+1]、布线RW[i]及布线RW[i+1]的电位没有变动且电流ΣI[i，j]、电流ΣI[i，j+1]及电流IBref的大小也没有发生变化，所以图24中不示出对布线及节点的电位以及电流的变动。
图25的时序图示出图24的时序图的时间T11之后到时间T17的时间的工作。图23的时序图示出在时间T12至时间T17的节点N[i，j]、节点N[i，j+1]、节点N[i+1，j]、节点N[i+1，j+1]、节点Nref[i]、节点Nref[i+1]、布线RW[i]及布线RW[i+1]的电位变动以及电流ΣI[i，j]、电流ΣI[i，j+1]及电流IBref的大小的变动。布线WW[i]、布线WW[i+1]、布线ORP、布线OSP、布线ORM及布线OSM的各电位一直保持为低电平电位而不变动，布线WD[j]、布线WD[j+1]、布线WDref的各电位一直保持为接地电位而不变动，所以在图25的时序图中不示出对布线WW[i]、布线WW[i+1]、布线WD[j]、布线WD[j+1]、布线WDref、布线ORP、布线OSP、布线ORM及布线OSM的电位变动。图25的时序图还示出如下所述的电流ΔIB[j]、电流ΔIB[j+1]的大小的变动。
《时间T01至时间T02的期间》
在时间T01至时间T02的期间，布线WW[i]被施加高电平电位(在图23中记为High)，而布线WW[i+1]被施加低电平电位(在图23中记为Low)。再者，布线WD[j]被施加比接地电位(在图23中记为GND)高VPR-VX[i,j]的电位，布线WD[j+1]被施加比接地电位高VPR-VX[i,j+1]的电位，并且布线WDref被施加比接地电位高VPR的电位。再者，布线RW[i]及布线RW[i+1]被施加参考电位(在图23中记为REFP)。
电位VX[i,j]及电位VX[i,j+1]都对应于第一模拟数据。电位VPR对应于参考模拟数据。
在该期间，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61的栅极被施加高电平电位，由此存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61开启。由此，在存储单元AM[i,j]中,布线WD[j]与节点N[i,j]彼此电连接，而节点N[i,j]的电位成为VPR-VX[i,j]。在存储单元AM[i,j+1]中,布线WD[j+1]与节点N[i,j+1]彼此电连接，而节点N[i,j+1]的电位成为VPR-VX[i,j+1]。在存储单元AMref[i]中,布线WDref与节点Nref[i]彼此电连接，而节点Nref[i]的电位成为VPR。
考察从存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i,j]的晶体管Tr62的第一端子流过第二端子的电流I0[i,j]可以由工作例子1中说明的算式(E1)表示。
在算式中，k为取决于晶体管Tr62的沟道长度、沟道宽度、迁移率、栅极绝缘膜的电容等的常数。此外,Vth是晶体管Tr62的阈值电压。
此时，从列输出电路COT[j]的端子CT11[j]流过布线B[j]的电流为I0[i,j]。
与此同样，从布线B[j+1]通过存储单元AM[i,j+1]的晶体管Tr62的第一端子流过第二端子的电流I0[i,j+1]可以由工作例子1中的算式(E2)表示。
此时，从列输出电路COT[j+1]的端子CT11[j+1]流过布线B[j+1]的电流为I0[i,j+1]。
从布线Bref通过存储单元AMref[i]中的晶体管Tr62的第一端子流过第二端子的电流Iref0[i]可以由工作例子1中的算式(E3)表示。
此时，从电流源电路CUREF的端子CTref流过布线Bref的电流为Iref0[i]。
注意，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61的栅极被施加低电平电位，由此存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61关闭。由此，电位不被保持在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]中。
《时间T02至时间T03的期间》
在时间T02至时间T03的期间，布线WW[i]被施加低电平电位。此时，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61的栅极被施加低电平电位，由此存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的晶体管Tr61关闭。
布线WW[i+1]从时间T02以前继续被施加低电平电位。由此，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61从时间T02以前继续为关闭状态。
因为存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的晶体管Tr61都为关闭状态，所以在时间T02至时间T03的期间，节点N[i,j]、节点N[i,j+1]、节点N[i+1,j]、节点N[i+1,j+1]、节点Nref[i]以及节点Nref[i+1]的电位被保持。
尤其是，如在对半导体装置700的电路结构的说明中所描述，通过将OS晶体管应用于存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的每一个晶体管Tr61，可以减少晶体管Tr61的源极-漏极间流过的泄漏电流，由此可以长时间在节点保持电位。
在时间T02至时间T03的期间，布线WD[j]、布线WD[j+1]以及布线WDref被施加接地电位。存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的晶体管Tr61都为关闭状态，由此不会因来自布线WD[j]、布线WD[j+1]以及布线WDref的电位的施加而改写在存储单元AM[i,j]、存储单元AM[i,j+1]、存储单元AM[i+1,j]、存储单元AM[i+1,j+1]、存储单元AMref[i]以及存储单元AMref[i+1]中的节点中保持的电位。
《时间T03至时间T04的期间》
在时间T03至时间T04的期间，布线WW[i]被施加低电平电位，而布线WW[i+1]被施加高电平电位。再者，布线WD[j]被施加比接地电位高VPR-VX[i+1,j]的电位，布线WD[j+1]被施加比接地电位高VPR-VX[i+1,j+1]的电位，并且布线WDref被施加比接地电位高VPR的电位。再者，布线RW[i]及布线RW[i+1]从时间T02以前继续被施加参考电位。
注意，电位VX[i+1,j]及电位VX[i+1,j+1]都为对应于第一模拟数据的电位。
在该期间，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61的栅极被施加高电平电位，由此存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的晶体管Tr61都开启。由此，存储单元AM[i+1,j]中的N[i+1,j]与布线WD[j]电连接，而节点N[i+1,j]的电位成为VPR-VX[i+1,j]。在存储单元AM[i+1,j+1]中,布线WD[j+1]与节点N[i+1,j+1]彼此电连接，而节点N[i+1,j+1]的电位成为VPR-VX[i+1,j+1]。在存储单元AMref[i+1]中,布线WDref与节点Nref[i+1]彼此电连接，而节点Nref[i+1]的电位成为VPR。
考察从存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i+1,j]的晶体管Tr62的第一端子流过第二端子的电流I0[i+1,j]可以由算式(E4)表示。
此时，从列输出电路COT[j]的端子CT11[j]流过布线B[j]的电流为I0[i,j]+I0[i+1，j]。
与此同样，从布线B[j+1]通过存储单元AM[i+1,j+1]的晶体管Tr62的第一端子流过第二端子的电流I0[i+1,j+1]可以由工作例子(1)中的算式(E5)表示。
此时，从列输出电路COT[j+1]的端子CT11[j+1]流过布线B[j+1]的电流为I0[i,j+1]+I0[i+1，j+1]。
从布线Bref通过存储单元AMref[i+1]中的晶体管Tr62的第一端子流过第二端子的电流Iref0[i+1]可以由算式(E6)表示。
此时，从电流源电路CUREF的端子CTref流过布线Bref的电流为Iref0[i]+Iref0[i+1]。
《时间T04至时间T05的期间》
在时间T04至时间T05的期间，与时间T01至时间T02的期间的工作及时间T03至时间T04的期间的工作同样，其他存储单元AM也被写入对应于第一模拟数据的电位，且其他存储单元AMref也被写入电位VPR。由此，流过所有存储单元AM中的晶体管Tr62的电流总量对应于从列输出电路COT[j]的端子CT11[j]流过布线B[j]的电流量，由ΣI0[i,j](ΣI0[i,j]表示对i从1至m求和而得的电流I0[i,j])表示。
这里，将着眼于电流源电路CUREF进行说明。流过存储单元AMref[1]至存储单元AMref[m]中的晶体管Tr62的电流的总量流入电连接于电流源电路CUREF的端子Ctref的布线Bref。也就是说，对应于IBref＝ΣIref0[i](这里，ΣIref0[i]为对i从1至m求和而得的Iref0[i]的总和)的电流流入布线Bref，因此，该电流根据电流源电路CUREF的端子CTref的电位从晶体管Tr78的第二端子向第一端子输出。
在图23中，将从电流源电路CUREF的端子CTref输出的电流记载为ICMref。在本说明书中，在时间T01至时间T09将从电流源电路CUREF的端子CTref输出的电流记载为ICMref0。
因此，从电流源电路CUREF的端子CTref输出的电流ICMref0可以由如下算式表示。
[算式21]
注意，在电流源电路CUREF中，晶体管Tr77[1]至晶体管Tr77[n]的栅极的电位各自与晶体管Tr78的栅极的电位(端子CTref的电位)相等，由此从端子CT13[1]至端子CT13[n]输出的电流ICMref0彼此相同。晶体管Tr77[1]至Tr77[n]以及晶体管Tr78的尺寸及结构彼此相同。
《时间T06至时间T07的期间》
参照图24说明时间T06至时间T11的期间。在时间T06至时间T07的期间，将布线ORP设定为高电平电位，将布线ORM设定为高电平电位。此时，电路SI[1]至电路SI[n]的晶体管Tr73的栅极被施加高电平电位，由此晶体管Tr73开启。由此，电路SI[1]至电路SI[n]的电容器C71的第一端子被施加低电平电位，因此电容器C51的电位被初期化。此外，由于电路SO[1]至电路SO[n]的晶体管Tr76的栅极被施加高电平电位，由此晶体管Tr76开启。由此，列输出电路OUT[1]至列输出电路OUT[n]的电容器C72的第一端子被施加低电平电位，因此电容器C72的电位被初期化。在时间T06开始时，布线OSP被施加低电平电位，因此电路SI[1]至电路SI[n]的晶体管Tr73关闭，布线OSM被施加低电平电位，因此电路SO[1]至电路SO[n]的晶体管Tr76关闭。
《时间T07至时间T08的期间》
在时间T07至时间T08的期间，将布线ORP及布线ORM都设定为低电平电位。此时，电路SI[1]至电路SI[n]的晶体管Tr73的栅极被施加低电平电位，由此晶体管Tr73关闭。此外，由于电路SO[1]至电路SO[n]的晶体管Tr76的栅极被施加低电平电位，由此晶体管Tr76关闭。
《时间T08至时间T09的期间》
在时间T08至时间T09的期间，将布线OSP设定为高电平电位。此时，电路SI[1]至电路SI[n]的晶体管Tr72的栅极被施加高电平电位，由此晶体管Tr72变为开启状态。从列输出电路COT[j]输出的电流IB[j]为ΣI0[i，j](这里，ΣI0[i，j]为对i从1至m求和而得的I0[i，j]的总和)。当电流ICMref0大于电流IB[j]时，电流从晶体管Tr72的第一端子经过晶体管Tr72的第二端子流入电容器C71的第一端子，在电容器C71中保持正电位。由此，晶体管Tr71的栅极的电位被保持，因此晶体管Tr71的源极与漏极间流过对应于晶体管Tr71的栅极的电位的电流。
在时间T09开始时，布线OSP被施加低电平电位，使得电路SI[1]至电路SI[n]的晶体管Tr72关闭。晶体管Tr71的栅极的电位被保持在电容器C71中，由此在时间T09以后也继续在晶体管Tr71的源极与漏极间流过同样量的电流。
《时间T10至时间T11的期间》
在时间T10至时间T11的期间，布线OSM设定为高电平电位。此时，电路SO[1]至电路SO[n]的晶体管Tr75的栅极被施加高电平电位，由此晶体管Tr75开启。从列输出电路COT[j]输出的电流IB[j]为ΣI0[i，j](这里，ΣI0[i，j]为对i从1至m求和而得的I0[i，j]的总和)。当电流ICMref0小于电流IB[j]时，电流从电容器C72的第一端子经过晶体管Tr75的第二端子流过晶体管Tr75的第一端子，在电容器C72中保持负电位。由此，晶体管Tr74的栅极的电位被保持，因此，晶体管Tr74的源极与漏极间流过对应于各晶体管Tr74的栅极的电位的电流。
在时间T11开始时，对布线OSM施加低电平电位，使电路SO[1]至电路SO[n]的晶体管Tr75关闭。晶体管Tr74的栅极的电位被电容器C72保持，由此即使在时间T11之后晶体管Tr74的源极与漏极间也持续流过同样量的电流。
注意，虽然在图24的时序图中在晶体管Tr75的导通状态或非导通状态的切换工作(时间T10至时间T11间的工作)之前进行了晶体管Tr72的导通状态或非导通状态的切换工作(时间T08至时间T09间的工作)，但是偏置电路815的工作顺序不局限于此。例如，可以先进行晶体管Tr75的导通状态或非导通状态的切换工作(时间T10至时间T11间的工作)，然后再进行晶体管Tr72的导通状态或非导通状态的切换工作(时间T08至时间T09间的工作)。
这里，将着眼于时间T06至时间T12(参照图25)的期间的列输出电路COT[j]进行说明。在列输出电路COT[j]中，从布线OL[j]流过晶体管Tr71的第一端子的电流表示为ICP[j]，且从晶体管Tr74的第一端子流过布线OL[1]的电流表示为IC[j]。对列输出电路COT[j]的端子CT12[j]从电流源电路CUREF的端子CT13[j]输入电流ICMref0。假设在从时间T1至时间T12的期间从输出端子SPT[j]不输出电流的情况下，在电连接于列输出电路COT[j]的布线B[j]中流过存储单元AM[1，i]至AM[n，i]中的每一个晶体管Tr62的电流总量。也就是说，在布线B[j]中流过电流ΣI0[i,j](Σ表示对i从1至m求和而得的电流)。在时间T06至时间T12的期间，在列输出电路COT[j]中，被输入的电流ICMref0不同于被输出的ΣI0[i，j]，通过电路SO[j]将电流IC[j]供应给布线OL[j]或者通过电路SI[j]将电流ICP[j]从布线OL[j]放出。由此，以上提供如下算式。
[算式22]
《时间T12至时间T13的期间》
参照图25说明时间T12以后的工作。在时间T12至时间T13的期间，布线RW[i]被施加比参考电位(在图25中记为REFP)高VW[i]的电位。此时，存储单元AM[i,1]至AM[i,n]及存储单元AMref[i]中的电容器C52的第二端子被施加电位VW[i]，由此晶体管Tr62的栅极的电位上升。
注意，电位VW[i]为对应于第二模拟数据的电位。
晶体管Tr62的栅极的电位的增加量相当于布线RW[i]的电位变化量乘以由存储单元的结构决定的电容耦合系数的电位。该电容耦合系数根据电容器C52的电容、晶体管Tr62的栅极电容以及寄生电容而算出。在本工作例子中，为了避免复杂说明，对应于布线RW[i]的电位的增加的值被认为对应于晶体管Tr62的栅极的电位的增加的值。这意味着将存储单元AM和存储单元AMref的电容耦合系数都视为1。
注意，电容耦合系数为1。当对存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的电容器C52的第二端子施加电位VW[i]时，节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW[i]。
考察从存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]的每一个中的晶体管Tr62的第一端子流过第二端子的电流。从布线B[j]通过存储单元AM[i,j]的晶体管Tr62的第一端子流过第二端子的电流I[i,j]可以由工作例子1中的算式(E9)表示。
也就是说，通过对布线RW[i]施加电位VW[i]，从布线B[j]通过存储单元AM[i,j]中的晶体管Tr62的第一端子流过第二端子的电流增加I[i,j]-I0[i,j](在图25中记为ΔI[i,j])。
与此同样，从布线B[j+1]通过存储单元AM[i,j+1]的晶体管Tr62的第一端子流过第二端子的电流I[i,j+1]可以由工作例子1中的算式(E10)表示。
也就是说，通过对布线RW[i]施加电位VW[i],从布线B[j+1]通过存储单元AM[i,j+1]中的晶体管Tr62的第一端子流过第二端子的电流增加I[i,j+1]-I0[i,j+1](在图25中记为ΔI[i,j+1])。
再者，从布线Bref通过存储单元AMref[i]的晶体管Tr62的第一端子流过第二端子的电流Iref[i]可以由工作例子1中的算式(E11)表示。
也就是说，通过对布线RW[i]施加电位VW[i],从布线Bref通过存储单元AMref[i]中的晶体管Tr62的第一端子流过第二端子的电流增加Iref[i]-Iref0[i](在图25中记为ΔIref[i])。
这里，将着眼于电流源电路CUREF进行说明。流过存储单元AMref[1]至AMref[n]中的晶体管Tr62的电流总量流入电连接于电流源电路CUREF的布线Bref。也就是说，电流IBref，即电流ΣIref0[i](这里，ΣIref0[i]为对i从1至m求和而得的Iref0[i]的总和)流过布线Bref。该电流根据电流源电路CUREF的端子CTref的电位从晶体管Tr78的第二端子向第一端子流过。
因此，从电流源电路CUREF的端子CTref输出的电流ICMref可以由如下算式表示。
[算式23]
注意，在电流源电路CUREF中，晶体管Tr77[1]至晶体管Tr77[n]的栅极的电位各自与晶体管Tr78的栅极的电位(端子CTref的电位)相等，由此从端子CT13[1]至端子CT13[n]输出的电流ICMref彼此相同。
这里，着眼于从布线B[j]输出的电流ΔIB[j]。在时间T11至时间T12的期间，满足算式(E16)，而不会从与布线B[j]电连接的端子SPT[j]输出电流ΔIB[j]。
在时间T12至时间T13的期间，布线RW[i]被施加比参考电位高VW[i]的电位，流过存储单元AM[i，j]的晶体管Tr62的源极与漏极间的电流变化。由此，从电连接于布线B[j]的输出端子SPT[j]输出电流ΔIB[j]。具体而言，在列输出电路COT[j]中，从电路SO中的晶体管Tr74的第一端子向布线OL[j]电流IC[j]流过，在电路SI中从布线OL[j]向晶体管Tr71的第一端子电流ICP[j]流过。然后，对列输出电路COT[j]的端子CT12[j]从电流源电路CUREF的端子CT13[j]输入电流ICMref。因此，电流ΔB[j]可以使用ΣI[i，j]的如下算式表示，是对i从1至m求和而得的电流I[i，j]的总和。这里，电流I[i，j]是存储单元AM[i，j]中的晶体管Tr62的源极与漏极间的电流。
[算式24]
通过作为算式(E18)使用算式(E1)、(E3)、(E9)、(E11)、(E15)、(E16)以及(E17)，可以得到与工作例子1所说明的算式(E14)相同的算式。
根据算式(E14)，电流ΔIB[j]为对应于作为第一模拟数据的电位VX[i,j]与作为第二模拟数据的电位Vw[i]的积之和的值。由此，当算出电流ΔIB[j]时，可以得到对第一模拟数据与第二模拟数据求积之和的值。
在时间T12至时间T13的期间，当布线RW[i]以外的布线RW[1]至布线RW[m]的每一个的电位被设定为参考电位时，其关系为VW[g]＝0(这里，g为1以上且m以下并为i以外的整数)。由此根据算式(E9)，输出ΔIB[j]＝2kVX[i,j]VW[i]。也就是说，从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i,j]中的第一模拟数据与相当于被供应到布线RW[i]的选择信号的第二模拟数据的积。
此外，从电连接于布线B[j+1]的输出端子SPT[j+1]输出的差值电流表示为ΔIB[j+1]＝2kVX[i,j+1]VW[i]。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i,j+1]中的第一模拟数据与相当于被供应到布线RW[i]的选择信号的第二模拟数据的积。
《时间T13至时间T14的期间》
在时间T13至时间T14的期间，布线RW[i]被施加接地电位。存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的电容器C52的第二端子被施加接地电位，而节点N[i,1]至N[i,n]以及节点Nref[i]的电位回到为时间T11至时间T12的期间的电位。
《时间T14至时间T15的期间》
在时间T14至时间T15的期间，将布线RW[i+1]以外的布线RW[1]至RW[m]的电位设定为参考电位，而布线RW[i+1]被施加比参考电位高VW[i+1]的电位。此时，如时间T12至时间T13的期间的工作那样，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加电位VW[i+1]，由此晶体管Tr62的栅极的电位上升。
电位VW[i+1]对应于第二模拟数据。
如上所述，存储单元AM和存储单元AMref的电容耦合系数都为1。在对存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的电容器C52的第二端子施加电位VW[i+1]时，节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都上升VW[i+1]。
在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都上升VW[i+1]时，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的每一个晶体管Tr62的电流量增加。在存储单元AM[i+1,j]中的晶体管Tr62中流过的电流记为I[i+1,j]的情况下，从列输出电路COT[j]的端子CT11[j]流过布线B[j]的电流增加I[i+1,j]-I0[i+1,j](在图25中记为ΔI[i+1,j])。同样地，在存储单元AM[i+1,j+1]中的晶体管Tr62中流过的电流记为I[i+1,j+1]的情况下，从列输出电路COT[j+1]的端子CT11[j+1]流过布线B[j+1]的电流增加I[i+1,j+1]-I0[i+1,j+1](在图25中记为ΔI[i+1,j+1])。在存储单元AMref[i+1]中的晶体管Tr62中流过的电流记为Iref[i+1]的情况下，从电流源电路CUREF的输出端子CTref流过布线Bref的电流增加Iref[i+1]-Iref0[i+1](在图25中记为ΔIref[i+1])。
时间T14至时间T15的期间的工作可以类似于时间T12至时间T13的期间的工作。由此，当对时间T14至时间T15的期间的工作使用算式(E9)时，将从布线B[j]输出的差值电流表示为ΔIB[j]＝2kVX[i+1,j]VW[i+1]。也就是说，从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i+1,j]中的第一模拟数据与相当于供应到布线RW[i+1]的选择信号的第二模拟数据的积。
此外,将从布线B[j+1]输出的差值电流表示为ΔIB[j+1]＝2kVX[i+1,j+1]VW[i+1]。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i+1,j+1]中的第一模拟数据与相当于供应到布线RW[i+1]的选择信号的第二模拟数据的积。
《时间T15至时间T16的期间》
在时间T12至时间T13的期间，布线RW[i+1]被施加接地电位。此时，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加接地电位，而节点N[i+1,1]至N[i+1,n]以及节点Nref[i+1]的电位回到为时间T13至时间T14的期间的电位。
《时间T16至时间T17的期间》
在时间T16至时间T17的期间，将布线RW[i]及RW[i+1]以外的布线RW[1]至RW[m]的电位设定为参考电位，布线RW[i]被施加比参考电位高VW2[i]的电位，并且布线RW[i+1]被施加比参考电位低VW2[i+1]的电位。此时，如时间T12至时间T13的期间的工作那样，存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的电容器C52的第二端子被施加电位VW2[i]，由此存储单元AM[i,1]至AM[i,n]以及存储单元AMref[i]中的晶体管Tr62的栅极的电位上升。与此同时，存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的电容器C52的第二端子被施加电位-VW2[i+1]，由此存储单元AM[i+1,1]至AM[i+1,n]以及存储单元AMref[i+1]中的晶体管Tr62的栅极的电位下降。
电位VW2[i]及电位VW2[i+1]对应于第二模拟数据。
注意，存储单元AM和存储单元AMref的电容耦合系数都为1。在对存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的电容器C52的第二端子施加电位VW2[i]时，节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW2[i]。在对存储单元AM[i+1,j]、存储单元AM[i+1,j+1]以及存储单元AMref[i+1]中的电容器C52的第二端子施加电位-VW2[i+1]时，节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都下降VW2[i+1]。
在节点N[i,j]、节点N[i,j+1]以及节点Nref[i]的电位都上升VW2[i]时，存储单元AM[i,j]、存储单元AM[i,j+1]以及存储单元AMref[i]中的每一个晶体管Tr62的电流量增加。在此，将存储单元AM[i,j]中的晶体管Tr62中流过的电流记为I[i,j]，将存储单元AM[i,j+1]中的晶体管Tr62中流过的电流记为I[i,j+1]，并且将存储单元AMref[i]中的晶体管Tr62中流过的电流记为Iref[i]。
在节点N[i+1,j]、节点N[i+1,j+1]以及节点Nref[i+1]的电位都下降VW2[i+1]，存储单元AM[i+1,j]、存储单元AM[i+1,j+1]及存储单元AMref[i+1]中的每一个晶体管Tr62的电流量减少。在此，将存储单元AM[i+1,j]的晶体管Tr62中流过的电流记为I2[i,j]，将存储单元AM[i+1,j+1]中的晶体管Tr62中流过的电流记为I2[i,j+1]，并且将存储单元AMref[i+1]中的晶体管Tr62中流过的电流记为I2ref[i+1]。
此时，从列输出电路COT[j]的端子CT11[j]流过布线B[j]的电流增加(I2[i,j]-I0[i,j])+(I2[i+1,j]-I0[i+1,j])(在图25中记为ΔI[j])。从列输出电路COT[j+1]的端子CT11[j+1]流过布线B[j+1]的电流增加(I2[i,j+1]-I0[i,j+1])+(I2[i+1,j+1]-I0[i+1,j+1])(在图25中记为ΔI[j+1]，该ΔI[j+1]为负电流)。从电流源电流CUREF的输出端子CTref流过布线Bref的电流增加Iref[i,j]-Iref0[i,j]+Iref[i+1,j]-Iref0[i+1,j](在图25中记为ΔIBref)。
时间T16至时间T17的期间的工作可以类似于时间T12至时间T13的期间的工作。当对时间T16至时间T17的期间的工作使用算式(E9)时，将从布线B[j]输出的差值电流表示为ΔIB[j]＝2k{VX[i,j]VW2[i]-VX[i+1,j]VW2[i+1]}。由此，将从电连接于布线B[j]的输出端子SPT[j]输出如下数据，该数据对应于储存在存储单元AM[i,j]及存储单元AM[i+1,j]的每一个中的第一模拟数据与相当于供应到布线RW[i]及布线RW[i+1]的每一个的选择信号的第二模拟数据的积之和。
将从布线B[j+1]输出的差值电流表示为ΔIB[j+1]＝2k{VX[i,j+1]VW2[i]-VX[i+1,j+1]VW2[i+1]}。从电连接于布线B[j+1]的输出端子SPT[j+1]输出如下数据，该数据对应于储存在存储单元AM[i,j+1]及存储单元AM[i+1,j+1]的每一个中的第一模拟数据与相当于供应到布线RW[i]及布线RW[i+1]的每一个的选择信号的第二模拟数据的积。
《时间T17以后》
在时间T17以后，对布线RW[i]及布线RW[i+1]施加接地电位。此时，存储单元AM[i,1]至AM[i,n]、存储单元AM[i+1,1]至AM[i+1,n]、存储单元AMref[i]以及存储单元AMref[i+1]的电容器C52的第二端子被施加接地电位。由此，节点N[i,1]至N[i,n]、节点N[i+1,1]至N[i+1,n]、节点Nref[i]以及节点Nref[i+1]的电位回到为时间T15至时间T16的期间的电位。
如上所述，通过与图11中的电路不同的图20所示的电路结构，可以进行神经网络的计算所需要的积和运算处理。由于该积和运算处理不使用数字值进行运算，所以不需要大规模数字电路，且可以减少电路规模。
在构成分层神经网络的电路例子1以及构成分层神经网络的电路例子2中，通过以多个第一模拟数据为权系数并使多个第二模拟数据对应于神经元输出，可以并列进行对各神经元输出的加权和运算。由此作为该输出信号可以得到对应于加权和运算的结果的数据，即神经突触输入。具体而言，在存储单元AM[1,j]至存储单元AM[m,j]中储存第k层的第s[k]神经元的权重系数ws[k]·1 (k)至ws[k]·Q[k-1] (k)作为第一模拟数据，对布线RW[1]至布线RW[m]分别供应第(k-1)层的各神经元的输出信号z1·s[k] (k-1)至zQ[k-1]·s[k] (k-1)作为第二模拟数据，可以计算出输入到第k层的第s[k]神经元的信号的总和us[k] (k)。换言之，可以由半导体装置700或半导体装置800实现算式(D1)所示的积和运算。
当利用监督学习进行权系数的更新时，在存储单元AM[1，j]至存储单元AM[m，j]中储存当信号从第k层的第s[k]神经元发送到第(k+1)层的各神经元时被相乘的权系数w1·s[k] (k+1)至wQ[k+1]s[k] (k+1)作为第一模拟数据，对布线RW[1]至布线RW[m]供应第(k+1)层的各神经元的误差δ1 (k+1)至δQ[k+1] (k+1)作为第二模拟数据，由此可以从流过布线B[j]的差分电流ΔIB[j]获得算式(D3)中的Σws[k+1]·s[k] (k+1)·δs[k+1] (k+1)的值。换言之，可以由半导体装置700或半导体装置800实现算式(D3)所示的运算的一部分。
在包括传感器441及显示单元100的电子设备中，以从光传感器443获得的外光的入射角度和照度的信息及由该电子设备中的加速度传感器446检测出的该电子设备的倾斜度的信息为向输入层(第一层)的神经元输入的数据，以与用户所喜欢的亮度及色调对应的设定值为监督数据。由此，数据处理电路465可以根据上述分层神经网络的计算结果将与用户所喜欢的亮度及色调对应的设定值从输出层(第L层)输出。
注意，本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式3)
在本实施方式中，将对调整实施方式1所说明的显示单元100或显示单元100A的亮度及色调的工作例子(调光及调色的工作例子)进行说明。为了图1所示的结构例子的亮度及色调的调整，使用主机装置440、传感器441以及控制器IC400的图像处理部460进行实施方式2所说明的神经网络的计算。为了图6所示的结构例子的亮度及色调的调整，使用主机装置440、传感器441以及控制器IC400A的图像处理部460进行实施方式2所说明的神经网络的计算。
图26及图27是示出该工作例子的流程图。显示装置的亮度及色调的调整经过步骤S1-0至步骤S1-5及步骤S2-1至步骤S2-6进行。步骤S1-0至步骤S1-5是神经网络中的学习的工作工序，步骤S2-1至步骤S2-6是利用神经网络输出最合适的亮度及色调的工作工序。注意，执行本实施方式所说明的工作例子的电子设备包括显示装置1000A。
<学习>
在步骤S1-0中，用户操作电子设备，以对电子设备的显示部106选择所喜欢的亮度及色调，由此间接地选择对应于该亮度及色调的寄存器的设定数据。该寄存器的设定数据在实施方式2所说明的利用神经网络的信息处理系统中，被视为监督数据。该设定数据具有与由反射元件10a显示的图像数据的亮度及色调对应的设定值及与由发光元件10b显示的图像数据的亮度及色调的设定值。
具体而言，用户利用电子设备所包括的触摸传感器单元200选择所喜欢的亮度及色调。通过操作触摸传感器单元200，可以经过触摸传感控制器484及接口450发送用来读出与所选择的所喜欢的亮度及色调对应的寄存器的设定数据(监督数据)的指令。与所选择的所喜欢的亮度及色调对应的寄存器的设定数据(监督数据)从控制器IC400A所包括的存储装置或主机装置440所包括的存储装置等读出。
在从控制器IC400A所包括的存储装置读出寄存器的设定数据(监督数据)的情况下，设定数据发送到主机装置440并暂时储存在主机装置440中的存储器等中。在从主机装置440所包括的存储装置读出设定数据(监督数据)的情况下，设定数据暂时储存在主机装置440中的存储器等中。
在步骤S1-1中，光传感器443测量外光的照度及入射角度。
在步骤S1-2中，通过加速度传感器446测量电子设备的倾斜角度。
在步骤S1-3中，以在步骤S1-1中取得的外光的入射角度、照度及在步骤S1-2中取得的倾斜角度为输入到神经网络的输入层的学习数据，将其发送到主机装置440。具体而言，外光的入射角度及照度的信息从光传感器443发送到传感控制器453作为检测信号，然后通过控制器454及接口450发送到主机装置440。
电子设备的倾斜角度的信息从加速度传感器446发送到传感控制器453作为电信号，然后通过控制器454发送到主机装置440。
在步骤S1-4中，在步骤S1-1中取得的外光的入射角度及照度、在步骤S1-2中取得的倾斜角度输入到软件447作为参数。具体而言，外光的入射角度及照度、倾斜角度被视为输入到在软件447中作为程序的神经网络的输入层(第一层)的神经元的学习数据。由此，在软件447中进行利用神经网络的学习。
注意，在首次的计算中，该神经网络的每个权重的初期值可以为随机数。学习的进度(例如，权系数的收敛速度、神经网络的预测精度等)有时受到初期值的影响。在学习速度慢的情况下，也可以改变初期值而再次进行学习。
当软件447的神经网络的输入层(第一层)的神经元被输入输入数据时，作为计算结果，从软件447的神经网络的输出层(第L层)输出输出数据。在该输出数据与监督数据之差超过允许范围的情况下，使用监督数据进行权重的值的更新。注意，作为权重的值的更新方法，例如可以使用实施方式2所说明的反向传播算法等。
在权重的值被更新之后，外光的入射角度、照度及倾斜角度输入到软件447中的神经网络的输入层(第一层)的神经元，再次进行计算。直到该计算结果(从神经网络的输出层(第L层)输出的输出数据)与监督数据之间的误差位于允许范围内，反复进行权重的更新和利用神经网络的计算。注意，用来结束计算的误差的允许范围不需要小，只要在电子设备的用户能够允许的范围内，就可以扩大误差的允许范围。
如此，通过反复进行利用神经网络的计算，最终，与监督数据之差没有或者该差小的输出数据从输出层(第L层)被输出。以将此时的神经网络所具有的各权系数与对应于用户所喜欢的亮度及色调的设定值(监督数据)、外光的入射角度、照度及倾斜角度(学习数据)联接的方式，将该权系数储存在规定的存储装置。注意，作为规定的存储装置，例如可以举出控制器IC400A所包括的存储装置、或者主机装置440所包括的存储装置等。
如上所述，通过进行步骤S1-0至步骤S1-4取得监督数据与输出数据之差没有或者该差小时的权系数，利用神经网络的学习结束。
在步骤S1-5中，判断是否继续进行学习。例如，在电子设备的外光环境改变的情况下，优选根据该外光环境再次进行学习。此时，从步骤S1-1再次进行工作，经过步骤S1-1至步骤S1-3取得外光的入射角度、照度、电子设备的倾斜角度，然后在步骤S1-4中进行学习。在想要改变与用户所喜欢的亮度及色调对应的寄存器的设定数据(监督数据)的情况下，从步骤S1-0再次进行工作来改变设定数据(监督数据)，然后进行步骤S1-1之后的工作。
在步骤S1-5中判断为不需要继续进行学习的情况下，进入图26的步骤A。此时，处理转移到图27的流程图的步骤A，继续进行处理。
上述工作例子的应用不局限于显示单元100A。上述工作例子也可以同样地应用于显示单元100。此时，可以通过使用对应于所喜欢的所选择的亮度及色调的寄存器的设定数据(监督数据)作为对应于液晶元件和发光元件等中的一种的显示元件上显示的图像数据的亮度及色调的设定值进行计算。
<亮度及色调的取得>
在步骤S2-1中，与步骤S1-1同样，通过光传感器443测量外光的入射角度及照度。
在步骤S2-2中，与步骤S1-2同样，通过加速度传感器446测量电子设备的倾斜角度。
在步骤S2-3中，与步骤S1-3同样，以在步骤S2-1中取得的外光的入射角度、照度及在步骤S2-2中取得的倾斜角度为输入到神经网络的输入层的数据，将其发送到图像处理部460。
在步骤S2-3中，将在步骤S2-1及步骤S2-2中取得的与外光的入射角度、照度及电子设备的倾斜角度对应的权系数从规定的存储装置读出。具体而言，搜索与保持在规定的存储装置的在步骤S1-1及步骤S1-2中取得的学习数据一致的在步骤S2-1及步骤S2-2中取得的外光的入射角度、照度及电子设备的倾斜角度。接着，与在步骤S1-1及步骤S1-2中取得的学习数据联接的在步骤S1-4中取得的权系数从规定的存储装置读出，发送到图像处理部460。
在步骤S2-4中，在步骤S2-1中取得的外光的入射角度及照度、在步骤S2-2中取得的倾斜角度输入到数据处理电路465。具体而言，外光的入射角度及照度、倾斜角度被视为输入到数据处理电路465中的神经网络的输入层(第一层)的神经元的输入数据。
然后，在上述步骤中读出的权系数输入到数据处理电路465。具体而言，该权系数作为数据处理电路465的神经网络中的权重设定。
通过上述工作，进行利用神经网络的计算，从神经网络的输出层(第L层)输出与用户所喜欢的亮度及色调对应的设定数据。由此，可以获得根据电子设备的用户的喜好的设定数据。具体而言，可以获得设定数据所包括的如下设定值，即与反映到由反射元件10a显示的图像的亮度及色调对应的设定值(以下，称为设定值A)以及与反映到由发光元件10b显示的图像的亮度及色调对应的设定值(以下，称为设定值B)。
在步骤S2-5中，将在步骤S2-4中取得的该设定数据发送到存储电路475，在存储电路475中保持该设定数据。
在步骤S2-6中，将保持在存储电路475中的该设定数据发送到调光电路462、调色电路463，根据该设定值进行图像数据的校正。图像数据由反射元件10a及发光元件10b显示，因此按由元件显示的图像数据分别进行校正。即，由反射元件10a显示的图像数据根据设定值A校正，由发光元件10b显示的图像数据根据设定值B校正。被校正的图像数据发送到源极驱动器IC111，由源极驱动器IC111进行串并行转换、数字模拟转换等处理。由源极驱动器IC111进行处理的图像数据发送到显示部106的反射元件10a及发光元件10b，由显示部106显示图像。
通过进行上述步骤S1-0至步骤S1-5及步骤S2-1至步骤S2-6，显示装置1000A可以显示根据用户的喜好设定亮度及色调的图像。当由主机装置440中的软件447进行神经网络的学习时，不需要在图像处理部460的数据处理电路465中进行神经网络的学习的计算，因此并不需要对图像处理部460的数据处理电路465设置具有学习功能的电路。因此，可以高效地进行用来取得亮度及色调的神经网络的处理。
上述工作例子的应用不局限于显示单元100A。上述工作例子也可以同样地应用于显示单元100。此时，通过神经网络的计算，可以取得与液晶元件和显示元件等中的一种的显示元件上显示的图像数据的亮度及色调对应的设定值。也就是说，通过使用该设定值校正图像，可以将根据用户的喜欢设定亮度及色调的图像显示在显示单元100中。
注意，图像校正的工作方法不局限于上述步骤S1-0至步骤S1-5及步骤S2-1至步骤S2-6。在本说明书等中，流程图所示的处理根据功能分类，表示为彼此独立的步骤。但是，在实际上的处理等中有时难以根据功能分类流程图所示的处理，所以可能在一个步骤中进行多个步骤，或者在多个步骤中横跨着进行一个步骤。因此，流程图所示的处理不局限于说明书所说明的步骤，根据状况可以适当地调换。具体而言，可以根据状况、情况或需要，进行步骤的顺序的调换、步骤的追加或删掉等。
例如，由光传感器443的外光的入射角度的取得的步骤及由加速度传感器446的电子设备的倾斜角度的取得的步骤的顺序不局限于图26的流程图。因此，在图26的流程图中，可以调换步骤S1-1和步骤S1-2。
此外，电子设备也可以在规定的存储装置中以联接的方式储存在步骤S2-1中取得的外光的入射角度及在步骤S2-2中取得的倾斜角度与所对应的步骤S2-4的计算结果的设定值。并且，可以从入射角度、照度及斜角度读取计算结果的设定值。通过采用上述结构，在步骤S2-1中取得的外光的入射角度及在步骤S2-2中取得的照度、倾斜角度与在过去取得的数据相同的情况下，可以从该存储装置读出所对应的过去的设定值。由此，可以省略神经网络的计算。
注意，本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式4)
在本实施方式中，将说明在实施方式1中说明的显示单元100及显示单元100A。
图28A示出显示单元100的外观的一个例子。显示单元100在基材101上包括显示部102、栅极驱动器103、电平转换器104、源极驱动器IC111及控制器IC112。图28A中的控制器IC112是在实施方式1中说明的控制器IC400的一个例子。显示部102、栅极驱动器103、电平转换器104形成在基材101上。源极驱动器IC111及控制器IC112作为IC芯片等的构成要素，利用各向异性导电粘合剂或各向异性导电薄膜等通过COG方式安装到基材101上。图28B示出安装源极驱动器IC111及控制器IC112的情况。显示单元100作为从外部输入信号等的单元与FPC110电连接。源极驱动器IC111及/或控制器IC112也可以通过COF方式安装在FPC110上而不是COG方式。
除此之外，在基材101上形成有用来电连接各电路的布线131至布线134。在显示单元100中，控制器IC112通过布线131与FPC110电连接，源极驱动器IC111通过布线132与控制器IC112电连接。显示部102通过布线133与源极驱动器IC111电连接。电平转换器104通过布线134与控制器IC112电连接。
栅极驱动器103与显示部102电连接，电平转换器104与栅极驱动器103电连接。
布线131与FPC110的连接部120具有各向异性导电性粘合剂。由此，可以在FPC110与布线131之间进行电导通。
栅极驱动器103具有选择显示部102中的多个像素电路的功能，源极驱动器IC111具有对显示部102中的像素电路发送图像数据的功能。
基材101上的显示部102、栅极驱动器103及电平转换器104例如可以使用OS晶体管形成。就是说，通过进行在基材101上形成OS晶体管的工序，可以形成显示部102、栅极驱动器103及电平转换器104。
基材101上的源极驱动器IC111、控制器IC112例如可以使用Si晶体管形成。当使用Si晶体管形成源极驱动器IC111、控制器IC112的各IC芯片(集成电路)时，作为其上形成Si晶体管的基材优选使用Si晶片。就是说，通过在Si晶片等的顶面上形成Si晶体管，可以形成源极驱动器IC111及/或控制器IC112。
如实施方式1所说明，控制器IC112包括帧存储器、寄存器等。这种电路优选使用逻辑工序的Si晶体管(以后，将其称为逻辑用Si晶体管)形成。
并且，当形成帧存储器、寄存器等保持数据的电路时，作为保持相当于该数据的电位的晶体管，优选使用具有关态电流极低的特性的OS晶体管。就是说，控制器IC112更优选包括逻辑用Si晶体管及OS晶体管。作为具体例子，可以在Si晶片上形成逻辑用Si晶体管，在该逻辑用Si晶体管上形成层间膜，在该层间膜上形成OS晶体管。
将在实施方式6中进行源极驱动器IC111的详细说明，源极驱动器IC111包括移位寄存器、电平转换器、数字模拟转换电路、缓冲器等。这种电路优选使用驱动器IC用工序(高耐压工序)的Si晶体管(以后，将其称为高耐压用Si晶体管)形成。
高耐压用Si晶体管的对热处理的耐性有时比逻辑用Si晶体管低。当使用高耐压用Si晶体管和需要热处理的OS晶体管形成源极驱动器IC111时，有时难以发挥本来的性能。所以，源极驱动器IC111优选只使用高耐压用Si晶体管形成。
如上所述，在形成OS晶体管的基材101上安装包括逻辑用Si晶体管及OS晶体管的控制器IC112、包括高耐压用Si晶体管的源极驱动器IC111，由此可以在显示单元100中设置对热处理的耐性互不相同的逻辑用Si晶体管、高耐压用Si晶体管及OS晶体管。通过采用这样的结构，可以防止热处理条件的不同所导致的晶体管特性的劣化，可以将晶体管特性良好的逻辑用Si晶体管、高耐压用Si晶体管和OS晶体管都用于一个装置。其结果是可以实现驱动性能高的显示装置。
图29A示出与图28A的显示单元100不同的结构的显示单元。
显示单元100A在基材101上包括显示部106、栅极驱动器103a、栅极驱动器103b、电平转换器104a、电平转换器104b、源极驱动器IC111及控制器IC112。图29A中的控制器IC112是实施方式1所说明的控制器IC400A的一个例子。显示部106、栅极驱动器103a、栅极驱动器103b、电平转换器104a及电平转换器104b形成在基材101上。源极驱动器IC111及控制器IC112作为IC芯片等的构成要素，利用各向异性导电粘合剂或各向异性导电薄膜等通过COG方式安装到基材101上。图29B示出安装源极驱动器IC111及控制器IC112的情况。显示单元100A作为从外部输入信号等的单元与FPC110电连接。源极驱动器IC111及/或控制器IC112也可以通过COF方式安装在FPC110等上而不是COG方式。
除此之外，在基材101上形成有用来电连接各电路的布线131至布线135。在显示单元100中，控制器IC112通过布线131与FPC110电连接，源极驱动器IC111通过布线132与控制器IC112电连接。显示部106通过布线133与源极驱动器IC111电连接。电平转换器104a通过布线134与控制器IC112电连接，电平转换器104b通过布线135与控制器IC112电连接。
布线131与FPC110的连接部120具有各向异性导电性粘合剂。由此，可以在FPC110与布线131之间进行电导通。
栅极驱动器103a具有选择显示部106中的反射元件和发光元件中的一个的功能。栅极驱动器103b具有选择显示部106中的反射元件和发光元件中的另一个的功能。源极驱动器IC111具有对显示部106中的反射元件或发光元件发送图像数据的功能。
基材101上的显示部106、栅极驱动器103a、栅极驱动器103b、电平转换器104a及电平转换器104b例如可以使用OS晶体管形成。就是说，通过进行在基材101上形成OS晶体管的工序，可以形成显示部106、栅极驱动器103a、栅极驱动器103b、电平转换器104a及电平转换器104b。
关于可以包括在源极驱动器IC111及控制器IC112的IC芯片中的晶体管，参照显示单元100的说明。与显示单元100相同，优选的是，源极驱动器IC111使用高耐压用Si晶体管形成，控制器IC112使用逻辑用Si晶体管及OS晶体管形成。
如上所述，与显示单元100同样地，在形成OS晶体管的基材101上安装包括逻辑用Si晶体管及OS晶体管的控制器IC112、包括高耐压用Si晶体管的源极驱动器IC111，由此可以在显示单元100A中设置对热处理的耐性互不相同的逻辑用Si晶体管、高耐压用Si晶体管及OS晶体管。其结果是可以实现驱动性能高的显示装置。
在显示单元100或显示单元100A的图像处理部460中，数据处理电路465尤其是积和运算电路465a如实施方式2所说明那样可以使用OS晶体管形成而不使用Si晶体管。因此，可以使用OS晶体管形成的数据处理电路465可以在基材101上形成而不在控制器IC112中形成。图30A示出此时的显示单元的外观的一个例子。在显示单元100B中，代替控制器IC112中的数据处理电路465，将数据处理电路107形成在显示单元100的基材101上。数据处理电路107通过布线135与控制器IC112电连接。
在图31中示出此时的方框图。在显示装置1000B中，控制器IC400B设置有控制器IC400的外部的数据处理电路107代替控制器IC400的数据处理电路465。在该方框图中，积和运算电路107a相当于积和运算电路465a。包括在图像处理部460中的电路中的使用OS晶体管而不使用Si晶体管的电路与显示部102、栅极驱动器103、电平转换器104相同地形成在控制器IC400B的外部，也就是说在基材101上。通过采用该结构，有时可以减少控制器IC的芯片制造的成本。
源极驱动器IC111及控制器IC112也可以与图28B的说明相同地通过COG方式使用各向异性导电粘合剂或各向异性导电薄膜等安装在显示单元100B上。图30B示出安装源极驱动器IC111及控制器IC112的样子。此外，源极驱动器IC111及控制器IC112也可以通过COF方式安装在FPC等上。
另外，显示单元100、显示单元100A或显示单元100B可以设置有触摸传感器单元。图32示出可以设置在显示单元100、显示单元100A或显示单元100B的触摸传感器单元，图33示出在显示单元100设置触摸传感器单元的例子。
触摸传感器单元200在基材201上包括传感器阵列202、触摸传感器(TS)驱动器IC211、传感器电路212。在图33中，将TS驱动器IC211、传感器电路212总称为外围电路215。传感器阵列202形成于基材201上。TS驱动器IC211、传感器电路212作为IC芯片等的构成要素使用各向异性导电粘合剂或各向异性导电薄膜等通过COG方式安装到基材201上。触摸传感器单元200作为从外部输入信号等的单元电连接于FPC213、FPC214。TS驱动器IC211及传感器电路212通过COF方式安装在FPC213、214等上而不是COG方式。
加上，在基材201上形成有用来电连接各电路的布线231至布线234。在触摸传感器单元200中，TS驱动器IC211通过布线231电连接于传感器阵列202，TS驱动器IC211通过布线233电连接于FPC213。传感器电路212通过布线232电连接于传感器阵列202，TS驱动器IC211通过布线234电连接于FPC214。
布线233与FPC213的连接部220具有各向异性导电性粘合剂。由此，可以在FPC213与布线233之间进行电导通。同样地，布线234与FPC214的连接部221也具有各向异性导电性粘合剂，由此可以使FPC214与布线234之间电导通。
通过以与显示单元100、显示单元100A或显示单元100B重叠的方式设置触摸传感器单元200，可以使显示单元100、显示单元100A或显示单元100B具有触摸屏的功能。图33示出将触摸传感器单元200重叠于显示单元100由此使显示单元100具有触摸屏的功能的例子。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式5)
在本实施方式中，将说明能够用于上述实施方式所说明的显示单元100、显示单元100A或显示单元100B的基材101以及能够形成在基材101上的电路。
<基材101>
作为基材101例如可以使用绝缘体衬底或导电体衬底。作为绝缘体衬底，例如可以使用玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)或树脂衬底等。作为导电体衬底，例如可以使用石墨衬底、金属衬底、合金衬底或导电树脂衬底等。或者，可以使用包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以使用设置有导电体或半导体的绝缘体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以使用电容器、电阻器、开关元件、发光元件或存储元件等。
此外，作为基材101也可以使用柔性衬底。作为在柔性衬底上设置元件的方法，在不具有柔性的衬底上形成元件之后，剥离该元件而将该元件转置到柔性衬底上。在此情况下，优选在不具有柔性的衬底与该元件之间设置剥离层。作为基材101，也可以使用包含纤维的薄片、薄膜或箔等。基材101也可以具有伸缩性。基材101可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。基材101的厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。当基材101的厚度薄时，可以减少显示单元100的重量。当基材101的厚度薄时，即便在使用玻璃等的情况下基材101也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等而基材101上的半导体装置受到的冲击等。即，可以提供一种耐久性高的显示装置。
作为柔性衬底，例如可以使用金属、合金、树脂、玻璃或者其纤维等。柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。作为柔性衬底，例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料形成。作为树脂，例如可以举出聚酯树脂、聚烯烃树脂、聚酰胺树脂(尼龙、芳族聚酰胺等)、聚酰亚胺树脂、聚碳酸酯树脂、丙烯酸树脂、聚四氟乙烯树脂(PTFE)等。尤其是芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底。
<显示部所包括的像素电路>
接着，说明显示部102及显示部106所包括的像素电路。
显示部102中的像素电路包括一种显示元件诸如液晶元件或发光元件。显示部102中的像素电路结构取决于显示元件的种类。
图34A示出作为显示部102的显示元件使用液晶元件时的像素电路的一个例子。像素电路21包括晶体管Tr1、电容器C1及液晶元件LD。
晶体管Tr1的第一端子与布线SL电连接，晶体管Tr1的第二端子与液晶元件LD的第一端子电连接，晶体管Tr1的栅极与布线GL1电连接。电容器C1的第一端子与布线CSL电连接，电容器C1的第二端子与液晶元件LD的第一端子电连接。液晶元件LD的第二端子与布线VCOM1电连接。
布线SL被用作对像素电路21供应图像信号的信号线。布线GL2被用作选择像素电路21的扫描线。布线CSL被用作用来保持电容器C1的第一端子的电位，换言之，保持液晶元件LD的第一端子的电位的电容布线。布线VCOM1是对液晶元件LD的第二端子作为公共电位供应0V或GND电位等固定电位的布线。
当作为显示部102的显示元件使用液晶元件时，通过在显示部102中采用像素电路21，可以在显示部102上显示图像。
图34B示出作为显示部102的显示元件使用发光元件时的像素电路的一个例子。注意，该发光元件是有机电致发光(EL)元件。像素电路22包括晶体管Tr2、晶体管Tr3、电容器C2及发光元件ED。
晶体管Tr2的第一端子与布线DL电连接，晶体管Tr2的第二端子与晶体管Tr3的栅极电连接，晶体管Tr2的栅极与布线GL2电连接。晶体管Tr3的第一端子与发光元件ED的第一端子电连接，晶体管Tr3的第二端子与布线AL电连接。电容器C2的第一端子与晶体管Tr3的第二端子电连接，电容器C2的第二端子与晶体管Tr3的栅极电连接。发光元件ED的第二端子与布线VCOM2电连接。
布线DL被用作对像素电路22供应图像信号的信号线。布线GL2被用作选择像素电路22的扫描线。布线AL被用作对发光元件ED供应电流的电流供应线。布线VCOM2是对发光元件ED的第二端子作为公共电位供应0V或GND电位等固定电位的布线。
电容器C2具有保持晶体管Tr3的第二端子和晶体管Tr3的栅极之间的电压的功能。由此，可以将流过晶体管Tr3的通态电流保持为固定。当晶体管Tr3的第二端子与晶体管Tr3的栅极间的寄生电容较大时，不需要设置电容器C2。
当作为显示部102的显示元件使用发光元件时，也可以采用不同于像素电路22的图34C所示的像素电路23的结构。
像素电路23具有对像素电路22的晶体管Tr3设置背栅极的结构，晶体管Tr3的背栅极与晶体管Tr3的栅极电连接。通过采用这样的结构，可以增大流过晶体管Tr3的通态电流。
当作为显示部102的显示元件使用发光元件时，也可以采用不同于像素电路22及像素电路23的图34D所示的像素电路24的结构。
像素电路24具有对像素电路22的晶体管Tr3设置背栅极的结构，晶体管Tr3的背栅极与晶体管Tr3的第一端子电连接。通过采用这样的结构，可以抑制晶体管Tr3的阈值电压的漂移。由此，可以提高晶体管Tr3的可靠性。
当作为显示部102的显示元件使用发光元件时，也可以采用不同于像素电路22至像素电路24的图34E所示的像素电路25的结构。
像素电路25包括晶体管Tr2、晶体管Tr3、晶体管Tr4、电容器C3及发光元件ED。
晶体管Tr2的第一端子与布线DL电连接，晶体管Tr2的第二端子与晶体管Tr3的栅极电连接，晶体管Tr2的栅极与布线ML电连接，晶体管Tr2的背栅极与布线GL3电连接。晶体管Tr3的第一端子与发光元件ED的第一端子电连接，晶体管Tr3的第二端子与布线AL电连接，晶体管Tr3的栅极与晶体管Tr3的背栅极电连接。晶体管Tr4的第一端子与发光元件ED的第一端子电连接，晶体管Tr4的第二端子与布线ML电连接，晶体管Tr4的栅极与布线ML电连接，晶体管Tr4的背栅极与布线GL3电连接。电容器C3的第一端子与晶体管Tr3的栅极电连接，电容器C3的第二端子与晶体管Tr3的第一端子电连接。发光元件ED的第二端子与布线VCOM2电连接。
布线DL被用作对像素电路25供应图像信号的信号线。布线GL3被用作为控制晶体管Tr2及晶体管Tr4的阈值电压供应恒电位的布线。布线ML是对晶体管Tr2的栅极、晶体管Tr4的第二端子及晶体管Tr4的栅极供应恒电位的布线，并被用作选择像素电路22的扫描线。关于布线AL及布线VCOM2，参照像素电路22的布线AL及布线VCOM2的说明。
通过采用这样的结构控制晶体管Tr2及晶体管Tr4的阈值电压，可以校正显示部106所包括的多个发光元件ED的亮度的不均匀。因此，通过将像素电路25用于显示部102，可以提供一种显示品质高的显示单元100。
接着，说明显示部106的像素电路。如上所述，显示部106设置在混合式显示装置中，所以包括反射元件及发光元件。就是说，显示部106中的像素结构与显示部102中的像素结构不同。在此，考虑作为反射元件及发光元件分别使用液晶元件及有机EL元件的情况。此时，说明用于显示部106的像素电路。
图35A示出可应用于显示部106的像素电路的一个例子。像素电路31包括上述像素电路21及像素电路22。在像素电路31中，从布线SL对像素电路21供应图像信号，从布线DL对像素电路22供应图像信号，由此可以分别控制由液晶元件LD表现的亮度以及由发光元件ED表现的亮度。
虽然图35A示出包括一个像素电路21及一个像素电路22的像素电路的例子，但是显示部106的像素电路的结构不局限于此。显示部106的像素电路既可以包括多个像素电路21，又可以包括多个像素电路22。
作为一个例子，图35B示出包括一个像素电路21及四个像素电路22的像素电路。像素电路32包括像素电路21、像素电路22a至像素电路22d。像素电路22a至像素电路22d的结构都与像素电路22相同。
像素电路22a和像素电路22c各自包括的晶体管Tr2的栅极与布线GL2a电连接。像素电路22b和像素电路22d各自包括的晶体管Tr2的栅极与布线GL2b电连接。
像素电路22a和像素电路22b各自包括的晶体管Tr2的第一端子与布线DLa电连接。像素电路22c和像素电路22d各自包括的晶体管Tr2的第一端子与布线DLb电连接。
像素电路22a至像素电路22d各自包括的晶体管Tr3的第二端子与布线AL电连接。
布线GL2a及布线GL2b具有与像素电路22的布线GL2相同的功能。布线DLa及布线DLb具有与像素电路22的布线DL相同的功能。
如上所述，在像素电路22a至像素电路22d中，像素电路22a和像素电路22c共同使用布线GL2a，像素电路22b和像素电路22d共同使用布线GL2b。但是也可以采用像素电路22a至像素电路22d共同使用一个布线GL2的结构。此时，优选的是，像素电路22a至像素电路22d与彼此不同的四个布线DL电连接。
像素电路22a至像素电路22d各自包括的发光元件ED发射具有不同区域的波长的光，由此包括显示部106的显示装置可以显示彩色图像。
例如，从像素电路22a所包括的发光元件ED发射的光是红色光，从像素电路22b所包括的发光元件ED发射的光是绿色光并且从像素电路22c所包括的发光元件ED发射的光是蓝色光。由此，像素电路32可以发射三原色的光。因此，像素电路32可以根据被供应的图像信号再现各种颜色。
除此之外，例如，当从像素电路22d所包括的发光元件ED发射的光是白色光时，可以提高显示部106的发光亮度。此外，通过调节该白色光的色温，可以提高包括显示部106的显示装置的显示品质。
图36A示出可应用于显示部106且与像素电路31及像素电路32不同的像素电路。像素电路33包括上述像素电路21及像素电路23。在像素电路33中，与像素电路31同样地，从布线SL对像素电路21供应图像信号，从布线DL对像素电路23供应图像信号，由此可以分别控制由液晶元件LD表现的亮度以及由发光元件ED表现的亮度。
如上所述，在像素电路23中，晶体管Tr3的栅极与晶体管Tr3的背栅极电连接，因此可以增加晶体管Tr3的通态电流。
虽然图36A中的像素电路33包括一个像素电路21及一个像素电路23，但是显示部106的像素电路的结构不局限于此。显示部106的像素电路既可以包括多个像素电路21，又可以包括多个像素电路23。例如，显示部106的像素电路可以具有与图35B所示的像素电路32同样地包括一个像素电路21和四个像素电路23的结构。此时的电路结构为如下(未图示)：在图35B所示的像素电路32的电路结构中，像素电路22a至像素电路22d的每一个的晶体管Tr3的栅极与晶体管Tr3的背栅极电连接。
图36B示出可应用于显示部106且与像素电路31至像素电路33不同的像素电路。像素电路34包括上述像素电路21及像素电路24。在像素电路34中，与像素电路31及像素电路33同样地，从布线SL对像素电路21供应图像信号，从布线DL对像素电路24供应图像信号，由此可以分别控制由液晶元件LD表现的亮度以及由发光元件ED表现的亮度。
如上所述，在像素电路24中，晶体管Tr3的第一端子与晶体管Tr3的背栅极电连接，因此可以抑制晶体管Tr3的阈值电压的漂移。
虽然图36B中的像素电路34包括一个像素电路21及一个像素电路23，但是显示部106的像素电路的结构不局限于此。显示部106的像素电路既可以包括多个像素电路21，又可以包括多个像素电路24。例如，显示部106的像素电路可以具有与图35B所示的像素电路32同样地包括一个像素电路21和四个像素电路24的结构。此时的电路结构为如下(未图示)：在图35B所示的像素电路32中，像素电路22a至像素电路22d的每一个的晶体管Tr3的第一端子与晶体管Tr3的背栅极电连接。
图37示出可应用于显示部106且与像素电路31至像素电路34不同的像素电路。像素电路35包括上述像素电路21及像素电路25。在像素电路35中，与像素电路31及像素电路34同样地，从布线SL对像素电路21供应图像信号，从布线DL对像素电路25供应图像信号，由此可以分别控制由液晶元件LD表现的亮度以及由发光元件ED表现的亮度。
如上所述，在像素电路25中，晶体管Tr2的背栅极及晶体管Tr4的背栅极与布线GL3电连接，因此可以抑制晶体管Tr2及晶体管Tr4的阈值电压。由此，可以校正显示部106中的多个发光元件ED的亮度不均匀。
虽然图38中的像素电路35包括一个像素电路21及一个像素电路25，但是显示部106的像素电路的结构不局限于此。显示部106的像素电路既可以包括多个像素电路21，又可以包括多个像素电路25。例如，显示部106的像素电路可以具有与图35B所示的像素电路32同样地包括一个像素电路21和四个像素电路25的结构。图38示出此时的电路结构。像素电路36包括像素电路21、像素电路25a至像素电路25d。像素电路25a至像素电路25d的结构都与像素电路25相同。
像素电路25a和像素电路25c各自包括的晶体管Tr2的背栅极及晶体管Tr4的背栅极与布线GL3a电连接。像素电路25b和像素电路25d各自包括的晶体管Tr2的背栅极及晶体管Tr4的背栅极与布线GL3b电连接。
像素电路25a和像素电路25b各自包括的晶体管Tr2的第一端子与布线DLa电连接。像素电路25c和像素电路25d各自包括的晶体管Tr2的第一端子与布线DLb电连接。
像素电路25a和像素电路25b各自包括的晶体管Tr4的第二端子与布线MLa电连接。像素电路25c和像素电路25d各自包括的晶体管Tr4的第二端子与布线MLb电连接。
像素电路25a至像素电路25d各自包括的晶体管Tr3的第二端子与布线AL电连接。
布线GL3a及布线GL3b具有与像素电路25的布线GL2相同的功能。布线DLa及布线DLb具有与像素电路25的布线DL相同的功能。布线MLa及布线MLb具有与像素电路25的布线ML相同的功能。
如上所述，在像素电路25a至像素电路25d中，像素电路25a和像素电路25c共同使用布线GL3a，像素电路25b和像素电路25d共同使用布线GL3b。但是也可以采用像素电路25a至像素电路25d共同使用一个布线GL3的结构。此时，优选的是，像素电路25a至像素电路25d与彼此不同的四个布线DL电连接。
与像素电路32同样地，当像素电路25a至像素电路25d各自包括的发光元件ED发射具有不同区域的波长的光时，包括显示部106的显示装置可以显示彩色图像。关于该结构，参照像素电路32的记载。
<栅极驱动器>
接着，说明能够形成在基材101上的栅极驱动器103的一个例子。
《栅极驱动器的电路结构》
图39A是栅极驱动器103的一个例子的电路图。栅极驱动器103包括电路SR[1]至电路SR[m]、电路SR_D[1]及电路SR_D[2]。在栅极驱动器103中，由电路SR[1]至电路SR[m]、电路SR_D[1]、电路SR_D[2]构成移位寄存器。注意，m是1以上的整数，并表示显示部102或显示部106的一列中的像素电路的个数。
使用图39B及图39C说明电路SR[1]至电路SR[m]、电路SR_D[1]、电路SR_D[2]所包括的各端子。在图39B中，电路SR表示电路SR[1]至电路SR[m]中的一个。在图39C中，电路SR_D表示电路SR_D[1]或电路SR_D[2]。
电路SR包括端子IT、端子OT、端子RT、端子ST、端子PT、端子IRT、端子C1T、端子C2T及端子C3T。电路SR_D包括端子IT、端子OT、端子ST、端子PT、端子IRT、端子C1T、端子C2T及端子C3T。
端子IT是被输入起始脉冲信号或从上一级电路SR的端子ST输出的信号的输入端子。端子OT是与显示部102的像素电路电连接的输出端子。端子ST是用来将信号发送到下一级电路SR的输出端子。对端子RT来自下下一级电路SR的端子ST的信号。
起始脉冲信号SP是在驱动栅极驱动器103时被输入的信号。起始脉冲信号SP每在显示单元100上显示一个帧期间的图像时都从控制器IC112经过电平转换器104被输入到栅极驱动器103。
端子PT被输入控制从端子OT输出的信号的脉冲宽度的信号(脉冲宽度控制信号)。脉冲宽度控制信号PWC1至脉冲宽度控制信号PWC4是控制输出到布线GL[1]至布线GL[m]、布线GL_DUM及布线GL_OUT的脉冲信号的宽度的信号。
端子IRT被输入初始化复位信号INI_RES。端子C1T、端子C2T、端子C3T被输入互不相同的时钟信号。
时钟信号CLK2的波形和周期与时钟信号CLK1相同，时钟信号CLK2以延迟时钟信号CLK1的1/4周期的方式被发送。时钟信号CLK3是时钟信号CLK1的反转信号，时钟信号CLK4是时钟信号CLK2的反转信号。
接着，将说明栅极驱动器103的具体电路结构。电路SR[1]的端子IT被输入起始脉冲信号SP。电路SR[i](i是1以上且(m-1)以下的整数)的端子ST与电路SR[i+1]的端子IT电连接。电路SR[m]的端子ST与电路SR_D[1]的端子IT电连接，电路SR_D[1]的端子ST与电路SR_D[2]的端子IT电连接。
电路SR[p](p是1以上且(m-2)以下的整数)的端子RT与电路SR[p+2]的端子ST电连接。电路SR[m-1]的端子RT与电路SR_D[1]的端子ST电连接，电路SR[m]的端子RT与电路SR_D[2]的端子ST电连接。
电路SR[x](x是1以上且m以下的整数)的端子OT与布线GL[x]电连接。电路SR_D[1]的端子OT与布线GL_DUM电连接，电路SR_D[2]的端子OT与布线GL_OUT电连接。布线GL_DUM被用作伪布线，布线GL_OUT具有发送通知起始脉冲信号到达电路SR_D[2](栅极驱动器103的移位寄存器的最后级)的数据信号的功能。
电路SR[x]的端子IRT被输入初始化复位信号INI_RES。
电路SR[s](s是1以上且m以下，且满足s＝4a+1的整数。a是0以上的整数)的端子C1T被输入时钟信号CLK1。电路SR[s]的端子C2T被输入时钟信号CLK2。电路SR[s]的端子C3T被输入时钟信号CLK3。电路SR[s]的端子PT被输入脉冲宽度控制信号PWC1。
电路SR[s+1]的端子C1T被输入时钟信号CLK2。电路SR[s+1]的端子C2T被输入时钟信号CLK3。电路SR[s+1]的端子C3T被输入时钟信号CLK4。电路SR[s+1]的端子PT被输入脉冲宽度控制信号PWC2。
电路SR[s+2]的端子C1T被输入时钟信号CLK3。电路SR[s+2]的端子C2T被输入时钟信号CLK4。电路SR[s+2]的端子C3T被输入时钟信号CLK1。电路SR[s+2]的端子PT被输入脉冲宽度控制信号PWC3。
电路SR[s+3]的端子C1T被输入时钟信号CLK4。电路SR[s+3]的端子C2T被输入时钟信号CLK1。电路SR[s+3]的端子C3T被输入时钟信号CLK2。电路SR[s+3]的端子PT被输入脉冲宽度控制信号PWC4。
注意，在图39A的栅极驱动器103中，对电路SR[m-1]的时钟信号及脉冲宽度控制信号的输入与对电路SR[s+2]的时钟信号及脉冲宽度控制信号的输入同样地进行。此外，对电路SR[m]的时钟信号及脉冲宽度控制信号的输入与对电路SR[s+3]的时钟信号及脉冲宽度控制信号的输入同样地进行。并且，对电路SR_D[1]的时钟信号及脉冲宽度控制信号的输入与对电路SR[s]的时钟信号及脉冲宽度控制信号的输入同样地进行。对电路SR_D[2]的时钟信号及脉冲宽度控制信号的输入与对电路SR[s+1]的时钟信号及脉冲宽度控制信号的输入同样地进行。
注意，在本说明书中，有时将时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、脉冲宽度控制信号PWC1、脉冲宽度控制信号PWC2、脉冲宽度控制信号PWC3、脉冲宽度控制信号PWC4及起始脉冲信号SP总称为时序信号。在本发明的一个实施方式的显示装置中，该时序信号由控制器IC112生成。
注意，在图39A的栅极驱动器103中，仅记载如下构成要素：电路SR[1]、电路SR[2]、电路SR[3]、电路SR[4]、电路SR[5]、电路SR[6]、电路SR[m-1]、电路SR[m]、电路SR_D[1]、电路SR_D[2]、布线GL[1]、布线GL[2]、布线GL[3]、布线GL[4]、布线GL[5]、布线GL[6]、布线GL[m-1]、布线GL[m]、布线GL_DUM、布线GL_OUT、端子IT、端子OT、端子RT、端子ST、端子PT、端子IRT、端子C1T、端子C2T、端子C3T、时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、脉冲宽度控制信号PWC1、脉冲宽度控制信号PWC2、脉冲宽度控制信号PWC3、脉冲宽度控制信号PWC4及初始化复位信号INI_RES。省略其他电路、布线、符号的记载。
接着，说明电路SR[1]至电路SR[m]的电路结构。图40示出图39B中的电路SR的结构。
电路SR使用n沟道型晶体管形成，而不使用p沟道型晶体管。电路SR包括晶体管Tr11至晶体管Tr23以及电容器C11。注意，晶体管Tr11至晶体管Tr23设置有背栅极。
在图40的电路SR中记载的布线VDD2L是供应高电平电位的电位VDD的布线。在图40的电路SR中记载的布线GNDL是供应GND电位的布线。
晶体管Tr11的第一端子与布线VDD2L电连接，晶体管Tr11的第二端子与晶体管Tr21的第一端子电连接，晶体管Tr11的栅极及背栅极与端子IT电连接。晶体管Tr12的第一端子与晶体管Tr21的第一端子电连接，晶体管Tr12的第二端子与布线GNDL电连接，晶体管Tr12的栅极及背栅极与晶体管Tr23的栅极及背栅极电连接。将晶体管Tr11的第二端子和晶体管Tr12的第一端子的连接部记载为节点N11。
晶体管Tr13的第一端子与布线VDD2L电连接，晶体管Tr13的第二端子与晶体管Tr14的第一端子电连接，晶体管Tr13的栅极及背栅极与端子C3T电连接。晶体管Tr14的第二端子与晶体管Tr23的栅极及背栅极电连接，晶体管Tr14的栅极及背栅极与端子C2T电连接。电容器C11的第一端子与晶体管Tr23的栅极及背栅极电连接，电容器C11的第二端子与布线GNDL电连接。
晶体管Tr15的第一端子与布线VDD2L电连接，晶体管Tr15的第二端子与晶体管Tr23的栅极及背栅极电连接，晶体管Tr15的栅极及背栅极与端子RT电连接。晶体管Tr16的第一端子与晶体管Tr23的栅极及背栅极电连接，晶体管Tr16的第二端子与布线GNDL电连接，晶体管Tr16的栅极及背栅极与端子IT电连接。
晶体管Tr17的第一端子与布线VDD2L电连接，晶体管Tr17的第二端子与晶体管Tr23的栅极及背栅极电连接，晶体管Tr17的栅极及背栅极与端子IRT电连接。
晶体管Tr18的第一端子与晶体管Tr21的第一端子电连接，晶体管Tr18的第二端子与晶体管Tr19的栅极及背栅极电连接，晶体管Tr18的栅极及背栅极与布线VDD2L电连接。晶体管Tr19的第一端子与端子C1T电连接，晶体管Tr19的第二端子与端子ST电连接。晶体管Tr20的第一端子与端子ST电连接，晶体管Tr20的第二端子与布线GNDL电连接，晶体管Tr20的栅极及背栅极与晶体管Tr23的栅极及背栅极电连接。
晶体管Tr21的第二端子与晶体管Tr22的栅极及背栅极电连接，晶体管Tr21的栅极及背栅极与布线VDD2L电连接。晶体管Tr22的第一端子与端子PT电连接，晶体管Tr22的第二端子与端子OT电连接。晶体管Tr23的第一端子与端子OT电连接，晶体管Tr23的第二端子与端子OT电连接。
接着，说明电路SR_D[1]至电路SR_D[2]的电路结构。图41示出图39C中的电路SR_D的电路结构。
电路SR_D具有从电路SR去除端子RT的结构。因此，电路SR_D具有从电路SR去除晶体管Tr15的结构。
注意，图40中的电路SR及图41中的电路SR_D的所有晶体管包括背栅极，该背栅极与栅极电连接。通过采用这样的结构，可以增大流过晶体管的通态电流。
虽然图40中的电路SR及图41中的电路SR_D的所有晶体管包括背栅极，但是电路SR及电路SR_D也可以包括不具有背栅极的晶体管。此时，因为在电路SR及电路SR_D的所有晶体管中栅极和背栅极电连接，因此只将栅极电连接到规定的元件或布线即可。
《栅极驱动器的工作》
接着，说明栅极驱动器103的工作。图42是示出栅极驱动器103的工作例子的时序图，示出时间T0至时间T10的时钟信号CLK1、时钟信号CLK2、时钟信号CLK3、时钟信号CLK4、脉冲宽度控制信号PWC1、脉冲宽度控制信号PWC2、脉冲宽度控制信号PWC3、脉冲宽度控制信号PWC4的电位的变化。另外，时序图示出被用作栅极驱动器103的输出布线的布线GL[1]、布线GL[2]、布线GL[3]、布线GL[4]、布线GL[m-1]、布线GL[m]、布线GL_DUM、布线GL_OUT的电位的变化。
[电路SR[1]]
如图39A至图39C所示，电路SR[1]的端子C1T被输入时钟信号CLK1，电路SR[1]的端子C2T被输入时钟信号CLK2，电路SR[1]的端子C3T被输入时钟信号CLK3，电路SR[1]的端子PT被输入脉冲宽度控制信号PWC1。
在时间T1，对栅极驱动器103的电路SR[1]的端子IT作为起始脉冲信号输入高电平电位。由此，晶体管Tr11及晶体管Tr16开启。
当晶体管Tr11开启时，晶体管Tr12的第一端子、晶体管Tr18的第一端子及晶体管Tr21的第一端子被供应电位VDD。注意，在电路结构上，晶体管Tr18及晶体管Tr21一直处于开启状态。因此晶体管Tr19的栅极及背栅极、晶体管Tr22的栅极及背栅极被供应电位VDD。由此，晶体管Tr19及晶体管Tr22开启。
因此，端子PT和端子OT彼此电连接，端子C1T和端子ST彼此电连接。
当晶体管Tr16开启时，晶体管Tr12的栅极及背栅极、晶体管Tr20的栅极及背栅极、晶体管Tr23的栅极及背栅极被供应GND电位。由此，晶体管Tr12、晶体管Tr20及晶体管Tr23处于关闭状态。
在时间T2，对栅极驱动器103作为时钟信号CLK1输入高电平电位。由此，在电路SR[1]中，从端子C1T通过晶体管Tr19对端子ST输入高电平电位。
在时间T3，对栅极驱动器103作为脉冲宽度控制信号PWC1输入高电平电位。由此，在电路SR[1]中，从端子PT通过晶体管Tr22对端子OT输入高电平电位。因此，与电路SR[1]的端子OT电连接的布线GL[1]具有高电平电位。
在时间T4，对栅极驱动器103作为时钟信号CLK2输入高电平电位。由此，在电路SR[1]中，从端子C2T输入高电平电位，晶体管Tr14的栅极及背栅极被供应高电平电位。因此，晶体管Tr14开启。
在时间T5，对栅极驱动器103中的电路SR[1]的端子IT作为起始脉冲信号输入低电平电位。由此，晶体管Tr11及晶体管Tr16关闭。
当晶体管Tr11关闭时，节点N11处于浮动状态。因此，将晶体管Tr19的栅极及背栅极的电位、晶体管Tr22的栅极及背栅极的电位保持为电位VDD。因此，晶体管Tr19及晶体管Tr22保持开启状态。
在时间T6，对栅极驱动器103作为脉冲宽度控制信号PWC1输入低电平电位。由此，在电路SR[1]中，从端子PT通过晶体管Tr22对端子OT输入低电平电位。因此，与电路SR[1]的端子OT电连接的布线GL[1]具有低电平电位。
在时间T7，对栅极驱动器103作为时钟信号CLK1输入低电平电位且作为时钟信号CLK3输入高电平电位。由此，在电路SR[1]中，从端子C1T通过晶体管Tr19对端子ST输入低电平电位。此外，在电路SR[1]中，从端子C3T输入高电平电位，由此晶体管Tr13的栅极及背栅极被供应高电平电位。因此，晶体管Tr13开启。
此时，晶体管Tr14也处于开启状态，因此晶体管Tr12的栅极及背栅极、晶体管Tr20的栅极及背栅极、晶体管Tr23的栅极及背栅极、电容器C11被供应电位VDD。由此，晶体管Tr12、晶体管Tr20及晶体管Tr23开启。
当晶体管Tr20开启时，端子ST被供应GND电位。并且，当晶体管Tr23开启时，端子OT被供应GND电位。
当晶体管Tr12开启时，晶体管Tr11的第二端子、晶体管Tr18的第一端子、晶体管Tr21的第一端子被供应GND电位。注意，在电路结构上，晶体管Tr18及晶体管Tr21一直处于开启状态，因此晶体管Tr19的栅极及背栅极、晶体管Tr22的栅极及背栅极被供应GND电位。由此，晶体管Tr19及晶体管Tr22关闭。
电容器C11的第一端子被供应电位VDD。因为晶体管Tr16处于关闭状态，电容器C11保持电位VDD。晶体管Tr16从端子IT输入高电平电位才开启。换言之，直到从端子IT输入高电平电位为止电容器C11保持电位VDD。
[电路SR[2]以后]
在是电路SR[2]的情况下，如图39A所示，电路SR[2]的端子C1T被输入时钟信号CLK2，电路SR[2]的端子C2T被输入时钟信号CLK3，电路SR[2]的端子C3T被输入时钟信号CLK4，电路SR[2]的端子PT被输入脉冲宽度控制信号PWC2。
在电路SR[1]的工作中，在时间T2至时间T7，端子ST具有高电平电位。就是说，在时间T2至时间T7，从电路SR[1]的端子ST输出的高电平电位输入到电路SR[2]的端子IT。
电路SR[2]因为具有与电路SR[1]相同的电路结构，所以与电路SR[1]同样地工作。在时间T2至时间T7，电路SR[2]的端子IT被输入高电平电位。当电路SR[2]的端子IT具有高电平电位且对电路SR[2]的端子PT作为脉冲宽度控制信号PWC2输入高电平电位时，从电路SR[2]的端子OT输出高电平电位。此外，当时钟信号CLK2具有高电平电位(时间T4至时间T8)时，从电路SR[2]的端子ST输出高电平电位。在时间T8至时间T9，从电路SR[2]的端子ST输出低电平电位，电路SR[2]的电容器C11保持电位VDD。
在电路SR[3]及后续电路SR中，端子IT也被输入高电平电位且以规定的时序对端子C1T、端子C2T、端子C3T、端子PT输入高电平电位，由此通过与电路SR[1]及电路SR[2]相同的工作可以从端子OT及端子ST输出高电平电位。图43是栅极驱动器103的时间T0至时间T10、以及时间T10以后的时序图。在从布线GL[m]输出高电平电位之后，在回扫期间中途对电路SR[1]的端子IT作为起始脉冲信号输入高电平电位。注意，回扫期间是指布线GL[m]的电位从高电平电位下降到低电平电位至起始脉冲信号的电位从高电平电位下降到低电平电位的期间。
[电路SR的端子RT]
电路SR[p]的端子RT与电路SR[p+2]的端子ST电连接。就是说，当从电路SR[p+2]的端子ST输出高电平电位时，电路SR[p]的端子RT被输入高电平电位，由此电路SR[p]的晶体管Tr15开启。因此，晶体管Tr12的栅极及背栅极、晶体管Tr20的栅极及背栅极、晶体管Tr23的栅极及背栅极、电容器C11被供应电位VDD。
当晶体管Tr20开启时，端子ST被供应GND电位。并且，当晶体管Tr23开启时，端子OT被供应GND电位。并且，当晶体管Tr12开启时，晶体管Tr11的第二端子、晶体管Tr18的第一端子、晶体管Tr21的第一端子被供应GND电位。注意，在电路结构上，晶体管Tr18及晶体管Tr21一直处于开启状态，因此晶体管Tr19的栅极及背栅极、晶体管Tr22的栅极及背栅极被供应GND电位。由此，晶体管Tr19及晶体管Tr22关闭。
就是说，当对电路SR[p]的端子RT从电路SR[p+2]的端子ST输出高电平电位时，与电路SR[1]的时间T7至时间T8中的工作同样地从端子OT及端子ST输出GND电位。
[电路SR的端子IRT]
电路SR[1]至电路SR[m]、电路SR_D[1]、电路SR_D[2]各自的端子IRT被输入初始化复位信号INI_RES。当初始化复位信号INI_RES具有高电平电位时，上述各电路的各端子IRT被输入高电平电位。各电路的晶体管Tr17开启。
因此，晶体管Tr12的栅极及背栅极、晶体管Tr20的栅极及背栅极、晶体管Tr23的栅极及背栅极、电容器C11被供应电位VDD。
当晶体管Tr20开启时，各电路的端子ST被供应GND电位。并且，当晶体管Tr23开启时，各电路的端子OT被供应GND电位。并且，当晶体管Tr12开启时，晶体管Tr11的第二端子、晶体管Tr18的第一端子、晶体管Tr21的第一端子被供应GND电位。注意，在电路结构上，晶体管Tr18及晶体管Tr21一直处于开启状态，因此晶体管Tr19的栅极及背栅极、晶体管Tr22的栅极及背栅极被供应GND电位。由此，晶体管Tr19及晶体管Tr22关闭。
就是说，作为初始化复位信号INI_RES被输入高电平电位，电路SR[1]至电路SR[m]、电路SR_D[1]、电路SR_D[2]的各端子OT及端子ST输出GND电位。
<电平转换器>
接着，说明能够形成在基材101上的电平转换器104。图44示出电平转换器104的一个结构例子。
图44所示的电平转换器104使用n沟道型晶体管形成而不使用p沟道型晶体管。电平转换器104包括晶体管Tr31至晶体管Tr36、电容器C31以及电容器C32。
晶体管Tr31的第一端子与输入端子IN1电连接，晶体管Tr31的第二端子与晶体管Tr35的栅极电连接，晶体管Tr31的栅极与晶体管Tr31的第一端子电连接。也就是说，晶体管Tr31具有二极管连接结构。晶体管Tr32的第一端子与输入端子IN0电连接，晶体管Tr32的第二端子与晶体管Tr36的栅极电连接，晶体管Tr32的栅极与晶体管Tr32的第一端子电连接。晶体管Tr32具有二极管连接结构。晶体管Tr33的第一端子与晶体管Tr35的栅极电连接，晶体管Tr33的第二端子与布线GNDL电连接，晶体管Tr33的栅极与输入端子IN0电连接。晶体管Tr34的第一端子与晶体管Tr36的栅极电连接，晶体管Tr34的第二端子与布线GNDL电连接，晶体管Tr34的栅极与输入端子IN1电连接。晶体管Tr35的第一端子与布线VDD3L电连接，晶体管Tr35的第二端子与输出端子OUT电连接。晶体管Tr36的第一端子与布线GNDL电连接，晶体管Tr36的第二端子与输出端子OUT电连接。
电容器C31的第一端子与晶体管Tr35的栅极电连接，电容器C31的第二端子与输出端子OUT电连接。电容器C32的第一端子与晶体管Tr36的栅极电连接，电容器的C32的第二端子与布线GNDL电连接。
注意，将电容器C31的第一端子与晶体管Tr35的栅极之间的连接部称为节点N31。加上，将电容器C32的第一端子与晶体管Tr36的栅极之间的连接部称为节点N32。
布线VDD3L为供应其电位比后面说明的高电平电位高的电位的布线。布线GNDL为供应GND电位的布线。
图45是示出电平转换器104的工作例子的时序图。该时序图示出时间T1至时间T4的输入端子IN1、输入端子IN0、输出端子OUT、节点N31及节点N32的电位的变化。
对输入端子IN1施加低电平电位(在图45中以Low表示)或高电平电位(在图45中以High表示)，且对输入端子IN0施加低电平电位或高电平电位。
从输出端子OUT输出其电位比高电平电位高的电位VDD或GND电位。
在时间T1，输入端子IN1被输入高电平电位，且输入端子IN0被输入低电平电位。晶体管Tr31具有二极管连接结构，因此电连接于晶体管Tr31的第二端子的节点N31的电位上升至高电平电位(在图45中上升至V1)。由于晶体管Tr34的栅极被输入高电平电位，所以晶体管Tr34开启，且电连接于晶体管Tr34的第一端子的节点N32的电位降低至GND电位。由于晶体管Tr33的栅极被施加低电平电位，晶体管Tr33关闭。
这里，着眼于节点N31及晶体管Tr35。由于晶体管Tr35处于开启状态，所以从输出端子OUT输出的电位逐渐上升。由于晶体管Tr36处于关闭状态，所以随着从输出端子OUT输出的电位的上升，电容器C31的第二端子的电位也上升。因此，通过电容器C31的升压效应，节点N31的电位也上升(在图45中上升至V2)。也就是说，晶体管Tr35的栅极的电位提高，由此流过晶体管Tr35的通态电流增加。因此，从输出端子OUT输出的电位上升至VDD。
在时间T2，输入端子IN1被输入低电平电位。在时间T2之前输入端子IN0继续被输入低电平电位。晶体管Tr31由于从输入端子IN1输入的低电平电位处于关闭状态，晶体管Tr32由于从输入端子IN0输入的低电平电位继续处于关闭状态。加上，晶体管Tr34的栅极被输入低电平电位，由此晶体管Tr34处于关闭状态。通过上述工作，节点N31及节点N32处于浮动状态，保持节点N31及节点N32的电位。因此，从输出端子OUT输出的电位没有变化。
在时间T3，输入端子IN1在时间T3之前继续被输入低电平电位。输入端子IN0被输入高电平电位。晶体管Tr32具有二极管连接结构，因此电连接于晶体管Tr32的第二端子的节点N32的电位上升。晶体管Tr33的栅极从输入端子IN0被输入高电平电位，因此电连接于晶体管Tr33的第一端子的节点N31的电位上升。
这里，着眼于晶体管Tr36。由于晶体管Tr36开启，所以从输出端子OUT输出的电位逐渐下降，成为GND电位。
在时间T4，输入端子IN1在时间T4之前继续被输入低电平电位。输入端子IN0被输入低电平电位。晶体管Tr31由于从输入端子IN1输入的低电平电位继续处于关闭状态，且晶体管Tr32由于从输入端子IN0输入的低电平电位处于关闭状态。加上，由于晶体管Tr33的栅极被输入低电平电位，所以晶体管Tr33成为关闭状态。通过上述工作，节点N31及节点N32处于浮动状态，保持节点N31及节点N32的电位。因此，从输出端子OUT输出的电位没有变化。
当电平转换器104具有图44所示的结构时，可以使输入电压的电平转移到高电位一侧。
OS晶体管可以用于像素电路21至像素电路25、像素电路31至像素电路36所包括的晶体管Tr1至晶体管Tr4、晶体管Tr11至晶体管Tr23、晶体管Tr31至晶体管Tr36。
尤其是，在上述栅极驱动器103仅使用OS晶体管形成的情况下，由于有时OS晶体管的场效应迁移率比Si晶体管低，所以对栅极驱动器103输入的时序信号优选设定为高电压。此时，需要使对栅极驱动器103输入的时序信号通过上述电平转换器104上升。也就是说，如图28A及图28B所示，显示单元100优选具有从控制器IC112将时序信号传送到电平转换器104且将该时序信号的电位通过电平转换器104转移以输入到栅极驱动器103的结构。
在这种结构中，电平转换器104优选只使用OS晶体管形成。通过采用这种结构，可以实现功耗降低、信号延迟降低以及工作特性提高。此外，电平转换器104可以在基材101上与栅极驱动器103同时形成，因此可以缩短显示单元100的制造工序。
注意，本实施方式不仅对显示单元100而且对显示单元100A及显示单元100B也有效。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式6)
在本实施方式中，可以安装到上述实施方式所说明的显示单元100或显示单元100A的源极驱动器IC。
<源极驱动器IC>
图46是示出源极驱动器IC的一个例子的方框图。源极驱动器IC111包括低电压差分信号(LVDS)接收器1710、串并行转换电路1720、移位寄存器电路1730、锁存电路1740、电平转换器1750、传输晶体管逻辑电路1760、电阻串电路1770、外部校正电路1780、带隙基准(BGR)电路1790、偏压发生器1800以及缓冲放大器1900。注意，在图46中，在源极驱动器IC111中包括两个偏压发生器1800。
LVDS接收器1710与外部的主处理器电连接。LVDS接收器1710具有接收来自该主处理器的视频信号的功能。并且，LVDS接收器1710将差分信号转换为单端信号，将该信号发送到串并行转换电路1720。在图46中，作为视频信号，对LVDS接收器输入有模拟电压信号DA,DB0、模拟电压信号DA,DB1、模拟电压信号DA,DB2、模拟电压信号DA,DB3、模拟电压信号DA,DB4、模拟电压信号DA,DB5、模拟电压信号DA,DB6以及模拟电压信号DA,DB7。注意，LVDS接收器1710通过被输入时钟信号CLOCK及时钟信号CLOCKB可以进行逐次工作，而通过被输入待机信号STBY可以成为待机状态(暂时停止)。注意，时钟信号CLOCKB是时钟信号CLOCK的反转信号。
串并行转换电路1720与LVDS接收器1710电连接。串并行转换电路1720具有接收来自LVDS接收器1710的单端信号的功能。并且，串并行转换电路1720将单端信号转换为并行信号，将该信号发送到内部总线作为信号BUS[127:0]。
移位寄存器电路1730与串并行转换电路1720电连接，锁存电路1740与移位寄存器电路1730电连接。移位寄存器电路1730具有与串并行转换电路1720同步而指定将内部总线中的数据储存在各行的锁存电路1740中的时机的功能。
电平转换器1750与锁存电路1740电连接。电平转换器1750具有当所有行的数据储存在锁存电路1740中时使各数据的电平转换的功能。
传输晶体管逻辑电路1760与电平转换器1750及电阻串电路1770电连接。注意，由传输晶体管逻辑电路1760及电阻串电路1770形成数字模拟转换器(DAC)。电阻串电路1770被输入8位的信号(在图46中记载为VR0-VR255)，将对应于该信号的电位输出至传输晶体管逻辑电路1760。传输晶体管逻辑电路1760具有当该电位的供应时对进行了电平转移的各数据进行数字模拟转换的功能。
缓冲放大器1900与传输晶体管逻辑电路1760电连接。缓冲放大器1900具有如下功能：放大进行了数字模拟转换的数据，将作为数据信号放大了的数据(在图46中记载为S[2159:0])发送到像素阵列。
BGR电路1790具有产生用来驱动源极驱动器IC111时用作基准的电压的功能。BGR电路1790与偏压发生器的每一个电连接。
一个偏压发生器1800与BGR电路1790及缓冲放大器1900电连接。一个偏压发生器1800具有根据在BGR电路1790中产生的用作基准的电压产生用来使缓冲放大器1900工作的偏置电压的功能。注意，一个偏压发生器1800以与LVDS接收器1710相同的时机被输入待机信号STBY，由于该信号而使一个偏压发生器1800成为待机状态(暂时停止或处于空转停止的状态)。
另一个偏压发生器1800与外部校正电路1780电连接。另一个偏压发生器1800具有根据在BGR电路1790中产生的用作基准的电压产生用来使外部校正电路1780工作的偏置电压的功能。注意，当不需要使外部校正电路1780工作时，对另一个偏压发生器1800发送待机信号CMSTBY，由于该信号而使另一个偏压发生器1800成为待机状态(暂时停止或处于空转停止的状态)。
外部校正电路1780与像素所包括的晶体管电连接。当在像素阵列中各像素晶体管具有电压电流特性的不均匀时，对该显示装置所显示的图像有影响，因此会成为引起显示装置的显示质量的降低的原因。外部校正电路1780具有测定流过该像素晶体管的电流量并根据该电流量将流过该像素晶体管中的电流量调整至适当量的功能。外部校正电路1780被输入设置信号CMSET来初始化。外部校正电路1780被输入时钟信号CMCLK，由于该信号而使外部校正电路1780工作。外部校正电路1780被输入来自像素电路所包括的晶体管的信号(在图46中记载为S[719:0])，以另行供应到外部校正电路1780的参考电位VREF1及参考电位VREF2为基准进行与图像校正有关的判断。将与该校正有关的判断结果发送到源极驱动器IC111的外部的图像处理器作为输出信号的CMOUT[11:0]。该图像处理器基于CMOUT[11:0]的内容进行影像数据的校正。
注意，源极驱动器IC111不需要设置有外部校正电路1780。例如，也可以在外部校正电路1780中不设置源极驱动器IC111而对像素阵列所包括的各像素设置校正电路。或者，例如，也可以将外部校正电路1780设置在后述的控制器IC中而不设置在源极驱动器IC111中。
为了形成源极驱动器IC111的各电路，优选使用高耐压用Si晶体管。通过使用高耐压用Si晶体管，有时可以实现源极驱动器IC111的电路的微小化，由此可以实现高分辨率的显示装置。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式7)
在本实施方式中，将说明混合式显示装置所包括的显示单元100A的具体结构例子。
<截面图>
图47是示出显示单元100A的截面图。图47中的显示单元100A包括在实施方式5中说明的像素电路35或像素电路36。
图47中的显示单元100A具有在衬底300与衬底301之间层叠有显示部306E和显示部306L的结构。具体而言，在图47中，使用粘合层304粘合显示部306E和显示部306L。
此外，图47示出显示部306E的像素所具有的发光元件302、晶体管Tr3和电容器C2以及显示部306E的驱动电路所具有的晶体管TrED。发光元件302相当于其他实施方式中的发光元件10b。晶体管Tr3、电容器C2在实施方式5中已经说明。
图47还示出显示部306L的像素所具有的液晶元件303、晶体管Tr1和电容器C1以及显示部306L的驱动电路所具有的晶体管TrLD。液晶元件303相当于其他实施方式中的反射元件10a。晶体管Tr1、电容器C1在实施方式5中已经说明。
晶体管Tr3包括：被用作背栅极的导电层311、导电层311上的绝缘层312、位于绝缘层312上且与导电层311重叠的半导体层313、半导体层313上的绝缘层316、位于绝缘层316上且被用作栅极的导电层317、位于导电层317上的绝缘层318上且与半导体层313电连接的导电层314及导电层315。
导电层315与导电层319电连接，导电层319与导电层320电连接。导电层319和导电层317形成在同一个层中。导电层320和导电层311形成在同一个层中。
晶体管Tr2(未图示)的被用作背栅极的导电层321与导电层311及导电层320位于同一个层中。绝缘层312位于导电层321上，具有与导电层321重叠的区域的半导体层322位于绝缘层312上。半导体层322包括晶体管Tr2(未图示)的沟道形成区域。绝缘层318位于半导体层322上，导电层323位于绝缘层318上。导电层323与半导体层322电连接，导电层323被用作晶体管Tr2(未图示)的源电极或者漏电极。
由于晶体管TrED具有与晶体管Tr3相同的结构，因此省略详细说明。
绝缘层324位于晶体管Tr3、导电层323及晶体管TrED上，绝缘层325位于绝缘层324上。导电层326及导电层327位于绝缘层325上。导电层326与导电层314电连接。导电层327与导电层323电连接。绝缘层328位于导电层326及导电层327上，导电层329位于绝缘层328上。导电层329与导电层326电连接，并被用作发光元件302的像素电极。
导电层327、绝缘层328及导电层329彼此重叠的区域被用作电容器C2。
绝缘层330位于导电层329上，EL层331位于绝缘层330上，被用作对置电极的导电层332位于EL层331上。导电层329、EL层331及导电层332在绝缘层330的开口中彼此电连接。导电层329、EL层331及导电层332彼此电连接的区域被用作发光元件302。发光元件302具有从导电层332一侧向虚线的箭头所示的方向发射光的顶部发射结构。
导电层329和导电层332中的一个被用作阳极，另一个被用作阴极。当对导电层329和导电层332之间供应高于发光元件302的阈值电压的电压时，空穴从阳极一侧注入到EL层331中，而电子从阴极一侧注入到EL层331中。被注入的电子和空穴在EL层331中复合，而使包含在EL层331中的发光物质发光。
注意，在作为半导体层313、322使用金属氧化物(氧化物半导体)的情况下，为了提高显示单元100A的可靠性，优选作为绝缘层318使用包含氧的绝缘材料且作为绝缘层324使用不容易扩散水及氢等杂质的材料。
在作为绝缘层325或绝缘层330使用有机材料的情况下，如果绝缘层325或绝缘层330在显示单元100A的端部中露出，水分等杂质则有可能从显示单元100A的外部经过绝缘层325或绝缘层330进入发光元件302等。因杂质的侵入而发生的发光元件302的劣化会导致显示装置的劣化。因此，如图47所示，绝缘层325及绝缘层330优选不位于显示单元100A的端部。
发光元件302隔着粘合层333与着色层334重叠。间隔物335隔着粘合层333与遮光层336重叠。图47示出在导电层332与遮光层336之间有间隔的情况，但是，导电层332与遮光层336也可以彼此接触。
着色层334是使特定波长区域的光透过的有色层。例如，可以使用使红色、绿色、蓝色或黄色等特定波长区域的光透过的滤色片等。
注意，本发明的一个实施方式不局限于滤色片方式，也可以采用分别涂敷方式、颜色转换方法及量子点方式等。
显示部306L中的晶体管Tr1包括被用作背栅极的导电层340、导电层340上的绝缘层341、位于绝缘层341上且与导电层340重叠的半导体层342、半导体层342上的绝缘层343、位于绝缘层343上且被用作栅极的导电层344、位于导电层344上的绝缘层345上且与半导体层342电连接的导电层346及导电层347。
导电层340和导电层348位于同一个层中。绝缘层341位于导电层348上，导电层347位于绝缘层341上且在与导电层348重叠的区域中。导电层347、绝缘层341和导电层348彼此重叠的区域被用作电容器C1。
由于晶体管TrLD具有与晶体管Tr1相同的结构，因此省略详细说明。
绝缘层360位于晶体管Tr1、电容器C1及晶体管TrLD上。导电层349位于绝缘层360上。导电层349与导电层347电连接，并被用作液晶元件303的像素电极。取向膜364位于导电层349上。
被用作共同电极的导电层361位于衬底301上。具体而言，在图47中，使用粘合层362将绝缘层363粘合到衬底301，导电层361位于绝缘层363上。取向膜365位于导电层361上，液晶层366位于取向膜364与取向膜365之间。
在图47中，由于导电层349具有反射可见光的功能，导电层361具有透过可见光的功能，因此如虚线的箭头所示，可以使透过衬底301一侧入射的光被导电层349反射且透过衬底301再次射出。
作为透过可见光的导电材料，例如优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。具体而言，可以举出氧化铟、铟锡氧化物(ITO)、铟锌氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、包含氧化硅的铟锡氧化物(ITSO)、氧化锌、包含镓的氧化锌等。注意，也可以使用包含石墨烯的膜。包含石墨烯的膜例如可以通过还原包含氧化石墨烯的膜而形成。
作为反射可见光的导电材料，例如可以举出铝、银及包含这些金属材料的合金等。另外，可以使用金、铂、镍、钨、铬、钼、铁、钴、铜或钯等金属材料或包含这些金属材料的合金。另外，也可以在上述金属材料或合金中添加有镧、钕或锗等。另外，也可以使用铝和钛的合金、铝和镍的合金、铝和钕的合金、铝、镍和镧的合金(Al-Ni-La)等包含铝的合金(铝合金)、银和铜的合金、银、钯和铜的合金(Ag-Pd-Cu，也记为APC)或者银和镁的合金等包含银的合金。
图47示出使用包括背栅极的顶栅型晶体管的显示单元的结构，但是在本实施方式中说明的显示单元可以包括不包括背栅极的晶体管或包括背栅极的晶体管。
对用于晶体管的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
作为用于晶体管的半导体材料，可以使用金属氧化物(氧化物半导体)。典型地，可以使用包含铟的金属氧化物等。尤其是，作为用于晶体管的金属氧化物，优选使用将在实施方式9中进行说明的CAC-OS。
尤其是，优选使用其带隙比硅宽且载流子密度低的半导体材料，因为可以降低晶体管的关态电流。
例如，半导体层优选包括至少包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的表示为In-M-Zn类氧化物的膜。为了减少使用该金属氧化物的晶体管的电特性不均匀，除了铟及锌以外，氧化物优选还包含稳定剂(stabilizer)。
作为稳定剂，可以举出上述可用作M的金属，例如有镓、锡、铪、铝及锆等。作为其他稳定剂，可以举出镧系元素的镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。
作为包含在半导体层中的金属氧化物，可以使用如下氧化物中的任一个，例如：In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此，“In-Ga-Zn类氧化物”是指作为主要成分包含In、Ga和Zn的氧化物，对In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
注意，在本实施方式中例示出使用液晶元件作为反射型显示元件的显示单元的结构，但是除了快门方式的微电子机械系统(MEMS)元件、光干涉方式的MEMS元件以外，还可以使用应用微囊方式、电泳方式、电润湿方式、电子粉流体(注册商标)方式等的显示元件等。
作为发光型显示元件，可以使用有机发光二极管(OLED)、发光二极管(LED)、量子点发光二极管(QLED)等自发光发光元件。
液晶元件例如可以采用垂直取向(VA)模式。作为垂直取向模式，可以使用多象限垂直取向(MVA)模式、垂直取向构型(PVA)模式、高级超视觉(ASV)模式等。
液晶元件可以采用各种模式。例如，除了垂直取向(VA)模式以外，可以使用扭曲向列(TN)模式、平面切换(IPS)模式、边缘电场转换(FFS)模式、轴对称排列微单元(ASM)模式、光学补偿弯曲(OCB)模式、铁电性液晶(FLC)模式、反铁电液晶(AFLC)模式等的液晶元件。
作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
作为液晶材料，可以使用正型液晶和负型液晶中的任一种，根据所采用的模式或设计使用适当的液晶材料即可。
为了调整液晶的取向，可以设置取向膜。在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。因为蓝相只在窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。此外，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理，并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示单元的不良、破损。
<像素部〉
图48是显示单元100A的显示部106所包括的一个像素的俯视图的一个例子。具体而言，图48示出显示部106的像素513中的液晶元件的显示区域的布局以及发光元件的显示区域的布局。
图48中的像素513包括液晶元件的显示区域514、对应于黄色的发光元件的显示区域515、对应于绿色的发光元件的显示区域516、对应于红色的发光元件的显示区域517以及对应于蓝色的发光元件的显示区域518。
注意，通过使用分别对应于绿色、蓝色、红色、黄色的各发光元件显示颜色再现性高的黑色，对应于黄色的发光元件的每单位面积的电流量需要最低。在图48中，由于对应于绿色的发光元件的显示区域516、对应于红色的发光元件的显示区域517以及对应于蓝色的发光元件的显示区域518具有大致相同的面积，对应于黄色的发光元件的显示区域515的面积与其他显示区域相比较小。因此可以显示颜色再现性高的黑色。
本实施方式可以与其他任何实施方式适当地组合。
(实施方式8)
在本实施方式中，将说明触摸传感器单元200。
图49是触摸传感器单元200的结构例子。触摸传感器单元200包括传感器阵列202、TS驱动器IC211及传感器电路212。在图49中，将TS驱动器IC211及传感器电路212总记载为外围电路215。
这里，触摸传感器单元200是互电容式触摸传感器单元的例子。传感器阵列202包括m个布线DRL及n个布线SNL，其中m为1以上的整数且n为1以上的整数。布线DRL是驱动线，布线SNL是传感线。在此将第α布线DRL称为布线DRL<α〉，将第β布线SNL称为布线SNL<β〉。电容器CTαβ是形成在布线DRL<α〉和布线SNL<β〉之间的电容器。
m个布线DRL与TS驱动器IC211电连接。TS驱动器IC211具有驱动布线DRL的功能。n个布线SNL与传感器电路212电连接。传感器电路212具有检测布线SNL的信号的功能。在由TS驱动器IC211驱动布线DRL<α>时的布线SNL<β>的信号含有电容器CTαβ的电容值的变化量的信息。通过解析n个布线SNL的信号，可以得到触摸的有无、触摸位置等信息。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(实施方式9)
<CAC-OS的构成>
以下，将对可用于本发明的一个实施方式的晶体管中的Cloud-Aligned CompositeOxide Semiconductor(CAC-OS)的构成进行说明。
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面的金属氧化物的说明中，将一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁状。该区域的尺寸各为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
注意，金属氧化物优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等。
例如，在CAC-OS中，具有CAC构成的In-Ga-Zn氧化物(尤其可以将这种In-Ga-Zn氧化物称为CAC-IGZO)具有材料分成铟氧化物(InOX1(X1为大于0的实数))或铟锌氧化物(InX2ZnY2OZ2(X2、Y2及Z2都为大于0的实数))以及镓氧化物(GaOX3(X3为大于0的实数))或镓锌氧化物(GaX4ZnY4OZ4(X4、Y4及Z4都为大于0的实数))等而形成马赛克状的构成。然后，形成马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中。该构成也被称为云状构成。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。注意，在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。注意，CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与金属氧化物的材料构成有关。在包含In、Ga、Zn及O的CAC-OS的材料构成中，CAC-OS的一部分中观察到以Ga为主要成分的纳米粒子状区域，CAC-OS的一部分中观察到以In为主要成分的纳米粒子状区域。这些纳米粒子状区域无规律地分散而形成马赛克状。因此，在CAC-OS中，结晶结构是次要因素。
注意，CAC-OS不包含原子个数比不同的两种以上的膜的叠层结构。例如，不包含以In为主要成分的膜与以Ga为主要成分的膜的两层构成。
有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域的明确的边界。
在CAC-OS中包含铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS的一部分中观察到以被选择的金属元素为主要成分的纳米粒子状区域，CAC-OS的一部分中观察到以In为主要成分的纳米粒子状区域，并且，在CAC-OS中，这些纳米粒子状区域无规律地分散而形成马赛克状。
CAC-OS例如可以通过在对衬底不进行加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，优选将氧气体的流量比设定为0％以上且低于30％，更优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
在通过照射束径为1nm的电子束(也称为纳米电子束)而取得的CAC-OS的电子衍射图案中，观察到亮度高的环状区域以及在该环状区域内的多个亮点。由此，由电子衍射图案可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的纳米晶(nc)结构。
例如，能量分散型X射线分析法(EDX)面分析(mapping)示出：具有CAC构成的In-Ga-Zn氧化物具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS具有与金属元素均匀地分布的IGZO化合物不同的结构，并具有与IGZO化合物不同的性质。换言之，在CAC-OS中，以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离以形成马赛克状。
以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现金属氧化物的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在金属氧化物中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域分布在金属氧化物中时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
包括CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于显示器等各种半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式10)
在本实施方式中，将说明包括在上述实施方式中说明的显示单元100、显示单元100A或显示单元100B的电子设备的例子。以下的例子所示的电子设备可以包括在上述实施方式中说明的显示单元100、显示单元100A或显示单元100B。或者，以下的例子所示的电子设备除了显示单元100、显示单元100A或显示单元100B以外还包括在上述实施方式中说明的触摸传感器单元200。再者，在以下的例子所示的电子设备各自包括在上述实施方式中说明的控制器IC的情况下，可以降低该电子设备的功耗。
尤其是，安装在显示装置或混合式显示装置上的源极驱动器等中的IC芯片容易实现微型化，所以可以实现高分辨率的显示装置。
<平板信息终端>
图50A示出平板信息终端5200，其包括外壳5221、显示部5222、操作按钮5223及扬声器5224。此外，也可以将附加有位置输入功能的显示装置用于显示部5222。注意，可以通过在显示装置中设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部中设置被称为光电传感器的光电转换元件来附加位置输入功能。作为操作按钮5223，可以设置打开信息终端5200的电源开关、操作信息终端5200的应用程序的按钮、音量调整按钮或者开启/关闭显示部5222的开关等。图50A示出信息终端5200包括四个操作按钮5223的例子，但是信息终端5200所包括的操作按钮的个数及配置不局限于该例子。
虽然未图示，但是图50A所示的信息终端5200还可以包括麦克风。通过采用上述结构，例如，信息终端5200可以具有如移动电话般的通话功能。
虽然未图示，但是图50A所示的信息终端5200也可以包括照相机。虽然未图示，但是图50A所示的信息终端5200也可以包括用于快门灯或照明装置的发光装置。
虽然未图示，但是图50A所示的信息终端5200可以在外壳5221的内部包括传感器(测量如下因素：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。尤其是，当设置具有陀螺仪传感器或加速度传感器等检测倾斜度的传感器的检测装置时，可以判断图50A所示的信息终端5200的方向(信息终端相对于垂直方向朝向哪个方向)而将显示部5222的画面显示根据信息终端5200的方向自动切换。
虽然未图示，但是图50A所示的信息终端5200也可以包括取得指纹、静脉、虹膜或声纹等生物信息的装置。通过采用上述结构，信息终端5200可以具有生物识别功能。
通过信息终端5200包括麦克风，有时也可以具有语音解释功能。通过具有语音解释功能，信息终端5200可以具有如下功能：通过语音识别操作信息终端5200的功能；以及识别声音或会话而制作会话记录的功能等。由此，例如可以应用于会议等的会议记录。
作为显示部5222也可以使用柔性基材。具体而言，显示部5222也可以通过在柔性基材上设置晶体管、电容器及显示元件等而形成。通过使用该结构，不仅可以制造如图50A所示的信息终端5200那样外壳5221具有平坦面的电子设备，而且可以制造其外壳具有曲面的电子设备。
此外，柔性基材也可以用于信息终端5200的显示部5222以便自由地折叠显示部5222。图50B示出这种结构。信息终端5300是与信息终端5200同样的平板信息终端，并包括外壳5321a、外壳5321b、显示部5322、操作按钮5323及扬声器5324。
外壳5321a及外壳5321b由铰链部5321c结合，并且可以由铰链部5321c对折。显示部5322设置于外壳5321a、外壳5321b中及铰链部5321c上。
作为可用于显示部5222的柔性基材，可以使用如下对可见光具有透光性的材料：聚对苯二甲酸乙二醇酯树脂(PET)、聚萘二甲酸乙二醇酯树脂(PEN)、聚醚砜树脂(PES)、聚丙烯腈树脂、丙烯酸树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯树脂、聚酰胺树脂、聚环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚丙烯树脂、聚酯树脂、聚卤化乙烯树脂、芳纶树脂、环氧树脂等。另外，也可以使用这些材料的混合物或叠层。
在图50B所示的信息终端5300中，当在显示部5222上安装控制器IC或驱动器IC等时，优选不在显示部5222的对折部分安装控制器IC或驱动器IC等。如此，防止因对折导致的弯曲部与控制器IC或驱动器IC等之间的干涉。
通过将在本说明书中公开的显示装置1000、显示装置1000A或显示装置1000B用于信息终端5200或信息终端5300，可以降低IDS驱动中的信息终端5200或信息终端5300的功耗，且可以将高清晰的图像显示在信息终端5200或信息终端5300上。
<便携式游戏机>
图51A示出便携式游戏机，包括外壳5101、外壳5102、显示部5103、显示部5104、麦克风5105、扬声器5106、操作键5107以及触屏笔5108等。本发明的一个实施方式的显示装置可以用于便携式游戏机。虽然图51A中的便携式游戏机具有两个显示部5103及显示部5104，但是便携式游戏机所包括的显示部的个数不局限于此。
<便携式信息终端>
图51B示出便携式信息终端，包括第一外壳5601、第二外壳5602、第一显示部5603、第二显示部5604、连接部5605以及操作键5606等。本发明的一个实施方式的显示装置可以用于便携式信息终端。第一显示部5603设置在第一外壳5601中，而第二显示部5604设置在第二外壳5602中。第一外壳5601和第二外壳5602由连接部5605连接，由连接部5605可以改变第一外壳5601和第二外壳5602之间的角度。在第一显示部5603上显示的影像也可以根据连接部5605所形成的第一外壳5601和第二外壳5602之间的角度切换。另外，也可以对第一显示部5603和第二显示部5604中的至少一个使用附加有位置输入功能的显示装置。注意，可以通过在显示装置中设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入功能。
<笔记本型个人计算机>
图51C是笔记本型个人计算机，包括外壳5401、显示部5402、键盘5403以及指向装置5404等。本发明的一个实施方式的显示装置可用于显示部5402。
<智能手表>
图51D示出可穿戴终端之一种的智能手表。该智能手表包括外壳5901、显示部5902、操作按钮5903、表把5904以及表带扣5905。本发明的一个实施方式的显示装置可用于智能手表。另外，也可以将附加有位置输入功能的显示装置用于显示部5902。注意，可以通过在显示装置设置触摸面板来附加位置输入装置的功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入装置的功能。作为操作按钮5903，可以使用启动智能手机的电源开关、操作智能手表的软件的按钮、调整音量的按钮和使显示部5902点灯或关灯的按钮等中的任一个。图51D中的智能手表包括两个操作按钮5903，但是智能手表所包括的按钮的数量不局限于两个。表把5904被用作调智能手机的时间的表冠。表把5904除了调整时间以外还可以被用作操作智能手机的软件的输入接口。图51D所示的智能手机包括表把5904，但是本发明的一个实施方式不局限于此，不需要设置表把5904。
<视频摄像机>
图51E示出视频摄像机，包括第一外壳5801、第二外壳5802、显示部5803、操作键5804、透镜5805以及连接部5806等。本发明的一个实施方式的显示装置可用于视频摄像机。操作键5804及透镜5805设置在第一外壳5801中，而显示部5803设置在第二外壳5802中。第一外壳5801和第二外壳5802由连接部5806连接，由连接部5806可以改变第一外壳5801和第二外壳5802之间的角度。在显示部5803上显示的影像也可以根据连接部5806所形成的第一外壳5801和第二外壳5802之间的角度切换。
<移动电话机>
图51F示出具有信息终端的功能的移动电话机。该移动电话机包括框体5501、显示部5502、麦克风5503、扬声器5504以及操作按钮5505。本发明的一个实施方式的显示装置可用于移动电话机。另外，也可以将附加有位置输入装置的功能的显示装置用于显示部5502。注意，可以通过在显示装置中设置触摸面板来附加位置输入装置的功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入装置的功能。作为操作按钮5505，可以使用启动移动电话机的电源开关、操作移动电话机的软件的按钮、调整音量的按钮和使显示部5502点灯或关灯的开关等中的任一个。
图51F中的移动电话机包括两个操作按钮5505，但是移动电话机所包括的操作按钮的数量不局限于两个。虽然未图示，但是图51F所示的移动电话机也可以设置有照相机。虽然未图示，但是图51F所示的移动电话机也可以包括发光装置，其用途为闪光灯或照明。
<移动体>
上述显示装置可以应用于作为移动体的汽车的驾驶座周边。
例如，图52示出汽车室内的前挡风玻璃周边。图52示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在立柱的显示面板5704。
显示面板5701至5703可以显示导航信息、速度表、转速计、行驶距离、加油量、排档状态、空调的设定以及其他各种信息。用户可以适当地改变显示面板所显示的显示内容及布置等，可以提高设计性。显示面板5701至5703还可以被用作照明装置。
通过显示由设置在车体的摄像单元拍摄的影像，显示面板5704可以补充被立柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像单元拍摄的影像，可以补充死角，从而可以提高安全性。另外，通过显示补充驾驶者看不到的部分的影像，驾驶者可以更自然、更舒适地确认安全。显示面板5704可以被用作照明装置。
在本说明书等中，显示元件、作为包含显示元件的装置的显示装置、发光元件以及作为包含发光元件的装置的发光装置能够采用各种模式或者能够包括各种元件。例如，显示元件、显示装置、发光元件或发光装置包括电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件或无机EL元件)、发光二极管(LED)芯片(白色LED芯片、红色LED芯片、绿色LED芯片、蓝色LED芯片等)、晶体管(根据电流发射光的晶体管)、等离子体显示器面板(PDP)、电子发射元件、包括碳纳米管的显示元件、液晶元件、电子墨水、电润湿元件、电泳元件、使用微电子机械系统(MEMS)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)、MIRASOL(注册商标)、干涉调制(IMOD)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件或压电陶瓷显示器)和量子点等中的至少一个。除此之外，也可以将其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体包括在显示元件、显示装置、发光元件或发光装置中。注意，作为包括EL元件的显示装置的例子，有EL显示器等。作为包括电子发射元件的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器等(SED：Surface-conduction Electron-emitter Display)。作为使用液晶元件的显示装置的例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为包括电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的例子，有电子纸等。作为在各像素中包括量子点的显示装置的例子，有量子点显示器等。注意，量子点可以不用作显示元件而用作背光的一部分。通过使用量子点，可以进行色纯度高的显示。在半透射型液晶显示器或反射型液晶显示器的情况下，使像素电极的一部分或全部被用作反射电极。例如，像素电极的一部分或全部以包含铝、银等的方式形成。此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。注意，当使用LED芯片时，也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型GaN半导体层等。并且，在其上设置具有结晶的p型GaN半导体层等，能够形成LED芯片。注意，也可以在石墨烯或石墨与具有晶体的n型GaN半导体层之间设置AlN层。可以利用MOCVD形成LED芯片所包括的GaN半导体层。注意，当设置石墨烯时，可以以溅射法形成LED芯片所包括的GaN半导体层。在包括数字微镜装置(MEMS)的显示元件中，可以在显示元件被密封的空间(例如，配置有显示元件的元件衬底与与元件衬底对置的对置衬底之间)中配置干燥剂。通过配置干燥剂，可以防止MEMS等由于水分导致发生故障或劣化。
本实施方式可以与本说明书所示的其他任何实施方式适当地组合。
(关于本说明书等的记载的附记)
以下是对上述实施方式中的各结构的附记。
<关于实施方式中所示的本发明的一个实施方式的附记>
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个实施方式。另外，当在一个实施方式中示出多个结构例子时，可以适当地组合结构例子。
注意，可以将实施方式中说明的内容(或其一部分)应用于、组合到或者替换成该实施方式中说明的其他内容和另一个或其他实施方式中说明的内容(或其一部分)。
注意，在各实施方式中，该实施方式所说明的内容是利用各种附图所说明的内容或者说明书中的文章所说明的内容。
注意，通过将在一个实施方式中示出的附图(或其一部分)与该附图的其他部分、在该实施方式中说明的其他附图(或其一部分)和/或在另一个或其他实施方式中示出的附图(或其一部分)组合，可以构成更多附图。
<关于序数词的附记>
在本说明书等中，第一、第二、第三等序数词是为了避免构成要素的混淆而附加上的。因此，其不是为了限定构成要素的个数或顺序而附加上的。因此，其不是为了限定构成要素的个数或顺序而附加上的。例如，本说明书等的实施方式之一中的“第一”的构成要素有可能在其他的实施方式或权利要求书中被称为“第二”构成要素。另外，本说明书等的实施方式之一中的“第一”构成要素有可能在其他的实施方式或权利要求书中没有序数词。
<关于附图的说明的附记>
但是，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式的说明。注意，在实施方式中的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的用语，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，表示配置的用语不局限于本说明书中所示的记载，根据情况可以适当地更换表达方式。
“上”或“下”这样的用语不限定构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，当记载为“绝缘层A上的电极B”时，不一定必须在绝缘层A上直接接触地形成有电极B，也可以表示绝缘层A与电极B之间设置有其他构成要素的情况。
此外，在本说明书等的方框图中，根据功能对构成要素进行分类并以彼此独立的方框表示该构成要素。然而，在实际的电路等中难以根据功能分类构成要素，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框不需要必须表示说明书中说明的构成要素，而可以根据情况适当地使用其他用语进行说明。
在附图中，为便于说明，任意地表示大小、层的厚度或区域。因此，大小、层的厚度或区域不局限于上述尺寸。注意，附图是为了明确起见而示意性地示出的，本发明的一个实施方式不局限于附图所示的形状或数值等。例如，可以包括噪声或定时偏差所引起的信号、电压或电流的不均匀。
在透视图等的附图中，为了明确起见，有时未图示部分构成要素。
在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
<关于可以改称的记载的附记>
在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)或“源极和漏极中的另一个”(第二电极或第二端子)的用语。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而互换的缘故。注意，可以将晶体管的源极和漏极根据情况适当地改称为源极(漏极)端子、源极(漏极)电极等。在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子或第三端子及第四端子。
晶体管是包括栅极、源极以及漏极这三个端子的元件。栅极被用作控制晶体管的导通状态的控制端子。晶体管的输入/输出端子的功能依赖于类型或者供应到端子的电位的电平，并且两个端子中的一个被用作源极，另一个端子被用作漏极。因此，在本说明书等中，“源极”和“漏极”的用语可以互相调换。在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子或第三端子及第四端子。
另外，在本说明书等中，“电极”或“布线”这样的词语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的词语还包括多个“电极”及“布线”被形成为一体的情况等。
在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与参考电位之间的电位差，例如在参考电位为接地电位时，可以将“电压”换称为“电位”。接地电位不一定意味着0V。电位是相对的，对布线等供应的电位有时根据参考电位而变化。
在本说明书等中，根据情况或状态，可以互相调换“膜”和“层”等用语。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”，或者，根据情况或状态，可以变换为不包括“膜”或“层”的用语。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电力供应线”等用语。例如，有时可以将“布线”变换为“信号线”。例如有时可以将“布线”变换为“信号线”或“电源线”。有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。有时可以将“信号线”变换为“电源线”。根据情况或状态，可以将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”等变换为“电位”。
<关于用语的定义的附记>
下面，对上述实施方式中涉及到的用语的定义进行说明。
《半导体的杂质》
注意，半导体的杂质例如是半导体层的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。有时由于包含杂质而发生在半导体中形成DOS(Density ofStates：态密度)、载流子迁移率降低或结晶性降低等情况。在半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第一族元素、第二族元素、第十三族元素、第十四族元素、第十五族元素及半导体的主要成分之外的过渡金属等，具体而言，例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体时，例如有时氢等杂质的混入导致氧空位的产生。此外，在半导体层是硅时，作为改变半导体的特性的杂质，例如有氧、除了氢之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
《晶体管》
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域。通过对栅极与漏极间施加电压可以在沟道形成区域中形成沟道，电流能够流过源极与漏极间。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
《开关》
在本说明书等中，开关是指具有通过变为导通(开启)或非导通(关闭)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。
开关的例子为电开关或机械开关等。换言之，被用作开关的任何元件只要可以控制电流就没有特定的元件的限定。
电开关的例子为晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路。
当作为开关使用晶体管时，晶体管的“开启状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“关闭状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的一个例子，可以举出像数字微镜装置(DMD)那样的利用微电子机械系统(MEMS)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
《连接》
在本说明书等中，当记载为“X与Y连接”时，包括如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，与元件之间插入的其他元件也可以具有附图或文中所示的连接关系，不局限于特定的连接关系，例如，附图或文中所示的连接关系。
在此，X和Y等表示对象物(例如，装置、元件、电路、布线、电极、端子、导电膜和层等)。
作为X和Y电连接的情况的例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等)。注意，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通或非导通(开启或关闭)来控制是否使电流流过。
作为X和Y在功能上连接的情况的例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲器电路等)、信号产生电路、存储电路、控制电路等)。例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。
注意，当明确地记载为“X与Y连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，明确记载有“X与Y电连接”与明确简单地记载有“X与Y连接”相同。
例如，在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接，晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极(或第二端子等)与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以表示为如下。
例如，可以表达为“X、Y、晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)互相电连接，并按X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)及Y的顺序电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)而决定技术范围。注意，这些表达方法只是一个例子而已，不局限于上述表达方法。在此，X、Y、Z1及Z2为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
《平行、垂直》
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此也包括该角度为-5°以上且5°以下的状态。此外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括该角度为85°以上且95°以下的状态。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
《三方晶系、菱方晶系>
在本说明书中，六方晶系包括三方晶系和菱方晶系。
符号说明
Tr1：晶体管，Tr2：晶体管，Tr3：晶体管，Tr4：晶体管，Tr11：晶体管，Tr12：晶体管，Tr13：晶体管，Tr14：晶体管，Tr15：晶体管，Tr16：晶体管，Tr17：晶体管，Tr18：晶体管，Tr19：晶体管，Tr20：晶体管，Tr21：晶体管，Tr22：晶体管，Tr23：晶体管，Tr31：晶体管，Tr32：晶体管，Tr33：晶体管，Tr34：晶体管，Tr35：晶体管，Tr36：晶体管，Tr41：晶体管，Tr42：晶体管，Tr43：晶体管，Tr44：晶体管，Tr45：晶体管，Tr46：晶体管，Tr51：晶体管，Tr52：晶体管，Tr53：晶体管，Tr54：晶体管，Tr55：晶体管，Tr56：晶体管，Tr57：晶体管，Tr61：晶体管，Tr62：晶体管，Tr71：晶体管，Tr72：晶体管，Tr73：晶体管，Tr74：晶体管，Tr75：晶体管，Tr76：晶体管，Tr77[1]：晶体管，Tr77[j]：晶体管，Tr77[n]：晶体管，Tr77[j+1]：晶体管，Tr78：晶体管，TrED：晶体管，TrLD：晶体管，MW1：晶体管，C1：电容器，C2：电容器，C3：电容器，C11：电容器，C31：电容器，C32：电容器，C41：电容器，C42：电容器，C51：电容器，C52：电容器，C71：电容器，C72：电容器，CS1：电容器，CTαβ：电容器，N11：节点，N31：节点，N32：节点，LD：液晶元件，ED：发光元件，SL：布线，DL：布线，DLa：布线，DLb：布线，GL1：布线，GL2：布线，GL2a：布线，GL2b：布线，GL3：布线，GL3a：布线，GL3b：布线，CSL：布线，AL：布线，ML：布线，MLa：布线，MLb：布线，VCOM1：布线，VCOM2：布线，WL：布线，LBL：布线，LBLB：布线，BGL：布线，CSEL：布线，GBL：布线，GBLB：布线，SR：电路，SR[1]：电路，SR[2]：电路，SR[3]：电路，SR[4]：电路，SR[5]：电路，SR[6]：电路，SR[m-1]：电路，SR[m]：电路，SR_D：电路，SR_D[1]：电路，SR_D[2]：电路，IT：端子，OT：端子，RT：端子，ST：端子，PT：端子，IRT：端子，C1T：端子，C2T：端子，C3T：端子，GL[1]：布线，GL[2]：布线，GL[3]：布线，GL[4]：布线，GL[5]：布线，GL[6]：布线，GL[m-1]：布线，GL[m]：布线，GL_DUM：布线，GL_OUT：布线，SP：起始脉冲信号，CLK1：时钟信号，CLK2：时钟信号，CLK3：时钟信号，CLK4：时钟信号，PWC1：脉冲宽度控制信号，PWC2：脉冲宽度控制信号，PWC3：脉冲宽度控制信号，PWC4：脉冲宽度控制信号，INI_RES：初始化复位信号，SAVE1：信号，SAVE2：信号，LOAD1：信号，LOAD2：信号，VDD2L：布线，VDD3L：布线，GNDL：布线，IN0：输入端子，IN1：输入端子，OUT：输出端子，Q1：端子，Q2：端子，SNL：布线，DRL：布线，OUT[1]：列输出电路，OUT[j]：列输出电路，OUT[n]：列输出电路，Cref：参考列输出电路，CI：恒流电路，CIref：恒流电路，CM：电流镜电路，COT[1]：列输出电路，COT[j]：列输出电路，COT[n]：列输出电路，COT[j+1]：列输出电路，CUREF：电源电路，SI[1]：电路，SI[j]：电路，SI[n]：电路，SI[j+1]：电路，SO[1]：电路，SO[j]：电路，SO[n]：电路，SO[j+1]：电路，AM[1，1]：存储单元，AM[i，1]：存储单元，AM[m，1]：存储单元，AM[1，j]：存储单元，AM[i，j]：存储单元，AM[m，j]：存储单元，AM[1，n]：存储单元，AM[i，n]：存储单元，AM[m，n]：存储单元，AM[i+1，j]：存储单元，AM[i，j+1]：存储单元，AM[i+1，j+1]：存储单元，AMref[1]：存储单元，AMref[i]：存储单元，AMref[m]：存储单元，AMref[i+1]：存储单元，N[1，1]：节点，N[i，1]：节点，N[m，1]：节点，N[1，j]：节点，N[i，j]：节点，N[m，j]：节点，N[1，n]：节点，N[i，n]：节点，N[m，n]：节点，N[i，j+1]：节点，N[i+1，j]：节点，N[i+1，j+1]：节点，Nref[1]：节点，Nref[i]：节点，Nref[m]：节点，Nref[i+1]：节点，NCMref：节点，OT[1]：输出端子，OT[j]：输出端子，OT[n]：输出端子，OTref：输出端子，CT1：端子，CT2：端子，CT3：端子，CT4：端子，CT5[1]：端子，CT5[j]：端子，CT5[n]：端子，CT6[1]：端子，CT6[j]：端子，CT6[n]：端子，CT7：端子，CT8：端子，CT11[1]：端子，CT11[j]：端子，CT11[n]：端子，CT12[1]：端子，CT12[j]：端子，CT12[n]：端子，CT13[1]：端子，CT13[j]：端子，CT13[n]：端子，CTref：端子，BG：布线，BGref：布线，OSP：布线，ORP：布线，OSM：布线，ORM：布线，RW[1]：布线，RW[i]：布线，RW[m]：布线，RW[i+1]：布线，WW[1]：布线，WW[i]：布线，WW[m]：布线，WW[i+1]：布线，WD[1]：布线，WD[j]：布线，WD[n]：布线，WD[j+1]：布线，WDref：布线，B[1]：布线，B[j]：布线，B[n]：布线，Bref：布线，IL[1]：布线，IL[j]：布线，IL[n]：布线，ILref：布线，OL[1]：布线，OL[j]：布线，OL[n]：布线，OLref：布线，VR：布线，VDD1L：布线，VSSL：布线，10：像素，10a：反射元件，10b：发光元件，21：像素电路，22：像素电路，22a：像素电路，22b：像素电路，22c：像素电路，22d：像素电路，23：像素电路，24：像素电路，25：像素电路，25a：像素电路，25b：像素电路，25c：像素电路，25d：像素电路，31：像素电路，32：像素电路，33：像素电路，34：像素电路，35：像素电路，36：像素电路，57：保持电路，58：选择器，59：触发器电路，60：反相器，61：反相器，62：反相器，63：反相器，64：反相器，65：反相器，67：模拟开关，68：模拟开关，71：反相器，72：反相器，73：反相器，74：时钟反相器，75：模拟开关，76：缓冲器，100：显示单元，100A：显示单元，100B：显示单元，101：基材，102：显示部，103：栅极驱动器，103a：栅极驱动器，103b：栅极驱动器，104：电平转换器，104a：电平转换器，104b：电平转换器，106：显示部，107：数据处理电路，107a：积和运算电路，110：FPC，111：源极驱动器IC，111a：源极驱动器IC，111b：源极驱动器IC，112：控制器IC，120：连接部，131：布线，132：布线，133：布线，134：布线，135：布线，200：触摸传感器单元，201：基材，202：传感器矩阵，211：TS驱动器IC，212：传感器电路，213：FPC，214：FPC，215：外围电路，220：连接部，221：连接部，231：布线，232：布线，233：布线，234：布线，300：衬底，301：衬底，302：发光元件，303：液晶元件，304：粘合层，306E：显示部，306L：显示部，311：导电层，312：绝缘层，313：半导体层，314：导电层，315：导电层，316：绝缘层，317：导电层，318：绝缘层，319：导电层，320：导电层，321：导电层，322：半导体层，323：导电层，324：绝缘层，325：绝缘层，326：导电层，327：导电层，328：绝缘层，329：导电层，330：绝缘层，331：EL层，332：导电层，333：粘合层，334：着色层，335：间隔物，336：遮光层，340：导电层，341：绝缘层，342：半导体层，343：绝缘层，344：导电层，345：绝缘层，346：导电层，347：导电层，348：导电层，349：导电层，360：绝缘层，361：导电层，362：粘合层，363：绝缘层，364：取向膜，365：取向膜，366：液晶层，400：控制器IC，400A：控制器IC，400B：控制器IC，430：寄存器，431：寄存器，440：主机装置，443：光传感器，444：开闭传感器，445：外光，450：接口，451：帧存储器，452：译码器，453：传感器控制器，454：控制器，455：时钟生成电路，460：图像处理部，461：伽马校正电路，462：调光电路，463：调色电路，464：EL校正电路，465：数据处理电路，465a：积和运算电路，470：存储器，473：时序控制器，475：存储电路，475A：扫描器链寄存器部，475B：寄存器部，484：触摸传感器控制器，490：区域，491：区域，504：读出放大器电路，505：驱动器，506：主放大器，507：输入输出电路，508：外围电路，509：存储单元，513：像素，514：显示区域，515：显示区域，516：显示区域，517：显示区域，518：显示区域，700：半导体装置，710：偏置电路，711：偏置电路，712：偏置电路，713：偏置电路，720：存储单元阵列，721：存储单元阵列，750：偏置电路，760：存储单元阵列，771：电路，773：电路，774：电路，775：电路，800：半导体装置，810：偏置电路，811：偏置电路，815：偏置电路，1000：显示装置，1000A：显示装置，1000B：显示装置，1710：LVDS接收器，1720：串并行转换电路，1730：移位寄存器电路，1740：锁存电路，1750：电平转换器，1760：传输晶体管逻辑电路，1770：电阻串电路，1780：外部校正电路，1790：BGR电路，1800：偏压发生器，1900：缓冲放大器，5101：外壳，5102：外壳，5103：显示部，5104：显示部，5105：麦克风，5106：扬声器，5107：操作键，5108：触屏笔，5200：信息终端，5221：外壳，5222：显示部，5223：操作按钮，5224：扬声器，5300：信息终端，5321a：外壳，5321b：外壳，5321c：铰链部，5322：显示部，5323：操作按钮，5324：扬声器，5401：外壳，5402：显示部，5403：键盘，5404：指向装置，5501：外壳，5502：显示部，5503：麦克风，5504：扬声器，5505：操作按钮，5601：第一外壳，5602：第二外壳，5603：第一显示部，5604：第二显示部，5605：连接部，5606：操作键，5701：显示面板，5702：显示面板，5703：显示面板，5704：显示面板，5801：第一外壳，5802：第二外壳，5803：显示部，5804：操作键，5805：透镜，5806：连接部，5901：外壳，5902：显示部，5903：操作按钮，5904：表把，5905：表带扣
本申请基于2016年8月26日提交到日本专利局的日本专利申请No.2016-165511以及基于2016年8月26日提交到日本专利局的日本专利申请No.2016-165512通过引用将其完整内容并入在此。

Claims (16)

1.一种显示装置，包括：
处理电路；以及
主机装置，
其中，所述主机装置被构成为在软件上进行使用神经网络的第一运算处理以及以所述神经网络进行监督学习，
所述处理电路被构成为在硬件上进行使用神经网络的第二运算处理，
所述主机装置被构成为基于第一数据及监督数据生成权系数且将所述权系数输入到所述处理电路，
所述监督数据具有对应于第一亮度及第一色调的第一设定值，
并且，所述处理电路被构成为基于所述第一数据及所述权系数生成第二数据。
2.根据权利要求1所述的显示装置，还包括：
传感器；以及
显示部，
其中所述显示部包括显示元件，
所述传感器被构成为取得所述第一数据，
所述第二数据具有对应于第二亮度及第二色调的第二设定值，
并且所述显示元件被构成为显示对应于所述第二设定值的图像。
3.根据权利要求1所述的显示装置包括：
传感器；以及
显示部，
其中所述显示部包括第一显示元件及第二显示元件，
所述传感器被构成为取得所述第一数据，
所述第二数据具有对应于第二亮度及第二色调的第二设定值以及对应于第三亮度及第三色调的第三设定值，
所述第一显示元件被构成为通过外光的反射显示对应于所述第二设定值的图像，
并且所述第二显示元件被构成为显示对应于所述第三设定值的图像。
4.根据权利要求1所述的显示装置，
其中所述处理电路包括第一存储单元、第二存储单元以及偏置电路，
所述第一存储单元被构成为输出对应于储存在所述第一存储单元中的第一模拟数据的第一电流，
所述第二存储单元被构成为输出对应于储存在所述第二存储单元中的参考模拟数据的第二电流，
所述偏置电路被构成为输出对应于所述第一电流与所述第二电流的差分电流的第三电流，
所述第一存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在所述第一存储单元中的所述第一模拟数据的第四电流，
所述第二存储单元被构成为在所述第二模拟数据被施加作为所述选择信号时输出对应于储存在所述第二存储单元中的所述参考模拟数据的第五电流，
所述处理电路被构成为得到对应于所述第四电流与所述第五电流的差分电流的第六电流且通过从所述第六电流减去所述第三电流输出基于所述根据第一模拟数据与所述第二模拟数据的积和的第七电流，
并且所述第一模拟数据为对应于所述权系数的数据。
5.根据权利要求4所述的显示装置，
其中所述第一存储单元、所述第二存储单元以及所述偏置电路的每一个包括第一晶体管，
并且所述第一晶体管在沟道形成区域包含金属氧化物。
6.根据权利要求1所述的显示装置，
其中所述处理电路包括第一存储单元、第二存储单元、第一电流生成电路以及第二电流生成电路，
所述第一存储单元被构成为输出对应于储存在所述第一存储单元中的第一模拟数据的第一电流，
所述第二存储单元被构成为输出对应于储存在所述第二存储单元中的参考模拟数据的第二电流，
所述第一电流生成电路被构成为在所述第一电流比所述第二电流小时生成对应于所述第一电流与所述第二电流的差分的第三电流且保持对应于所述第三电流的电位，
所述第二电流生成电路被构成为在所述第一电流比所述第二电流大时生成对应于所述第一电流与所述第二电流的差分的第四电流且保持对应于所述第四电流的电位，
所述第一存储单元被构成为在第二模拟数据被施加作为选择信号时输出对应于储存在所述第一存储单元中的所述第一模拟数据的第五电流，
所述第二存储单元被构成为在所述第二模拟数据被施加作为所述选择信号时输出对应于储存在所述第二存储单元中的所述参考模拟数据的第六电流，
所述处理电路被构成为得到对应于所述第五电流与所述第六电流的差分电流的第七电流且通过从所述第七电流减去所述第三电流或所述第四电流输出基于所述第一模拟数据与所述第二模拟数据的积和的第八电流，
并且所述第一模拟数据为对应于所述权系数的数据。
7.根据权利要求6所述的显示装置，
其中所述第一存储单元、所述第二存储单元、所述第一电流生成电路以及所述第二电流生成电路的每一个包括第一晶体管，
并且所述第一晶体管在沟道形成区域包含金属氧化物。
8.根据权利要求2所述的显示装置，还包括：
基材；以及
第一集成电路，
其中所述显示部形成在所述基材上，
所述第一集成电路安装在所述基材上，
所述处理电路形成在所述基材上，
所述第一集成电路包括图像处理部，
并且所述图像处理部被构成为基于所述第二数据处理图像数据。
9.根据权利要求8所述的显示装置，
其中所述处理电路包括在所述图像处理部中。
10.根据权利要求8所述的显示装置，
其中所述第一集成电路包括第二晶体管，
并且所述第二晶体管在沟道形成区域包含硅。
11.根据权利要求8所述的显示装置，
其中所述第一集成电路包括第三晶体管，
并且所述第三晶体管在沟道形成区域包含金属氧化物。
12.根据权利要求8所述的显示装置，还包括：
第一电路；
第二电路；以及
第二集成电路，
其中所述第一电路形成在所述基材上，
所述第二电路形成在所述基材上，
所述第二集成电路安装在所述基材上，
所述第一电路被构成为用作所述显示部的栅极驱动器，
所述第二电路被构成为将被输入的电压转移到高电位一侧，
并且所述第二集成电路被构成为用作所述显示部的源极驱动器。
13.根据权利要求12所述的显示装置，
其中所述显示部、所述第一电路以及所述第二电路的每一个包括第四晶体管，
并且所述第四晶体管在沟道形成区域包含金属氧化物。
14.根据权利要求12所述的显示装置，
其中所述第二集成电路包括第五晶体管，
并且所述第五晶体管在沟道形成区域包含硅。
15.根据权利要求12所述的显示装置，
其中所述第一集成电路包括控制器，
并且所述控制器被构成为控制对所述第一电路、所述第二电路、所述第二集成电路和所述图像处理部中的至少一个供应电源。
16.一种电子设备，包括：
权利要求1所述的显示装置；
触摸传感器单元；以及
外壳。
CN201780050118.7A 2016-08-26 2017-08-22 显示装置及电子设备 Active CN109643514B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016165512 2016-08-26
JP2016-165511 2016-08-26
JP2016-165512 2016-08-26
JP2016165511 2016-08-26
PCT/IB2017/055051 WO2018037335A1 (en) 2016-08-26 2017-08-22 Display device and electronic device

Publications (2)

Publication Number Publication Date
CN109643514A true CN109643514A (zh) 2019-04-16
CN109643514B CN109643514B (zh) 2023-04-04

Family

ID=61243241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780050118.7A Active CN109643514B (zh) 2016-08-26 2017-08-22 显示装置及电子设备

Country Status (5)

Country Link
US (2) US10733946B2 (zh)
JP (2) JP6968620B2 (zh)
KR (1) KR102473839B1 (zh)
CN (1) CN109643514B (zh)
WO (1) WO2018037335A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110322853A (zh) * 2019-06-19 2019-10-11 电子科技大学 一种基于神经网络的智能显示驱动系统
CN110517648A (zh) * 2019-09-05 2019-11-29 四川长虹电器股份有限公司 显示装置的调光方法及系统
US10832783B1 (en) 2019-09-24 2020-11-10 Macronix International Co., Ltd. Data sensing device and data sensing method thereof
CN112308219A (zh) * 2019-07-26 2021-02-02 爱思开海力士有限公司 执行算术运算的方法和执行算术运算的半导体器件
TWI718677B (zh) * 2019-09-24 2021-02-11 旺宏電子股份有限公司 資料感測裝置及其資料感測方法
CN113053282A (zh) * 2019-12-26 2021-06-29 乐金显示有限公司 可折叠显示装置
CN113053334A (zh) * 2019-12-26 2021-06-29 乐金显示有限公司 可折叠显示装置及其驱动方法
CN113924612A (zh) * 2019-06-13 2022-01-11 索尼集团公司 图像处理装置、图像处理方法、具有人工智能功能的显示装置以及生成训练神经网络模型的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6830765B2 (ja) * 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
US10410571B2 (en) 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
WO2019003026A1 (en) 2017-06-27 2019-01-03 Semiconductor Energy Laboratory Co., Ltd. DISPLAY SYSTEM AND METHOD FOR PROCESSING DATA
US11502003B2 (en) 2017-08-24 2022-11-15 Semiconductor Energy Laboratory Co., Ltd. Image processing method
CN109935195B (zh) * 2017-12-19 2021-02-05 合肥视涯技术有限公司 硅基oled产品
NO345510B1 (en) * 2018-03-06 2021-03-15 Bagid As Electronic tag device with communication module
TWI708239B (zh) * 2018-05-22 2020-10-21 聯詠科技股份有限公司 顯示器儀器及其資料驅動積體電路
US11515873B2 (en) 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10924090B2 (en) * 2018-07-20 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising holding units
US20190057727A1 (en) * 2018-10-15 2019-02-21 Amrita MATHURIYA Memory device to provide in-memory computation functionality for a pipeline circuit architecture
US10923022B2 (en) * 2019-02-05 2021-02-16 Apple Inc. Display gate drivers with dynamic and reduced voltage swing
US11043183B2 (en) * 2019-05-23 2021-06-22 Dell Products, L.P. Mitigation of screen burn-in for a foldable IHS
US20220327369A1 (en) * 2019-09-09 2022-10-13 The Board Of Trustees Of The Leland Stanford Junior University Simultaneous measurements of gradients in optical networks
KR20210094692A (ko) * 2020-01-21 2021-07-30 삼성디스플레이 주식회사 잔상 방지 방법 및 이를 포함하는 표시 장치
CN113223453B (zh) * 2020-01-21 2022-07-19 武汉精立电子技术有限公司 一种模组Gamma初值预测方法
CN113223452B (zh) * 2020-01-21 2022-06-03 武汉精立电子技术有限公司 一种基于特征曲线的模组Gamma初值预测方法
CN111556614B (zh) * 2020-05-09 2021-06-01 深圳市华星光电半导体显示技术有限公司 驱动电路的数据处理方法及驱动电路
EP4210306A4 (en) * 2021-01-14 2024-05-01 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE AND BRIGHTNESS ADJUSTMENT METHOD
KR20220102715A (ko) * 2021-01-14 2022-07-21 삼성전자주식회사 전자 장치 및 밝기 조절 방법
US11594176B2 (en) 2021-03-11 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device
WO2022249311A1 (ja) * 2021-05-26 2022-12-01 三菱電機株式会社 表示装置および表示方法
CN114078415B (zh) * 2021-11-23 2023-12-12 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、显示装置及其驱动方法
WO2023101416A1 (en) * 2021-11-30 2023-06-08 Samsung Electronics Co., Ltd. Method and electronic device for digital image enhancement on display
CN117412442B (zh) * 2023-12-14 2024-02-20 四川九通智路科技有限公司 一种应用于隧道的照明节能控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292752A (ja) * 1995-04-20 1996-11-05 Nec Corp 輝度自動調整装置
JP2008225381A (ja) * 2007-03-15 2008-09-25 Toshiba Matsushita Display Technology Co Ltd 表示装置
US20080246780A1 (en) * 2007-04-04 2008-10-09 Duck-Gu Cho Display device and driving method thereof
CN102347010A (zh) * 2010-07-27 2012-02-08 索尼公司 液晶显示设备
CN104978947A (zh) * 2015-07-17 2015-10-14 京东方科技集团股份有限公司 显示状态的调节方法、显示状态调节装置及显示装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997813A (en) * 1975-11-10 1976-12-14 Burroughs Corporation MOS integrated circuit chip for display panels
KR930005599B1 (ko) * 1991-05-16 1993-06-23 삼성전자 주식회사 칼라텔레비젼의 화면 조정 회로 및 방법
JPH05128082A (ja) 1991-07-19 1993-05-25 Fujitsu Ltd 階層ネツトワーク構成データ処理装置とその学習処理方法
KR950000762B1 (ko) * 1992-01-21 1995-01-28 삼성전자 주식회사 자동화질 보상 시스템
JPH0731705B2 (ja) * 1992-08-24 1995-04-10 東京工業大学長 自己学習型積和演算回路素子及び回路
JPH06274661A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd シナプス回路およびそれを用いたニューラルネットワークシステム
US5589954A (en) * 1993-05-28 1996-12-31 Ricoh Company, Ltd. γ-correction curve selecting apparatus and a γ-correction curve creating apparatus
JP3083067B2 (ja) 1994-08-03 2000-09-04 富士ゼロックス株式会社 色変換係数決定方法及び装置
US6243059B1 (en) * 1996-05-14 2001-06-05 Rainbow Displays Inc. Color correction methods for electronic displays
US6011295A (en) * 1997-07-22 2000-01-04 Foveonics, Inc. Neural network active pixel cell
US6470328B1 (en) * 1998-08-07 2002-10-22 Monolith Company, Ltd. Artificial neuron on the base of B-driven threshold element
DE10022009C2 (de) * 1999-11-26 2002-12-05 Inb Vision Ag Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
JP2002196688A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US6826310B2 (en) * 2001-07-06 2004-11-30 Jasc Software, Inc. Automatic contrast enhancement
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
US6870529B1 (en) * 2002-03-28 2005-03-22 Ncr Corporation System and method for adjusting display brightness levels according to user preferences
JP4181837B2 (ja) 2002-09-18 2008-11-19 キヤノン株式会社 演算回路およびこれを用いたニューラルネットワーク
JP2006146017A (ja) 2004-11-24 2006-06-08 Mitsubishi Electric Corp 表示装置
US10012678B2 (en) * 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
JP5291865B2 (ja) 2005-05-02 2013-09-18 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
US7639849B2 (en) * 2005-05-17 2009-12-29 Barco N.V. Methods, apparatus, and devices for noise reduction
US20070075935A1 (en) 2005-09-30 2007-04-05 Ralph Mesmer Flat-panel display with hybrid imaging technology
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008287119A (ja) * 2007-05-18 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
EP2437250B1 (en) * 2009-05-29 2015-07-22 Sharp Kabushiki Kaisha Display device and method of driving display device
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
WO2011052329A1 (ja) * 2009-10-30 2011-05-05 シャープ株式会社 表示装置
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
CN103430186A (zh) * 2012-01-20 2013-12-04 松下电器产业株式会社 神经网络电路的学习方法
CN103460220A (zh) * 2012-01-23 2013-12-18 松下电器产业株式会社 神经网络电路的学习方法
EP2842015A4 (en) * 2012-04-26 2015-11-25 Qualcomm Inc CHANGE OF ATTRIBUTES OF CONTENT PRESENTED IN A PART OF A DISPLAY AREA BASED ON KNOWN INPUTS
JP5659361B1 (ja) * 2013-07-04 2015-01-28 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路、およびその学習方法
JP6501146B2 (ja) * 2014-03-18 2019-04-17 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路およびその学習方法
US10832138B2 (en) * 2014-11-27 2020-11-10 Samsung Electronics Co., Ltd. Method and apparatus for extending neural network
US9767407B2 (en) * 2015-09-18 2017-09-19 Samsung Electronics Co., Ltd. Weighting device, neural network, and operating method of the weighting device
JP6320436B2 (ja) * 2016-01-15 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 撮像装置および撮像方法
JP6659957B2 (ja) * 2016-06-06 2020-03-04 富士通株式会社 情報処理装置、イジング装置及び情報処理装置の制御方法
WO2018002784A1 (en) * 2016-06-29 2018-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device, operation method of the electronic device, and moving vehicle
JPWO2018116851A1 (ja) * 2016-12-21 2019-10-24 株式会社ニコン 情報処理装置、画像処理装置、顕微鏡、情報処理方法、及び情報処理プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292752A (ja) * 1995-04-20 1996-11-05 Nec Corp 輝度自動調整装置
JP2008225381A (ja) * 2007-03-15 2008-09-25 Toshiba Matsushita Display Technology Co Ltd 表示装置
US20080246780A1 (en) * 2007-04-04 2008-10-09 Duck-Gu Cho Display device and driving method thereof
CN102347010A (zh) * 2010-07-27 2012-02-08 索尼公司 液晶显示设备
CN104978947A (zh) * 2015-07-17 2015-10-14 京东方科技集团股份有限公司 显示状态的调节方法、显示状态调节装置及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAKASHI MORIE 等: "An All-Analog Expandable Neural Network LSI with On-Chip Backpropagation Learning", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113924612A (zh) * 2019-06-13 2022-01-11 索尼集团公司 图像处理装置、图像处理方法、具有人工智能功能的显示装置以及生成训练神经网络模型的方法
CN113924612B (zh) * 2019-06-13 2024-04-05 索尼集团公司 图像处理装置、图像处理方法以及显示装置
US11869449B2 (en) 2019-06-13 2024-01-09 Saturn Licensing Llc Image processing device, image processing method, display device having artificial intelligence function, and method of generating trained neural network model
CN110322853B (zh) * 2019-06-19 2020-08-11 电子科技大学 一种基于神经网络的智能显示驱动系统
CN110322853A (zh) * 2019-06-19 2019-10-11 电子科技大学 一种基于神经网络的智能显示驱动系统
CN112308219A (zh) * 2019-07-26 2021-02-02 爱思开海力士有限公司 执行算术运算的方法和执行算术运算的半导体器件
CN110517648A (zh) * 2019-09-05 2019-11-29 四川长虹电器股份有限公司 显示装置的调光方法及系统
US10832783B1 (en) 2019-09-24 2020-11-10 Macronix International Co., Ltd. Data sensing device and data sensing method thereof
TWI718677B (zh) * 2019-09-24 2021-02-11 旺宏電子股份有限公司 資料感測裝置及其資料感測方法
CN113053334A (zh) * 2019-12-26 2021-06-29 乐金显示有限公司 可折叠显示装置及其驱动方法
CN113053282A (zh) * 2019-12-26 2021-06-29 乐金显示有限公司 可折叠显示装置
CN113053334B (zh) * 2019-12-26 2024-04-09 乐金显示有限公司 可折叠显示装置及其驱动方法
CN113053282B (zh) * 2019-12-26 2024-06-04 乐金显示有限公司 可折叠显示装置

Also Published As

Publication number Publication date
US20180061344A1 (en) 2018-03-01
WO2018037335A1 (en) 2018-03-01
JP6968620B2 (ja) 2021-11-17
US11404016B2 (en) 2022-08-02
CN109643514B (zh) 2023-04-04
US20200349898A1 (en) 2020-11-05
US10733946B2 (en) 2020-08-04
KR102473839B1 (ko) 2022-12-02
JP2018036639A (ja) 2018-03-08
JP2022031607A (ja) 2022-02-21
KR20190039534A (ko) 2019-04-12

Similar Documents

Publication Publication Date Title
CN109643514A (zh) 显示装置及电子设备
US11114047B2 (en) Electronic device, operation method of the electronic device, and moving vehicle
US10453381B2 (en) Electronic device, operation method of the electronic device, and moving vehicle
US10504204B2 (en) Electronic device
US11276711B2 (en) Semiconductor device, display device, and electronic device
JP7176840B2 (ja) 表示装置
JP7058111B2 (ja) 表示装置
CN102763156B (zh) 液晶显示装置和电子装置
KR20190003566A (ko) 반도체 장치
JP6968602B2 (ja) 半導体装置、表示システム及び電子機器
US11217173B2 (en) Display controller, display system, and electronic device
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
JP2019045613A (ja) 表示装置および電子機器
US10686080B2 (en) Semiconductor device, display system, and electronic device
US10120470B2 (en) Semiconductor device, display device and electronic device
CN108062939A (zh) 电子设备的工作方法
TW201835663A (zh) 半導體裝置、顯示面板、顯示裝置、輸入輸出裝置及資料處理裝置
JP2018032030A (ja) 半導体装置、表示装置、および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant