CN1096116A

CN1096116A - 分类装置

Info

Publication number: CN1096116A
Application number: CN94101556A
Authority: CN
Inventors: 笠原康则
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-02-15
Filing date: 1994-02-15
Publication date: 1994-12-07
Also published as: GB2275122A; GB2275122B; JPH06242925A; US5710937A; GB9402281D0

Abstract

分类装置由分类微处理器连接成流水线状而构成。分类微处理器具有分类磁心及与分类磁心对应的前级内部存储装置及后级内部存储装置。由前级与后级内部存储装置和外部附加存储器构成局部存储器。并且，当分类磁心在局部存储器内发现故障位置时，通过将前级内部存储装置和后级内部存储装置的一部分作为替代存储器使用，可以继续进行分类处理。

Description

本发明涉及高速度地将大量数据进行分类（改变排列）的分类装置。特别是涉及将分类专用微处理器连接成流水线状，将大量数据连续地进行分类的分类装置的结构。

以往，人们已经知道将多个分类微处理器连接成流水线状，高速度地将大量数据进行分类的分类装置。图9示出了这种分类装置的结构框图。图9所示的分类装置使用的是2个分类磁心封装在1个外壳（即，1个分类微处理器）内的装置，但是，使用1个分类磁心封装在1个外壳（即，1个分类微处理器）内的装置也可以进行同样的动作。

如图9所示，首先，从输入输出通道1输入的分类数据串行地输入。通过输入输出通道1输给分类微处理器6的1组数据，在分类微处理器6内的前级分类磁心2内，存储到与该前级分类磁心2对应设置的前级内部存储装置4内。

然后，当从输入输出通道1输入另1组数据时，上述前级分类磁心2将新输入的1组数据和上述存储在前级内部存储装置4内的1组数据进行合并分类，并输出分过类的输出信息串。即，该输出信息串包含2组数据。这样，前级分类磁心2便接连不断地输出包含2组数据的分过类的信息串。于是，与各级对应设置的存储装置也可以称为局部存储器。

含有这2件数据的输出信息串传送给后级分类磁心3。后级分类磁心3先把前级分类磁心2输出的信息串存储到与后级分类磁心3对应设置的后级内部存储装置5内。然后，当前级分类磁心2输出别的输出信息串时，就将上述存储的信息串和新输入后级分类磁心3的信息串进行合并分类，并输出含有4件（分过类的）数据的输出信息串。

这样，后级分类磁心3便接连不断地将前级分类磁芯2输出的2个信息串，即含有2件数据的信息串进行2个合并分类，并输出含有4件数据的输出信息串。如图5所示，后级内部存储装置5的容量是前级内部存储装置4的2倍。这是因为后级分类磁心3处理的信息串比前级分类磁心2的长，所以，后级内部存储装置5的容量必须大。

表示对这种先有的分类装置中前级和后级内部存储装置（局部存储器）4，5存取定时的时间流程图示于图10。

这样，在各个前级或后级分类磁心2和3中，进行通路合并分类，包含2^j个分过类的信息串接连不断地从第j个前级（或后级）分类磁心2（或3）输出。

在本先有例中，2个连接的分类磁心即前级及后级分类磁心2和3封装在一个分类微处理器6内。并且，通过将多个这种分类微处理器6串联连接，构成流水线。在图9中，示出了构成19级的流水线的例子。为了构成19级的流水线，在图8中，使用了10个分类微处理器6，不使用初级分类微处理器6的前级分类磁心2。通过这种结构，构成19级的流水线。

在图9所示的先有例中，在第4个分类微处理器6的后级分类磁心3之后，在分类微处理器6的外部，作为局部存储器设有附加存储器7，8，9。这是因为通过反复进行合并分类，越到后级处理的信息串的长度越长，仅靠分类微处理器6内设置的前级内部存储装置4和后级内部存储装置5，局部存储器不够用的缘故。

通常，分类微处理器6内设置的前级内部存储装置4和后级内部存储装置5常使用高速SRAM。另外，由于外部的附加存储器（7，8，9）的容量大，所以，常使用DRAM。

在图9中，设置的存储装置中，作为局部存储器使用的部分以阴影线表示。即，在作为局部存储器使用外部附加存储器7，8，9的级中，完全不使用前级和后级内部存储装置4和5。这是因为在内部存储器和外部存储器之间，难于使地址连续。

在图9所示的先有例中，使用10个分类微处理器，将19级的分类磁心连接成流水线状。因此，可将2¹⁹件的数据进行分类的结果作为最终输出。

由于先有的分类装置是按上述方式构成的，所以，在作为局部存储器使用附加存储器的级中，不使用内装的前级和后级内部存储装置4和5。另外，在只使用前级和后级内部存储装置3和5的级中，作为局部存储器所需要的容量各级完全不同，所以，通常必然存在未使用的部分。

例如，如图9所示，在包含第1级和第2级分类磁心2及3的第1个分类微处理器6-1中，与包含第3级和第4级分类磁心2及3的第2个分类微处理器6-2相比，未使用的部分很大。为了避免这种情况，各级可以使用专用的微处理器，但是，必须制造各级的专用微处理器，这样，装置的成本将大大提高。

另外，在先有的分类装置中，是总体构成流水线的，所以，各级必须同步进行动作。因此，通常向各级的分类磁心供给共同的时钟信号，但是，必须设定该时钟信号与速度最慢的微处理器一致。在上述先有例中，由于作为局部存储器使用外部设置的DRAM的级变得最慢，所以，用最后级的动作速度调节全体的动作速度。这是因为外部的DRAM的存取速度通常比内部的SRAM慢。

当局部存储器发生故障时，通常在停止分类装置的运转，找到故障位置后，必须更换元件。因此，从发生故障到恢复运转需要一定的时间。

本发明就是鉴于上述问题而提出来的，目的在于提供可以实现小型化的分类装置。

另外，本发明的另一个目的是要提供可以进行高速化处理的分类装置。

本发明的第三个目的是想提供作为整个装置可以提高RAS的分类装置。

为了解决上述问题，本发明在具有连接成流水线状的多个分类微处理器的分类装置中，上述各个分类微处理器具有局部存储器和分类磁心，局部存储器将前级分类微处理器输出的第1输出信息串作为第1数据信息串存储起来;分类磁心将在前级分类微处理器的第1输出信息串之后输出的第2输出信息串和存储在上述局部存储器中的第1数据信息串进行合并分类，然后将其结果作为输出信息串输给后级分类微处理器。

另外，上述分类磁心的特征是，在上述局部存储器内检测故障位置时，可以将上述局部存储器内未存储上述第1输出信息串的区域作为上述故障位置的替代存储器使用。

于是，由于本发明的局部存储器内没有使用的未使用区域可以作为故障位置的替代存储器使用，所以，即使发生故障，也不必进行元件更换等操作，可以继续原来的操作。

这样，根据本发明，即使发现故障时，由于可将局部存储器中的未使用区域作为替代存储器使用，所以，可以得到不必进行元件更换便可继续进行分类处理的分类装置。结果，可以提高分类装置的工作效率。

为了解决上述问题，本发明在具有连接成流水线状的多个分类微处理器的分类装置中，在上述各个分类微处理器中具有将前级分类微处理器输出的第1输出信息串作为第1数据信息串进行存储的局部存储器，上述局部存储器包括存取速度慢的低速部和存取速度快的高速部。

另外，上述各个分类微处理器的特征是，还具有分类磁心，转送装置和存取调整装置，分类磁心将前级分类微处理器输出的第2输出信息串和上述局部存储器存储的第1数据信息串进行合并分类，然后，将其结果作为输出信息串输给后级分类微处理器;上述分类磁心开始从上述局部存储器的上述高速部读取上述第1数据信息串时，转送装置将低速部的数据转送给存储着从上述高速部读取的数据的地址;上述分类磁心读取上述低速部的数据时，存取调整装置高速度地将由上述转送装置转送的数据返送回上述分类磁心。

于是，由于本发明的局部存储器的高速部是作为低速部的所谓缓冲存储装置而动作的，所以，实际上可以提高低速部的存取速度。

这样，按照本发明，由于将高速部作为高速缓冲存储装置使用，所以，在存取速度慢的低速部进行存取时，也可以缩短存取时间。结果，可以得到以低成本提高性能的分类装置。

为了解决上述问题，本发明在具有连接成流水线状的多个分类微处理器的分类装置中，具有对上述各个分类微处理器设置的将前级分类微处理器输出的第1输出信息串作为第1数据信息串进行存储的外部局部存储器。

另外，上述各个分类微处理器还具有分类磁心，用来将前级分类微处理器输出的第2输出信息串和上述外部局部存储器存储的第1数据信息串进行合并分类，然后将其结果作为输出信息串输给后级分类微处理器。其特征是：上述外部局部存储器中，2个以上的局部存储器设在多个上述分类微处理器所具有的共同存储器中，上述共同存储器是多个上述分类微处理器所共有的。

由于本发明的共同存储器是多个上述分类微处理器所共有的，所以，可以减少未使用部分，从而可以有效地利用局部存储器。

这样，按照本发明，由于多个分类微处理器具有共有的局部存储器，所以，可以减少局部存储器的未使用部分。结果，可以提高存储器的使用效率，从而可使装置小型化。

图1是本发明实施例1的分类装置的部分结构框图。

图2是图1所示的分类磁心的详细结构图。

图3是本发明实施例1的分类装置进行错误处理的流程图。

图4是本发明实施例2的分类装置所使用的分类微处理器106的结构框图。

图5是说明在图4所示的分类装置的内部存储装置和外部附加存储器之间进行数据传送的情况的说明图。

图6是表示图2所示的分类装置的动作的时间流程图。

图7是表示本发明实施例3的分类装置中局部存储器使用情况的说明图。

图8是本发明实施例4的分类装置的结构框图。

图9是先有的分类装置的结构框图。

图10是先有的分类装置的存储器存取的时间流程图。

图11是先有的进行2组分类的分类装置的结构框图。

下面，参照附图说明本发明的优选实施例。

实施例1：

图1是关于本实施例1的分类装置的结构框图。构成本实施例的分类装置的分类微处理器106如图1所示，包括前级分类磁心102和后级分类磁心103。并且，包括对该前级分类磁心102和后级分类磁心103，指定作为局部存储器使用的存储器的译码器130。译码器130通过向前级和后级分类磁心102和103供给存取切换信号，指定使用前级内部存储装置104和后级内部存储装置105或者使用外部的附加存储器107、108和109。

译码器130利用外部的设定信号SEL（1）～（4），指定上述存取切换信号。

本实施例的特征是，利用译码器130指定前级和后级内部存储装置104，105和外部附加存储器107，108和109的切换信号。利用这样的结构，可以从外部指定，当该切换信号为“0”时，对内部存储装置进行存取，当该切换信息为“1”时，对外部附加存储器进行存取。

图1所示的前级和后级分类磁心102和103的详细框图示于图2。如图2所示，前级和后级分类磁心102和103含有局部存储器地址生成块100。并且，前级和后级分类磁心102和103还含有错误地址寄存器170、比较器171、选择器172和地址变换机构173。

下面，说明其动作。

本实施例1的分类装置，设计为在系统起动时进行由诊断程序进行的自我诊断。在这种系统起动时的诊断程序中或者实际动作时的存储器读周期中，检测到ECC（错误校正码）2比特错误时，便向上位机构报告不能继续进行分类运算处理的错误。所谓上位机构，图中虽然未示出，但是它是连接在主计算机和分类装置之间的进行它们之间接口的分类驱动装置。

这种错误处理的流程图示于图3。如图3所示，当上位机构接收到发生不能继续进行分类运算处理的错误报告时，对分类装置的所有级发出暂时停止信号，并将发生上述错误地址存储到错误地址寄存器170内（ST3-2）。

然后，设定重算时，即在ST3-3为是时，如果在与错误地址寄存器存储的地址相同的地址再次发生ECC错误（在ST3-5，选择是方向时），比较器171检测到该地址。这时，根据比较器171发出的检测信号，图2所示的地址变换机构173指定前级和后级内部存储装置104及105的空区域。即，将空区域作为替代存储器使用（ST3-6）。这样，指定空区域的地址信号通过选择器172输出。

另一方面，当比较器171未发现一致时（在ST3-5，选择否方向时），从地址总线110，120通过选择器172输出地址信号。

这里，存储在错误地址寄存器170内的地址，在进行错误处理系统的处理时，该数值保持到输入复位信号为止。比较器171的比较在重算后每次存储器存取时进行，如果认定该比较结果一致时，就从选择器170向前级和后级内部存储装置104及105输出地址信号。

这样，按照本实施例1，由于是将前级和后级内部存储装置104及105内的未使用部分作为替代存储器使用的，所以，在外部附加存储器内发现故障位置时，也可以避免发生必须使装置停止运转、更换元件的情况。

实施例2：

图4是本实施例2的分类装置所使用的分类微处理器106的结构框图。如图4所示，按照本实施例2的分类微处理器106，从分类磁心102输出的切换信号，分别通过与前级内部存储装置104对应的内部总线110和与外部附加存储器107对应的外部总线120输出。

并且，从前级内部存储装置104读取的数据通过内部读出总线115输给前级分类磁心102。在本实施例中，在数据写入时，表示下一个地址的块指示字也和数据一起对应地存储到局部存储器内。

本实施例的特征是将前级内部存储装置104作为高速缓冲存储装置使用。

在合并分类中，地址连续地进行存取。因此，写入外部附加存储器107内的数据，是在从前级内部存储装置104读取数据结束之后进行读取的。在本实施例中，注意到这一点，每次从前级内部存储装置104读取数据时，就把数据从外部附加存储器107移送到前级内部存储装置104内。并且，在（将来）对外部附加存储器107进行存取时，就读取移送到前级内部存储装置104内的数据。

图5是表示这样将前级内部存储装置104作为高速缓冲存储装置即所谓的缓冲存储装置使用时的存取定时的说明图。图的左侧所示的方框是作为起高速缓冲存储装置作用的前级内部存储装置104，右侧所示的方框是外部附加存储器107。

下面，详细说明本实施例2的动作。

如上所述，图5是表示前级内部存储装置104和外部附加存储器107的数据块传送状态的说明图。图5中所示的动作例子，表示在将信息串A写入前级内部存储装置104和外部附加存储器107之后，直至写入下一个信息串B之前读取信息串A的情况。在图5中，时间随着从上到下即从1到6而推移。

首先，在图中的2，前级或后级分类磁心102及103从前级内部存储装置104中读取块数据。然后，在3，从外部附加存储器107向前级内部存储装置104进行1块传送。由于这不是在上述2读取的块进行再次读取，所以，从前级内部存储装置104读取1块的数据时，在该块内存储的是重新从外部附加存储器107读取1块的数据。

这样，按照本实施例，在将高速的前级内部存储装置104和低速的外部附加存储器107都作为局部存储器使用的分类装置中，每次从前级内部存储装置104读取数据时，通过把外部附加存储器107的数据移送到前级内部存储装置104中，实际上对于外部附加存储器104便可实现存取时间的高速化。表示本实施例的分类装置动作的时间流程图示于图6。

在本实施例2中，示出的是将前级内部存储装置104和外部附加存储器107都作为局部存储器使用的情况，但是，也可以适用于只使用外部附加存储器107的分类装置。即，这时，由于前级内部存储装置104是未使用的，所以，通过将整个前级内部存储装置104作为外部附加存储器107的高速缓冲存储装置使用，可以有效地利用硬件，同时，可以提高性能。

实施例3：

图7是表示本实施例3的分类装置中局部存储器的使用情况的说明图。在图7中，相邻的一个分类磁心的地址信号通过缓冲器269输出，另一个分类磁芯的地址信号在同一个局部存储器内通过倒相器200输出。结果，在相邻的分类磁心202和203之间，输出别的地址，地址不会重复。

另外，在相邻的分类磁心202和203所共有的局部存储器内，通过将进行存取的时间分别分割为基本时钟的前半和后半，可以使存取时间相互错开。结果，可以防止发生存取冲突的情况。

这样，按照本实施例3，对2个分类磁心设置1个局部存储器，可以使2个分类磁心共有1个局部存储器。因此，可以减少局部存储器内的未使用部分。

实施例4：

图8是本实施例4的分类装置的结构框图。如所周知，先有的装置是按图11所示的那样，将2个分类装置反向排列而构成的。本实施例4是在这样2个分类装置之间，如上述实施例3那样谋求共有的局部存储器的分类装置。即，在实施例3中，是1个分类装置内的多个分类磁心共有1个局部存储装置，而在本实施例4中，是在不同的分类装置之间共有1个局部存储装置。

如图8所示，从1个分类装置的分类磁心输出的地址信号通过倒相器300输给局部存储器（379，380，390）。这些共有的局部存储器（379，380，390）是存取速度比非共有时（图9中）外部附加存储器7，8，9快2倍以上的存储器。

在本实施例中，利用这样的结构，使在2个分类装置之间共有局部存储器，所以，可以减少局部存储器中的未使用部分。结果，可以在保持分类装置的性能不变的情况下降低成本。

Claims

1、一种分类装置，其特征在于：在具有连接成流水线状的多个分类微处理器的分类装置中，上述各个分类微处理器具有局部存储器和分类磁心，局部存储器将前级分类微处理器输出的第1输出信息串作为第1数据信息串进行存储；分类磁心将在前级分类微处理器输出第1输出信息串之后输出的第2输出信息串和上述局部存储器存储的第1数据信息串进行合并分类，然后，将其结果作为输出信息串输给后级分类微处理器；另外，当上述分类磁心在上述局部存储器内检测故障位置时，便将上述局部存储器内未存储上述第1输出信息串的区域作为上述故障位置的替代存储器使用。

2、一种分类装置，其特征在于：在具有连接成流水线状的多个分类微处理器的分类装置中，在上述各个分类微处理器内，设有将前级分类微处理器输出的第1输出信息串作为第1数据信息串进行存储的局部存储器;上述局部存储器包括存取速度慢的低速部和存取速度快的高速部;上述各个分类微处理器具有分类磁心、转送装置和存取调整装置，分类磁心将前级分类微处理器输出的第2输出信息串和上述局部存储器存储的第1数据信息串进行合并分类，然后，将其结果作为输出信息串输给后级分类微处理器;转送装置在上述分类磁心从上述局部存储器的上述高速部读取上述第1数据信息串时，将低速部的数据移送到存储着从上述高速部读取的数据的地址;存取调整装置在上述分类磁心读取上述低速部的数据时，利用上述转送装置高速度地将转送的数据返回上述分类磁心。

3、一种分类装置，其特征在于：在具有连接成流水线状的多个分类微处理器和上述各个分类微处理器内设置的将前级分类微处理器输出的第1输出信息串作为第1数据信息串进行存储的外部局部存储器的分类装置中，上述各个分类微处理器具有分类磁心，该分类磁心将前级分类微处理器输出的第2输出信息串和上述局部存储器存储的第1数据信息串进行合并分类，然后，将其结果作为输出信息串输给后级分类微处理器;另外，在上述外部局部存储器中，2个以上的局部存储器设在多个上述分类微处理器所共同的存储器中，上述共同存储器在多个上述分类微处理器之间是共有的。