CN109584931A - 具有bjt技术中的选择器的相变存储器及其差分读取方法 - Google Patents

具有bjt技术中的选择器的相变存储器及其差分读取方法 Download PDF

Info

Publication number
CN109584931A
CN109584931A CN201811082477.3A CN201811082477A CN109584931A CN 109584931 A CN109584931 A CN 109584931A CN 201811082477 A CN201811082477 A CN 201811082477A CN 109584931 A CN109584931 A CN 109584931A
Authority
CN
China
Prior art keywords
switch
coupled
instantaneous
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811082477.3A
Other languages
English (en)
Other versions
CN109584931B (zh
Inventor
A·康特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN109584931A publication Critical patent/CN109584931A/zh
Application granted granted Critical
Publication of CN109584931B publication Critical patent/CN109584931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本申请涉及具有BJT技术中的选择器的相变存储器及其差分读取方法。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。

Description

具有BJT技术中的选择器的相变存储器及其差分读取方法
相关申请的交叉引用
本申请要求于2017年9月28日提交的意大利专利申请号102017000108905的优先权，其申请通过引用的方式被并入于此。
技术领域
本公开涉及相变存储器设备，并且涉及差分读取方法。
背景技术
如所知，非易失性相变存储器(即所谓的嵌入式相变存储器(ePCM))代表新一代集成存储器，其中信息的存储是通过开发相变材料来获得的，相变材料具有能够在具有明显不同值的电阻率的相之间切换的特性。特别地，这些材料可以在具有高电阻率的非晶相和具有低电阻率的结晶相或多晶相之间切换。因此，在相变存储器单元中，可以将在单元中存储的数据的不同值关联到单元的存储器元件的相应的相。例如，可以使用被称为“硫属化物”或“硫族材料”的元素周期表的VI族元素(诸如碲(Te)、硒(Se)或锑(Sb))，以形成相变存储器元件。特别地，由锗(Ge)、锑(Sb)和碲(Te)组成的、被称作GST(具有化学成分Ge2Sb2Te5)的合金目前在这种存储器元件中具有广泛应用。
在存储器元件中的相切换可以通过局部增加硫族材料区域的温度来获得，例如通过引起穿过被布置为与硫族材料区域相接触的电阻电极(通常称为“加热器”)的电编程电流的通路。通过焦耳效应，电流产生相变所需的温度分布。特别地，当硫族材料处在具有高电阻率的非晶态(所谓的RESET态)时，需要施加一定持续时间和振幅的第一电流脉冲(所谓的SET脉冲)，以使硫族材料能够缓慢冷却。经受了该处理，硫族材料改变状态，并且从高电阻率态切换到低电阻率结晶态(所谓的SET态)。相反地，当硫族材料处在SET态时，需要施加大振幅和短持续时间的第二电流脉冲(所谓的RESET脉冲)，以使硫族材料能够回到高电阻率非晶态。
如所知的，可以在存储器阵列中在由字线(WL)形成的行和由位线(BL)形成的列中布置许多存储器单元。
选择器(例如MOSFET或BJT)电连接到加热器，以使得电编程电流选择性地通过特定存储器单元的相应的存储器元件。从而防止对未选择的存储器单元的不期望的编程。
相对于MOSFET技术，使用BJT类型的选择器提供优势，诸如由单元占据的面积的大大减少。然而，通常，由于BJT的高阈值电压和流经BJT的基极端子的电流，使用BJT选择器引起更高的功率消耗以及使用更高的电源电压的需求。
在已知类型的ePCM电路中，可以通过向硫族材料的存储器元件施加足够低的电压以不引起其可察觉的加热，以及然后通过读取在存储器单元中流动的电流的值，来执行对存储在存储器单元中的数据的读取。假设电流与硫族材料的电导率成正比，那么可以确定材料在哪个相，以及因此获得在存储器单元中存储的数据。进一步已知的是差分类型的ePCM读取架构，其中将相反态的两个存储器单元相关联到每个位。例如，如果被相关联到位的第一存储器单元和第二存储器单元分别在SET态和RESET态中，那么该位具有“1”值；并且如果被相关联到位的第一存储器单元和第二存储器单元分别在RESET态和SET态中，那么该位具有“0”值。
针对ePCM的差分读取架构提供在可靠性方面的优势，只要数据以冗余的方式存储，并且进一步不要求产生参考电流，只要仅通过比较在被关联到同一位的单元中流动的相应的电流来执行读取。
在不同类型的存储器单元中的电流的比较是利用读出放大器来执行的，读出放大器可以可选择地连接到被关联到存储器单元的位线。在该情况下，读出放大器也具有差分结构，并且需要最小化放大器元件之间的偏移以提升读取操作的准确性。
通常，在针对已知类型的非易失性存储器的读取架构中，需要读出放大器能够在比位线的偏置电压高的电源电压下操作。在具有BJT类型的选择器的存储器的情况下，例如，已知类型的读取架构将在高于1.8V(取决于工艺转角和温度)的电压下提供读出放大器的必要的供电，然而在设备上可获得的电源电压倾向于低得多，例如在40nm技术工艺中在1V和1.3V之间，以及在28nm技术工艺中在0.9V和1.1V之间。出于该原因，将必须以升高的电压使用电荷泵来为读出放大器供电，从而增加其功率消耗。例如，利用一级电荷泵，读出放大器的功率消耗以大于2的因数成倍增加。
发明内容
本发明的实施例提供相变存储器设备和差分读取方法，其可以克服已知技术的缺点。
根据本发明，提供了相变存储器设备和差分读取方法。例如，相变存储器设备包括存储器阵列，存储器阵列包括第一本地位线和第二本地位线，第一本地位线连接到第一存储器单元，第一存储器单元包括BJT技术中的第一选择器，第一选择器被布置为与第一相变元件串联，第一相变元件具有第一电阻值，第一电阻值可以关联到第一逻辑数据；第二本地位线连接到第二存储器单元，第二存储器单元包括BJT技术中的第二选择器，第二选择器被布置为与第二相变元件串联，第二相变元件具有与第一电阻值不同的第二电阻值，所述第二电阻值可以关联到第二逻辑数据。第一本地位线和第二本地位线具有相应的第一寄生电容和第二寄生电容。存储器阵列还包括第一主位线和第二主位线，第一主位线具有第三寄生电容，第二主位线具有第四寄生电容。
第一预充电开关被设置在第一主位线和电源线之间，电源线被设计为提供第一电源电压，并且第二预充电开关被设置在第二主位线和电源线之间。第一本地开关被设置在第一本地位线和第一主位线之间，并且第二本地开关被设置在第二本地位线和第二主位线之间。控制器可操作地耦合到第一预充电开关和第二预充电开关的相应的控制端子以及第一本地开关和第二本地开关的相应的控制端子。
控制器被配置为：在第一瞬时，闭合第一预充电开关和第二预充电开关，用于在第一电源电压下对第三寄生电容和第四寄生电容进行充电；在时间上处于第一瞬时之后的第二瞬时，断开第一预充电开关和第二预充电开关，并且闭合第一本地开关和第二本地开关，用于使用第三寄生电容和第四寄生电容的电压来对第一寄生电容和第二寄生电容进行充电；以及在时间上处于第二瞬时之后的第三瞬时，激活第一选择器，以便使第一寄生电容和第三寄生电容能够通过第一存储器单元以第一放电速率放电，第一放电速率是第一电阻值的函数；以及激活第二选择器，以使第二寄生电容和第四寄生电容能够通过第二存储器单元以第二放电速率放电，第二放电速率是第二电阻值的函数。
读取级可以读取包含在第一存储器单元和第二存储器单元中的逻辑数据，其被耦合到存储器阵列并且被配置为比较第一充电速率和第二充电速率以及生成比较结果。
附图说明
为了更好地理解本发明，现在纯粹通过非限制性示例的方式，参照附图，描述优选的实施例，其中：
图1A是根据本发明的一个实施例的非易失性存储器设备的一部分的示意性图示；
图1B是图1A的非易失性存储器设备的另一部分的示意性图示，其包括图1A中所表示的部分；
图2示出属于图1A的非易失性存储器设备的读取级，用于读取存储器设备自身的存储器单元中所存储的逻辑数据；
图3A-图3H示出在逻辑数据的读取周期期间图1A的非易失性存储器设备的相应的控制信号的时间曲线图；以及
图4是在本发明的一个实施例中包含非易失性存储器设备的电子系统的简化框图。
具体实施方式
在图1A中示意性地所表示的并且作为整体由参考数字1所指定的是非易失性存储器设备的一部分，特别地非易失性存储器设备属于ePCM类型，其仅限在理解本公开所必需的部分。
特别地，非易失性存储器设备1包括存储器阵列2，存储器阵列2由多个第一存储器单元3和多个第二存储器单元3’构成，其可以由本地字线WL和本地位线BL来选择。以本身已知的方式，第一存储器单元3存储二进制类型的逻辑数据。第二存储器单元3’在数量和制造特点上与第一存储器单元3相对应，并且存储与在相应的第一存储器单元3中所存储的逻辑数据互补的逻辑数据。同时查询第一存储器单元3和第二存储器单元3’，以便执行逻辑数据的差分读取。
以附图中未示出的方式，可以存在多个第一存储器单元3，其可选择地耦合到相应的本地字线WL和相应的本地位线BLL，例如以等于四或者四的倍数的数目。同样地，存在相应的多个存储器单元3’，其可选择地耦合到本地字线WL和相应的本地位线BLR。
第一存储器单元3和第二存储器单元3’彼此相同，并且包括相变元件3a、可操作地耦合到相变元件3a上的选择器元件3b以及位线电容器3c，位线电容器3c表示相应的本地位线BL的寄生电容。相变元件3a包括相变材料(例如，硫族化物)，并且因此能够以关联到相变材料所假定的不同相的电阻水平的形式存储数据。在所说明的实施例中，选择器元件3b是BJT，其控制端子(基极)连接到相应的字线WL，第一传导端子(发射极)连接到相变元件3a，以及第二传导端子(集电极)连接到参考电势，例如连接到接地平面GND。在读取存储在其中的逻辑数据的操作期间，控制选择器元件3b，以使得当被选择(即，通过与其耦合的相应的本地字线WL的信号而被接通)时，使得读取电流能够穿过相变元件3a，如下文更全面地描述的那样。位线电容器3c与串联的相变元件3a和选择器元件3b并联连接。
非易失性存储器设备1进一步包括行解码器(未图示)和列解码器5，行解码器被设计为选择与每次要被寻址的存储器单元3、3’相对应的本地字线WL，列解码器5被设计为选择要被寻址的存储器单元3、3’的本地位线BL。给定阵列结构，本地字线WL和本地位线BL的激活使得能够唯一地选择一个且仅一个存储器单元3、3’。列解码器5被布置在存储器阵列2和读取级7之间，读取级7设置有读出放大器6。
特别地，在使用中，列解码器5在输入处接收第一本地列解码信号YOL<j>和第二本地列解码信号YOR<j>，接收第一本地列解码信号YOL<j>以选择相应的本地位线BLL<j>，其中在本文所描述的实施例中j的范围从0到3，以便访问相应的第一存储器单元3；接收第二本地列解码信号YOR<j>以选择相应的本地位线BLR<j>，以便访问相应的第二存储器单元3’。
更详细地，列解码器5被配置为通过闭合本地选择开关13a来部分使能在选择的位线BLL<j>和读取级7的第一输入7a之间的电流路径，本地选择开关13a被布置在对所有本地位线BLL<j>共同的节点A和第一存储器单元3之间，以及以便通过闭合本地选择开关13b来部分使能在选择的位线BLR<j>和读取级7的第二输入7b之间的电流路径，本地选择开关13b被布置在对所有本地位线BLR<j>共同的节点B和第二存储器单元3’之间。特别地，本地列解码信号YOL<j>、YOR<j>分别控制本地选择开关13a和13b。
第一主位线MBLL在节点A和接地平面之间延伸，从而形成具有电容CMBL(例如包括在30fF和120fF之间)的主位线电容器9。通过主选择开关12a的介入，节点A被耦合到读取级7的第一输入7a。通过预充电开关14a的介入，节点A进一步被耦合到充电线19。如下文更全面地说明的，在存储器单元3的读取操作步骤期间，控制预充电开关14a，以便在充电线19的电压值(例如在1.5V和1.8V之间所选择的)对主位线电容器9进行预充电。在输入处，将主列解码信号YNL<i>提供到列解码器5，以便控制主选择开关12a。
第二主位线MBLR在对所有本地位线BLL<j>共同的节点B和接地平面GND之间延伸，以形成具有电容CMBL(例如包括在30fF和120fF之间)的主位线电容器9’。例如，在第一主位线MBLL和第二主位线MBLR具有相同的尺寸并且相对于读出放大器对称布置的一个实施例中，第一主位线MBLL和第二主位线MBLR具有相同的电容CMBL的值。通过主选择开关12b的介入，节点B被耦合到读取级7的第二输入7b。通过预充电开关14b的介入，节点B进一步被耦合到充电线19。如下文更全面地说明的，在第二存储器单元3’的读取操作步骤期间，控制预充电开关14b，以便在充电线19的电压值处对主位线电容器9’进行预充电。在输入处，将主列解码信号YNR<i>提供到列解码器5，以便控制主选择开关12b。
根据本公开的一个方面，列解码器5因此包括两个不同的读取解码电路，并且特别地为第一读取解码块5a和第二读取解码块5b，第一读取解码块5a和第二读取解码块5b被设计为分别在选择的第一存储器单元3和读取级7的第一输入7a之间以及在选择的第二存储器单元3’和读取级7的第二输入7b之间生成相应的电流路径。如此生成的电流路径是完全不同并且彼此分离的。
可以明显看出，第一读取解码块5a可以包括多个主位线，每个主位线以与先前已描述的方式类似的方式被电耦合到多个本地位线和相应的存储器单元。进一步地，第一读取解码块5a的多个主位线中的每个主位线以与先前参照主位线9已描述的方式类似的方式被耦合到充电线19和读取级7的第一输入7a，如图1A中所示。
进一步可以看出，第二读取解码块5b也可以包括多个主位线，每个主位线以与先前已描述的方式类似的方式被电耦合到多个本地位线和相应的存储器单元。进一步地，第二读取解码块5b的多个主位线中的每个主位线以与先前参照主位线9’已描述的方式类似的方式被耦合到充电线19和读取级7的第二输入7b，如图1A中所示。
第一读取解码块5a和第二读取解码块5b具有镜面电路结构。属于列解码器5的主位线的数目取决于存储器阵列2的大小和/或存储器阵列2的瓦片的大小，并且取决于主位线和本地位线之间的分级组织。
例如，图1B示意性地表示存储器设备1的更加扩展的部分，特别地为包括存储器阵列2的第一瓦片2’和第二瓦片2”的部分。存储器阵列2可以包括许多瓦片。在图2中，存储器阵列2的瓦片2’、2”被表示为仅限于相应的主位线和本地位线之间的分级组织的一个示例。在另一实施例中，分级组织可以是不同的。联合参考图1A和图1B，多个主位线MBL<i>延伸穿过存储器阵列2的瓦片2’、2”，并且被连接到主列解码器11’，主列解码器11’包括主选择开关，主选择开关是由相应的主列解码信号(例如，见图1A的开关14a和信号/YNL<i>)所驱动的。主列解码器11’使得能够通过激活相应的主选择开关来激活主位线MBL<i>和读出放大器6之间的电路径。
此外，在每个瓦片2’、2”中，每个主位线MBL<i>被连接到多个相应的本地位线BL<i,j>。关联到本地位线BL<i,j>的每个存储器单元被本地列解码器11’寻址，本地列解码器11’包括本地选择开关并且被相应的本地列解码信号(例如，见图1A的开关13a和信号YOL<j>)驱动。
存储器设备1进一步包括电荷泵4，电荷泵4被连接到主列解码器11’。如下文更全面地描述的，在存储器设备1的使用和空闲态中，主位线MBL<i>由正电压(例如包括在1.5V和1.8V之间)供电，该正电压是由电荷泵4提供的。主位线MBL<i>构成针对电荷泵4自身的自然滤波电容，使得能够提供对本地位线BL进行充电(如下文所描述的)所需的峰值电流，将电压降限制到几毫伏。因此，电荷泵4不需要在其内部有专用的滤波电容，并且其面积因此被最小化。
参照图1A，选择开关12a、12b、13a、13b被MOS晶体管实施，该MOS晶体管具有控制端子(栅极)，控制端子(栅极)接收相应的列解码信号YNL<i>、YNR<i>、YOL<j>、YOR<j>，其是具有在0V和充电线19的电压值之间的间隔内的电压值的逻辑信号。
进一步地，充电线19可以经由相应的电压钳位开关20a、20b被电连接到读取级7的第一输入7a和读取级7的第二输入7b，相应的电压钳位开关20a、20b可以经由电压钳位信号YMPS_CLAMP来控制。
读出放大器6包括第一输入6a，第一输入6a经由串联的第一耦合电容器22a和第一耦合开关24a被电耦合到读取级7的第一输入7a，第一耦合电容器22a具有两个传导端子，第一耦合开关24a也具有两个传导端子。特别地，第一耦合电容器22a的一个端子与读出放大器6的第一输入6a一致，然而第一耦合开关24a的一个端子与读取级7的第一输入7a一致。进一步地，第一耦合电容器22a的另一端子在共同的节点25a处被连接到第一耦合开关24a的另一端子。
读出放大器6包括第二输入6b，第二输入6b经由串联的第二耦合电容器22b和第二耦合开关24b被电耦合到读取级7的第二输入7b，第二耦合电容器22b具有两个传导端子，第二耦合开关24b也具有两个传导端子。特别地，第二耦合电容器22b的一个端子与读出放大器6的第二输入6b一致，然而第二耦合开关24b的一个端子与读取级7的第二输入7b一致。进一步地，第二耦合电容器22b的另一端子在共同的节点25b处被连接到第二耦合开关24b的另一端子。
读出放大器6进一步包括第一反相器26和第一平衡开关28，第一反相器26具有输入端子26a和输出端子26b，第一平衡开关28被连接在第一反相器26的输入端子26a和输出端子26b之间。第一补偿电容器30被连接到第一反相器26的输出端子26b和读出放大器6的第二输入6b之间。
读出放大器6进一步包括第二反相器32和第二平衡开关34，第二反相器32具有输入端子32a和输出端子32b，第二平衡开关34被连接在第二反相器32的输入端子32a和输出端子32b之间。第二补偿电容器36被连接到第二反相器32的输出端子32b和读出放大器6的第一输入6a之间。
读取级7进一步包括读取开关38，读取开关38被连接在节点25a、25b之间。
图2与图1相比更详细地示出读取级7。共同的元件由相同的参考标号指定，并且不再进一步描述。联合参考图1A和图2，读取级包括针对第一反相器26的控制开关40和针对第二反相器32的控制开关42。控制开关40、42是由控制信号EnableSA控制的PMOS类型的晶体管。如所知，第一反相器26由PMOS晶体管26’和NMOS晶体管26”形成，同样地，第二反相器32由PMOS晶体管32’和NMOS晶体管32”形成。特别地，第一反相器26的控制开关40具有第一传导端子和第二传导端子，第一传导端子连接到电源电压VDD，第二传导端子连接到PMOS晶体管26’。进一步地，第二反相器32的控制开关42具有第一传导端子和第二传导端子，第一传导端子连接到电源电压VDD，第二传导端子连接到PMOS晶体管32’。
读取级7进一步包括其它的开关44、45，开关44、45经由NMOS类型的晶体管提供，NMOS类型的晶体管由信号EnableSA控制并且分别布置接地平面GND与读出放大器6的第一输入节点6a和第二输入节点6b之间。在使用存储器设备1时，开关44、45使得在读取周期的开始时能够将读出放大器6的第一输入6a和第二输入6b的电势初始化为接地平面GND的电势值。以该方式，并且如在读取方法的随后描述中更详细的描述的，在每个读取周期的开始处，耦合电容器22a、22b在与充电线19的电势相对应的电压下被偏置，而补偿电容器30、36在0V被偏置。事实上，根据本公开的一个方面，在读出放大器6的空闲态期间，平衡开关28、34闭合，从而使得能够对补偿电容器30、36完全放电，并且因此防止由读出放大器6根据以往读取周期的历史获得不同行为的风险。
第一反相器26的输出端子26b和第二反相器32的输出端子32b被连接到已知类型的电压比较器50的相应的输入端子，已知类型的电压比较器50被设计为比较在第一反相器26的输出端子26b和第二反相器32的输出端子32b处的电压以及生成输出信号DataSense。例如，如果第一反相器26的输出端子26b的电压比第二反相器32的输出端子32b的电压低，那么输出信号DataSense具有逻辑值“0”；否则，其具有逻辑值“1”。
图3A-图3H示出使用共同的时间尺度的、存储器设备1的相应开关的相应控制信号的时序图。图3A-图3H的控制信号是由图4中所示出的控制器131所产生的，该控制器131例如设置有微处理器、DSP或微控制器。
如已述，在图3A中所示的逻辑电压钳位信号YMPS_CLAMP控制电压钳位开关20a、20b。特别地，当逻辑电压钳位信号YMPS_CLAMP具有逻辑值“0”时，电压钳位开关20a、20b闭合。
如已述，在图3B中所示的本地列解码信号YOL<j>、YOR<j>控制本地选择开关13a、13b。特别地，当本地列解码信号YOL<j>、YOR<j>具有逻辑值“0”时，本地选择开关13a、13b闭合。
如已述，在图3C中所示的主列解码信号YNL<i>、YNR<i>控制主选择开关12a、12b。特别地，当主列解码信号YNL<i>、YNR<i>具有逻辑值“0”时，主选择开关12a、12b闭合。
预充电开关14a、14b分别由逻辑信号/YNL<i>和逻辑信号/YNR<i>来控制，逻辑信号/YNL<i>和逻辑信号/YNR<i>分别是相对于主列解码信号YNL<i>、YNR<i>的否定。特别地，当逻辑信号/YNL<i>、/YNR<i>具有逻辑值“0”时，预充电开关14a、14b闭合。
在图3D中示出的提供到字线WL的字线信号SWL控制每个存储器单元3、3’的选择器3b。特别地，当字线信号SWL具有逻辑值“0”时，选择器3b接通。
图3E示出信号EnableSA的时序图，如先前参照图2所描述的，信号EnableSA控制开关40、42、44、45。
平衡开关28、34由平衡信号EQ控制，如图3F所示。特别地，当平衡信号EQ具有逻辑值“1”时，平衡开关28、34闭合；否则，平衡开关28、34断开。
第一耦合开关24a和第二耦合开关24b由耦合信号HIZ控制，如图3G所示。特别地，当耦合信号具有逻辑值“0”时，第一耦合开关24a和第二耦合开关24b闭合；否则，第一耦合开关24a和第二耦合开关24b断开。
读取开关38由读取信号NHIZ控制，如图3H所示。特别地，当读取信号NHIZ具有逻辑值“0”时，读取开关38闭合；否则，读取开关38断开。
联合参照图3A-图3H，下文所描述的是用于差分读取存储在彼此关联的一对存储器单元3、3’中的逻辑数据的方法。
在方法的第一步骤中，存储器设备1的控制信号是初始配置。详细来说，在初始瞬时t0，信号YMPS_CLAMP具有逻辑值“0”，本地列解码信号YOL<j>、YOR<j>具有逻辑值“1”，主列解码信号YNL<i>、YNR<i>具有逻辑值“1”，字线信号SWL具有逻辑值“1”，信号EnableSA具有逻辑值“0”，平衡信号EQ具有逻辑值“1”，耦合信号HIZ具有逻辑值“0”，并且读取信号NHIZ具有逻辑值“1”。
在初始配置中，主位线电容器9、9’在充电线19(/YNL<i>＝“0”并且/YNR<i>＝“0”)的电压值下被充电(如存储器设备1的所有主位线类似地)，充电线19例如由电荷泵供电。进一步地，耦合电容器22a、22b经由第一耦合开关24a和第二耦合开关24b分别被连接到读取级7的第一输入7a和第二输入7b。因此，耦合电容器22a、22b也在充电线19的电压值下被充电。同时，本地字线WL在使得选择器3b处于关断状态的电压值(例如从1.5V到1.8V的值)下被偏置；该电压值可以由电荷泵(未示出)提供到本地字线WL。
在初始瞬时t0之后的瞬时t1，差分读取操作开始。在瞬时t1，本地列解码信号YOL<j>、YOR<j>和主列解码信号YNL<i>、YNR<i>改变逻辑状态，从逻辑值“1”变到逻辑值“0”，而信号EnableSA从逻辑值“0”变到逻辑值“1”。其它控制信号保持在先前的逻辑状态(在瞬时t0所假定的)。
因此，在瞬时t1，读出放大器6被激活(EnableSA＝“1”)，并且平衡开关28、34闭合(EQ＝“1”)。在缺少第一补偿电容器30和第二补偿电容器36的情况下，第一反相器26将在读取级6的第二输入6b上设置电势，该电势等于其自身的跳闸点(通常接近电源电压VDD的一半)加上偏移电压；而第二反相器32将在读取级6的第一输入6a上设置电势，该电势等于其自身的跳闸点加上偏移电压，由于引起反相器26、32之间的不匹配的技术工艺扩展，该偏移电压通常不同于读取级6的第二输入6b上设置的偏移电压。根据本公开的一个方面，第一补偿电容器30和第二补偿电容器36的存在使能存储两个偏移电压，以使当在读取方法的随后步骤中平衡开关28、34被再次断开时，反相器26、32将仍然在其放大区域中并且被电串联布置。因此，产生的锁存结构将处在亚稳平衡的状态，并且将保持在该状态，直到诸如扰乱该状态的事件发生。在缺少补偿电容器30、36的情况下，一旦平衡开关28、34断开，则反相器26、32之间的不匹配将已引起锁存结构的不可预见的切换。
进一步地，在瞬时t1，本地位线BLL<j>和相应的本地位线BLR<i,j>被连接到相应的主位线MBLL、MBLR(YOL<j>＝“0”，YOR<j>＝“0”，YNL<i>＝“0”，YNR<i>＝“0”)，相应的主位线MBLL、MBLR通过相应的预充电开关14a、14b与充电线19(YNL<i>＝“1”，YNR<i>＝“1”)断开连接，但是通过相应的电压钳位开关20a、20b(YMPS_CLAMP＝“0”)保持由充电线19供电。因此，位线电容器3c在与主位线电容器9、9’相同的电压下(即在充电线19的电压下)被充电。在存储器阵列2中存在的主位线电容器9、9’的所有电容CMBL之和的值及其初始状态(在充电线19的值下预充电)使得：位线电容器3c的充电时间由本地选择开关13a、13b的开关时间主导(因此，处在1ns的范围内)。应当注意，在差分读取方法的该步骤中，不存在可以由存储器单元3、3’中的电流通过所引起的静态功率消耗。
在本地位线BLL<j>、BLR<j>充电之后，在瞬时t1之后的瞬时t2，执行读取方法的后续步骤。瞬时t1和瞬时t2之间的时间间隔由与本地位线充电相关的模拟延迟固定，并且在1ns的范围内。在瞬时t2，电压钳位信号YMPS_CLAMP呈现逻辑状态的改变，从逻辑值“0”变到逻辑值“1”。因此，电压钳位开关20a、20b断开，使得在瞬时t2之后在读取级7的第一输入7a和第二输入7b处的电压发生可能的变化(事实上，在瞬时t2，在读取级7的第一输入7a和第二输入7b上的电压保持不变)，如下文所描述的。
接下来，在瞬时t2之后的瞬时t3，执行读取方法的后续步骤。在瞬时t3，字线信号SWL呈现逻辑状态的改变，从逻辑值“1”变到逻辑值“0”。因此，选择器3b处于接通的状态，从而使得电流通过。根据本公开的一个方面，瞬时t2和瞬时t3之间的时间间隔被选择以使电压钳位信号YMPS_CLAMP在字线信号SWL之前切换(例如时间间隔比1ns短)。因此，一旦选择器3b接通，存储器单元3、3’与充电线19断开连接，防止由连接到充电线19的电荷泵导致的直流电流消耗以及因此导致的存储器设备1的功率消耗的减少。在瞬时t3，位线电容器3c和主位线电容器9、9’开始经由电流通过相应的存储器单元3、3’而放电。流经存储器单元3、3’的电流的相应的值取决于相应的相变元件3a的状态；特别地，如果相变元件3a处在RESET(重置)状态，那么经过存储器单元的电流包括在例如低于100nA和5μA之间；如果相变元件3a处在SET(设置)状态，那么经过存储器单元的电流包括在例如10μA和30μA之间。因此，存储器单元2的左手侧的电容器3c、9和右手侧的电容器3c、9’以不同的速率进行放电，导致读取级7的输入7a、7b处的电压(其等价于相应的共同的节点25a、25b的电压)在放电过程期间不同。
在瞬时t3之后以例如包括在4ns和6ns之间的时间间隔的瞬时t4，获得读取级7的输入7a、7b之间的电压差ΔV，并且最终导致在共同的节点25a、25b处(即在连接到耦合开关24a、24b的相应端子的耦合电容器22a、22b的端子处)的不同的电压。当在时间间隔Δt期间流经存储器单元3、3’的电流之间的差值平均为2μA时，电压差ΔV例如高于30mV。在瞬时t4，位线电容器3c和主位线电容器9、9’仅为部分放电。在瞬时t4，第一耦合开关24a和第二耦合开关24b断开。因此，读取级7的共同的节点25a、25b与读取级7的相应的输入7a、7b断开连接，并且共同的节点25a、25b的相应的电压不再发生任何变化(即，其被“冻结”在时间间隔Δt期间假定的最后电压值处)。进一步地，位线电容器3c的电压放电和主位线电容器9、9’的电压放电趋于与相应的选择器3b的阈值电压相对应的渐近线。
在瞬时t4之后的瞬时t5，执行感测步骤，其中第一平衡开关28和第二平衡开关34断开，并且读取开关38闭合。
如先前详细描述的，平衡开关28、34的断开使得读出放大器6处在亚稳平衡的状态中；进一步地，读取开关38的闭合(在时间t5或之后)将耦合电容器22a、22b串联起来，从而消除在耦合电容器22a、22b其自身之间的共模电压(其是由于主位线电容器9、9’的预充电导致的)。以该方式，只有耦合电容器22a、22b之间的差分电压被传送到读出放大器6的输入6a、6b(除了补偿反相器26、32之间的偏移之外)。
因此，即使主位线电容器9、9’的预充电的步骤已经在高电压(例如，高达包括在1.5V和1.8V之间的电压)下发生，耦合电容器22a、22b的使用也使得当以低得多的电压(例如，低于1V)为读出放大器6供电时读出放大器6能正常工作，以及因此使得限制存储器设备1的功率消耗。
由于在存储器单元3、3’的放电电流之间的先前的差，在两个耦合电容器22a、22b之间存在的电势差扰乱读出放大器6e的亚稳平衡的状态，并且根据前述电势差的符号引起其切换，从而反相器26的输出端子26b和反相器32的输出端子32b将设为互补的逻辑值。换言之，根据相应的相变元件3a的状态，反相器26的输出端子26b和反相器32的输出端子32b设为互补的逻辑值，实现存储在单元3、3’内的逻辑数据的差分读取。例如，与反相器26的输出端子26b和反相器32的输出端子32b相对应的逻辑值遵循在下表中所列出的规则。
一旦实现反相器26的输出端子26b和反相器32的输出端子32b的良好分离，例如大于100mV，就可以使能比较器50，以使根据存储在存储器单元3、3’内的逻辑数据更新输出信号DataSense的值。在反相器26的输出端子26b和反相器32的输出端子32b之间的电压差大于100mV的情况下，电压比较器50可以设置有最小大小的晶体管，同时优化面积的占据和读取速率。
接下来，可以将控制信号变回到先前所描述的瞬时t0的初始状态，从而完成读取周期。特别地，一旦变成字线信号SWL的逻辑状态“1”，位线电容器3c的放电和主位线电容器9、9’的放电被中断。因此，当主位线在下一读取周期的预充电步骤中被再次充电时，消耗较少的电流。
图4示出根据本发明的另一实施例的电子系统130的一部分。电子系统130可以用于电子设备，诸如：PDA(个人数字助理)；可能具有无线数据传输能力的便携式或固定式计算机；蜂窝电话；数字音频播放器；摄影或摄像机；或者能够处理、存储、发送和接收信息的其它设备。
详细来说，电子系统30包括非易失性存储器设备1，设置有先前所描述的相变类型的存储器单元的阵列，以及控制器131(例如，设置有微处理器、DSP或微控制器)，两者都被耦合到总线136，总线136被设计为将图3A-图3H的控制信号路由到非易失性存储器设备1。此外，电子系统130可以任选地包括被耦合到总线136的以下中的一个或多个：输入/输出设备132(例如，设置有按键和显示器)，用于数据的输入和显示；无线接口134，例如天线，用于通过射频无线通信网络发送和接收数据；RAM 135；电池137，其可以用作电子系统130中的供电电源；以及照相机和/或摄影机138。
根据一个不同的实施例，通过不同于总线136的专用连接以及可能总线136以外的专用连接(后者因此可以存在或不存在)，控制器131被耦合到非易失性存储器设备1。
从在本文中所描述和说明的本发明的特点的研究，其提供的优点是明显的。
例如，读取级7的架构不同于现有技术，因为耦合电容器22a、22b的存在，以及因为通过该方法在预充电和感测步骤期间耦合电容器22a、22b连接起来，其使得能够利用比本地字线WL的偏置电压和本地位线BLL、BLR的偏置电压低的电源电压VDD来为读出放大器6供电。特别地，可以在不使用电荷泵的情况下为读出放大器6供电，从而大大减小存储器设备1的功率消耗。进一步地，与已知技术相比，电源电压的减小实现读出放大器6的微型化，读出放大器6可以经由具有更薄栅极氧化物的晶体管获得。
附加地，在读取周期开始时对整个存储器设备1的所有主位线电容器9、9’进行预充电的事实使得可以简化驱动充电线19的电路，只要可以减小输出电容和电路提供峰值电流的能力。此外，即便存在微小的电流差异，偏移归零方法的同时存在也使得能够减小读取周期的持续时间并且增加电路的灵敏性。减小读取周期的持续时间的可能性使得能够减小在对主位线电容器9、9’进行预充电中所耗费的能量的消耗。最后，可以最小化在读出放大器6中所使用的晶体管的大小，实现更高的开关速率以及更小的面积占据。
最后，显然地，在不偏离如所附的权利要求中所限定的本发明的范围的情况下，可以对本文所描述和说明的公开内容进行修改和变化。
例如，相变元件3a可以通过具有利用任何技术(不必须为相变技术)所获得的具有可变电阻的通用元件来替换。
进一步地，在本地选择开关13a、13b闭合的瞬时t1经受逻辑状态的改变的控制信号可以备选地在瞬时t1之后但是先于瞬时t2的瞬时改变逻辑状态。附加地，在断开平衡开关28、34的瞬时t5之后可以闭合读取开关38。最后，应当强调，在本公开中所描述的读取方法也可以有利地用于基于非易失性存储器元件的存储器设备，在非易失性存储器元件中存在具有非常高的阈值的单元选择器。这种单元选择器可以是例如BJT类型的晶体管、二极管或者具有高阈值电压(超过0.5V)的任何其它开关元件。

Claims (23)

1.一种相变存储器设备，包括：
存储器阵列，所述存储器阵列包括：
第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，所述第一相变元件具有与第一逻辑数据相关联的第一电阻值，其中所述第一本地位线具有第一寄生电容；
第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，所述第二相变元件具有与所述第一电阻值不同的第二电阻值，所述第二电阻值与第二逻辑数据相关联，其中所述第二本地位线具有第二寄生电容；
第一主位线，具有第三寄生电容；以及
第二主位线，具有第四寄生电容；
电源线，被设计为提供第一电源电压；
第一预充电开关，在所述第一主位线和所述电源线之间；
第二预充电开关，在所述第二主位线和所述电源线之间；
第一本地开关，在所述第一本地位线和所述第一主位线之间；
第二本地开关，在所述第二本地位线和所述第二主位线之间；
控制器，可操作地耦合到所述第一预充电开关和所述第二预充电开关的相应的控制端子以及所述第一本地开关和所述第二本地开关的相应的控制端子，所述控制器被配置为：
在第一瞬时，闭合所述第一预充电开关和所述第二预充电开关，用于以所述第一电源电压对所述第三寄生电容和所述第四寄生电容进行充电；
在时间上处于所述第一瞬时之后的第二瞬时，断开所述第一预充电开关和所述第二预充电开关，并且闭合所述第一本地开关和所述第二本地开关，用于使用所述第三寄生电容和所述第四寄生电容的电压来对所述第一寄生电容和所述第二寄生电容进行充电；以及
在时间上处于所述第二瞬时之后的第三瞬时，激活所述第一选择器，以便使所述第一寄生电容和所述第三寄生电容能够通过所述第一存储器单元以第一放电速率放电，所述第一放电速率是所述第一电阻值的函数，并且激活所述第二选择器，以使所述第二寄生电容和所述第四寄生电容能够通过所述第二存储器单元以第二放电速率放电，所述第二放电速率是所述第二电阻值的函数；以及
读取级，被耦合到所述存储器阵列，并且被配置为通过比较所述第一充电速率和所述第二充电速率来读取包含在所述第一存储器单元和所述第二存储器单元中的所述逻辑数据。
2.根据权利要求1所述的相变存储器设备，其中所述读取级具有第一输入端子和第二输入端子；
其中所述第一寄生电容和所述第三寄生电容两者都被耦合到接地端子和第一中间节点；
其中所述第二寄生电容和所述第四寄生电容两者都被耦合到所述接地端子和第二中间节点；
其中所述相变存储器设备进一步包括第一主选择开关和第二主选择开关，所述第一主选择开关在所述第一输入端子和所述第一中间节点之间，所述第二主选择开关在所述第二输入端子和所述第二中间节点之间；
其中所述控制器进一步被配置为：在所述第二瞬时和所述第三瞬时之间的或者与所述第二瞬时同时的第四瞬时，闭合所述第一主选择开关和所述第二主选择开关，用于在所述第一输入端子生成第一电压并且在所述第二输入端子生成第二电压，其中所述第一电压根据所述第一放电速率随时间减小，并且所述第二电压根据所述第二放电速率随时间减小；以及
其中所述比较包括比较所述第一电压和所述第一电压。
3.根据权利要求2所述的相变存储器设备，其中所述读取级包括读出放大器，所述读出放大器包括：
第一输入端子，被耦合到所述读取级的所述第一输入端子；
第二输入端子，被耦合到所述读取级的所述第二输入端子；
第一反相器，具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的所述第一输入端子，所述输出端子被耦合到所述读出放大器的所述第二输入端子；以及
第二反相器，具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的所述第二输入端子，所述输出端子被耦合到所述读出放大器的所述第一输入端子。
4.根据权利要求3所述的相变存储器设备，进一步包括电压比较器，所述电压比较器具有第一比较输入和第二比较输入，所述第一比较输入被耦合到所述第一反相器的输出端子，所述第二比较输入被耦合到所述第二反相器的输出端子。
5.根据权利要求4所述的相变存储器设备，其中所述读出放大器进一步包括第一补偿电容器和第二补偿电容器，所述第一补偿电容器在所述第一反相器的输出端子和所述读出放大器的第二输入端子之间，所述第二补偿电容器在所述第二反相器的输出端子和所述读出放大器的第一输入端子之间；以及
其中所述电压比较器的第一比较输入被连接在所述第一反相器的输出端子和所述第一补偿电容器之间，并且所述电压比较器的第二比较输入被连接在所述第二反相器的输出端子和所述第二补偿电容器之间。
6.根据权利要求3所述的相变存储器设备，其中所述读取级进一步包括：
第一耦合电容器，在所述读取级的第一输入端子和所述读出放大器的第一输入端子之间；以及
第二耦合电容器，在所述读取级的第二输入端子和所述读出放大器的第二输入端子之间；
其中由第二电源电压对所述第一反相器和所述第二反相器供电，所述第二电源电压比所述第一电源电压低。
7.根据权利要求6所述的相变存储器设备，其中所述读取级进一步包括：
第一耦合开关，在所述读取级的第一输入端子和所述第一耦合电容器之间；以及
第二耦合开关，在所述读取级的第二输入端子和所述第二耦合电容器之间；
其中所述控制器进一步被配置为：在所述第三瞬时之后的第五瞬时，断开所述第一耦合开关和所述第二耦合开关，用于中断在所述读取级的第一输入端子处的所述第一电压随时间的所述减小，以及中断在所述读取级的第二输入端子处的所述第二电压随时间的所述减小。
8.根据权利要求7所述的相变存储器设备，进一步包括：
第一电压钳位开关，在所述电源线和所述读取级的第一输入端子之间，所述第一电压钳位开关与串联的所述第一预充电开关和所述第一主选择开关并联；以及
第二电压钳位开关，在所述电源线和所述读取级的第二输入端子之间，所述第二电压钳位开关与串联的所述第二预充电开关和所述第二主选择开关并联。
9.根据权利要求8所述的相变存储器设备，进一步包括：
读取开关，具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间；
第一平衡开关，与所述第一反相器并联；以及
第二平衡开关，与所述第二反相器并联。
10.根据权利要求8所述的相变存储器设备，其中所述控制器进一步被配置为：
在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第一耦合开关和所述第一电压钳位开关，以便以所述第一电源电压对所述第一耦合电容器进行充电；
在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第二耦合开关和所述第二电压钳位开关，用于以所述第一电源电压对所述第二耦合电容器进行充电；以及
在所述第四瞬时和所述第三瞬时之间的第六瞬时，断开所述第一耦合开关和所述第二耦合开关。
11.根据权利要求10所述的相变存储器设备，进一步包括：
读取开关，具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间；
第一平衡开关，与所述第一反相器并联；以及
第二平衡开关，与所述第二反相器并联，
所述控制器进一步被配置为：
在所述第五瞬时之后的第七瞬时，断开所述第一平衡开关和所述第二平衡开关，使所述读出放大器进入亚稳定平衡的状态，以及
在与所述第七瞬时同时的或者所述第七瞬时之后的第八瞬时，闭合所述读取开关，将所述第一耦合电容器和所述第二耦合电容器串联连接在一起，并且因此使所述读出放大器进入稳定平衡的状态。
12.一种用于读取存储在相变存储器设备中的逻辑数据的方法，所述相变存储器设备包括：
存储器阵列，所述存储器阵列包括：
第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，所述第一相变元件具有与第一逻辑数据相关联的第一电阻值，其中所述第一本地位线具有第一寄生电容；
第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，所述第二相变元件具有与所述第一电阻值不同的第二电阻值，所述第二电阻值与第二逻辑数据相关联，其中所述第二本地位线具有第二寄生电容；
第一主位线，具有第三寄生电容；以及
第二主位线，具有第四寄生电容；
电源线，被设计为提供第一电源电压；
第一预充电开关，在所述第一主位线和所述电源线之间；
第二预充电开关，在所述第二主位线和所述电源线之间；
第一本地开关，在所述第一本地位线和所述第一主位线之间；
第二本地开关，在所述第二本地位线和所述第二主位线之间；所述方法包括：
在第一瞬时，闭合所述第一预充电开关和所述第二预充电开关，以便以所述第一电源电压对所述第三寄生电容和所述第四寄生电容进行充电；
在时间上处于所述第一瞬时之后的第二瞬时，断开所述第一预充电开关和所述第二预充电开关，并且闭合所述第一本地开关和所述第二本地开关，以便使用所述第三寄生电容和所述第四寄生电容的电压来对所述第一寄生电容和所述第二寄生电容进行充电；
在时间上处于所述第二瞬时之后的第三瞬时，激活所述第一选择器，以便使所述第一寄生电容和所述第三寄生电容能够通过所述第一存储器单元以第一放电速率放电，所述第一放电速率是所述第一电阻值的函数，并且激活所述第二选择器，以使所述第二寄生电容和所述第四寄生电容能够通过所述第二存储器单元以第二放电速率放电，所述第二放电速率是所述第二电阻值的函数；以及
将所述第一放电速率和所述第二放电速率互相比较，并且产生所述比较的结果，从而读取所述逻辑数据。
13.根据权利要求12所述的方法，其中使用读取级执行所述比较，所述读取级具有第一输入端子和第二输入端子；
其中所述第一寄生电容和所述第三寄生电容两者都被耦合到接地端子和第一中间节点；
其中所述第二寄生电容和所述第四寄生电容两者都被耦合到所述接地端子和第二中间节点；
其中所述相变存储器设备进一步包括第一主选择开关和第二主选择开关，所述第一主选择开关在所述第一输入端子和所述第一中间节点之间，所述第二主选择开关在所述第二输入端子和所述第二中间节点之间；
其中所述方法进一步包括：在所述第二瞬时和所述第三瞬时之间的或者与所述第二瞬时同时的第四瞬时，闭合所述第一主选择开关和所述第二主选择开关，用于在所述第一输入端子生成第一电压并且在所述第二输入端子生成第二电压，其中所述第一电压根据所述第一放电速率随时间减小，并且所述第二电压根据所述第二放电速率随时间减小；以及
其中所述比较的步骤包括比较所述第一电压和所述第一电压，以生成所述比较的结果。
14.根据权利要求13所述的方法，其中所述读取级包括读出放大器，所述读出放大器包括：第一输入端子，被耦合到所述读取级的第一输入端子；第二输入端子，被耦合到所述读取级的第一输入端子；第一反相器，具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的第一输入端子，所述输出端子被耦合到所述读出放大器的第二输入端子；第二反相器，所述第二反相器具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的第二输入端子，所述输出端子被耦合到所述读出放大器的第一输入端子；第一补偿电容器，在所述第一反相器的输出端子和所述读出放大器的第二输入端子之间；以及第二补偿电容器，在所述第二反相器的输出端子和所述读出放大器的第一输入端子之间；以及
其中所述比较的步骤包括将在所述第一反相器的输出端子和所述第一补偿电容器之间存在的电压与在所述第二反相器的输出端子和所述第二补偿电容器之间存在的电压进行比较。
15.根据权利要求14所述的方法，其中所述读取级进一步包括第一耦合电容器和第二耦合电容器，所述第一耦合电容器在所述读取级的第一输入端子和所述读出放大器的第一输入端子之间，所述第二耦合电容器在所述读取级的第二输入端子和所述读出放大器的第二输入端子之间；以及
其中所述方法进一步包括由第二电源电压对所述第一反相器和所述第二反相器供电，所述第二电源电压比所述第一电源电压低。
16.根据权利要求15所述的方法，其中所述读取级进一步包括第一耦合开关和第二耦合开关，所述第一耦合开关在所述读取级的第一输入端子和所述第一耦合电容器之间，所述第二耦合开关在所述读取级的第二输入端子和所述第二耦合电容器之间；以及
其中所述方法进一步包括在所述第三瞬时之后的第五瞬时，断开所述第一耦合开关和所述第二耦合开关，以中断在所述读取级的第一输入端子处的所述第一电压随时间的所述减小，以及中断在所述读取级的第二输入端子处的所述第二电压随时间的所述减小。
17.根据权利要求16所述的方法，其中所述相变存储器设备进一步包括：第一电压钳位开关，在所述电源线和所述读取级的第一输入端子之间，所述第一电压钳位开关与串联的所述第一预充电开关和所述第一主选择开关并联；所述第二电压钳位开关，在所述电源线和所述读取级的第二输入端子之间，所述第二电压钳位开关与串联的所述第二预充电开关和所述第二主选择开关并联；以及
其中所述方法进一步包括：
在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第一耦合开关和所述第一电压钳位开关，以便以所述第一电源电压对所述第一耦合电容器进行充电；
在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第二耦合开关和所述第二电压钳位开关，以便以所述第一电源电压对所述第二耦合电容器进行充电；以及
在所述第四瞬时和所述第三瞬时之间的第六瞬时，断开所述第一耦合开关和所述第二耦合开关。
18.根据权利要求17所述的方法，其中所述读取级进一步包括读取开关、第一平衡开关和第二平衡开关，所述读取开关具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间，所述第一平衡开关与所述第一反相器并联，所述第二平衡开关与所述第二反相器并联；以及
其中所述方法进一步包括：
在所述第五瞬时之后的第七瞬时，断开所述第一平衡开关和所述第二平衡开关，使所述读出放大器进入亚稳定平衡的状态；以及
在与所述第七瞬时同时的或者所述第七瞬时之后的第八瞬时，闭合所述读取开关，将所述第一耦合电容器和所述第二耦合电容器串联连接在一起，并且因此使所述读出放大器进入稳定平衡的状态。
19.一种相变存储器设备，包括：
存储器阵列，所述存储器阵列包括：
第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，其中所述第一本地位线具有第一寄生电容；
第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，其中所述第二本地位线具有第二寄生电容；
第一主位线，具有第三寄生电容，其中所述第一寄生电容和所述第三寄生电容两者都被耦合到接地端子和第一中间节点；以及
第二主位线，具有第四寄生电容，其中所述第二寄生电容和所述第四寄生电容两者都被耦合到所述接地端子和第二中间节点；
电源线；
第一预充电开关，在所述第一主位线和所述电源线之间；
第二预充电开关，在所述第二主位线和所述电源线之间；
第一本地开关，在所述第一本地位线和所述第一主位线之间；
第二本地开关，在所述第二本地位线和所述第二主位线之间；
读取级，被耦合到所述存储器阵列，所述读取级包括读出放大器，所述读出放大器包括第一输入端子、第二输入端子、第一反相器、第二反相器，所述第一输入端子被耦合到所述读取级的第一输入端子；所述第二输入端子被耦合到所述读取级的第二输入端子；所述第一反相器具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的第一输入端子，所述输出端子被耦合到所述读出放大器的第二输入端子；所述第二反相器具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的第二输入端子，所述输出端子被耦合到所述读出放大器的第一输入端子；以及
第一主选择开关，在所述第一输入端子和所述第一中间节点之间；
第二主选择开关，在所述第二输入端子和所述第二中间节点之间；以及
电压比较器，具有第一比较输入和第二比较输入，所述第一比较输入被耦合到所述第一反相器的输出端子，所述第二比较输入被耦合到所述第二反相器的输出端子。
20.根据权利要求19所述的相变存储器设备，其中所述读出放大器进一步包括第一补偿电容器和第二补偿电容器，所述第一补偿电容器在所述第一反相器的输出端子和所述读出放大器的第二输入端子之间，所述第二补偿电容器在所述第二反相器的输出端子和所述读出放大器的第一输入端子之间；以及
其中所述电压比较器的第一比较输入被连接在所述第一反相器的输出端子和所述第一补偿电容器之间，并且所述电压比较器的第二比较输入被连接在所述第二反相器的输出端子和所述第二补偿电容器之间。
21.根据权利要求19所述的相变存储器设备，其中所述读取级进一步包括：
第一耦合电容器，在所述读取级的第一输入端子和所述读出放大器的第一输入端子之间；
第二耦合电容器，在所述读取级的第二输入端子和所述读出放大器的第二输入端子之间；
第一耦合开关，在所述读取级的第一输入端子和所述第一耦合电容器之间；以及
第二耦合开关，在所述读取级的第二输入端子和所述第二耦合电容器之间。
22.根据权利要求21所述的相变存储器设备，进一步包括：
第一电压钳位开关，在所述电源线和所述读取级的第一输入端子之间，所述第一电压钳位开关与串联的所述第一预充电开关和所述第一主选择开关并联；以及
第二电压钳位开关，在所述电源线和所述读取级的第二输入端子之间，所述第二电压钳位开关与串联的所述第二预充电开关和所述第二主选择开关并联。
23.根据权利要求22所述的相变存储器设备，进一步包括：
读取开关，具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间；
第一平衡开关，与所述第一反相器并联；以及
第二平衡开关，与所述第二反相器并联。
CN201811082477.3A 2017-09-28 2018-09-17 具有bjt技术中的选择器的相变存储器及其差分读取方法 Active CN109584931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102017000108905A IT201700108905A1 (it) 2017-09-28 2017-09-28 Memoria a cambiamento di fase con selettori in tecnologia bjt e relativo metodo di lettura differenziale
IT102017000108905 2017-09-28

Publications (2)

Publication Number Publication Date
CN109584931A true CN109584931A (zh) 2019-04-05
CN109584931B CN109584931B (zh) 2022-12-02

Family

ID=61006267

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821516478.XU Withdrawn - After Issue CN209183269U (zh) 2017-09-28 2018-09-17 相变存储器设备
CN201811082477.3A Active CN109584931B (zh) 2017-09-28 2018-09-17 具有bjt技术中的选择器的相变存储器及其差分读取方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201821516478.XU Withdrawn - After Issue CN209183269U (zh) 2017-09-28 2018-09-17 相变存储器设备

Country Status (3)

Country Link
US (2) US10573382B2 (zh)
CN (2) CN209183269U (zh)
IT (1) IT201700108905A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700108905A1 (it) * 2017-09-28 2019-03-28 St Microelectronics Srl Memoria a cambiamento di fase con selettori in tecnologia bjt e relativo metodo di lettura differenziale
IT201800003796A1 (it) * 2018-03-20 2019-09-20 St Microelectronics Srl Dispositivo di memoria non volatile con modalita' di lettura commutabile e relativo metodo di lettura
IT201900011523A1 (it) 2019-07-11 2021-01-11 St Microelectronics Srl Memoria a cambiamento di fase con circuito di regolazione della tensione di alimentazione
US11043276B1 (en) * 2020-02-20 2021-06-22 Sandisk Technologies Llc Sense amplifier architecture providing improved memory performance
IT202100024365A1 (it) 2021-09-22 2023-03-22 St Microelectronics Srl Procedimento per accedere a celle di memoria, corrispondenti circuito e dispositivo di memorizzazione dati

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225998A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
EP0801399A2 (en) * 1996-04-08 1997-10-15 Sony Corporation Analog delay circuit
US5946251A (en) * 1997-07-16 1999-08-31 Mitsubishi Denki Kabushiki Kaisha Bit line equalize circuit of semiconductor memory device
US20050030809A1 (en) * 2003-08-06 2005-02-10 Daniele Vimercati Sensing circuit for a semiconductor memory
CN101211664A (zh) * 2006-12-29 2008-07-02 海力士半导体有限公司 利用自升压来读取与非型闪存设备的方法
US20090003033A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Quasi-differential read operation
US20090262587A1 (en) * 2008-04-18 2009-10-22 Park Duk-Ha Semiconductor memory device
US20090285015A1 (en) * 2008-05-19 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory device including biasing circuit
US20100195415A1 (en) * 2009-02-04 2010-08-05 Elpida Memory, Inc. Semiconductor memory device and reading method therefor
CN102163451A (zh) * 2010-02-15 2011-08-24 索尼公司 非易失性半导体存储器件
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
CN107180652A (zh) * 2016-03-09 2017-09-19 意法半导体股份有限公司 用于读取非易失性存储器器件的存储器单元的电路和方法
CN209183269U (zh) * 2017-09-28 2019-07-30 意法半导体股份有限公司 相变存储器设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381278B2 (ja) * 2004-10-14 2009-12-09 株式会社東芝 不揮発性半導体記憶装置の制御方法
KR100690914B1 (ko) * 2005-08-10 2007-03-09 삼성전자주식회사 상변화 메모리 장치
KR20110025487A (ko) * 2009-09-04 2011-03-10 삼성전자주식회사 반도체 메모리 장치
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
US9281061B2 (en) * 2012-09-19 2016-03-08 Micron Technology, Inc. Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
US20150070971A1 (en) * 2013-09-11 2015-03-12 Akira Katayama Resistance change memory
US9646684B1 (en) * 2016-08-02 2017-05-09 Stmicroelectronics S.R.L. PCM memory with margin current addition and related methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225998A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
EP0801399A2 (en) * 1996-04-08 1997-10-15 Sony Corporation Analog delay circuit
US5946251A (en) * 1997-07-16 1999-08-31 Mitsubishi Denki Kabushiki Kaisha Bit line equalize circuit of semiconductor memory device
US20050030809A1 (en) * 2003-08-06 2005-02-10 Daniele Vimercati Sensing circuit for a semiconductor memory
CN101211664A (zh) * 2006-12-29 2008-07-02 海力士半导体有限公司 利用自升压来读取与非型闪存设备的方法
US20090003033A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Quasi-differential read operation
US20090262587A1 (en) * 2008-04-18 2009-10-22 Park Duk-Ha Semiconductor memory device
US20090285015A1 (en) * 2008-05-19 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory device including biasing circuit
US20100195415A1 (en) * 2009-02-04 2010-08-05 Elpida Memory, Inc. Semiconductor memory device and reading method therefor
CN102163451A (zh) * 2010-02-15 2011-08-24 索尼公司 非易失性半导体存储器件
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
CN107180652A (zh) * 2016-03-09 2017-09-19 意法半导体股份有限公司 用于读取非易失性存储器器件的存储器单元的电路和方法
CN209183269U (zh) * 2017-09-28 2019-07-30 意法半导体股份有限公司 相变存储器设备

Also Published As

Publication number Publication date
IT201700108905A1 (it) 2019-03-28
US20200126616A1 (en) 2020-04-23
US10720210B2 (en) 2020-07-21
US10573382B2 (en) 2020-02-25
CN209183269U (zh) 2019-07-30
US20190096480A1 (en) 2019-03-28
CN109584931B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN209183269U (zh) 相变存储器设备
CN209625798U (zh) 存储器设备和电子装置
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
CN101354915B (zh) 相变存储器件、使用其的存储系统和读取存储器件的方法
CN101908374B (zh) 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
CN1963949B (zh) 非易失性相变存储装置及其读取方法
CN109906482A (zh) 包含存储器单元的设备及其操作方法
CN109564767A (zh) 包含多电平存储器单元的设备及其操作方法
CN102737711B (zh) 相变存储器结构和写入相变存储器结构的方法
US10861543B2 (en) Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
CN101197187A (zh) 限制功率消耗的存储器
US8982615B2 (en) Decoding architecture and method for phase change non-volatile memory devices
CN101847442A (zh) 具有双向阈值开关的非易失性存储器
US9697896B2 (en) High throughput programming system and method for a phase change non-volatile memory device
US8189373B2 (en) Phase change memory device using a multiple level write voltage
CN110299158B (zh) 半导体存储装置
US11380380B2 (en) Non volatile memory device with an asymmetric row decoder and method for selecting word lines
EP3364415B1 (en) Non-volatile phase-change memory device with a memory access function
CN112151094A (zh) 对相变存储器设备编程的方法、存储器设备和电子系统
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
EP3913630A1 (en) Non-volatile memory device with a program driver circuit including a voltage limiter
US20180122470A1 (en) Non-volatile memory, system including the memory and method for controlling the memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant