CN109560034A - 芯片贴装的工艺 - Google Patents

芯片贴装的工艺 Download PDF

Info

Publication number
CN109560034A
CN109560034A CN201811308607.0A CN201811308607A CN109560034A CN 109560034 A CN109560034 A CN 109560034A CN 201811308607 A CN201811308607 A CN 201811308607A CN 109560034 A CN109560034 A CN 109560034A
Authority
CN
China
Prior art keywords
chip
glue
protective film
back side
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811308607.0A
Other languages
English (en)
Inventor
施陈
姜金平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Hongmao Microelectronics (shanghai) Co Ltd
Original Assignee
Ziguang Hongmao Microelectronics (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Hongmao Microelectronics (shanghai) Co Ltd filed Critical Ziguang Hongmao Microelectronics (shanghai) Co Ltd
Priority to CN201811308607.0A priority Critical patent/CN109560034A/zh
Publication of CN109560034A publication Critical patent/CN109560034A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明实施例公开了一种芯片贴装的工艺，包括以下步骤：S1对晶圆进行切割并得到多个芯片。S2在已得到的多个芯片的正面贴设第一保护膜。S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度。S4将已研磨打薄后的芯片背面贴上第二保护膜。S5去除已贴有第二保护膜的芯片上的第一保护膜。S6将已去除第一保护膜的芯片上的第二保护膜去除。S7使已去除第二保护膜的芯片的背面蘸胶，胶的固化温度为60～80℃。S8将已背面蘸胶的芯片的背面贴装到基板表面，基板设置在加热轨道上。S9完成芯片贴装。本发明的芯片贴装的工艺可以减少加工工序、缩短加工周期以及降低产品的加工成本。

Description

芯片贴装的工艺
技术领域
本发明实施例涉及半导体封装工序技术领域，尤其涉及一种芯片贴装的工艺。
背景技术
早期的芯片厚度较厚，通常采用环氧树脂作为芯片与基板或框架之间的粘结剂。随着产品工艺的发展，产品的体积要求越来越小，厚度越来越薄，当芯片厚度低于150um之后，存在环氧树脂从侧面爬到芯片表面的风险。因此，厚度低于150um芯片贴装采用DAF膜(Die attach film芯片粘结薄膜)将芯片和基板或框架粘结在一起，DAF膜具有双层膜结构，比普通膜的表面多了一层胶膜，当芯片被拾取后，这层胶膜会与普通膜脱离，粘附在芯片背面，在芯片完成贴装后，通过加热使胶膜融化，从而实现芯片与基板的紧密粘接。传统厚芯片的工艺流程是先进行晶圆背面研磨减薄，再进行晶圆切割，但是当芯片的厚度低于60um之后，减薄后晶圆的拿取存在破片风险。因此，传统薄芯片的工艺流程调整为DBG(dicing before Grinding)工艺，即先进行晶圆切割，再进行晶圆背面研磨减薄，然后再采用一次激光切割工序。
本申请的发明人发现，现有技术中，传统厚芯片的工艺只能单层作业，一次不能贴装多块芯片，传统薄芯片的DBG工艺需要采用DAF膜和激光切割工序，增加了加工成本，并且延长了加工周期，导致生产效率低。
发明内容
本发明的目的在于提供一种芯片贴装的工艺，以减少加工工序、缩短加工周期以及降低产品的加工成本。
本发明实施例提供一种芯片贴装的工艺，包括以下步骤：
S1对晶圆进行切割并得到多个芯片；
S2在已得到的多个芯片的正面贴设第一保护膜；
S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度；
S4将已研磨打薄后的芯片背面贴上第二保护膜；
S5去除已贴有第二保护膜的芯片上的第一保护膜；
S6将已去除第一保护膜的芯片上的第二保护膜去除；
S7使已去除第二保护膜的芯片的背面蘸胶，所述胶的固化温度为60～80℃；
S8将已背面蘸胶的芯片的背面贴装到基板表面，所述基板设置在加热轨道上；
S9完成芯片贴装；
通过上述芯片贴装的工艺，减少传统的激光切割步骤和避免使用价格昂贵的DAF膜，从而减少加工工序、缩短加工周期以及降低产品的加工成本。
在一种可行的方案中，所述步骤S6具体包括：利用吸嘴吸抓已去除第一保护膜的芯片正面，使芯片的背面与第二保护膜脱离；
去除第二保护膜，从而便于进行后续的芯片背面蘸胶工序。利用吸嘴吸抓芯片的方式，可以保证不损害芯片的表面，且能顺利完成芯片的运输。
在一种可行的方案中，所述步骤S7具体包括：将吸抓的芯片移动至蘸胶工位，所述蘸胶工位上设有盛胶容器，所述盛胶容器包括：板形主体，所述板形主体的上侧设有盛胶槽，所述盛胶槽用于存放所述胶，将吸抓的芯片移动至所述盛胶槽的底部，完成芯片的背面蘸胶；
使芯片背面充分蘸胶，以便后续的贴装工序。
在一种可行的方案中，所述步骤S7完成之前，还包括以下步骤：
S11向所述盛胶槽中添胶，并在添胶完成后将所述盛胶槽内的胶表面刮平；
将盛胶槽内的胶表面刮平，避免后续蘸胶时芯片的背面不能充分蘸胶，影响后续的贴装工艺。
在一种可行的方案中，在步骤S7和步骤S8之间，还包括以下步骤：
S10将背面蘸胶的芯片的背面贴装到基板表面并保持至少300ms；
保持至少300ms使芯片背面的胶进行预固化，使芯片粘贴在基板上，避免芯片在基板发生移动。
在一种可行的方案中，所述盛胶槽的深度小于或者等于8um；
通过控制盛胶槽的厚度，从而控制芯片背面蘸胶的厚度，可以进一步调节贴装后的产品厚度，满足不同的客户需求。
在一种可行的方案中，在所述步骤S9之前，还包括以下步骤：
S12将背面蘸胶的芯片堆叠地贴装到基板表面的芯片的正面；
可以根据客户对芯片存储容量大小的需求，将多块芯片进行堆叠贴装。
在一种可行的方案中，所述步骤S8中的加热轨道的加热温度比所述胶的固化温度高5～10℃；
加热轨道的加热温度设定为比固化温度高5～10℃，以保证芯片背面的胶能够在规定时间里充分固化，还可以避免温度过高造成能源浪费。
在一种可行的方案中，所述胶为环氧树脂胶、有机硅树脂胶、聚酰亚胺树脂胶、聚氨酯胶或者丙烯酸树脂胶中的一种；
根据生产成本以及客户实际需求可以选择不同的胶。
基于上述方案可知，本发明提供的芯片贴装的工艺，包括以下步骤：S1对晶圆进行切割并得到多个芯片。通过切割得到所需的芯片大小，为后续的加工做好准备。其中，S2在已得到的多个芯片的正面贴设第一保护膜。具体来说，可以通过人工或者机器操作将第一保护膜平整的贴设在芯片的正面，从而保护芯片表面，避免划伤或者污染。另外，S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度。通过对芯片背面进行研磨，使芯片厚度减薄，直至得到预设的厚度，以满足客户需求。其次，S4将已研磨打薄后的芯片背面贴上第二保护膜，并将已贴有第二保护膜的芯片运输至预设位置。将第二保护膜平整的贴设在芯片的背面，然后将第二保护膜固定设置，从而将芯片固定，便于后续将芯片平稳的运输到预设位置，即下一步的加工预设点，避免运输过程中芯片滑落或者污染。接下来S5去除已贴有第二保护膜的芯片上的第一保护膜。其次，S6将已去除第一保护膜的芯片上的第二保护膜去除。通过去除第一保护膜和第二保护膜，为下一步的蘸胶工序做准备。另外，S7使已去除第二保护膜的芯片的背面蘸胶，胶的固化温度为60～80℃。具体地，芯片的背面充分蘸胶，以顺利完成后续的贴装工艺。另外，选择的胶的固化温度过高时，会使芯片受热而损坏，另外，固化温度过高，将导致能耗增加，增加生产成本，胶的固化温度为60～80℃时，既可以保证胶充分固化，又不会使芯片受热损坏。另外，S8将已背面蘸胶的芯片的背面贴装到基板表面，基板设置在加热轨道上。具体来说，加热轨道使胶通过受热固化，从而实现将芯片紧密粘接在基板上。S9完成芯片贴装。通过以上芯片贴装的工艺，从而减少加工工序、缩短加工周期以及降低产品的加工成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中的芯片贴装的工艺流程图；
图2为本发明实施例二中的芯片贴装的工艺流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明实施例一中的芯片贴装的工艺流程图，如图1所示，本实施例中的芯片贴装的工艺，包括以下步骤：
S1对晶圆进行切割并得到多个芯片。
具体的说，步骤S1中的晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆，晶圆的厚度一般为750um。根据所需的芯片大小，可以先在晶圆表面作出多条相互平行的横向标记线，以及与横向标记线垂直的多条纵向标记线，然后通过激光沿所作出横向标记线和纵向标记线进行切割，将结构不完整的芯片舍弃，从而得到多个矩形结构的芯片。
S2在已得到的多个芯片的正面贴设第一保护膜。
本实施例中，第一保护膜具有一定的粘接性，但为了便于后续操作，优选的第一保护膜在去除之后不会残留在芯片的表面。因此，本实施例中的第一保护膜为UV膜(Ultraviolet Rays，紫外光线膜)，可市购，UV膜在经过紫外光照射后，UV膜的粘性变弱，从而便于与芯片分离。本领域技术人员应当知晓，第一保护膜还可以为蓝膜，可市购，蓝膜为聚氯乙烯膜上涂有特殊粘合剂，具有一定的粘接性且揭膜后不会残留在芯片表面。
S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度。
实际研磨时，可以通过砂轮研磨设备对芯片背面进行研磨。例如，可以将已贴有第一保护膜的芯片移动至砂轮研磨设备的表面，使芯片的背面平整放置在研磨机上，通过砂轮的高速旋转，从而对芯片的背面进行研磨，使芯片厚度减薄，例如可以研磨直至芯片为厚度60um或者更薄。本领域技术人员应当知晓，还可以根据客户不同需求，将芯片研磨为不同的厚度。
S4将已研磨打薄后的芯片背面贴上第二保护膜。
本实施例中，第二保护膜具有一定的粘接性，但为了便于后续操作，优选的第一保护膜在去除之后不会残留在芯片的表面。因此，本实施例中的第一保护膜为UV膜(Ultraviolet Rays，紫外光线膜)，可市购，UV膜在经过紫外光照射后，UV膜的粘性变弱，从而便于与芯片分离。本领域技术人员应当知晓，第一保护膜还可以为蓝膜，可市购，蓝膜为聚氯乙烯膜上涂有特殊粘合剂，具有一定的粘接性且揭膜后不会残留在芯片表面。贴膜时，将第二保护膜平整的贴设在芯片的背面，然后将第二保护膜固定设置，从而将芯片固定，便于后续将芯片平稳的运输到下一个待加工位置。
S5去除已贴有第二保护膜的芯片上的第一保护膜。
具体来说，将已贴有第二保护膜的芯片运输到加工位置后，通过人工或者机器操作从而揭掉芯片正面的第一保护膜。
S6将已去除第一保护膜的芯片上的第二保护膜去除。
实际过程中，将已去除第一保护膜的芯片向上吸抓或者拾取，使芯片的背面与第二保护膜脱离，从而去除掉第二保护膜，以便后续的工艺操作。
S7使已去除第二保护膜的芯片的背面蘸胶，胶的固化温度为60～80℃。
本实施例中，将已去除第二保护膜的芯片吸抓或者拾取，然后将芯片移动到蘸胶区域，使芯片的背面充分蘸胶，以顺利完成后续的贴装工艺。胶的固化温度即为胶从液态或者半固态转变为固态所需要的温度。举例来说，胶的固化温度为60℃，则当外界提供的温度低于60℃时，胶不能固化或者不能完全固化，当外界提供的温度为60℃或者高于60℃时，才能使胶完全固化。
S8将已背面蘸胶的芯片的背面贴装到基板表面，基板设置在加热轨道上。
具体贴装时，将已背面蘸胶的芯片移动到基板上方，然后将芯片向下移动，直至芯片背面平整的贴装到基板表面，基板下表面贴设在已经预先加热的轨道上。
S9完成芯片贴装。待芯片背面的胶固化后，即完成贴装工艺。
通过上述内容不难发现，本实施例中的芯片贴装的工艺，包括以下步骤：S1对晶圆进行切割并得到多个芯片。通过切割得到所需的芯片大小，为后续的加工做好准备。其中，S2在已得到的多个芯片的正面贴设第一保护膜。具体来说，可以通过人工或者机器操作将第一保护膜平整的贴设在芯片的正面，从而保护芯片表面，避免划伤或者污染。另外，S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度。通过对芯片背面进行研磨，使芯片厚度减薄，直至得到预设的厚度，以满足客户需求。其次，S4将已研磨打薄后的芯片背面贴上第二保护膜，并将已贴有第二保护膜的芯片运输至预设位置。将第二保护膜平整的贴设在芯片的背面，然后将第二保护膜固定设置，从而将芯片固定，便于后续将芯片平稳的运输到预设位置，即下一步的加工预设点，避免运输过程中芯片滑落或者污染。接下来S5去除已贴有第二保护膜的芯片上的第一保护膜。其次，S6将已去除第一保护膜的芯片上的第二保护膜去除。通过去除第一保护膜和第二保护膜，为下一步的蘸胶工序做准备。另外，S7使已去除第二保护膜的芯片的背面蘸胶，胶的固化温度为60～80℃。具体地，芯片的背面充分蘸胶，以顺利完成后续的贴装工艺。另外，选择的胶的固化温度过高时，会使芯片受热而损坏，另外，固化温度过高，将导致能耗增加，增加生产成本，胶的固化温度为60～80℃时，既可以保证胶充分固化，又不会使芯片受热损坏。另外，S8将已背面蘸胶的芯片的背面贴装到基板表面，基板设置在加热轨道上。具体来说，加热轨道使胶通过受热固化，从而实现将芯片紧密粘接在基板上。S9完成芯片贴装。通过以上芯片贴装的工艺，从而减少加工工序、缩短加工周期以及降低产品的加工成本。
可选的，在本实施例中，步骤S6具体包括：利用吸嘴吸抓已去除第一保护膜的芯片正面，使芯片的背面与第二保护膜脱离。具体来说，吸嘴可以为真空吸嘴，即吸嘴底部是一个连接真空泵的密封管，工作时通过密封管泵吸出吸嘴内的空气，使吸嘴牢牢吸附于芯片正面，吸嘴向上抬起时，使芯片的背面与第二保护膜脱离，从而便于后续的芯片运输。利用吸嘴吸抓芯片的方式，可以保证不损害芯片的表面，且能顺利完成芯片的运输。
进一步地，在本实施例中，步骤S7具体包括：将吸抓的芯片移动至蘸胶工位，蘸胶工位上设有盛胶容器，盛胶容器包括：板形主体，板形主体的上侧设有盛胶槽，盛胶槽用于存放胶，将吸抓的芯片移动至盛胶槽的底部，完成芯片的背面蘸胶。本领域技术人员应当理解，通过吸嘴将吸抓的芯片移动至蘸胶工位，蘸胶工位上设置有盛胶容器，盛胶容器包括一个呈矩形的板形主体，板形主体上侧的中间部分设有一个矩形的盛胶槽，盛胶槽的深度可以根据蘸胶所需的厚度进行设置，通过吸嘴将吸抓的芯片移动至盛胶槽的底部，使芯片背面充分蘸胶，以便后续的贴装工序。进一步地，在本实施例中，盛胶槽的深度小于或者等于8um。具体来说，传统的DAF膜贴装时的厚度固定，例如厚度为10um，而通过控制盛胶槽的厚度，从而控制芯片背面蘸胶的厚度，可以进一步调节贴装后的产品厚度。例如，可以将盛胶槽的深度设为8um，使芯片背面蘸胶厚度为第一厚度，也可以将盛胶槽的深度设为6um，使芯片背面蘸胶厚度为第二厚度，第一厚度的值大于第二厚度的值，从而使芯片背面蘸胶厚度减薄，以使贴装后的产品厚度减薄，以满足不同的客户需求。
可选地，在本实施例中，步骤S8中的加热轨道的加热温度比胶的固化温度高5～10℃。具体来说，通过加热轨道使芯片背面的胶受热进行固化，实现芯片紧密粘接在基板上。由于轨道存在散热以及热量传递时存在损耗等，为保证芯片背面的胶能够在规定时间里充分固化，因此将加热轨道的加热温度设定为比固化温度高5～10℃，另外，还可以避免温度过高造成能源浪费。
值得指出的是，本实施例中，芯片背面所蘸的胶为环氧树脂胶、有机硅树脂胶、聚酰亚胺树脂胶、聚氨酯胶或者丙烯酸树脂胶中的一种。具体地，本实施例中使用的胶为低温固化胶，低温便于实际生产操作，且不增加生产成本，其次，胶的粘接力较强，具有良好的耐腐蚀防潮性能，从而增加产品的使用寿命。
图2为本发明实施例二中的芯片贴装的工艺流程图，实施例二是实施例一的改进方案，其改进之处在于：在步骤S7和步骤S8之间，还包括以下步骤：
S10将背面蘸胶的芯片的背面贴装到基板表面并保持至少300ms。
具体来说，通过吸嘴将芯片贴装到基板表面后，吸嘴停留至少300ms，例如，可以停留300ms、320ms或者350ms，使芯片背面的胶进行预固化，使芯片粘贴在基板上，避免芯片在基板发生移动。
可选的，本实施例中，步骤S7完成之前，还包括以下步骤：
S11向盛胶槽中添胶，并在添胶完成后将盛胶槽内的胶表面刮平。
实际过程中，可以在盛胶容器的板形主体上设置一个存胶罐，存胶罐内装满胶，在板形主体上设置滑动轨道，然后在存胶罐的底部设置滑块，使存胶罐可沿着板形主体上的滑动轨道来回移动。存胶罐移动到盛胶槽的上方时，释放定量的胶，使盛胶槽内充满胶，然后利用存胶罐将盛胶槽内的胶表面刮平，避免后续蘸胶时芯片的背面不能充分蘸胶，影响后续的贴装工艺。
可选的，在本实施例中，在步骤S9之前，还包括以下步骤：
S12将背面蘸胶的芯片堆叠地贴装到基板表面的芯片的正面。
举例来说，可以根据客户对芯片存储容量大小的需求，将多块芯片进行堆叠贴装。第一块芯片贴装完成之后，利用吸嘴再次吸抓另一芯片，然后使芯片背面蘸胶，将已背面蘸胶的芯片的背面贴装到基板表面的第一块芯片的正面，依次重复以上步骤，从而完成多块芯片的堆叠贴装。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种芯片贴装的工艺，其特征在于，包括以下步骤：
S1对晶圆进行切割并得到多个芯片；
S2在已得到的多个芯片的正面贴设第一保护膜；
S3对已贴有第一保护膜的芯片的背面进行研磨打薄至预设厚度；
S4将已研磨打薄后的芯片背面贴上第二保护膜；
S5去除已贴有第二保护膜的芯片上的第一保护膜；
S6将已去除第一保护膜的芯片上的第二保护膜去除；
S7使已去除第二保护膜的芯片的背面蘸胶，所述胶的固化温度为60～80℃；
S8将已背面蘸胶的芯片的背面贴装到基板表面，所述基板设置在加热轨道上；
S9完成芯片贴装。
2.根据权利要求1所述的芯片贴装的工艺，其特征在于，所述步骤S6具体包括：利用吸嘴吸抓已去除第一保护膜的芯片正面，使芯片的背面与第二保护膜脱离。
3.根据权利要求2所述的芯片贴装的工艺，其特征在于，所述步骤S7具体包括：将吸抓的芯片移动至蘸胶工位，所述蘸胶工位上设有盛胶容器，所述盛胶容器包括：板形主体，所述板形主体的上侧设有盛胶槽，所述盛胶槽用于存放所述胶，将吸抓的芯片移动至所述盛胶槽的底部，完成芯片的背面蘸胶。
4.根据权利要求3所述的芯片贴装的工艺，其特征在于，所述步骤S7完成之前，还包括以下步骤：
S11向所述盛胶槽中添胶，并在添胶完成后将所述盛胶槽内的胶表面刮平。
5.根据权利要求1所述的芯片贴装的工艺，其特征在于，在步骤S7和步骤S8之间，还包括以下步骤：
S10将背面蘸胶的芯片的背面贴装到基板表面并保持至少300ms。
6.根据权利要求5所述的芯片贴装的工艺，其特征在于，所述盛胶槽的深度小于或者等于8um。
7.根据权利要求1所述的芯片贴装的工艺，其特征在于，在所述步骤S9之前，还包括以下步骤：
S12将背面蘸胶的芯片堆叠地贴装到基板表面的芯片的正面。
8.根据权利要求1所述的芯片贴装的工艺，其特征在于，所述步骤S8中的加热轨道的加热温度比所述胶的固化温度高5～10℃。
9.根据权利要求1至8中任意一项所述的芯片贴装的工艺，其特征在于，所述胶为环氧树脂胶、有机硅树脂胶、聚酰亚胺树脂胶、聚氨酯胶或者丙烯酸树脂胶中的一种。
CN201811308607.0A 2018-11-05 2018-11-05 芯片贴装的工艺 Pending CN109560034A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811308607.0A CN109560034A (zh) 2018-11-05 2018-11-05 芯片贴装的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811308607.0A CN109560034A (zh) 2018-11-05 2018-11-05 芯片贴装的工艺

Publications (1)

Publication Number Publication Date
CN109560034A true CN109560034A (zh) 2019-04-02

Family

ID=65865682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811308607.0A Pending CN109560034A (zh) 2018-11-05 2018-11-05 芯片贴装的工艺

Country Status (1)

Country Link
CN (1) CN109560034A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109916905A (zh) * 2019-04-26 2019-06-21 紫光宏茂微电子(上海)有限公司 一种锡镍焊料imc层金相腐蚀剂及其金相组织显示方法
CN113035720A (zh) * 2021-03-01 2021-06-25 紫光宏茂微电子(上海)有限公司 芯片上片方法
CN113460948A (zh) * 2021-06-30 2021-10-01 西人马联合测控（泉州）科技有限公司 一种芯片封装结构和芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577756A (zh) * 2003-07-29 2005-02-09 南茂科技股份有限公司 晶圆背面研磨制程
US20080134484A1 (en) * 2001-02-27 2008-06-12 Pendse Rajendra D Apparatus and process for precise encapsulation of flip chip interconnects
JP2009140950A (ja) * 2007-12-03 2009-06-25 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2013219245A (ja) * 2012-04-10 2013-10-24 Canon Machinery Inc 半導体装置の製造方法
CN108470698A (zh) * 2018-03-27 2018-08-31 唐人制造（宁波）有限公司 一种工件对准贴装装置及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080134484A1 (en) * 2001-02-27 2008-06-12 Pendse Rajendra D Apparatus and process for precise encapsulation of flip chip interconnects
CN1577756A (zh) * 2003-07-29 2005-02-09 南茂科技股份有限公司 晶圆背面研磨制程
JP2009140950A (ja) * 2007-12-03 2009-06-25 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2013219245A (ja) * 2012-04-10 2013-10-24 Canon Machinery Inc 半導体装置の製造方法
CN108470698A (zh) * 2018-03-27 2018-08-31 唐人制造（宁波）有限公司 一种工件对准贴装装置及其方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109916905A (zh) * 2019-04-26 2019-06-21 紫光宏茂微电子(上海)有限公司 一种锡镍焊料imc层金相腐蚀剂及其金相组织显示方法
CN113035720A (zh) * 2021-03-01 2021-06-25 紫光宏茂微电子(上海)有限公司 芯片上片方法
CN113460948A (zh) * 2021-06-30 2021-10-01 西人马联合测控（泉州）科技有限公司 一种芯片封装结构和芯片封装方法

Similar Documents

Publication Publication Date Title
CN109560034A (zh) 芯片贴装的工艺
CN105006510B (zh) 一种csp led的封装方法
CN104916763A (zh) 一种芯片级封装led的封装方法
CN103515250B (zh) 一种75μm超薄芯片生产方法
CN103346181B (zh) 一种无焊带太阳能电池组件及其制备方法
JP5784658B2 (ja) 半導体装置の製造方法及び製造装置
CN104039087B (zh) 一种电路板组件的有机硅凝胶无模具灌封方法
CN104332462B (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN110112129B (zh) 一种玻璃荧光片的发光半导体制作工艺
CN111489966A (zh) 晶圆的切割方法
CN110211913A (zh) 一种柔性芯片的制造方法
FI76220C (fi) Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter.
CN106876534A (zh) 一种倒装芯片级led光源的封装方法
CN107689411A (zh) 合成石英玻璃盖和光学器件封装体
CN102593327A (zh) 圆片级发光二级管倒装封装工艺
CN108695227A (zh) 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN105097566A (zh) 一种晶圆级扇出封装的制作方法
CN104425689A (zh) 供膜及贴膜装置、具有该装置的半导体芯片封装件制造装置以及半导体芯片封装件制造方法
CN108109993A (zh) 一种csp的制造方法
CN110176418A (zh) 一种柔性芯片拾取方法与拾取设备
CN100452332C (zh) 集成电路或分立器件引线框架上涂胶装片的方法
CN204632807U (zh) 一种芯片级封装led
US20190280170A1 (en) Method for manufacturing light emitting device
CN103165542A (zh) 倒装芯片封装中的芯片背面涂层
CN102431951A (zh) 一种双载体双mems器件封装件及其生产方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402

RJ01 Rejection of invention patent application after publication