CN109461401B - 栅极驱动电路及其显示装置 - Google Patents

Abstract

公开了栅极驱动电路及其显示装置，栅极驱动电路包括多级栅极驱动单元，栅极驱动单元包括输入模块根据前级驱动信号进行预充电，用于向第一节点和第二节点提供电压；输出模块根据第一时钟信号和第一节点的电压产生第一栅极驱动信号，根据第二时钟信号和第二节点的电压产生第二栅极驱动信号；下拉模块根据第三时钟信号产生第一下拉信号下拉第一节点的电压，根据后级驱动信号产生第二下拉信号下拉第二节点的电压，第一栅极驱动信号和第二栅极驱动信号先后驱动所述显示面板上相邻的两条栅极线。本发明在高分辨率的基础上栅极驱动单元的数量减半，降低了显示装置可能发生不良风险的几率，利于实现显示装置具有高分辨率的窄边框设计。

Description

栅极驱动电路及其显示装置

技术领域

本发明涉及显示技术领域，更具体地涉及栅极驱动电路及其显示装置。

背景技术

图1示出现有技术的显示装置的结构示意图，如图1所示，显示装置1000包括显示面板1100、栅极驱动电路以及源极驱动电路(图中未示出)。栅极驱动电路包括2n级GIA(Gate Driver in Array，集成栅极驱动电路)单元1200，n为非零自然数。显示面板1100包括多个阵列排布的像素单元1110以及2n条传输栅极驱动信号的扫描线1120，每个像素单元包含一个薄膜晶体管T1、液晶电容C_LC以及储存电容C_ST。在显示面板1100中，位于同一行的像素单元1110中的薄膜晶体管的栅极通过同一条扫描线1120与栅极驱动电路中对应地一级栅极驱动单元1200相连，栅极驱动电路通过多条扫描线逐行选通显示面板1100中的各个像素单元1110；位于同一列的像素单元中的薄膜晶体管的源极或漏极通过同一条数据线与源极驱动电路相连，源极驱动电路通过多条数据线对各个像素单元施加灰阶电压，从而使显示面板呈现图像。

现有技术中一个栅极驱动单元驱动一条扫描线，当显示面板的分辨率越高时，栅极驱动单元数量增加使得栅极驱动电路结构的高度相应减小、宽度增大，从而边框也相应的增大，导致显示装置窄边框的实现更困难。并且栅极驱动单元数量增加会使显示装置存在不良风险。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种栅极驱动电路及其显示装置，在高分辨率的基础上实现对显示装置的窄边框设计。

根据本发明的一方面提供的一种栅极驱动电路，包括多级用于驱动显示面板上栅极线的栅极驱动单元，所述栅极驱动单元包括：输入模块，根据前级驱动信号进行预充电，用于向第一节点和第二节点提供电压；输出模块，分别根据第一时钟信号和所述第一节点的电压产生第一栅极驱动信号，根据第二时钟信号和所述第二节点的电压产生第二栅极驱动信号；下拉模块，分别根据第三时钟信号产生第一下拉信号下拉所述第一节点的电压，根据后级驱动信号产生第二下拉信号下拉所述第二节点的电压；以及稳定模块，根据接收的直流信号、低电压参考信号以及第三节点的电压稳定所述第一节点的电压、第二节点的电压、第一栅极驱动信号以及第二栅极驱动信号，其中，所述第一栅极驱动信号和第二栅极驱动信号驱动所述显示面板上相邻的两条栅极线。

优选地，所述输入模块包括第一开关管，第一通路端与所述第一节点连接；以及第二开关管，控制端与所述第一开关管的控制端连接并接收所述前级驱动信号，第一通路端与所述第一开关管的第二通路端连接并接收所述前级驱动信号，第二通路端与所述第二节点连接。

优选地，所述输出模块包括第一输出模块和第二输出模块，所述第一输出模块包括第一电容；以及第三开关管，控制端经由所述第一节点连接所述第一电容的一端，第一通路端连接所述第一电容的另一端并输出所述第一栅极驱动信号，第二通路端接收所述第一时钟信号，所述第二输出模块包括第二电容；以及第四开关管，控制端经由所述第二节点连接所述第一电容的一端，第一通路端接收所述第二时钟信号，第二通路端连接所述第二电容的另一端并输出所述第二栅极驱动信号。

优选地，所述下拉模块包括第一下拉模块和第二下拉模块，所述第一下拉模块包括第五开关管，控制端接收所述第三时钟信号，第一通路端连接所述第一节点，第二通路端接收所述电压参考信号，所述第二下拉模块包括第六开关管，控制端接收所述后级驱动信号，第一通路端连接所述第二节点，第二通路端接收所述电压参考信号。

优选地，所述稳定模块包括第七开关管，控制端与第一通路端连接以接收所述直流信号，第二通路端向所述第三节点提供电压；第八开关管和第十三开关管，用于稳定所述第二节点处的电压，所述第八开关管的控制端和所述第十三开关管的第一通路端连接并与所述第三节点连接，所述第八开关管的第一通路端和所述第十三开关管的控制端连接并与所述第二节点连接，所述第八开关管和所述第十三开关管的第二通路端接收所述低电压参考信号；第九开关管和第十开关管，用于稳定所述第一节点处的电压，所述第十开关管的控制端和所述第九开关管的第一通路端连接并与所述第三节点连接，所述第十开关管的第一通路端和所述第九开关管的控制端连接并与所述第一节点连接，所述第十开关管和所述第九开关管的第二通路端接收所述低电压参考信号；第十一开关管，用于稳定所述第二栅极驱动信号，控制端连接所述第三节点，第一通路端接收所述第二栅极驱动信号，第二通路端接收所述低电压参考信号；以及第十二开关管，用于稳定所述第一栅极驱动信号，控制端连接所述第三节点，第一通路端接收所述第一栅极驱动信号，第二通路端接收所述低电压参考信号。

优选地，所述稳定模块还接收稳压信号，所述第十三开关管和所述第九开关管的第二通路端接收所述稳压信号。

优选地，所述输入模块还包括第十四开关管，控制端和第一通路端连接以接收所述前级驱动信号，第二通路端向第四节点提供电压，所述第二开关管的控制端与所述第一开关管的控制端连接并与所述第四节点连接，所述第二开关管的第一通路端与所述第一开关管的第二通路端连接并与所述第四节点连接，所述稳定模块包括第十五开关管和第十六开关管，用于稳定所述第四节点处的电压，所述第十五开关管的控制端和所述第十六开关管的第一通路端连接并与所述第三节点连接，所述第十五开关管的第一通路端和所述第十六开关管的控制端连接并与所述第四节点连接，所述第十五开关管和所述第十六开关管的第二通路端接收所述低电压参考信号。

优选地，所述前级驱动信号为所述第二栅极驱动信号的前一级驱动信号，所述后级驱动信号为所述第二栅极驱动信号的后一级驱动信号。

优选地，所述第一时钟信号、第二时钟信号以及第三时钟信号的周期均相等，所述第一时钟信号、第二时钟信号以及第三时钟信号依次从低电平变化为高电平，且所述第一时钟信号、第二时钟信号以及第三时钟信号由低电平变化为高电平的间隔时间为四分之一个周期。

根据本发明的另一方面提供的一种显示装置，包括上述所述的栅极驱动电路。

本发明实施例提供的栅极驱动电路及其显示装置，其中栅极驱动电路中的一级栅极驱动单元具有一定时间间隔的输出两路栅极驱动信号来扫描相邻两条扫描线，以实现栅极驱动电路逐行扫描导通对应像素单元，进而使得显示装置完成图像显示。本发明中在高分辨率的基础上栅极驱动单元的数量减半，降低了显示装置可能发生不良风险的几率，利于实现显示装置具有高分辨率的窄边框设计。其中输入模块增加一节点提高了栅极驱动电路的稳定性，并且在稳定模块减少一路稳定信号的输入使得栅极驱动电路的集成难度降低，节省了制造成本。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出现有技术的显示装置的结构示意图。

图2示出根据本发明的显示装置的结构示意图。

图3示出根据本发明的栅极驱动电路的输出波形示意图。

图4示出根据本发明的第i级栅极驱动单元的结构示意图。

图5示出根据本发明第一实施例的第i级栅极驱动单元的电路示意图。

图6示出根据本发明第一实施例的第i级栅极驱动单元的时序波形图。

图7示出根据本发明第二实施例的第i级栅极驱动单元的电路示意图。

图8示出根据本发明第三实施例的第i级栅极驱动单元的电路示意图。

图9示出根据本发明第四实施例的第i级栅极驱动单元的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图2示出根据本发明的显示装置的结构示意图，如图2所示，本发明实施例提供的显示装置2000包括显示面板1100与栅极驱动电路，其中，栅极驱动电路可以与显示面板1100集成于同一基板上以形成集成栅极驱动结构。显示面板2100包括阵列排布的像素单元1110以及2n条传输栅极驱动信号的扫描线1120，n为非零自然数。每个像素单元1110包括第一薄膜晶体管T1、液晶电容C_LC以及储存电容C_ST，其中第一薄膜晶体管T1的栅极与一扫描线1120相连。栅极驱动电路包括级联的n个GIA(Gate Driver in Array，集成栅极驱动电路)单元2200，其中，一个GIA单元输出两个栅极驱动信号，每个栅极驱动单元2200连接相邻的两条扫描线1120，通过相邻的两条扫描线1120对显示面板1100中与相邻两条扫描线相对应地两行像素单元1110施加栅极驱动信号，从而逐行导通对应两行中的像素单元1110。

图3示出根据本发明的栅极驱动电路的输出波形示意图，如图3所示，在27℃的情况下，本发明上述显示装置中栅极驱动电路中的一个栅极驱动单元输出两路栅极驱动信号。其中，图中示出第一级栅极驱动单元输出的栅极驱动信号G1A和栅极驱动信号G2B的波形，第九级栅极驱动单元输出的栅极驱动信号G9A和栅极驱动信号G9B的波形，以及第十五级栅极驱动单元输出的栅极驱动信号G15A和栅极驱动信号G15B的波形。多级驱动单元之间先后输出栅极驱动信号，一级栅极驱动单元具有一定时间间隔的输出两路栅极驱动信号来扫描相邻两条扫描线，以实现栅极驱动电路逐行扫描导通对应像素单元，进而使得显示装置完成图像显示。

图4示出根据本发明的第i级栅极驱动单元的结构示意图。其中本申请中i为非零自然数，如图4所示，本发明实施例的第i级栅极驱动单元2200包括输入模块2210、下拉模块、输出模块以及稳定模块2260，更具体地，输出模块包括第一输出模块2220和第二输出模块2230，下拉模块包括第一下拉模块2240和第二下拉模块2250。

输入模块2210接收前级驱动信号G(i-1)B对栅极驱动单元2200进行预充电，并向第一节点Q1和第二节点Q2提供电压。

第一下拉模块2240和第一输出模块2220分别连接第一节点Q1，第一输出模块2220接收第一节点Q1处的电压，并通过第一时钟信号CLK1控制产生并输出第一栅极驱动信号GiA。第一下拉模块2240通过第三时钟信号CLK3产生第一下拉信号，用于下拉第一节点Q1的电压，进而完成第一栅极驱动信号GiA的输出。

第二下拉模块2250和第二输出模块2230分别连接第二节点Q2，第二输出模块2230接收第二节点Q2处的电压，并通过第二时钟信号CLK2控制产生并输出第二栅极驱动信号GiB。第二下拉模块2250通过后级驱动信号G(i+1)B产生第二下拉信号，用于下拉第二节点Q2的电压，进而完成第二栅极驱动信号GiB的输出。

稳定模块2260接收直流信号DC向第三节点Q3(图中未示出)提供电压，并根据接收的低电压参考信号VGL和稳压信号VSQ中至少之一以及第三节点Q3的电压稳定第一节点Q1的电压、第二节点Q2的电压、第一栅极驱动信号GiA以及第二栅极驱动信号GiB，进而完成第一栅极驱动信号GiA和第二栅极驱动信号GiB的稳定输出。其中，第一栅极驱动信号GiA和第二栅极驱动信号GiB用于驱动显示面板上相邻的两条栅极线。

本发明的实施例中前级驱动信号和后级驱动信号例如分别为栅极驱动单元输出的第一栅极驱动信号的前一级驱动信号和后一级驱动信号，第一时钟信号CLK1、第二时钟信号CLK2以及第三时钟信号CLK3的周期例如均相等，第一时钟信号CLK1、第二时钟信号CLK2以及第三时钟信号CLK3例如依次从低电平变化为高电平，且第一时钟信号CLK1、第二时钟信号CLK2以及第三时钟信号CLK3由低电平变化为高电平的间隔时间例如为四分之一个时钟周期。需要说明的是，上述实施例仅为更详细地描述本发明，但本发明的实现并不以此为限。

图5示出根据本发明第一实施例的第i级栅极驱动单元的电路示意图，如图5所示，第i级栅极驱动单元3200的电路结构如下。

输入模块3210包括第一开关管T1和第二开关管T2，第一开关管T1控制端与第二开关管T2的控制端连接并接收前级驱动信号G(i-1)B进行预充电，第一开关管T1的第二通路端与第二开关管T2第一通路端连接并接收前级驱动信号G(i-1)B，进而第一开关管T1的第一通路端连接第一节点Q1以向第一节点Q1提供电压，第二开关管T2的第二通路端连接第二节点Q2以向第二节点Q2提供电压。

第一输出模块3220包括第一电容C1和第三开关管T3，第三开关管T3的控制端经由第一节点Q1连接第一电容C1的一端，第三开关管T3的第二通路端接收第一时钟信号CLK1用于控制第一节点Q1处的电压，第三开关管T3的第一通路端连接第一电容C1的另一端并输出第一栅极驱动信号GiA。

第二输出模块3230包括第二电容C2和第四开关管T4，第四开关管T4的控制端经由第二节点Q2连接第二电容C2的一端，第四开关管T4的第一通路端接收第二时钟信号CLK2用于控制第二节点Q2处的电压，第四开关管T4的第二通路端连接第二电容C2的另一端并输出第二栅极驱动信号GiB。

第一下拉模块3240包括第五开关管T5，第五开关管T5的控制端接收第三时钟信号CLK3，第五开关管T5的第二通路端接收低电压参考信号VGL，第五开关管T5的第一通路端连接第一节点Q1，用于通过第三时钟信号CLK3和低电压参考信号VGL控制下拉第一节点Q1处的电压，进而完成对第一栅极驱动信号GiA的输出。第二下拉模块3250包括第六开关管T6，第六开关管T6的控制端接收后级驱动信号G(i+1)B，第六开关管T6的第二通路端接收低电压参考信号VGL，第六开关管T6的第一通路端连接第二节点Q2，用于通过后级驱动信号G(i+1)B和低电压参考信号VGL控制下拉第二节点Q2处的电压，进而完成队第二栅极驱动信号GiB的输出。

稳定模块3260包括开关管T7-T13，用于稳定第一节点Q1的电压、第二节点Q2的电压、第一栅极驱动信号GiA以及第二栅极驱动信号GiB。

第七开关管T7的控制端与第一通路端连接并接收直流信号DC，第七开关管T7的第二通路端连接第三节点Q3以向其提供电压。第八开关管T8的控制端和第十三开关管T13的第一通路端连接并与第三节点Q3连接，第八开关管T8的第一通路端和第十三开关管T13的控制端连接并与第二节点Q2连接，第八开关管T8的第二通路端接收低电压参考信号VGL，第十三开关管T13的第二通路端接收稳压信号VSQ，第八开关管T8和第十三开关管T13用于稳定第二节点Q2处的电压。

第十开关管T10的控制端和第九开关管T9的第一通路端连接并与第三节点Q3连接，第十开关管T10的第一通路端和第九开关管T9的控制端连接并与第一节点Q2连接，第十开关管T10的第二通路端接收低电压参考信号VGL，第九开关管T9的第二通路端接收稳压信号VSQ，第十开关管T10和第九开关管T9用于稳定第一节点Q1处的电压。第十一开关管T11的控制端连接第三节点Q3，第十一开关管T11的第一通路端接收第二栅极驱动信号GiB，第十一开关管T11的第二通路端接收低电压参考信号VGL，用于稳定第二栅极驱动信号GiB。第十二开关管T12的控制端连接第三节点Q3，第十二开关管T12的第一通路端接收第一栅极驱动信号GiA，第十二开关管T12的第二通路端接收低电压参考信号VGL，用于稳定第一栅极驱动信号GiA。

其中，第一栅极驱动信号GiA和第二栅极驱动信号GiB用于驱动显示面板上相邻的两条栅极线。

需要说明的是，在本实施例中提及的第一至第十三开关管T1-T13均为N型薄膜晶体管，且各个晶体管的第一通路端与第二通路端可以互换(即漏极和源极可以互换)，但是本发明的实现不限于此。

该实施例中栅极驱动单元可以驱动相邻两条扫描线，在实现高分辨率的基础上减少栅极驱动单元的数量，降低了显示装置可能发生不良风险的几率，利于实现显示装置具有高分辨率的窄边框设计。

图6示出根据本发明第一实施例的第i级栅极驱动单元的时序波形图，如图6所示，每一级栅极驱动单元的工作过程包括七个阶段。具体如下：

第一阶段即为预充电阶段：前级驱动信号G(i-1)B由参考低电平跳至参考高电平，第一开关管T1、第二开关管T2导通，对第一节点Q1和第二节点Q2进行预充电，使第一节点Q1和第二节点Q2点处的电压上拉的，进而导通第三开关管T3、第四开关管T4，同时第一节点Q1和第二节点Q2点导通第十三开关管T13、第九开关管T9，将第三节点处的电压下拉至VSQ，第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12关断，停止了对第一节点Q1的电压、第二节点Q2的电压、第一栅极驱动信号GiA以及第二栅极驱动信号GiB的下拉。且第三时钟信号CLK3和后级驱动信号G(i+1)B都为低电平，所以第五开关管T5、第六开关管T6关断。

第二阶段即为第一节点上拉阶段：第一时钟信号CLK1由参考低电平跳变至参考高电平，经过导通的第三开关管T3与第一电容C1发生自举，第一节点Q1处的电压进一步上拉，第三开关管T3完全导通，本级栅极驱动单元的第一输出模块输出第一栅极驱动信号GiA为高电平。由于第二时钟信号CLK2、第三时钟信号CLK3和后级驱动信号G(i+1)B都为低电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12、第五开关管T5、第六开关管T6关断。

第三阶段即为第一节点、第二节点上拉阶段：第二时钟信号CLK2由参考低电平跳变至参考高电平，经过导通的第四开关管T4与第二电容C2发生自举，第二节点Q2处的电压进一步上拉，第四开关管T4完全导通，本级栅极驱动单元的第二输出模块输出第二栅极驱动信号GiB为高电平。此时第一时钟信号CLK1仍为高电平，第一节点Q1处的电压维持高电平。由于第三时钟信号CLK3和后级驱动信号G(i+1)B都为低电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12、第五开关管T5、第六开关管T6关断。

第四阶段即为第二节点上拉阶段：第一时钟信号CLK1由参考高电平跳变至参考低电平，经过导通的第三开关管T3将第一栅极驱动信号GiA下拉为低电平。此时第二时钟信号CLK2仍为高电平，第二节点Q2处的电压维持高电平。由于第三时钟信号CLK3和后级驱动信号G(i+1)B都为低电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12、第五开关管T5、第六开关管T6关断。

第五阶段即为第一节点下拉阶段：第一时钟信号CLK1为低电平，第三时钟信号CLK3由参考低电平跳变至参考高电平，第五开关管T5导通使第一节点Q1的电压下拉为低电平，第三开关管T3关断，完成对第一栅极驱动信号GiA的输出。此时第二时钟信号CLK2仍为高电平，第二节点Q2处的电压维持高电平。由于后级驱动信号G(i+1)B都为低电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12、第六开关管T6关断。

第六阶段即为第一节点稳定阶段：第二时钟信号CLK2由参考高电平跳变至参考低电平，经过导通的第四开关管T4将第二栅极驱动信号GiB下拉为低电平。此时第五开关管T5保持导通以维持第一节点的稳定。由于后级驱动信号G(i+1)B都为低电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12、第六开关管T6关断。

第七阶段即为第一节点下拉、栅极驱动单元稳定阶段：第二时钟信号CLK2为低电平，后级驱动信号G(i+1)B由参考低电平跳变至参考高电平，第六开关管T5导通使第二节点Q2的电压下拉为低电平，第四开关管T4关断，完成对第二栅极驱动信号GiB的输出。此时第一节点Q1、第二节点Q2处的电压为低电平，第十三开关管T13、第九开关管T9关闭使得第三节点Q3处的电压为高电平，此时第八开关管T8、第十开关管T10、第十一开关管T11、第十二开关管T12导通，维持第一节点Q1的电压、第二节点Q2的电压、第一栅极驱动信号GiA以及第二栅极驱动信号GiB的稳定。

图7示出根据本发明第二实施例的第i级栅极驱动单元的电路示意图，如图7所示，第i级栅极驱动单元4200包括输入模块4210、第一输出模块4220、第二输出模块4230、第一下拉模块4240、第二下拉模块4250和稳定模块4260。

优选地，第i级栅极驱动单元4200的稳定模块4260在第一实施例的基础上减少了一路稳压信号的输入，其中，稳定模块4260中的第十三开关管T13和第九开关管T9的第二通路端接收低电压参考信号VGL。

该实施例中栅极驱动单元的工作原理在本申请上文中已详细描述，故在此不再赘述。

该实施例的栅极驱动单元减少一路输入，在第一实施例带来的有益效果的基础上使得栅极驱动电路的集成难度降低，节省了制造成本。

图8示出根据本发明第三实施例的第i级栅极驱动单元的电路示意图，如图8所示，第i级栅极驱动单元5200包括输入模块5210、第一输出模块5220、第二输出模块5230、第一下拉模块5240、第二下拉模块5250和稳定模块5260。

优选地，第i级栅极驱动单元5200的输入模块5210在第一实施例的基础上增加了第十四开关管T14，第十四开关管T14的控制端和第一通路端连接以接收前级驱动信号G(i-1)B，第十四开关管T14的第二通路端向第四节点Q4提供电压，第一开关管T1控制端与第二开关管T2的控制端连接并连接第四节点Q4，第一开关管T1的第二通路端与第二开关管T2第一通路端连接并连接第四节点Q4。

优选地，第i级栅极驱动单元5200的稳定模块5260在第一实施例的基础上增加了第十五开关管T15和第十六开关管T16，用于稳定第四节点Q4处的电压，第十五开关管T15的控制端和第十六开关管T16的第一通路端连接并与第三节点Q3连接，第十五开关管T15的第一通路端和第十六开关管T16的控制端连接并与第四节点Q4连接，第十五开关管T15和第十六开关管T16的第二通路端接收低电压参考信号VGL。

该实施例中栅极驱动单元的工作原理在本申请上文中已详细描述，故在此不再赘述。

该实施例的栅极驱动单元在输入模块通过一开关管增加一节点和在稳定模块增加开关管，在第一实施例带来的有益效果的基础上使得栅极驱动单元中第一节点Q1和第二节点Q2更加稳定，提高了栅极驱动电路的稳定性。该实施例中加入的第十四至第十六开关管例如为N型薄膜晶体管，但是本发明的实现不限于此。

图9示出根据本发明第四实施例的第i级栅极驱动单元的电路示意图，如图9所示，第i级栅极驱动单元6200包括输入模块6210、第一输出模块6220、第二输出模块6230、第一下拉模块6240、第二下拉模块6250和稳定模块6260。

优选地，第i级栅极驱动单元6200的稳定模块6260在第三实施例的基础上减少了一路稳压信号的输入，其中，稳定模块6260中的第十三开关管T13和第九开关管T9的第二通路端接收低电压参考信号VGL。

该实施例中栅极驱动单元的工作原理在本申请上文中已详细描述，故在此不再赘述。

该实施例的栅极驱动单元减少一路输入，在第三实施例带来的有益效果的基础上使得栅极驱动电路的集成难度降低，节省了制造成本。

综上所述，本发明实施例提供的栅极驱动电路及其显示装置，其中栅极驱动电路中的一级栅极驱动单元具有一定时间间隔的输出两路栅极驱动信号来扫描相邻两条扫描线，以实现栅极驱动电路逐行扫描导通对应像素单元，进而使得显示装置完成图像显示。本发明中在高分辨率的基础上栅极驱动单元的数量减半，降低了显示装置可能发生不良风险的几率，利于实现显示装置具有高分辨率的窄边框设计，提高了栅极驱动电路的稳定性，并且使得栅极驱动电路的集成难度降低，节省了制造成本。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种栅极驱动电路，包括多级用于驱动显示面板上栅极线的栅极驱动单元，其特征在于，所述栅极驱动单元包括：

输入模块，根据前级驱动信号进行预充电，用于向第一节点和第二节点提供电压；

输出模块，分别根据第一时钟信号和所述第一节点的电压产生第一栅极驱动信号，根据第二时钟信号和所述第二节点的电压产生第二栅极驱动信号；

下拉模块，分别根据第三时钟信号产生第一下拉信号下拉所述第一节点的电压，根据后级驱动信号产生第二下拉信号下拉所述第二节点的电压；以及

稳定模块，根据接收的直流信号、低电压参考信号以及第三节点的电压稳定所述第一节点的电压、第二节点的电压、第一栅极驱动信号以及第二栅极驱动信号，

其中，所述第一栅极驱动信号和第二栅极驱动信号先后驱动所述显示面板上相邻的两条栅极线，所述第一时钟信号、第二时钟信号以及第三时钟信号由低电平变化为高电平的间隔时间为四分之一个周期，

在预充电阶段和上拉阶段，所述稳定模块和所述下拉模块关断，

其中，所述输入模块包括：

第一开关管，第一通路端与所述第一节点连接；以及

第二开关管，控制端与所述第一开关管的控制端连接并接收所述前级驱动信号，第一通路端与所述第一开关管的第二通路端连接并接收所述前级驱动信号，第二通路端与所述第二节点连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块包括第一输出模块和第二输出模块，所述第一输出模块包括：

第一电容；以及

第三开关管，控制端经由所述第一节点连接所述第一电容的一端，第一通路端连接所述第一电容的另一端并输出所述第一栅极驱动信号，第二通路端接收所述第一时钟信号，

所述第二输出模块包括：

第二电容；以及

第四开关管，控制端经由所述第二节点连接所述第一电容的一端，第一通路端接收所述第二时钟信号，第二通路端连接所述第二电容的另一端并输出所述第二栅极驱动信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉模块包括第一下拉模块和第二下拉模块，所述第一下拉模块包括：

第五开关管，控制端接收所述第三时钟信号，第一通路端连接所述第一节点，第二通路端接收所述电压参考信号，

所述第二下拉模块包括：

第六开关管，控制端接收所述后级驱动信号，第一通路端连接所述第二节点，第二通路端接收所述电压参考信号。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述稳定模块包括：

第七开关管，控制端与第一通路端连接以接收所述直流信号，第二通路端向所述第三节点提供电压；

第八开关管和第十三开关管，用于稳定所述第二节点处的电压，所述第八开关管的控制端和所述第十三开关管的第一通路端连接并与所述第三节点连接，所述第八开关管的第一通路端和所述第十三开关管的控制端连接并与所述第二节点连接，所述第八开关管和所述第十三开关管的第二通路端接收所述低电压参考信号；

第九开关管和第十开关管，用于稳定所述第一节点处的电压，所述第十开关管的控制端和所述第九开关管的第一通路端连接并与所述第三节点连接，所述第十开关管的第一通路端和所述第九开关管的控制端连接并与所述第一节点连接，所述第十开关管和所述第九开关管的第二通路端接收所述低电压参考信号；

第十一开关管，用于稳定所述第二栅极驱动信号，控制端连接所述第三节点，第一通路端接收所述第二栅极驱动信号，第二通路端接收所述低电压参考信号；以及

第十二开关管，用于稳定所述第一栅极驱动信号，控制端连接所述第三节点，第一通路端接收所述第一栅极驱动信号，第二通路端接收所述低电压参考信号。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述稳定模块还接收稳压信号，所述第十三开关管和所述第九开关管的第二通路端接收所述稳压信号。

6.根据权利要求1或5所述的栅极驱动电路，其特征在于，所述输入模块还包括：

第十四开关管，控制端和第一通路端连接以接收所述前级驱动信号，第二通路端向第四节点提供电压，所述第二开关管的控制端与所述第一开关管的控制端连接并与所述第四节点连接，所述第二开关管的第一通路端与所述第一开关管的第二通路端连接并与所述第四节点连接，

所述稳定模块包括：

第十五开关管和第十六开关管，用于稳定所述第四节点处的电压，所述第十五开关管的控制端和所述第十六开关管的第一通路端连接并与所述第三节点连接，所述第十五开关管的第一通路端和所述第十六开关管的控制端连接并与所述第四节点连接，所述第十五开关管和所述第十六开关管的第二通路端接收所述低电压参考信号。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述前级驱动信号为所述第二栅极驱动信号的前一级驱动信号，所述后级驱动信号为所述第二栅极驱动信号的后一级驱动信号。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号、第二时钟信号以及第三时钟信号的周期均相等，所述第一时钟信号、第二时钟信号以及第三时钟信号依次从低电平变化为高电平。

9.一种显示装置，其特征在于，包括如权利要求1至8任一项所述的栅极驱动电路。

Images