CN109450409B - 双极时钟占空比调节系统 - Google Patents

双极时钟占空比调节系统 Download PDF

Info

Publication number
CN109450409B
CN109450409B CN201810885463.9A CN201810885463A CN109450409B CN 109450409 B CN109450409 B CN 109450409B CN 201810885463 A CN201810885463 A CN 201810885463A CN 109450409 B CN109450409 B CN 109450409B
Authority
CN
China
Prior art keywords
triode
collector
emitter
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810885463.9A
Other languages
English (en)
Other versions
CN109450409A (zh
Inventor
邓民明
刘涛
王旭
石寒夫
付东兵
陈光炳
王健安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201810885463.9A priority Critical patent/CN109450409B/zh
Publication of CN109450409A publication Critical patent/CN109450409A/zh
Application granted granted Critical
Publication of CN109450409B publication Critical patent/CN109450409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种双极时钟占空比调节系统，包括：占空比调整单元、波形整形单元及共模调整设置单元，时钟信号先被输入到所述波形整形单元进行整形，整形后的一个时钟沿直接与共模调整设置单元相连接，经过波形整形单元整形后所输出的整形时钟通过所述占空比调整单元进行占空比调整，再经过波形整形单元进行波形整形，最后将经过占空比调整的边沿输入所述共模调整设置单元，由所述共模调整设置单元完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。

Description

双极时钟占空比调节系统
技术领域
本发明属于一种占空比调节系统，特别涉及一种双极时钟占空比调节系统。
背景技术
占空比可调电路作为芯片时钟电路中的重要组成部分，能够为芯片提供可调时钟高低电平比例的的时钟信号。模数转换器的时钟占空比可调电路主要功能是为模数转换器内部提供可调占空比的全局时钟，同时保证输出的时钟信号占空比为所需的有效值。传统的基于CMOS工艺的时钟占空比可调电路采用RC积分器检测时钟输出时钟的占空比(可以通过调节时钟共模来获得不同占空比的时钟输出)，输出一个与占空比成正比的占空比检测电压，此电压反馈控制反相器的尾电流源，从而调节占空比输出的边沿沿发生的时间，这样就形成了一个闭环来检测并调节占空比直到占空比为设置值的电路。或者采用数字时钟对每个高低沿的时钟沿进行采样计数，再通过数字方式比较高低计数周期的多少，并对高低电平的控制电路形成调整，从而能够实现占空比调整。
但是在采用双极工艺的系统中，为了提升模数转换器的精度，需要采用双极工艺来设计模数转换器系统，为了对双极系统提供有效时钟驱动电路，需要开发设计双极工艺下的占空比调节电路。
发明内容
针对现有技术中存在的问题，本发明提供一种结构简单的双极时钟占空比调节系统。
本发明所提供的一种双极时钟占空比调节系统，包括：占空比调整单元A2、波形整形单元A1、波形整形单元A3及共模调整设置单元A4，时钟信号先被输入到所述波形整形单元A1进行整形，整形后的一个时钟沿直接与共模调整设置单元相连接，经过波形整形单元A1整形后所输出的整形时钟通过所述占空比调整单元A2进行占空比调整，再经过波形整形单元A3进行波形整形，最后将经过占空比调整和波形整形的边沿输入所述共模调整设置单元A4，由所述共模调整设置单元完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。
其中，所述波形整形单元A1包括三极管QA及QB、电阻Rc1及Rc2，所述三极管QA的基极与信号Vip相连，集电极通过电阻Rc1与电阻Rc2的一端相连，所述三极管QA的发射极接地，所述三极管QB的基极与信号Vin相连，集电极与电阻Rc2的另一端相连，发射极接地，所述三极管QA的集电极与电阻Rc1之间的节点以及三极管QB的集电极与电阻Rc2之间的节点分别作为所述波形整形单元A1的两个输出端Von1及Vop1用于输出时钟信号；
所述波形整形单元A3包括三极管QA'及QB'、电阻Rc1'及Rc2'，所述三极管QA'的基极与信号Vip'相连，集电极通过电阻Rc1'与电阻Rc2'的一端相连，所述三极管QA'的发射极接地，所述三极管QB'的基极与信号Vin'相连，集电极与电阻Rc2'的另一端相连，发射极接地，所述三极管QA'的集电极与电阻Rc1'之间的节点以及三极管QB'的集电极与电阻Rc2'之间的节点分别作为所述波形整形单元A3的两个输出端Von1'及Vop1'用于输出时钟信号。
其中，所述占空比调整单元A2包括三极管Q1-Q4、若干电容C0、C1～Ci、若干开关K1～Ki及电阻R1、R2，所述三极管Q1的基极与波形整形单元A1的输出端Vop1相连，集电极与三极管Q2的集电极相连，所述三极管Q1的发射极与电容C0及电容C1～Ci的一端相连，所述三极管Q1的发射极还直接接地，所述三极管Q2的基极与波形整形单元A1的输出端Von1相连，发射极与电容C0的一端相连以及分别通过开关K1～Ki对应与电容C1～Ci的另一端相连，所述三极管Q2的发射极还直接接地，所述三极管Q3的基极与三极管Q1的发射极相连，所述三极管Q3的集电极与电阻R1的一端相连，所述三极管Q3的发射极接地，所述三极管Q4的基极与三极管Q2的发射极相连，所述三极管Q4的发射极与三极管Q3的发射极相连，所述三极管Q4的集电极与电阻R2的一端相连，所述电阻R2的另一端与电阻R1的另一端相连；所述三极管Q3的集电极与电阻R1之间的节点以及三极管Q4的集电极与电阻R2之间的节点分别作为所述占空比调整单元A2的两个输出端Von2及Vop2用于输出时钟信号。
其中，所述共模调整设置单元A4包括三极管Q5～Q11、电阻R3及R4，所述三极管Q5的基极与参考电压Vref相连，集电极通过电阻R3接地，发射极与三极管Q6的发射极相连，所述三极管Q6的集电极通过电阻R4接地，所述三极管Q6的基极与波形整形单元A1的输出端Vop1相连，发射极还直接与三极管Q7的发射极相连，所述三极管Q7的集电极与三极管Q6的集电极相连，所述三极管Q7的基极与波形整形单元A3输出端Von1'相连，所述三极管Q6的集电极还直接与三极管Q8的基极相连，所述三极管Q8的集电极与三极管Q9的集电极相连，所述三极管Q8及Q9的集电极还同时接地，所述三极管Q8的基极还直接与三极管Q9的基极相连，所述三极管Q8的发射极与三极管Q10的发射极相连，所述三极管Q10的集电极与其基极相连，所述三极管Q10的基极还直接与三极管Q11的基极相连，所述三极管Q11的发射极与三极管Q9的发射极相连，还直接作为整个占空比系统的信号输出，所述三极管Q10的集电极还直接与电流源相连，所述三极管Q11的集电极直接与电源相连。
其中，所述占空比调整单元A2采用非对称差分对设计，差分对两边尺寸比例为1：N。
其中，所述三极管QA、QA'及QB、QB'均为NPN型三极管。
其中，所述三极管Q1-Q4均为NPN型三极管。
其中，所述三极管Q5-Q11均为PNP型三极管。
本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。
附图说明
图1为本发明一种双极时钟占空比调节系统的较佳实施方式的方框图。
图2为图1中波形整形单元A1及A3的较佳实施方式的电路图。
图3为图1中占空比调整单元的较佳实施方式的电路图。
图4为图1中共模调整设置单元的较佳实施方式的电路图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参考图1所示，其为本发明所述的一种双极时钟占空比调节系统的较佳实施方式的方框图。所述双极时钟占空比调节系统的较佳实施方式包括占空比调整单元A2、波形整形单元A1、波形整形单元A3、共模调整设置单元A4。时钟信号先被输入到波形整形单元A1进行整形，整形后的一个时钟沿直接与共模调整设置单元A4相连接，经过波形整形单元A1整形后所输出的整形时钟与占空比调整单元A2进行占空比调整，再经过波形整形单元A3进行波形整形，最后将经过占空比调整的边沿输入共模调整设置单元A4，最后由共模调整设置单元A4完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。
请继续参考图2所示，其为所述波形整形单元A1和波形整形单元A3的较佳实施方式的电路图。所述波形整形单元A1的较佳实施方式包括三极管QA及QB、电阻Rc1及Rc2。所述三极管QA的基极与信号Vip相连，集电极通过电阻Rc1与电阻Rc2的一端相连。所述三极管QA的发射极接地。所述三极管QB的基极与信号Vin相连，集电极与电阻Rc2的另一端相连，发射极接地。所述三极管QA的集电极与电阻Rc1之间的节点以及三极管QB的集电极与电阻Rc2之间的节点分别作为所述波形整形单元A1的两个输出端Von1及Vop1用于输出时钟信号；在本实施例中，所述信号Vip和信号Vin作为所述波形整形单元A1输入端以接收时钟信号。
所述波形整形单元A3的较佳实施方式包括三极管QA'及QB'、电阻Rc1'及Rc2'。所述三极管QA'的基极与信号Vip'相连，集电极通过电阻Rc1'与电阻Rc2'的一端相连。所述三极管QA'的发射极接地。所述三极管QB'的基极与信号Vin'相连，集电极与电阻Rc2'的另一端相连，发射极接地。所述三极管QA'的集电极与电阻Rc1'之间的节点以及三极管QB'的集电极与电阻Rc2'之间的节点分别作为所述波形整形单元A3的两个输出端Von1'及Vop1'用于输出时钟信号；在本实施例中，所述信号Vip'和信号Vin'作为所述波形整形单元A3输入端以接收时钟信号。
请继续参考图3所示，其为所述占空比调整单元A2的较佳实施方式的电路图。所述占空比调整单元A2的较佳实施方式包括三极管Q1-Q4、若干电容C0、C1～Ci、若干开关K1～Ki及电阻R1、R2，所述三极管Q1的基极与波形整形单元A1的输出端Vop1相连，集电极与三极管Q2的集电极相连，所述三极管Q1的发射极与电容C0的一端相连以及分别通过通过K1～Ki对应与电容C1～Ci的一端相连，所述三极管Q1的发射极还直接接地。所述三极管Q2的基极与波形整形单元A1的输出端Von1相连，发射极与电容C0及电容C1～Ci的另一端相连，所述三极管Q2的发射极还直接接地。
所述三极管Q3的基极与三极管Q1的发射极相连，所述三极管Q3的集电极与电阻R1的一端相连，所述三极管Q3的发射极接地，所述三极管Q4的基极与三极管Q2的发射极相连，所述三极管Q4的发射极与三极管Q3的发射极相连，所述三极管Q4的集电极与电阻R2的一端相连，所述电阻R2的另一端与电阻R1的另一端相连。所述三极管Q3的集电极与电阻R1之间的节点以及三极管Q4的集电极与电阻R2之间的节点分别作为所述占空比调整单元A2的两个输出端Von2及Vop2分别与波形整形单元A3的两个输入端Vin'和Vip'相连以输出时钟信号至波形整形单元A3。
请继续参考图4所示，其为所述共模调整设置单元的较佳实施方式的电路图。所述共模调整设置单元的较佳实施方式包括三极管Q5～Q11、电阻R3及R4。所述三极管Q5的基极与参考电压Vref相连，集电极通过电阻R3接地，发射极与三极管Q6的发射极相连，所述三极管Q6的集电极通过电阻R4接地。所述三极管Q6的基极与所述波形整形单元A1的Vop1端相连；发射极还直接与三极管Q7的发射极相连，所述三极管Q7的集电极与三极管Q6的集电极相连，所述三极管Q7的基极与所述波形整形单元A3的Von1'端相连。
所述三极管Q6的集电极还直接与三极管Q8的基极相连，所述三极管Q8的集电极与三极管Q9的集电极相连，所述三极管Q8及Q9的集电极还同时接地。所述三极管Q8的基极还直接与三极管Q9的基极相连。
所述三极管Q8的发射极与三极管Q10的发射极相连，所述三极管Q10的集电极与其基极相连，所述三极管Q10的基极还直接与三极管Q11的基极相连，所述三极管Q11的发射极与三极管Q9的发射极相连，还直接作为整个占空比系统的信号输出。所述三极管Q10的集电极还直接与电流源相连，所述三极管Q11的集电极直接与电源相连。
下面将对上述双极时钟占空比调节系统的工作原理进行描述：
本发明中，所述波形整形单元A1及A3采用差分对双极放大单元，以波形整形单元A1为例，其原理如下：
Vip-VbeA+VbeB-Vin＝0
其中Vip表示输入至三极管QA的电压，Vin表示输入至三极管QB的电压，VbeA、VbeB分别为差分对中三极管QA的基极与发射极之间的电压差以及三极管QB的基极与发射极之间的电压差，其大小分别为：
VbeA＝VTln(IcA/IsA)，VbeB＝VTln(IcB/IsB)，将其代入上述公式即可得到：
IcA/IcB＝exp(Vip-Vin/VT)＝exp(Vid/VT)
同时,有整个差分对与尾电流关系有：
-(IeA+IeB)＝Itail＝(IcA+IcB)/αF
其中，IeA表示三极管QA的发射极的电流，IeB表示三极管QB的发射极的电流，IcA表示三极管QA的集电极的电流，IcB表示三极管QB的集电极的电流，αF表示共基直流放大系数，Itail表示自三极管QA及QB的发射极的节点所输出的电流，Vid表示输入信号的差模量，VT为kT/q，其中k为玻尔兹曼常量，T为温度系数，q单位电荷大小。
三极管QA和QB相应的集电极电流分别为：
IcA＝αFItail/(1+exp(-Vid/VT))
IcB＝αFItail/(1+exp(Vid/VT))
其中Vid表示输入信号的差模量，VT为kT/q，其中k为玻尔兹曼常量，T为温度系数，q单位电荷大小。
则相应的差分电压分别为：
Vod＝Vop2-Von2＝αFItailRctanh(Vid/2VT)，其中Vod表示整个放大器的输出，Vop2表示输入至三极管Q4的集电极的电压，Von2表示输入至三极管Q3的集电极的电压。
在本发明中，可以通过调整整个差分对中两个三极管及其尾电流大小，可以将整个调整占空比后的波形再经过波形整形电路。
所述占空比调整单元采用非对称差分对设计，差分对两边尺寸比例为1：N，同时尾电流大小比例也为1：N，当时钟输入时，由于整个差分对为非对称的，会导致输出的上升沿和下降沿的斜率不一致，其上升沿和下降沿斜率与单个差分管以及尾电流大小有关，差分对的尺寸比值及尾电流比值决定了其上升沿和下降沿的斜率的比值，同时在这个差分对之间的电容则决定了其尾电流对其充电的截止时间的长短，如果电容很大，则左右尾电流对其的充放电时间很长，会导致三极管一直在放大区，该时钟沿没有达到过零的标准，这会导致整个时钟占空比电路失去调整占空比的功能，如果电容较小，则充电时间比较短，则三极管会很快进入饱和区，导致整个占空比调整的范围很窄，为了实现占空比调整的目的，需要保证该电容大小在合适的范围，这样才能使得整个时钟上线沿和下降沿斜率在可调整占空比范围内，从而实现时钟上下沿的调整，再将完成了上下沿斜率调整的波形经过一个波形整形电路，波形整形电路的原理为检测其过零差值，当比零大时候，则拉为高电平方波，当比零小时候，则拉为低电平方波。由于占空比调整单元改变了整个时钟信号的上升沿和下降沿的斜率，而且上升沿和下降沿斜率并不一致，导致其输出为一个不对称三角波形，该不对称三角波所包含的过零点占空比大小在经过波形整形后形成了一个占空比调整后的波形，在差分对电容之间还具有一个开关可控的小电容阵列，调整其电容充放电时钟以便调整整个占空比可调单元的占空比调整的大小，从而能够实现占空比可调的功能。最后通过一个与非门、二输入与非门的两个输入分别由两个不同波形整形器的输出驱动，第一个波形整形器的输出的波形变样并没有经过占空比调整，因此其波形边沿是固定的，第二个波形整形器的输出的波形是占空比调整后的波形经过波形整形器输出的，其时钟边沿是调整过的，因此一个固定边沿的时钟信号和一个经过占空比调整边沿的时钟进行与非操作，最后产生的组合时钟为一个边沿固定，一个边沿可调，如图4所示，通过与非门后端一个共模转移单元，不仅能够实现与非操作，形成一个新的组合时钟，同时还能调整整个时钟输出的共模，从而调整该与非门输出的共模大小，这在时钟是供给整个芯片使用的应用场景下，需要重新调整其共模大小为整个芯片提供时钟。
本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

Claims (8)

1.一种双极时钟占空比调节系统，包括：占空比调整单元A2、波形整形单元A1、波形整形单元A3及共模调整设置单元A4，时钟信号先被输入到所述波形整形单元A1进行整形，整形后的一个时钟沿直接与共模调整设置单元A4相连接，经过波形整形单元A1整形后所输出的整形时钟通过所述占空比调整单元A2进行占空比调整，再经过波形整形单元A3进行波形整形，最后将经过占空比调整和波形整形的边沿输入所述共模调整设置单元，由所述共模调整设置单元A4完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。
2.如权利要求1所述的双极时钟占空比调节系统，其特征在于：所述波形整形单元A1包括三极管QA及QB、电阻Rc1及Rc2，所述三极管QA的基极与信号Vip相连，集电极通过电阻Rc1与电阻Rc2的一端相连，所述三极管QA的发射极接地，所述三极管QB的基极与信号Vin相连，集电极与电阻Rc2的另一端相连，发射极接地，所述三极管QA的集电极与电阻Rc1之间的节点以及三极管QB的集电极与电阻Rc2之间的节点分别作为所述波形整形单元A1的两个输出端Von1及Vop1用于输出时钟信号；
所述波形整形单元A3包括三极管QA'及QB'、电阻Rc1'及Rc2'，所述三极管QA'的基极与信号Vip'相连，集电极通过电阻Rc1'与电阻Rc2'的一端相连，所述三极管QA'的发射极接地，所述三极管QB'的基极与信号Vin'相连，集电极与电阻Rc2'的另一端相连，发射极接地，所述三极管QA'的集电极与电阻Rc1'之间的节点以及三极管QB'的集电极与电阻Rc2'之间的节点分别作为所述波形整形单元A3的两个输出端Von1'及Vop1'用于输出时钟信号。
3.如权利要求2所述的双极时钟占空比调节系统，其特征在于：所述占空比调整单元A2包括三极管Q1-Q4、若干电容C0、C1～Ci、若干开关K1～Ki及电阻R1、R2，所述三极管Q1的基极与波形整形单元A1的输出端Vop1相连，集电极与三极管Q2的集电极相连，所述三极管Q1的发射极与电容C0的一端相连以及分别通过开关K1～Ki对应与电容C1～Ci的一端相连，所述三极管Q1的发射极还直接接地，所述三极管Q2的基极与波形整形单元A1的输出端Von1相连，发射极与电容C0及电容C1～Ci的另一端相连，所述三极管Q2的发射极还直接接地，所述三极管Q3的基极与三极管Q1的发射极相连，所述三极管Q3的集电极与电阻R1的一端相连，所述三极管Q3的发射极接地，所述三极管Q4的基极与三极管Q2的发射极相连，所述三极管Q4的发射极与三极管Q3的发射极相连，所述三极管Q4的集电极与电阻R2的一端相连，所述电阻R2的另一端与电阻R1的另一端相连；所述三极管Q3的集电极与电阻R1之间的节点以及三极管Q4的集电极与电阻R2之间的节点分别作为所述占空比调整单元A2的两个输出端Von2及Vop2用于输出时钟信号。
4.如权利要求2所述的双极时钟占空比调节系统，其特征在于：所述共模调整设置单元A4包括三极管Q5～Q11、电阻R3及R4，所述三极管Q5的基极与参考电压Vref相连，集电极通过电阻R3接地，发射极与三极管Q6的发射极相连，所述三极管Q6的集电极通过电阻R4接地，所述三极管Q6的基极与波形整形单元A1的输出端Vop1相连，发射极还直接与三极管Q7的发射极相连，所述三极管Q7的集电极与三极管Q6的集电极相连，所述三极管Q7的基极与波形整形单元A3输出端Von1'相连，所述三极管Q6的集电极还直接与三极管Q8的基极相连，所述三极管Q8的集电极与三极管Q9的集电极相连，所述三极管Q8及Q9的集电极还同时接地，所述三极管Q8的基极还直接与三极管Q9的基极相连，所述三极管Q8的发射极与三极管Q10的发射极相连，所述三极管Q10的集电极与其基极相连，所述三极管Q10的基极还直接与三极管Q11的基极相连，所述三极管Q11的发射极与三极管Q9的发射极相连，还直接作为整个占空比系统的信号输出，所述三极管Q10的集电极还直接与电流源相连，所述三极管Q11的集电极直接与电源相连。
5.如权利要求3所述的双极时钟占空比调节系统，其特征在于：所述占空比调整单元A2采用非对称差分对设计，差分对两边尺寸比例为1：N。
6.如权利要求2所述的双极时钟占空比调节系统，其特征在于：所述三极管QA、QA'及QB、QB'均为NPN型三极管。
7.如权利要求3所述的双极时钟占空比调节系统，其特征在于：所述三极管Q1-Q4均为NPN型三极管。
8.如权利要求4所述的双极时钟占空比调节系统，其特征在于：所述三极管Q5-Q11均为PNP型三极管。
CN201810885463.9A 2018-08-06 2018-08-06 双极时钟占空比调节系统 Active CN109450409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810885463.9A CN109450409B (zh) 2018-08-06 2018-08-06 双极时钟占空比调节系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810885463.9A CN109450409B (zh) 2018-08-06 2018-08-06 双极时钟占空比调节系统

Publications (2)

Publication Number Publication Date
CN109450409A CN109450409A (zh) 2019-03-08
CN109450409B true CN109450409B (zh) 2022-07-22

Family

ID=65530789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810885463.9A Active CN109450409B (zh) 2018-08-06 2018-08-06 双极时钟占空比调节系统

Country Status (1)

Country Link
CN (1) CN109450409B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11185276A (ja) * 1997-10-14 1999-07-09 Pioneer Electron Corp 光学的情報記録装置
JP4783418B2 (ja) * 2008-11-27 2011-09-28 富士通株式会社 デューティ補正回路、及びデューティ補正方法
CN102761319B (zh) * 2012-04-27 2015-04-08 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
JP2015162052A (ja) * 2014-02-27 2015-09-07 日本電気株式会社 デューティ補正装置ならびにデューティ補正方法
US9979382B1 (en) * 2017-03-06 2018-05-22 Yuan-Ju Chao Programmable duty-cycle low jitter differential clock buffer
CN107612529A (zh) * 2017-10-17 2018-01-19 中电科技集团重庆声光电有限公司 一种时钟占空比自动调节电路

Also Published As

Publication number Publication date
CN109450409A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
TWI405406B (zh) Differential amplifier circuit
WO2020244226A1 (zh) 一种振荡电路及电子设备
US4611136A (en) Signal delay generating circuit
CN109450409B (zh) 双极时钟占空比调节系统
JPH10123182A (ja) ウィンドウコンパレータ回路
JPH0287819A (ja) ＢｉＣＭＯＳ論理回路
CN205566248U (zh) 一种自带温度和工艺角校准的环形振荡器电路
JPH11161352A (ja) 部分的に温度補正された低ノイズ電圧基準
WO2019223561A1 (zh) 一种带电源抑制的高线性度时间放大器
JP2707461B2 (ja) 波形整形回路
JPH01314013A (ja) デューティ可変回路
TW202247155A (zh) 單端接收器
CN107835000A (zh) 一种用于脉冲码型发生器的输出电路
JP3036756B2 (ja) 発振回路
JP2008211654A (ja) 演算増幅器
JP2821612B2 (ja) 出力回路
JPH0336110Y2 (zh)
CN106208998A (zh) 一种小信号交流放大电路
JPS6044845B2 (ja) 発振回路
JPH04240917A (ja) パルス信号処理回路
JPS6193714A (ja) デユ−テイ変換回路
JP2008235963A (ja) 演算増幅器
JP5453137B2 (ja) 演算増幅器
JPS592487A (ja) リニアクリツプ回路
CN104300961A (zh) 一种可变增益的模拟加法器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221228

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 Chongqing Nanping Nan'an District No. 14 Huayuan Road

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.

TR01 Transfer of patent right