CN109449169A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN109449169A
CN109449169A CN201811486997.0A CN201811486997A CN109449169A CN 109449169 A CN109449169 A CN 109449169A CN 201811486997 A CN201811486997 A CN 201811486997A CN 109449169 A CN109449169 A CN 109449169A
Authority
CN
China
Prior art keywords
fan
layer
out line
line
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811486997.0A
Other languages
English (en)
Other versions
CN109449169B (zh
Inventor
曾超
黄炜赟
黄耀
高永益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811486997.0A priority Critical patent/CN109449169B/zh
Publication of CN109449169A publication Critical patent/CN109449169A/zh
Priority to US16/651,411 priority patent/US11257851B2/en
Priority to EP19858705.7A priority patent/EP3893278A4/en
Priority to PCT/CN2019/108660 priority patent/WO2020114053A1/zh
Application granted granted Critical
Publication of CN109449169B publication Critical patent/CN109449169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板，包括显示区域和扇出区域；在所述显示区域，设置有信号线，在所述扇出区域，设置有第一扇出线和第二扇出线，所述信号线与所述第一扇出线或第二扇出线连接；在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，设置有间隔层；所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述第一扇出线的正投影与所述第二扇出线的正投影至少存在部分重叠。本发明还公开了一种阵列基板的制造方法和显示装置。本发明提出的阵列基板及其制造方法、显示装置，能够在一定程度上减小显示面板边框宽度。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制造方法、显示装置。
背景技术
现如今，减小显示面板下边框，提高显示的屏占比是显示面板发展的方向之一。现有设计中，在模组工艺(MDL)中的弯折工艺(bending)之后，扇出区(Fanout)是显示面板下边框的主要构成单元，占显示面板整个下边框的64％。为了减小显示面板下边框的宽度，则需要减小Fanout走线之间的间距(pitch)，以压缩Fanout在Y方向的长度。
发明内容
有鉴于此，本发明实施例的目的之一在于，提出一种阵列基板及其制造方法、显示装置，能够在一定程度上减小显示面板边框宽度。
基于上述目的，本发明实施例的第一个方面，提供了一种阵列基板，包括显示区域和扇出区域；在所述显示区域，设置有信号线，在所述扇出区域，设置有第一扇出线和第二扇出线，所述信号线与所述第一扇出线或第二扇出线连接；
在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，设置有间隔层；所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述第一扇出线的正投影与所述第二扇出线的正投影至少存在部分重叠。
可选的，所述第一扇出线层或第二扇出线层与所述阵列基板的遮光层为同一层；所述遮光层用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管阵列中的有源层。
可选的，所述信号线包括数据线，所述阵列基板还包括转接线层，所述转接线层设置在所述数据线所在的数据线层与所述第一扇出线层之间，或者，设置在所述数据线所在的数据线层与所述第二扇出线层之间；所述转接线层包括转接线，所述数据线通过所述转接线连接所述第一扇出线或第二扇出线。
可选的，所述信号线还包括栅线；所述转接线层与所述栅线所在的栅线层为同一层。
可选的，所述第一扇出线的正投影与所述第二扇出线的正投影重叠。
可选的，所述间隔层为缓冲层。
可选的，所述间隔层包括至少一层绝缘层；在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，设置所述至少一层绝缘层。
本发明实施例的第二个方面，提供了一种显示装置，包括如前所述的阵列基板。
本发明实施例的第三个方面，提供了一种阵列基板的制造方法，包括：
在衬底基板上形成包括第二扇出线的第二扇出线层；
在所述第二扇出线层上形成间隔层；
在所述间隔层上形成包括第一扇出线的第一扇出线层，所述第一扇出线的正投影与所述第二扇出线的正投影至少存在部分重叠；
在所述第一扇出线层上形成包括信号线的信号线层，所述信号线与所述第一扇出线或第二扇出线连接；
其中，所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述信号线形成在所述阵列基板的显示区域，所述第一扇出线和第二扇出线形成在所述阵列基板的扇出区域。
可选的，所述的方法，还包括：
在所述衬底基板上第一金属薄膜；
对所述第一金属薄膜进行图案化处理，形成遮光层和所述第二扇出线层；所述遮光层用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管阵列中的有源层。
可选的，所述信号线包括栅线，在所述第二扇出线层上形成间隔层之后，还包括：
在所述间隔层上形成第二金属薄膜；
对所述第二金属薄膜进行图案化处理，在所述显示区域形成栅线层，在所述显示区域和扇出区域的交界位置形成转接线层。
可选的，所述第一扇出线的正投影与所述第二扇出线的正投影重叠。
可选的，所述间隔层为缓冲层。
可选的，所述的方法，还包括：
在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，形成至少一层绝缘层。
从上面所述可以看出，本发明实施例提供的阵列基板及其制造方法、显示装置，通过在第一扇出线层和第二扇出线层之间夹设间隔层使二者的层间间隔增大，从而减小了第一扇出线和第二扇出线之间形成的电容，进而减少了串扰问题，降低了功耗；同时，第一扇出线和第二扇出线之间形成的电容的减小，也使得所述第一扇出线和第二扇出线之间可以存在一定重叠，从而减小了走线pitch，压缩扇出区域在Y方向的长度，有助于实现窄边框。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种阵列基板的示意图；
图2为本发明提供的阵列基板的一个实施例的扇出区沿图1中AA′方向的剖面结构示意图；
图3为压缩走线pitch实现下边框在Y方向上变窄的原理示意图；
图4为本发明提供的阵列基板的另一个实施例的扇出区沿图1中AA′方向的剖面结构示意图；
图5a为本发明提供的阵列基板的另一个实施例的扇出区沿图1中BB′方向的剖面结构示意图；
图5b为本发明提供的阵列基板的又一个实施例的扇出区沿图1中BB′方向的剖面结构示意图；
图5c为本发明提供的阵列基板的再一个实施例的扇出区沿图1中BB′方向的剖面结构示意图；
图6a为本发明提供的阵列基板的另一个实施例的扇出区沿图1中BB′方向的剖面结构示意图；
图6b为本发明提供的阵列基板的又一个实施例的扇出区沿图1中BB′方向的剖面结构示意图；
图7为本发明提供的阵列基板的制造方法的一个实施例的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例的第一个方面，提出了一种阵列基板，能够在一定程度上减小显示面板边框宽度。
图1示出了一种阵列基板的示意图。所述阵列基板包括显示区域10和扇出区域20。在所述显示区域，形成有信号线，所述信号线包括数据线11、第一栅线12和第二栅线13，所述数据线11用于输入驱动信号，所述第一栅线 12用于连接薄膜晶体管(TFT)的栅极以提供扫描信号，所述第二栅线13用于形成存储电容。所述显示区域10中的信号线通过扇出区域20中的扇出线与外部IC电路实现信号传输。
外部IC电路通常采用独立的电路板70来实现，而电路板70与扇出区域 20之间还具有弯折区域80，通过弯折区域80的弯折，使得所述电路板70可以折收于显示面板的显示区域和扇出区域的下方，从而不占用边框宽度。
图2为图1中扇出区域20在AA’方向的截面视图，如图2所示，在所述扇出区域，设置有第一扇出线41a和第二扇出线42a，所述信号线可以与所述第一扇出线41a连接或者所述信号线也可以与所述第二扇出线42a连接，以使信号线通过扇出线与外部IC电路实现信号传输；在所述第一扇出线41a 所在的第一扇出线层与所述第二扇出线42a所在的第二扇出线层之间，设置有间隔层45；所述间隔层45采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述第一扇出线41a的正投影与所述第二扇出线42a的正投影至少存在部分重叠。图2中所示的阵列面板，还包括第一绝缘层43和第二绝缘层44。
从上述实施例可以看出，本发明提供的阵列基板，通过在第一扇出线层和第二扇出线层之间设置间隔层使二者的层间间隔增大，从而减小了第一扇出线和第二扇出线之间形成的电容，进而减少了串扰问题，降低了功耗；同时，第一扇出线和第二扇出线之间形成的电容的减小，也使得所述第一扇出线和第二扇出线之间可以存在一定重叠，从而减小了走线pitch，压缩扇出区域在Y方向的长度，有助于实现窄边框。
下面结合图1和图3简要说明减小走线pitch与实现窄边框的关系。如图 3所示，通常扇出区域的扇出线(Fanout)具有倾斜段和垂直段，当减小扇出线的走线Pitch时，扇出线会向中间压缩，扇出线的倾斜段则会同时向X与 Y两个方向(参考图1)压缩，这样便压缩了扇出线在Y方向的长度，从而使得阵列基板的下边框的宽度变窄。
作为本发明的一个实施例，如图4所示，所述第一扇出线41b的正投影与其相对应的所述第二扇出线42b的正投影重叠。因为通过增大层间间隔的方式减小了第一扇出线和第二扇出线之间形成的电容，进而减小了串扰问题，使得第一扇出线与第二扇出线间可形成完全交叠，进一步缩小了走线间距，从而进一步减小了下边框的宽度。采用这种重叠扇出线的方式，走线pitch相比现有设计能够减小约17％，进而扇出区域在Y方向的长度相比现有设计能够压缩约20％。
作为本发明的一个实施例，参考图5a～5c所示，所述间隔层45可以是缓冲层(Buffer)。当衬底基板40为玻璃时，其上通常会设置有缓冲层，缓冲层可隔离衬底基板上的杂质进入其他层。缓冲层材质不限，但通常为绝缘材料，例如可以为SiNX或SiOX。因为缓冲层通常设置在靠近衬底基板40的层级位置，因此，当第二扇出线42e/42f/42g位于缓冲层以下而第一扇出线41e/41f (参考图6a和6b)位于缓冲层以上时，能够保证第一扇出线和第二扇出线之间的层间间隔足够大，以达到减小二者间电容的目的。
作为本发明的一个实施例，参考图5a、5b或5c所示，所述衬底基板40 上通常会形成的一层遮光物质，用于形成遮光层，所述遮光层(LS，Layer Shielding)用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管(TFT)阵列中的有源层，进而防止有源层因光照而产生光生载流子。可以看出，所述第二扇出线层42e、42f或42g也设置在所述衬底基板40上，亦即所述第二扇出线层42e、42f或42g与所述阵列基板的遮光层为同一层。因为遮光层LS通常直接置于衬底基板上，属于最底层的层级结构，因此，当其中一层扇出线层与LS共层时，可以使得该层扇出线与另一层扇出线之间的层间间隔足够大。
进一步地，当所述遮光层采用金属材料制作时，所述第二扇出线42e、 42f或42g，是通过对处于所述扇出区域20的遮光层(LS，Layer Shielding) 进行图案化处理形成的；通过利用遮光层制作其中一层扇出线，一方面，能够使得其与另一层扇出线之间的层间间隔能够增大，以进一步减小串扰问题；另一方面，能够同时把存在于扇出区域的不起任何作用(因在扇出区域不存在TFT，无需进行光遮挡)的遮光层(金属材料，通常为Mo)利用起来。
作为本发明的一个实施例，如图1所示，所述阵列基板中的显示区域内具有用于形成TFT的栅极的第一栅线12以及用于形成存储电容的第二栅线 13，在制作这两种栅线的同时，可利用构图工艺一次性在扇出区域形成扇出线。如图6a所示，用于形成TFT的栅极的第一栅线，在扇出区域用作第一扇出线41e，搭配图5a、5b或5c所示的第二扇出线42e、42f或42g，共同形成为扇出区域的扇出线。如图6b所示，用于形成存储电容的第二栅线，在扇出区域用作第一扇出线41f，搭配图5a、5b或5c所示的第二扇出线42e、42f 或42g，共同形成为扇出区域的扇出线。需要说明的是，虽然在扇出区域的第一扇出线是通过栅线制作的，但只是因为它们可以在同一层采用一次构图工艺同时制作而成，并不代表第一扇出线与栅线之间是电连接的，可以知道的，为了使栅线和扇出线分别实现相应的功能，二者通常情况下是不会相互电连接的。
当所述第一栅线或第二栅线形成为第一扇出线时，其可搭配前述的由遮光层(LS，Layer Shielding)图案化后形成的第二扇出线，来作为扇出区的两种扇出线，并且在第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，通常会包括第一缓冲层44、第二缓冲层45、第一栅极绝缘层46等(如图5b所示，某些情况下还可包括第二栅极绝缘层47)，这些层级结构均可属于所述间隔层的一部分，这样，利用缓冲层、栅极绝缘层等层级结构的厚度去减小第一扇出线和第二扇出线之间的电容，避免第一扇出线和第二扇出线之间的信号相互串扰。若需进一步减小第一扇出线和第二扇出线之间的电容，还可以适当增大缓冲层、栅极绝缘层等层级结构的厚度。
通常情况下，扇出区域所起的主要作用在于，将显示区域的电路的数据线(SD)11或第一栅线12连接到外部IC电路中。因此，需要将数据线11 或第一栅线12通过扇出线与外部IC进行连接。在本发明实施例中，当采用 LS制作其中一层扇出线时，由于LS和SD之间的层间间隔较大、二者间层级结构较为复杂，直接通过过孔连接可能导致接触不良、制作工艺较难控制等问题。
因此，作为本发明的一个可选实施例，所述阵列基板还可包括转接线层，所述转接线层设置在所述数据线所在的数据线层与所述第一扇出线层之间，或者，所述转接线层设置在所述数据线所在的数据线层与所述第二扇出线层之间；所述转接线层包括转接线60a/60b(如图5a和5b所示)，所述数据线通过所述转接线连接所述第一扇出线或第二扇出线。这样，通过设置转接线层，能够减小过孔深度，提高电连接可靠性。
作为本发明的一个较佳实施例，在所述显示区域，形成有栅线(可以是第一栅线12也可以是第二栅线13)；所述转接线层与所述栅线所在的栅线层为同一层。这样，利用制作栅线时的工艺同时形成转接线，从而可以节省工艺步骤，提高生产效率。
如图6a所示，在显示区域10和扇出区域20的交界位置(图6a中两条竖直虚线之间的区域)，用于形成TFT的栅极的第一栅线用作转接线60a，数据线50通过所述转接线60a连接第二扇出线42e。在显示区域形成栅极的同时，可以在显示区域10和扇出区域20的交界位置形成相应的转接线60a，用于将数据线50与第二扇出线42e进行电连接。
如图6b所示，在显示区域10和扇出区域20的交界位置(图6b中两条竖直虚线之间的区域)，用于形成存储电容的第二栅线用作转接线60b，用于将数据线50与第二扇出线42f进行电连接。
当然，若直接在数据线和第二扇出线之间直接通过过孔连接能够保证连接稳定性时，可以直接将数据线与第二扇出线进行连接。如图5c所示，数据线50与第二扇出线42g直接通过过孔进行连接。
需要说明的是，如图1所示，外部IC电路通常采用独立的电路板70来实现，而电路板70与扇出区域20之间还具有弯折区域80，通过弯折区域80 的弯折，使得所述电路板70可以收于显示面板的显示区域和扇出区域的下方，从而不占用边框宽度。因为扇出区域用于为显示区域和外部IC电路的连接提供过渡区域，因此，而扇出区域20的扇出线除了与显示区域10的数据线连接外，还需要与弯折区域80的数据线连接，以实现显示区域和外部电路的数据线的信号传递。而扇出区域20的扇出线与弯折区域80的数据线的连接方法，也可以采用图5a至5c之中的任意一种方法来实现。
图5a～5c示出的是利用LS所形成的第二扇出线与数据线的连接方式。图 6a和6b则分别示出了第一栅线作为第一扇出线41e和第二栅线作为第一扇出线41f时，第一扇出线与数据线的连接方式。在具体实现本发明的扇出区域的扇出线排布结构时，可以采用图5a～5c示出的任一结构搭配图6a或图 6b的结构的方式来实现。
需要说明的是，图5a～5c示出的主要是显示区域10与扇出区域20的交界位置(图中两条竖直虚线之间的部分)的布线方式，而在完成数据线与扇出线之间的连接后，实际在扇出区域的主要部分中，第一扇出线的正投影和第二扇出线的正投影之间可以存在交叠甚至是完全重叠，即如图2、图4所示，这是完全可以通过构图工艺实现的。
还需要说明的是，图5a～5c、6a和6b中的层级结构中包括有衬底基板 40，基于阵列基板的制作工艺的选择，所述阵列基板还可能包括第一缓冲层 44、第二缓冲层45、第一栅极绝缘层(GI)46、第二栅极绝缘层47、第一层间介质层(ILD)43和第二层间介质层48。其中，两层缓冲层中，其中一层缓冲层用于隔离玻璃制成的衬底基板40中的金属离子，防止金属离子扩散到 TFT器件内，另一层缓冲层用于保温，以利于硅(Si)形成大的结晶晶粒。两层ILD中，其中一层由SiOx制成，用于起到平坦和绝缘的作用，另一层由SiNx制成，用于起到修复Si的缺陷的作用。所述第一栅极绝缘层46用于实现第一栅线12所在的金属层的绝缘，所述第二栅极绝缘层47用于实现第二栅线13所在的金属层的绝缘。需要知道，这样的层级结构仅仅是示意性的，并不代表本发明仅保护含有所有这些层级结构的阵列基板，可以知道，在允许的情况下，所述层级结构中的各层可以有增减，这些变形也应该属于本发明的保护范围。
在前述各实施例的描述基础上，还需要指出的是，本发明旨在通过平衡走线pitch和走线间电容而使得显示面板在Y方向长度能够尽可能小，从而达到实现窄边框的目的，只要能够达到这样的目的，并且发明思路与本发明基本一致，即可认为属于本发明的保护范围。
需要说明的是，前述的部分实施例中以数据线为例进行了描述，但是可以知道的是，栅线也需要通过扇出线与外部IC电路进行信号传输，因此，对于栅线来说，也可以参考前述数据线的实施例来完成与扇出线的连接，在此不再赘述。
还需要说明的是，前述实施例中以阵列基板包括两种栅线(即第一栅线 12和第二栅线13)为例进行描述，但是可以知道，阵列基板中还存在仅包括一种栅线的结构(即，仅包括用于接收扫描信号的栅线)，对于这种结构，也同样适用于前述实施例的发明思路，在此不再赘述。
本发明实施例的第二个方面，提出了一种显示装置，能够在一定程度上减小显示面板边框宽度。所述显示装置，包括如前所述的阵列基板的任一实施例或实施例的组合。
从上述实施例可以看出，本发明提供的显示装置，通过在第一扇出线层和第二扇出线层之间夹设间隔层使二者的层间间隔增大，从而减小了第一扇出线和第二扇出线之间形成的电容，进而减少了串扰问题，降低了功耗；同时，第一扇出线和第二扇出线之间形成的电容的减小，也使得所述第一扇出线和第二扇出线之间可以存在一定重叠，从而减小了走线pitch，压缩扇出区域在Y方向的长度，有助于实现窄边框。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例的第三个方面，提出了一种阵列基板的制造方法，能够在一定程度上减小显示面板边框宽度。
如图7所示，所述阵列基板的制造方法，包括：
步骤91：在衬底基板上形成包括第二扇出线的第二扇出线层；
步骤92：在所述第二扇出线层上形成间隔层；
步骤93：在所述间隔层上形成包括第一扇出线的第一扇出线层，所述第二扇出线的正投影与所述第一扇出线的正投影至少存在部分重叠；
步骤94：在所述第一扇出线层上形成包括信号线的信号线层，所述信号线与所述第一扇出线或第二扇出线连接；
其中，所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述信号线形成在所述阵列基板的显示区域，所述第一扇出线和第二扇出线形成在所述阵列基板的扇出区域。
从上述实施例可以看出，本发明提供的阵列基板的制造方法，通过在第一扇出线层和第二扇出线层之间夹设间隔层使二者的层间间隔增大，从而减小了第一扇出线和第二扇出线之间形成的电容，进而减少了串扰问题，降低了功耗；同时，第一扇出线和第二扇出线之间形成的电容的减小，也使得所述第一扇出线和第二扇出线之间可以存在一定重叠，从而减小了走线pitch，压缩扇出区域在Y方向的长度，有助于实现窄边框。
作为本发明的一个可选实施例，所述阵列基板的制造方法，还可包括以下步骤：
在所述衬底基板上第一金属薄膜；
对所述第一金属薄膜进行图案化处理，形成遮光层和所述第二扇出线层；所述遮光层用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管阵列中的有源层。
通过利用遮光层材料制作其中一层扇出线，使得其与另一层扇出线之间的层级结构均可作为所述间隔层，从而层间间隔能够增大(因遮光层直接置于衬底基板上，属于最底层的层级结构)，以进一步减小串扰问题。同时能够把存在于扇出区的不起任何作用的遮光层(金属材料)利用起来。
作为本发明的一个可选实施例，所述信号线还包括栅线，所述阵列基板的制造方法，在所述第二扇出线层上形成间隔层之后，还可包括以下步骤：
在所述间隔层上形成第二金属薄膜；
对所述第二金属薄膜进行图案化处理，在所述显示区域形成栅线层，在所述显示区域和扇出区域的交界位置形成转接线层。
这样，通过一次构图工艺即可同时制作形成栅线层和转接线层，精简了工艺，提升了生产效率。
可选的，所述栅线包括所述阵列基板的显示区域内的用于形成TFT的栅极的第一栅线12以及用于形成存储电容的第二栅线13。在制作这两种栅线的同时，均可同时制作所述转接线层。
可选的，所述第一扇出线的正投影与所述第二扇出线的正投影重叠。因为减小了串扰问题，使得第一扇出线与第二扇出线间可形成交叠，进而减小线间距，从而减小下边框的宽度。
可选的，所述间隔层为缓冲层。当衬底基板为玻璃时，缓冲层可隔离衬底基板上杂质进入其他层，缓冲层材质不限，例如可以为SiNX或SiOX。因为缓冲层通常设置在靠近衬底基板的层级位置，因此，当第二扇出线位于缓冲层以下而第一扇出线位于缓冲层以上时，能够保证第一扇出线和第二扇出线之间的层间间隔足够大，以达到减小二者间电容的目的。
作为本发明的一个可选实施例，所述方法还包括：
在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，依次形成至少一层绝缘层。
通过增加设置至少一层绝缘层，以加大第一扇出线与第二扇出线的层间间隔，进一步减小串扰问题。
需要说明的是，上述形成层的操作，包括但不仅限于(化学相、物理相) 沉积成膜、(磁控)溅射成膜，并且本领域技术人员可以理解，在形成每个层之后，可以根据需要在其上进一步形成相应的图案，本发明对此不再赘述。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术中，源漏极和有源层处于不同层，使得基板厚度较大，制作工艺复杂。通过本申请的技术方案，可以通过对氮化铜进行掺杂处理，将源极、漏极、数据线和有源层制备在同一层中，从而减小阵列基板的厚度，简化阵列基板的制作工艺。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种阵列基板，其特征在于，包括显示区域和扇出区域；在所述显示区域，设置有信号线，在所述扇出区域，设置有第一扇出线和第二扇出线，所述信号线与所述第一扇出线或第二扇出线连接；
在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，设置有间隔层；所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述第一扇出线的正投影与所述第二扇出线的正投影至少存在部分重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一扇出线层或第二扇出线层与所述阵列基板的遮光层为同一层；所述遮光层用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管阵列中的有源层。
3.根据权利要求2所述的阵列基板，其特征在于，所述信号线包括数据线，所述阵列基板还包括转接线层，所述转接线层设置在所述数据线所在的数据线层与所述第一扇出线层之间，或者，设置在所述数据线所在的数据线层与所述第二扇出线层之间；所述转接线层包括转接线，所述数据线通过所述转接线连接所述第一扇出线或第二扇出线。
4.根据权利要求3所述的阵列基板，其特征在于，所述信号线还包括栅线；所述转接线层与所述栅线所在的栅线层为同一层。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一扇出线的正投影与所述第二扇出线的正投影重叠。
6.根据权利要求1所述的阵列基板，其特征在于，所述间隔层为缓冲层。
7.根据权利要求1所述的阵列基板，其特征在于，所述间隔层包括至少一层绝缘层；在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，设置所述至少一层绝缘层。
8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述阵列基板。
9.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上形成包括第二扇出线的第二扇出线层；
在所述第二扇出线层上形成间隔层；
在所述间隔层上形成包括第一扇出线的第一扇出线层，所述第一扇出线的正投影与所述第二扇出线的正投影至少存在部分重叠；
在所述第一扇出线层上形成包括信号线的信号线层，所述信号线与所述第一扇出线或第二扇出线连接；
其中，所述间隔层采用绝缘材料制作，用于增大所述第一扇出线层和第二扇出线层之间的层间间隔；所述信号线形成在所述阵列基板的显示区域，所述第一扇出线和第二扇出线形成在所述阵列基板的扇出区域。
10.根据权利要求9所述的方法，其特征在于，还包括：
在所述衬底基板上第一金属薄膜；
对所述第一金属薄膜进行图案化处理，形成遮光层和所述第二扇出线层；所述遮光层用于遮挡从所述阵列基板背面入射的光线，以防止所述光线照射所述阵列基板的薄膜晶体管阵列中的有源层。
11.根据权利要求9所述的方法，其特征在于，所述信号线包括栅线，在所述第二扇出线层上形成间隔层之后，还包括：
在所述间隔层上形成第二金属薄膜；
对所述第二金属薄膜进行图案化处理，在所述显示区域形成栅线层，在所述显示区域和扇出区域的交界位置形成转接线层。
12.根据权利要求9所述的方法，其特征在于，所述第一扇出线的正投影与所述第二扇出线的正投影重叠。
13.根据权利要求9所述的方法，其特征在于，所述间隔层为缓冲层。
14.根据权利要求9所述的方法，其特征在于，还包括：
在所述第一扇出线所在的第一扇出线层与所述第二扇出线所在的第二扇出线层之间，形成至少一层绝缘层。
CN201811486997.0A 2018-12-06 2018-12-06 阵列基板及其制造方法、显示装置 Active CN109449169B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811486997.0A CN109449169B (zh) 2018-12-06 2018-12-06 阵列基板及其制造方法、显示装置
US16/651,411 US11257851B2 (en) 2018-12-06 2019-09-27 Array substrate and manufacturing method thereof, and display device
EP19858705.7A EP3893278A4 (en) 2018-12-06 2019-09-27 MATRIX SUBSTRATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
PCT/CN2019/108660 WO2020114053A1 (zh) 2018-12-06 2019-09-27 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811486997.0A CN109449169B (zh) 2018-12-06 2018-12-06 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN109449169A true CN109449169A (zh) 2019-03-08
CN109449169B CN109449169B (zh) 2021-04-13

Family

ID=65558291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811486997.0A Active CN109449169B (zh) 2018-12-06 2018-12-06 阵列基板及其制造方法、显示装置

Country Status (4)

Country Link
US (1) US11257851B2 (zh)
EP (1) EP3893278A4 (zh)
CN (1) CN109449169B (zh)
WO (1) WO2020114053A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110133929A (zh) * 2019-06-28 2019-08-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示模组
CN110379841A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 一种显示面板及显示装置
CN110993677A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 显示基板及显示装置
WO2020114053A1 (zh) * 2018-12-06 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111276495A (zh) * 2020-02-12 2020-06-12 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111463228A (zh) * 2020-04-09 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN114035387A (zh) * 2021-11-30 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示面板
WO2022037287A1 (zh) * 2020-08-18 2022-02-24 京东方科技集团股份有限公司 显示基板和显示装置
WO2022204921A1 (zh) * 2021-03-30 2022-10-06 京东方科技集团股份有限公司 显示基板、显示装置
WO2022246702A1 (zh) * 2021-05-26 2022-12-01 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
WO2023159353A1 (zh) * 2022-02-22 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN118136636A (zh) * 2024-05-06 2024-06-04 惠科股份有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937686B (zh) * 2022-05-19 2022-12-02 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150015800A1 (en) * 2013-07-10 2015-01-15 Htc Corporation Touch panel
CN105652544A (zh) * 2016-04-08 2016-06-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20160343980A1 (en) * 2015-05-22 2016-11-24 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
CN107065332A (zh) * 2017-02-14 2017-08-18 京东方科技集团股份有限公司 一种扇出线结构、显示面板及其制造方法
CN107331294A (zh) * 2017-06-30 2017-11-07 厦门天马微电子有限公司 显示面板及显示装置
CN107561799A (zh) * 2017-08-25 2018-01-09 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107884994A (zh) * 2017-11-29 2018-04-06 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
CN108363254A (zh) * 2018-03-01 2018-08-03 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN108628020A (zh) * 2018-05-23 2018-10-09 上海中航光电子有限公司 一种阵列基板及显示装置
CN108732837A (zh) * 2018-05-29 2018-11-02 武汉华星光电技术有限公司 Tft阵列基板及液晶显示面板
CN108878484A (zh) * 2018-06-26 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置
CN108878444A (zh) * 2018-06-07 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923056B1 (ko) * 2002-09-16 2009-10-22 삼성전자주식회사 표시 장치 및 이의 제조방법
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
US9190421B2 (en) * 2011-08-18 2015-11-17 Lg Display Co., Ltd. Display device and fabrication method thereof
JP6393986B2 (ja) * 2013-12-26 2018-09-26 セイコーエプソン株式会社 頭部装着型表示装置、画像表示システム、および、頭部装着型表示装置の制御方法
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
JP2016029475A (ja) * 2014-07-22 2016-03-03 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
US9978826B2 (en) * 2014-12-06 2018-05-22 Lg Display Co., Ltd. Organic light emitting display device
CN104992952A (zh) * 2015-06-29 2015-10-21 合肥京东方光电科技有限公司 阵列基板及其制备方法
KR102397799B1 (ko) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
US9857646B2 (en) * 2015-09-14 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and display panel
CN105632958B (zh) * 2015-12-31 2019-01-04 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
KR20180066937A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
CN106898623B (zh) * 2017-04-19 2020-04-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107340916B (zh) * 2017-06-30 2020-05-08 上海天马微电子有限公司 显示面板和显示装置
CN109449169B (zh) 2018-12-06 2021-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150015800A1 (en) * 2013-07-10 2015-01-15 Htc Corporation Touch panel
US20160343980A1 (en) * 2015-05-22 2016-11-24 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
CN105652544A (zh) * 2016-04-08 2016-06-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN107065332A (zh) * 2017-02-14 2017-08-18 京东方科技集团股份有限公司 一种扇出线结构、显示面板及其制造方法
CN107331294A (zh) * 2017-06-30 2017-11-07 厦门天马微电子有限公司 显示面板及显示装置
CN107561799A (zh) * 2017-08-25 2018-01-09 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107884994A (zh) * 2017-11-29 2018-04-06 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
CN108363254A (zh) * 2018-03-01 2018-08-03 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN108628020A (zh) * 2018-05-23 2018-10-09 上海中航光电子有限公司 一种阵列基板及显示装置
CN108732837A (zh) * 2018-05-29 2018-11-02 武汉华星光电技术有限公司 Tft阵列基板及液晶显示面板
CN108878444A (zh) * 2018-06-07 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置
CN108878484A (zh) * 2018-06-26 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257851B2 (en) 2018-12-06 2022-02-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, and display device
WO2020114053A1 (zh) * 2018-12-06 2020-06-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110133929A (zh) * 2019-06-28 2019-08-16 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示模组
CN110379841A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 一种显示面板及显示装置
CN110993677A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 显示基板及显示装置
CN111276495B (zh) * 2020-02-12 2022-06-07 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111276495A (zh) * 2020-02-12 2020-06-12 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111463228A (zh) * 2020-04-09 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
WO2022037287A1 (zh) * 2020-08-18 2022-02-24 京东方科技集团股份有限公司 显示基板和显示装置
WO2022204921A1 (zh) * 2021-03-30 2022-10-06 京东方科技集团股份有限公司 显示基板、显示装置
WO2022246702A1 (zh) * 2021-05-26 2022-12-01 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN114035387A (zh) * 2021-11-30 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示面板
CN114035387B (zh) * 2021-11-30 2023-08-25 绵阳惠科光电科技有限公司 阵列基板和显示面板
WO2023159353A1 (zh) * 2022-02-22 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN118136636A (zh) * 2024-05-06 2024-06-04 惠科股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
EP3893278A4 (en) 2022-09-07
WO2020114053A1 (zh) 2020-06-11
CN109449169B (zh) 2021-04-13
EP3893278A1 (en) 2021-10-13
US11257851B2 (en) 2022-02-22
US20210111191A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
CN109449169A (zh) 阵列基板及其制造方法、显示装置
CN104698708B (zh) 阵列基板及其制作方法、显示装置
CN105405851B (zh) 薄膜晶体管基板及其制造方法
CN101930134B (zh) 电磁感应式液晶面板及其制造方法和液晶显示器
CN104617106B (zh) 一种阵列基板及显示装置
CN203941365U (zh) 阵列基板、显示面板及显示装置
TW460731B (en) Electrode structure and production method of wide viewing angle LCD
CN103117285B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN106024833B (zh) 一种显示面板及其指纹识别方法、显示装置
US20190235294A1 (en) Array substrate and manufacturing method thereof and touch display panel
CN102315244B (zh) 有机el显示装置
CN105895581A (zh) Tft基板的制作方法
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
CN104965370B (zh) 阵列基板及其制造方法、显示装置
CN104330915A (zh) 一种阵列基板、液晶显示面板及显示装置
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
CN105511146B (zh) 一种集成触控显示面板
CN104865726A (zh) 一种阵列基板、显示面板、显示装置以及制备方法
CN105117069B (zh) 一种阵列基板、触控显示面板及触控显示装置
CN105468201A (zh) 触摸显示基板、触摸显示面板、触摸显示屏及电子设备
CN205375424U (zh) 一种触控显示面板及触控显示装置
CN204463091U (zh) 一种触摸显示面板及其阵列基板
CN103257776B (zh) 单层多点电容触摸屏
CN103794633B (zh) 一种阵列基板及其制作方法、显示装置
CN106449662A (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant