CN109411006A - 熔丝烧断方法及熔丝烧断系统 - Google Patents

熔丝烧断方法及熔丝烧断系统 Download PDF

Info

Publication number
CN109411006A
CN109411006A CN201711447718.5A CN201711447718A CN109411006A CN 109411006 A CN109411006 A CN 109411006A CN 201711447718 A CN201711447718 A CN 201711447718A CN 109411006 A CN109411006 A CN 109411006A
Authority
CN
China
Prior art keywords
fuse
voltages
circuit
signal
voltage threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711447718.5A
Other languages
English (en)
Other versions
CN109411006B (zh
Inventor
许庭硕
沈志玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109411006A publication Critical patent/CN109411006A/zh
Application granted granted Critical
Publication of CN109411006B publication Critical patent/CN109411006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种熔丝烧断方法及熔丝烧断系统。此熔丝烧断方法包含以下步骤：侦测多个字线的多个电压；当多个电压中的其中一个低于电压阈值时，传送致能信号至熔丝电路，其中多个电压中的其中一个对应于多个字线中的其中一个；以及烧断熔丝，其中熔丝连接至多个字线中的其中一个，以使多个电压中的其中一个高于电压阈值。本发明的熔丝烧断方法及熔丝烧断系统可自动修复储存器。

Description

熔丝烧断方法及熔丝烧断系统
技术领域
本发明是有关于一种熔丝烧断方法及熔丝烧断系统，且特别是有关于自动修复的熔丝烧断方法及熔丝烧断系统。
背景技术
集成电路可以包含可用于替换损坏的组件的冗余组件。例如，一种类型的储存器电路包含储存器单元的动态随机存取储存器(DRAM)阵列。储存器单元被排列成行和列，每个储存器单元可编有地址以储存一些信息。随着储存器单元的密度增加，在制造过程中故障单元的数量也随的增加。为了减少故障单元的影响，可以使用冗余储存器单元或者相当多的储存器单元的冗余部分来修复阵列的损坏部分，其中损坏部分包含一个或多个损坏的储存器单元。
一旦识别了集成电路的损坏部分，修复过程包含以冗余资源替换损坏的部分。例如，在储存器阵列中，可以通过应用熔丝电路来达到冗余部分的选择。更具体地说，与冗余部分相关联的熔丝可能被烧断，使得当熔丝保持完好时，储存器的原始(但后期损坏)的部分被存取用于储存器储存。但是当熔丝烧断时，冗余部分用以作为储存器，而不是损坏的部分作为储存器。然而，在通常的情况下，寻找损坏的部分和开始进行修复的操作是由人为执行的，这将耗费许多的时间。
因此，如何自动修复储存器，为本领域待改进的问题之一。
发明内容
本发明的目的在于提供一种能够自动修复储存器熔丝烧断方法及熔丝烧断系统。
本发明的一方面是在提供一种熔丝烧断方法。此熔丝烧断方法包含以下步骤：侦测多个字线的多个电压；当多个电压中的其中一个低于电压阈值时，传送致能信号至熔丝电路，其中多个电压中的其中一个对应于多个字线中的其中一个；以及烧断熔丝，其中熔丝连接至多个字线中的其中一个，以使多个电压中的其中一个高于电压阈值。
在部分实施例中，还包含判定熔丝的地址；以及传送地址至熔丝电路。
在部分实施例中，还包含依据地址以及致能信号产生熔丝信号。
在部分实施例中，还包含解码熔丝电路传送的熔丝信号；以及依据熔丝信号烧断熔丝。
在部分实施例中，传送致能信号至熔丝电路还包含：判断这些电压中的其中所属者是否低于电压阈值；以及当判定这些电压中的其中所属者低于电压阈值时，传送触发信号至后封装修复(PPR)电路。
本发明的另一方面是在提供一种熔丝烧断系统。此熔丝烧断系统包含储存器、电压侦测器以及熔丝电路。储存器包含多个字线以及多个储存单元。多个储存单元分别电性连接至多个字线中的其中一个。电压侦测器用以侦测多个字线的多个电压。熔丝电路用以当被侦测的多个电压中的其中一个低于电压阈值时，使多个熔丝中的其中一个烧断，以使多个电压中的其中一个高于电压阈值，其中多个熔丝中的其中一个连接至多个储存单元中的其中一个以及多个字线中的其中一个，其中多个字线中的其中一个对应于多个电压中的其中一个。
在部分实施例中，还包含地址储存电路，用以储存多个地址，并且用以当这些电压中的其中所属者低于电压阈值时，传送这些熔丝中的其中所属者的地址信息至熔丝电路。
在部分实施例中，其中熔丝电路还用以当被侦测的这些电压中的其中所属者低于电压阈值时，接收致能信号。
在部分实施例中，其中熔丝电路还用以依据地址信息以及致能信号产生熔丝信号。
在部分实施例中，还包含解码器，用以依据熔丝信号产生烧断信号，其中烧断信号被传送至熔丝以烧断熔丝。
在部分实施例中，其中地址储存电路还用以当这些电压中的其中所属者低于电压阈值时由电压侦测器接收地址信号。
在部分实施例中，其中电压侦测器还用以判断这些电压中的其中所属者是否低于电压阈值。
在部分实施例中，还包含后封装修复(PPR)电路，用以当这些电压中的其中所属者低于电压阈值时，由电压侦测器接收触发信号，并且用以当接收到触发信号时传送致能信号至熔丝电路。
因此，根据本发明的技术方面，本发明的实施例通过提供一种熔丝烧断方法及熔丝烧断系统，借以自动修复储存器。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，现结合附图说明如下：
图1是根据本发明的一些实施例所绘示的一种熔丝烧断系统的示意图；以及
图2是根据本发明的一些实施例所绘示的一种熔丝烧断方法的流程图。
具体实施方式
以下揭示提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本发明。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本发明在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。
在全篇说明书与权利要求所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
关于本文中所使用的“耦接”或“连接”，均可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”或“连接”还可指二个或多个元件相互步骤或动作。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本发明文件中提到的“及/或”是指表列元件的任一个、全部或至少一个的任意组合。
请参阅图1。图1是根据本发明的一些实施例所绘示的一种熔丝烧断系统100的示意图。如图1所示，熔丝烧断系统100包含储存器120，电压侦测器130以及熔丝电路140。图1所示的熔丝烧断系统100仅用于说明目的，本发明不限于此。
如图1所示，储存器120包含多个字线W1～WN以及多个储存器单元。每个储存单元电性连接至多个字线中的其中一个。例如，储存单元C1～C4与字线W1电性连接。在多个储存单元中，多个储存单元中的一部分是正常储存单元，多个储存单元的一部分是冗余储存单元。例如，储存单元C1和储存单元C2是正常储存单元，储存单元C3和储存单元C4是冗余储存单元。冗余储存单元C3和C4分别连接到多个熔丝中的其中一个。例如，储存单元C3连接至熔丝122，且储存单元C4连接至熔丝124。图1所示的储存器120仅用于说明的目的，本发明不限于此。
在一些实施例中，电压侦测器130用以侦测多个字线W1～WN的多个电压。当侦测到多个字线W1～WN的多个电压中的其中一个低于电压阈值时，熔丝电路160烧断连接至多个字线W1～WN中的其中一个的多个熔丝中的其中一个。其中多个字线W1～WN中的其中一个被侦测有低于电压阈值的电压。举例来说，当储存单元C1损坏时，字线W1的电压下降，且字线W1的电压可能被侦测为低于电压阈值。当电压侦测器130侦测到字线W1的电压低于电压阈值时，熔丝电路160烧断熔丝122。在熔丝122被烧断之后，储存单元C3用以作为储存器储存的储存单元，而非损坏的储存单元C1作为储存器储存的储存单元。此外，字线W1的电压会升高，使得字线W1的电压高于电压阈值。
在一些实施例中，电压侦测器130用以判断字线W1～WN的电压是否低于电压阈值。
在一些实施例中，熔丝烧断系统100包含地址储存电路150。地址储存电路150用以储存多个地址。当多个字线W1～WN中的其中一个的电压被侦测为低于电压阈值时，地址储存电路150传送包含低于电压阈值的电压的多个字线W1～WN中的其中一个相对应的地址信息。利用地址信息，熔丝电路140可以知道哪个熔丝应该被烧断。
在一些实施例中，当侦测到多个字线W1～WN的多个电压中的其中一个低于电压阈值时，电压侦测器130可以向地址储存电路150传送地址信号。在一些实施例中，当侦测到多个字线W1～WN的多个电压的其中一个低于电压阈值，电压侦测器130可以向熔丝电路140传送致能信号。
在一些实施例中，地址储存电路150可以向熔丝电路140传送地址信息。在一些实施例中，在熔丝电路140接收到地址信息和致能信号之后，熔丝电路140可以根据地址信息和致能信号产生熔丝信号，且熔丝根据熔丝信号而被烧断。
在一些实施例中，熔丝烧断系统100包含解码器160。由熔丝电路140产生的熔丝信号被传送到解码器140。在接收到熔丝信号之后，解码器140根据熔丝信号产生烧断信号，并传送烧断信号至被判定为需烧断的熔丝。
在一些实施例中，熔丝烧断系统100包含后封装修复(PPR)电路170。后封装修复电路170用以当多个字线中W1～WN的多个电压中的其中一个被侦测为低于电压阈值，接收来自电压侦测器130的触发信号。在接收到触发信号之后，后封装修复电路170可以向熔丝电路140传送致能信号。
请参阅图2。图2是根据本发明的一些实施例所绘示的一种熔丝烧断方法200的流程图。熔丝烧断法200包含以下步骤：
步骤S210：侦测多个字线的多个电压；
步骤S230：当多个电压中的其中一个低于电压阈值时，传送致能信号至熔丝电路；以及
步骤S250：烧断熔丝。
为使本发明实施例的熔丝烧断方法200易于理解，请一并参阅图1以及图2。
在步骤S210中，侦测多个字线的多个电压。在一些实施例中，操作S210可以由图1中的电压侦测器130执行。例如，电压侦测器130可以侦测每个字线W1～WN的电压。当侦测到的多个电压的一个低于电压阈值时，可能意味着电压低于电压阈值的多个字线的一个具有损坏的储存单元。
在步骤S230中，当多个电压中的其中一个低于电压阈值时，传送致能信号至熔丝电路。例如，在一些实施例中，当判定多个字线W1～WN的多个电压中的其中一个的电压低于电压阈值时，图1中的电压侦测器130可以向后封装修复电路170传送触发信号。在接收到触发信号之后，后封装修复电路170可以向熔丝电路140传送致能信号。
在一些实施例中，当侦测到多个字线W1～WN的多个电压中的其中一个低于电压阈值时，判断熔丝的地址，并将熔丝的地址传送到熔丝电路140。举例来说，如果储存单元C1损坏，字线W1的电压下降到低于电压阈值。在侦测到字线W1的电压低于电压阈值之后，地址储存电路150判定熔丝122应该被烧断，并且地址储存电路150将熔丝122的地址传送到熔丝电路140。
在一些实施例中，电压侦测器130可以判断多个字线W1～WN的多个电压的一个是否低于电压阈值。如果判定多个字线W1～WN的多个电压中的一个的电压低于电压阈值，则电压侦测器130可以向后封装修复(PPR)电路170传送触发信号。在后封装修复电路170接收到触发信号，后封装修复电路170可以向熔丝电路140传送致能信号。
在步骤S250中，烧断熔丝。例如，当储存单元C1损坏时，字线W1的电压下降，且字线W1的电压被侦测为低于电压阈值。当侦测到字线W1的电压低于电压阈值时，熔丝电路140烧断熔丝122，且字线W1的电压升高，使得字线W1的电压高于电压阈值。在一些实施例中，熔丝电路250可以向解码器160传送熔丝信号，解码器160可对熔丝信号进行解码，并根据熔丝信号吹出熔丝。举例来说，熔丝信号可以包含熔丝122应该被烧断的信息，并且解码器160可以在接收熔丝信号之后烧断熔丝122。
在一些实施例中，储存器120可以是动态随机存取储存器(DRAM)或具有资料储存及/或资料读取或其它类似功能的任何其它电路。
由上述本发明的实施方式可知，本发明的实施例通过提供一种熔丝烧断方法及熔丝烧断系统，借以自动修复储存器。
另外，上述例示包含依序的示范步骤，但这些步骤不必依所显示的顺序被执行。以不同顺序执行这些步骤皆在本发明的考量范围内。在本发明的实施例的精神与范围内，可视情况增加、取代、变更顺序及/或省略这些步骤。
虽然本发明已以实施方式揭示如上，然其并非用以限定本发明，任何本领域的一般技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (13)

1.一种熔丝烧断方法，其特征在于，包含：
侦测多个字线的多个电压；
当所述多个电压中的其中一个低于电压阈值时，传送致能信号至熔丝电路，其中所述多个电压中的其中所述者对应于所述多个字线中的其中一个；以及
烧断熔丝，其中所述熔丝连接至所述多个字线中的其中一个，以使所述多个电压中的其中所述者高于所述电压阈值。
2.如权利要求1所述的熔丝烧断方法，其特征在于，包含：
判定所述熔丝的地址；以及
传送所述地址至所述熔丝电路。
3.如权利要求2所述的熔丝烧断方法，其特征在于，包含：
依据所述地址以及所述致能信号产生熔丝信号。
4.如权利要求3所述的熔丝烧断方法，其特征在于，烧断所述熔丝包含：
解码所述熔丝电路传送的所述熔丝信号；以及
依据所述熔丝信号烧断所述熔丝。
5.如权利要求1所述的熔丝烧断方法，其特征在于，传送所述致能信号至所述熔丝电路包含：
判断所述多个电压中的所述者是否低于所述电压阈值；以及
当判定所述多个电压中的所述者低于所述电压阈值时，传送触发信号至后封装修复电路。
6.一种熔丝烧断系统，其特征在于，包含：
储存器，包含：
多个字线；以及
多个储存单元，所述多个储存单元分别电性连接至所述多个字线中的其中一个；
电压侦测器，用以侦测所述多个字线的多个电压；以及
熔丝电路，用以当被侦测的所述多个电压中的其中一个低于电压阈值时，使多个熔丝中的其中一个烧断，以使所述多个电压中的其中所述者高于所述电压阈值；其中所述多个熔丝中的其中所述者连接至所述多个储存单元中的其中一个以及所述多个字线中的其中一个；其中所述多个字线中的其中所述者对应于所述多个电压中的所述者。
7.如权利要求6所述的熔丝烧断系统，其特征在于，包含：
地址储存电路，用以储存多个地址，并且用以当所述多个电压中的其中所述者低于所述电压阈值时，传送所述多个熔丝中的其中所述者的地址信息至所述熔丝电路。
8.如权利要求7所述的熔丝烧断系统，其特征在于，所述熔丝电路还用以当被侦测的所述多个电压中的其中所述者低于所述电压阈值时，接收致能信号。
9.如权利要求8所述的熔丝烧断系统，其特征在于，所述熔丝电路还用以依据所述地址信息以及所述致能信号产生熔丝信号。
10.如权利要求9所述的熔丝烧断系统，其特征在于，还包含：
解码器，用以依据所述熔丝信号产生烧断信号，其中所述烧断信号被传送至所述熔丝以烧断所述熔丝。
11.如权利要求7所述的熔丝烧断系统，其特征在于，所述地址储存电路还用以当所述多个电压中的其中所述者低于所述电压阈值时由所述电压侦测器接收地址信号。
12.如权利要求6所述的熔丝烧断系统，其特征在于，所述电压侦测器还用以判断所述多个电压中的其中所述者是否低于所述电压阈值。
13.如权利要求6所述的熔丝烧断系统，包含：
后封装修复电路，用以当所述多个电压中的其中所述者低于所述电压阈值时，由所述电压侦测器接收触发信号，并且用以当接收到所述触发信号时传送致能信号至所述熔丝电路。
CN201711447718.5A 2017-08-17 2017-12-27 熔丝烧断方法及熔丝烧断系统 Active CN109411006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/680,182 2017-08-17
US15/680,182 US10102921B1 (en) 2017-08-17 2017-08-17 Fuse blowing method and fuse blowing system

Publications (2)

Publication Number Publication Date
CN109411006A true CN109411006A (zh) 2019-03-01
CN109411006B CN109411006B (zh) 2020-12-11

Family

ID=63762001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711447718.5A Active CN109411006B (zh) 2017-08-17 2017-12-27 熔丝烧断方法及熔丝烧断系统

Country Status (3)

Country Link
US (1) US10102921B1 (zh)
CN (1) CN109411006B (zh)
TW (1) TWI635500B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
US20030117872A1 (en) * 2001-12-26 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US20070058430A1 (en) * 2005-09-02 2007-03-15 Stmicroelectronics Sa Integrated circuit with a data memory protected against uv erasure
US20070195622A1 (en) * 2004-03-22 2007-08-23 Koji Kuroki Semiconductor memory device with redundancy circuit
CN101114529A (zh) * 2006-07-28 2008-01-30 奇梦达股份公司 集成半导体存储器和运行集成半导体存储器的方法
CN101127246A (zh) * 2006-08-18 2008-02-20 富士通株式会社 电熔丝电路和电子元件
CN101281791A (zh) * 2007-04-03 2008-10-08 海力士半导体有限公司 闪存装置的编程方法
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
US20090116318A1 (en) * 2007-11-01 2009-05-07 Naoki Kuroda Semiconductor storage device
US20090213671A1 (en) * 2008-02-22 2009-08-27 Cheul Hee Koo Circuit and method for controlling redundancy in semiconductor memory apparatus
CN101740129A (zh) * 2008-11-14 2010-06-16 三星电子株式会社 非易失性存储装置及其读取方法
US20140071765A1 (en) * 2012-09-07 2014-03-13 Kabushiki Kaisha Toshiba Semiconductor memory device and control method of the same
CN104733048A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种提高大容量反熔丝存储器成品率的方法
CN105989893A (zh) * 2014-10-24 2016-10-05 爱思开海力士有限公司 半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375987B1 (ko) * 2000-12-28 2003-03-15 삼성전자주식회사 반도체 메모리 장치의 리던던시 회로
KR100587076B1 (ko) * 2004-04-28 2006-06-08 주식회사 하이닉스반도체 메모리 장치
KR100558056B1 (ko) * 2004-11-03 2006-03-07 주식회사 하이닉스반도체 리던던시 퓨즈 제어 회로 및 이를 포함한 반도체 메모리소자 및 이를 이용한 리던던시 수행 방법
KR100809683B1 (ko) * 2005-07-14 2008-03-07 삼성전자주식회사 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
US7522464B2 (en) * 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
KR20120135642A (ko) * 2011-06-07 2012-12-17 에스케이하이닉스 주식회사 워드라인 구동신호 제어 회로 및 이를 구비하는 반도체 메모리 장치와 워드라인 구동 방법
KR20160138617A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법
KR20160148347A (ko) * 2015-06-16 2016-12-26 에스케이하이닉스 주식회사 셀프 리페어 장치 및 방법
KR20170097261A (ko) * 2016-02-17 2017-08-28 에스케이하이닉스 주식회사 리페어 회로, 이를 이용하는 메모리 장치 및 이의 동작 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
US20030117872A1 (en) * 2001-12-26 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US20070195622A1 (en) * 2004-03-22 2007-08-23 Koji Kuroki Semiconductor memory device with redundancy circuit
US20070058430A1 (en) * 2005-09-02 2007-03-15 Stmicroelectronics Sa Integrated circuit with a data memory protected against uv erasure
CN101366091A (zh) * 2005-10-27 2009-02-11 桑迪士克股份有限公司 使用智能验证的多状态非易失性存储器的编程方法
CN101114529A (zh) * 2006-07-28 2008-01-30 奇梦达股份公司 集成半导体存储器和运行集成半导体存储器的方法
CN101127246A (zh) * 2006-08-18 2008-02-20 富士通株式会社 电熔丝电路和电子元件
CN101281791A (zh) * 2007-04-03 2008-10-08 海力士半导体有限公司 闪存装置的编程方法
US20090116318A1 (en) * 2007-11-01 2009-05-07 Naoki Kuroda Semiconductor storage device
US20090213671A1 (en) * 2008-02-22 2009-08-27 Cheul Hee Koo Circuit and method for controlling redundancy in semiconductor memory apparatus
CN101740129A (zh) * 2008-11-14 2010-06-16 三星电子株式会社 非易失性存储装置及其读取方法
US20140071765A1 (en) * 2012-09-07 2014-03-13 Kabushiki Kaisha Toshiba Semiconductor memory device and control method of the same
CN104733048A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种提高大容量反熔丝存储器成品率的方法
CN105989893A (zh) * 2014-10-24 2016-10-05 爱思开海力士有限公司 半导体器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JIHYUN LEE: "SRAM word-oriented redundancy methodology using built in self-repair", 《IEEE INTERNATIONAL SOC CONFERENCE，2004 PROCEEDINGS》 *
张其笑: "一种基于标准CMOS工艺的OTP存储器研制", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
魏胜利，曹领: "《计算机组成原理》", 31 July 2016, 电子科技大学出版社 *

Also Published As

Publication number Publication date
CN109411006B (zh) 2020-12-11
TWI635500B (zh) 2018-09-11
US10102921B1 (en) 2018-10-16
TW201913682A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US6574757B1 (en) Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory
US8615688B2 (en) Method and system for iteratively testing and repairing an array of memory cells
KR102467455B1 (ko) 리던던시 영역을 리페어 하는 반도체 장치
US7724601B2 (en) Electrical fuses with redundancy
US9104588B2 (en) Circuits, apparatuses, and methods for address scrambling
TW200907997A (en) Detection of address decoder faults
US10366773B2 (en) E-fuse circuit
JP2010182366A (ja) 半導体装置
KR950034276A (ko) 용장메모리셀을 가지는 반도체기억장치
KR102675818B1 (ko) 퓨즈 회로, 리페어 제어 회로 및 이를 포함하는 반도체 장치
US8321726B2 (en) Repairing memory arrays
KR20170016640A (ko) 반도체 장치 및 그 리페어 방법
JP3659350B2 (ja) 高性能ｅＤＲＡＭ用の新しいマイクロ・セル冗長性方式
CN109411006A (zh) 熔丝烧断方法及熔丝烧断系统
US7159156B2 (en) Memory chip with test logic taking into consideration the address of a redundant word line and method for testing a memory chip
KR20080100830A (ko) 반도체 메모리
US11532375B2 (en) Latch circuit and memory device including the same
US8654597B2 (en) Defective memory cell address storage circuit and redundancy control circuit including the same
JPH076597A (ja) メモリ内の欠陥素子の処理方法
US20020154559A1 (en) Semiconductor device, system, and method of controlling accessing to memory
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
CN105760263B (zh) 一种地址线故障检测的方法和装置
CN116612801B (zh) 小容量存储阵列的擦除方法和解码电路
JPH10172297A (ja) 半導体記憶装置及び半導体記憶装置の試験方法
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant