TWI635500B - 熔絲燒斷方法及熔絲燒斷系統 - Google Patents

熔絲燒斷方法及熔絲燒斷系統 Download PDF

Info

Publication number
TWI635500B
TWI635500B TW106139530A TW106139530A TWI635500B TW I635500 B TWI635500 B TW I635500B TW 106139530 A TW106139530 A TW 106139530A TW 106139530 A TW106139530 A TW 106139530A TW I635500 B TWI635500 B TW I635500B
Authority
TW
Taiwan
Prior art keywords
fuse
voltages
circuit
signal
voltage threshold
Prior art date
Application number
TW106139530A
Other languages
English (en)
Other versions
TW201913682A (zh
Inventor
許庭碩
沈志瑋
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI635500B publication Critical patent/TWI635500B/zh
Publication of TW201913682A publication Critical patent/TW201913682A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種熔絲燒斷方法。此熔絲燒斷方法包含以下步驟：偵測多個字線的多個電壓；當多個電壓中的其中一者低於電壓閾值時，傳送致能訊號至熔絲電路，其中多個電壓中的其中一者對應於多個字線中的其中一者；以及燒斷熔絲，其中熔絲連接至多個字線中的其中一者，以使多個電壓中的其中一者高於電壓閾值。

Description

熔絲燒斷方法及熔絲燒斷系統
本案是有關於一種熔絲燒斷方法及熔絲燒斷系統，且特別是有關於自動修復的熔絲燒斷方法及熔絲燒斷系統。
積體電路可以包含可用於替換損壞的組件的冗餘組件。例如，一種類型的記憶體電路包含記憶體單元的動態隨機存取記憶體(DRAM)陣列。記憶體單元被排列成行和列，每個記憶體單元可編有地址以儲存一些訊息。隨著記憶體單元的密度增加，在製造過程中故障單元的數量也隨之增加。為了減少故障單元的影響，可以使用冗餘記憶體單元或者相當多的記憶體單元的冗餘部分來修復陣列的損壞部分，其中損壞部分包含一個或多個損壞的記憶體單元。
一旦識別了積體電路的損壞部分，修復過程包含以冗餘資源替換損壞的部分。例如，在記憶體陣列中，可以通過應用熔絲電路來達到冗餘部分的選擇。更具體地說，與冗餘部分相關聯的熔絲可能被燒斷，使得當熔絲保 持完好時，記憶體的原始(但後期損壞)的部分被存取用於記憶體儲存。但是當熔絲燒斷時，冗餘部分用以作為記憶體，而不是損壞的部分作為記憶體。然而，在通常的情況下，尋找損壞的部分和開始進行修復的操作是由人為執行的，這將耗費許多的時間。
因此，如何自動修復記憶體，為本領域待改進的問題之一。
本案之一態樣是在提供一種熔絲燒斷方法。此熔絲燒斷方法包含以下步驟：偵測多個字線的多個電壓；當多個電壓中的其中一者低於電壓閾值時，傳送致能訊號至熔絲電路，其中多個電壓中的其中一者對應於多個字線中的其中一者；以及燒斷熔絲，其中熔絲連接至多個字線中的其中一者，以使多個電壓中的其中一者高於電壓閾值。
本案之另一態樣是在提供一種熔絲燒斷系統。此熔絲燒斷系統包含記憶體、電壓偵測器以及熔絲電路。記憶體包含多個字線以及多個記憶單元。多個記憶單元分別電性連接至多個字線中的其中一者。電壓偵測器用以偵測多個字線的多個電壓。熔絲電路用以當被偵測的多個電壓中的其中一者低於電壓閾值時，使多個熔絲中的其中一者燒斷，以使多個電壓中的其中一者高於電壓閾值，其中多個熔絲中的其中一者連接至多個記憶單元中的其中一者以及多個字線中的其中一者，其中多個字線中的其中一者 對應於多個電壓中的其中一者。
因此，根據本案之技術態樣，本案之實施例藉由提供一種熔絲燒斷方法及熔絲燒斷系統，藉以自動修復記憶體。
100‧‧‧熔絲燒斷系統
W1~WN‧‧‧字線
C1~CN‧‧‧記憶單元
122、124‧‧‧熔絲
130‧‧‧電壓偵測器
140‧‧‧熔絲電路
150‧‧‧地址儲存電路
160‧‧‧解碼器
170‧‧‧後封裝修復電路
200‧‧‧熔絲燒斷方法
S210、S230、S250‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案之一些實施例所繪示之一種熔絲燒斷系統的示意圖；以及第2圖係根據本案之一些實施例所繪示之一種熔絲燒斷方法的流程圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某 些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互步驟或動作。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。
請參閱第1圖。第1圖係根據本案之一些實施例所繪示之一種熔絲燒斷系統100的示意圖。如第1圖所示，熔絲燒斷系統100包含記憶體120，電壓偵測器130以及熔絲電路140。第1圖所示的熔絲燒斷系統100僅用於說明目的，本揭示不限於此。
如圖1所示，記憶體120包含多個字線W1~WN以及多個記憶體單元。每個記憶單元電性連接至多個字 線中的其中一者。例如，記憶單元C1~C4與字線W1電性連接。在多個記憶單元中，多個記憶單元中的一部分是正常記憶單元，多個記憶單元的一部分是冗餘記憶單元。例如，記憶單元C1和記憶單元C2是正常記憶單元，記憶單元C3和記憶單元C4是冗餘記憶單元。冗餘記憶單元C3和C4分別連接到多個熔絲中的其中一者。例如，記憶單元C3連接至熔絲122，且記憶單元C4連接至熔絲124。第1圖所示的記憶體120僅用於說明的目的，本揭示不限於此。
在一些實施例中，電壓偵測器130用以偵測多個字線W1~WN的多個電壓。當偵測到多個字線W1~WN的多個電壓中的其中一者低於電壓閾值時，熔絲電路160燒斷連接至多個字線W1~WN中的其中一者的多個熔絲中的其中一者。其中多個字線W1~WN中的其中一者被偵測有低於電壓閾值的電壓。舉例來說，當記憶單元C1損壞時，字線W1的電壓下降，且字線W1的電壓可能被偵測為低於電壓閾值。當電壓偵測器130偵測到字線W1的電壓低於電壓閾值時，熔絲電路160燒斷熔絲122。在熔絲122被燒斷之後，記憶單元C3用以作為記憶體儲存的記憶單元，而非損壞的記憶單元C1作為記憶體儲存的記憶單元。此外，字線W1的電壓會升高，使得字線W1的電壓高於電壓閾值。
在一些實施例中，電壓偵測器130用以判斷字線W1~WN的電壓是否低於電壓閾值。
在一些實施例中，熔絲燒斷系統100包含地址儲存電路150。地址儲存電路150用以儲存多個地址。當多 個字線W1~WN中的其中一者的電壓被偵測為低於電壓閾值時，地址儲存電路150傳送包含低於電壓閾值的電壓的多個字線W1~WN中的其中一者相對應的地址訊息。利用地址訊息，熔絲電路140可以知道哪個熔絲應該被燒斷。
在一些實施例中，當偵測到多個字線W1~WN的多個電壓中的其中一者低於電壓閾值時，電壓偵測器130可以向地址儲存電路150傳送地址訊號。在一些實施例中，當偵測到多個字線W1~WN的多個電壓的其中一者低於電壓閾值，電壓偵測器130可以向熔絲電路140傳送致能訊號。
在一些實施例中，地址儲存電路150可以向熔絲電路140傳送地址訊息。在一些實施例中，在熔絲電路140接收到地址訊息和致能訊號之後，熔絲電路140可以根據地址訊息和致能訊號產生熔絲訊號，且熔絲根據熔絲訊號而被燒斷。
在一些實施例中，熔絲燒斷系統100包含解碼器160。由熔絲電路140產生的熔絲訊號被傳送到解碼器140。在接收到熔絲訊號之後，解碼器140根據熔絲訊號產生燒斷訊號，並傳送燒斷訊號至被判定為需燒斷的熔絲。
在一些實施例中，熔絲燒斷系統100包含後封裝修復(PPR)電路170。後封裝修復電路170用以當多個字線中W1~WN的多個電壓中的其中一者被偵測為低於電壓閾值，接收來自電壓偵測器130的觸發訊號。在接收到觸發訊號之後，後封裝修復電路170可以向熔絲電路140傳送致能訊號。
請參閱第2圖。第2圖係根據本案之一些實施例所繪示之一種熔絲燒斷方法200的流程圖。熔絲燒斷法200包含以下步驟：步驟S210：偵測多個字線的多個電壓；步驟S230：當多個電壓中的其中一者低於電壓閾值時，傳送致能訊號至熔絲電路；以及步驟S250：燒斷熔絲。
為使本案實施例之熔絲燒斷方法200易於理解，請一併參閱第1以及第2圖。
於步驟S210中，偵測多個字線的多個電壓。在一些實施例中，操作S210可以由第1圖中的電壓偵測器130執行。例如，電壓偵測器130可以偵測每個字線W1~WN的電壓。當偵測到的多個電壓之一者低於電壓閾值時，可能意味著電壓低於電壓閾值的多個字線之一者具有損壞的記憶單元。
於步驟S230中，當多個電壓中的其中一者低於電壓閾值時，傳送致能訊號至熔絲電路。例如，在一些實施例中，當判定多個字線W1~WN的多個電壓中的其中一者的電壓低於電壓閾值時，第1圖中的電壓偵測器130可以向後封裝修復電路170傳送觸發訊號。在接收到觸發訊號之後，後封裝修復電路170可以向熔絲電路140傳送致能訊號。
在一些實施例中，當偵測到多個字線W1~WN的多個電壓中的其中一者低於電壓閾值時，判斷熔絲的地址，並將熔絲的地址傳送到熔絲電路140。舉例來說，如果 記憶單元C1損壞，字線W1的電壓下降到低於電壓閾值。在偵測到字線W1的電壓低於電壓閾值之後，地址儲存電路150判定熔絲122應該被燒斷，並且地址儲存電路150將熔絲122的地址傳送到熔絲電路140。
在一些實施例中，電壓偵測器130可以判斷多個字線W1~WN的多個電壓之一者是否低於電壓閾值。如果判定多個字線W1~WN的多個電壓中的一者的電壓低於電壓閾值，則電壓偵測器130可以向後封裝修復(PPR)電路170傳送觸發訊號。在後封裝修復電路170接收到觸發訊號，後封裝修復電路170可以向熔絲電路140傳送致能訊號。
於步驟S250中，燒斷熔絲。例如，當記憶單元C1損壞時，字線W1的電壓下降，且字線W1的電壓被偵測為低於電壓閾值。當偵測到字線W1的電壓低於電壓閾值時，熔絲電路140燒斷熔絲122，且字線W1的電壓升高，使得字線W1的電壓高於電壓閾值。在一些實施例中，熔絲電路250可以向解碼器160傳送熔絲訊號，解碼器160可對熔絲訊號進行解碼，並根據熔絲訊號吹出熔絲。舉例來說，熔絲訊號可以包含熔絲122應該被燒斷的訊息，並且解碼器160可以在接收熔絲訊號之後燒斷熔絲122。
在一些實施例中，記憶體120可以是動態隨機存取記憶體(DRAM)或具有資料儲存及/或資料讀取或其它類似功能的任何其它電路。
由上述本案之實施方式可知，本案之實施例藉由提供一種熔絲燒斷方法及熔絲燒斷系統，藉以自動修復 記憶體。
另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (13)

  1. 一種熔絲燒斷方法，包含：偵測複數個字線的複數個電壓；當該些電壓中的其中一者低於一電壓閾值時，傳送一致能訊號至一熔絲電路，其中該些電壓中的其中該者對應於該些字線中的其中一者；以及燒斷一熔絲，其中該熔絲之一端連接至該熔絲電路之輸出，該熔絲之另一端連接至該些字線中的其中一者，以使該些電壓中的其中該者高於該電壓閾值。
  2. 如請求項第1項所述之熔絲燒斷方法，包含：判定該熔絲的一地址；以及傳送該地址至該熔絲電路。
  3. 如請求項第2項所述之熔絲燒斷方法，包含：依據該地址以及該致能訊號產生一熔絲訊號。
  4. 如請求項第3項所述之熔絲燒斷方法，其中燒斷該熔絲包含：解碼該熔絲電路傳送的該熔絲訊號；以及依據該熔絲訊號燒斷該熔絲。
  5. 如請求項第1項所述之熔絲燒斷方法，其中傳送該致能訊號至該熔絲電路包含：判斷該些電壓中的其中該者是否低於該電壓閾值；以及當判定該些電壓中的其中該者低於該電壓閾值時，傳送一觸發訊號至一後封裝修復(PPR)電路。
  6. 一種熔絲燒斷系統，包含：一記憶體，包含：複數個字線；以及複數個記憶單元，其中該些記憶單元分別電性連接至該些字線中的其中一者；一電壓偵測器，用以偵測該些字線的複數個電壓；以及一熔絲電路，用以當被偵測的該些電壓中的其中一者低於電壓閾值時，使複數個熔絲中的其中一者燒斷，以使該些電壓中的其中該者高於該電壓閾值；其中該些熔絲中的其中該者之一端連接至該熔絲電路之輸出，該些熔絲中的其中該者之另一端連接至該些記憶單元中的其中一者以及該些字線中的其中一者；其中該些字線中的其中該者對應於該些電壓中的其中該者。
  7. 如請求項第6項所述之熔絲燒斷系統，包含：一地址儲存電路，用以儲存複數個地址，並且用以當該些電壓中的其中該者低於該電壓閾值時，傳送該些熔絲中的其中該者的一地址訊息至該熔絲電路。
  8. 如請求項第7項所述之熔絲燒斷系統，其中該熔絲電路更用以當被偵測的該些電壓中的其中該者低於該電壓閾值時，接收一致能訊號。
  9. 如請求項第8項所述之熔絲燒斷系統，其中該熔絲電路更用以依據該地址訊息以及該致能訊號產生一熔絲訊號。
  10. 如請求項第9項所述之熔絲燒斷系統，更包含：一解碼器，用以依據該熔絲訊號產生一燒斷訊號，其中該燒斷訊號被傳送至該熔絲以燒斷該熔絲。
  11. 如請求項第7項所述之熔絲燒斷系統，其中該地址儲存電路更用以當該些電壓中的其中該者低於該電壓閾值時由該電壓偵測器接收一地址訊號。
  12. 如請求項第6項所述之熔絲燒斷系統，其中該電壓偵測器更用以判斷該些電壓中的其中該者是否低於該電壓閾值。
  13. 如請求項第6項所述之熔絲燒斷系統，包含：一後封裝修復(PPR)電路，用以當該些電壓中的其中該者低於該電壓閾值時，由該電壓偵測器接收一觸發訊號，並且用以當接收到該觸發訊號時傳送一致能訊號至該熔絲電路。
TW106139530A 2017-08-17 2017-11-15 熔絲燒斷方法及熔絲燒斷系統 TWI635500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/680,182 2017-08-17
US15/680,182 US10102921B1 (en) 2017-08-17 2017-08-17 Fuse blowing method and fuse blowing system

Publications (2)

Publication Number Publication Date
TWI635500B true TWI635500B (zh) 2018-09-11
TW201913682A TW201913682A (zh) 2019-04-01

Family

ID=63762001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139530A TWI635500B (zh) 2017-08-17 2017-11-15 熔絲燒斷方法及熔絲燒斷系統

Country Status (3)

Country Link
US (1) US10102921B1 (zh)
CN (1) CN109411006B (zh)
TW (1) TWI635500B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496426B2 (en) * 2000-12-28 2002-12-17 Samsung Electronics Co., Ltd. Redundancy circuit of semiconductor memory device
TWI263226B (en) * 2004-04-28 2006-10-01 Hynix Semiconductor Inc Memory device
US7184331B2 (en) * 2004-11-03 2007-02-27 Hynix Semiconductor Inc. Redundancy fuse control circuit and semiconductor memory device having the same and redundancy process method
US20080031068A1 (en) * 2006-07-26 2008-02-07 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7336550B2 (en) * 2005-07-14 2008-02-26 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced multi-row address testing
US20120314519A1 (en) * 2011-06-07 2012-12-13 Hynix Semiconductor Inc. Word line driving signal control circuit, semiconductor memory apparatus having the same, and word line driving method
US9401219B2 (en) * 2014-10-24 2016-07-26 SK Hynix Inc. Electronic fuse semiconductor device for selecting failed redundancy word lines
TW201642273A (zh) * 2015-05-26 2016-12-01 愛思開海力士有限公司 智慧自修復裝置和方法
TW201701294A (zh) * 2015-06-16 2017-01-01 愛思開海力士有限公司 自我修復裝置及其方法
US9583161B1 (en) * 2016-02-17 2017-02-28 SK Hynix Inc. Repair circuit, memory apparatus using the same and operating method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199194C (zh) * 1999-06-08 2005-04-27 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
JP2003196995A (ja) * 2001-12-26 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置およびその試験方法
JP2005267817A (ja) * 2004-03-22 2005-09-29 Oki Electric Ind Co Ltd 半導体記憶装置と冗長救済アドレスの読出方法
FR2890485A1 (fr) * 2005-09-02 2007-03-09 St Microelectronics Sa Circuit integre ayant une memoire de donnees protegee contre l'effacement uv
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
DE102006035076B4 (de) * 2006-07-28 2010-04-08 Qimonda Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
JP5119626B2 (ja) * 2006-08-18 2013-01-16 富士通セミコンダクター株式会社 電気ヒューズ回路
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7656732B2 (en) * 2007-11-01 2010-02-02 Panasonic Corporation Semiconductor storage device
KR100925385B1 (ko) * 2008-02-22 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 제어 회로 및 방법
KR101490426B1 (ko) * 2008-11-14 2015-02-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
JP2014053060A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体記憶装置及びその制御方法
CN104733048B (zh) * 2013-12-23 2018-03-30 深圳市国微电子有限公司 一种提高大容量反熔丝存储器成品率的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496426B2 (en) * 2000-12-28 2002-12-17 Samsung Electronics Co., Ltd. Redundancy circuit of semiconductor memory device
TWI263226B (en) * 2004-04-28 2006-10-01 Hynix Semiconductor Inc Memory device
US7184331B2 (en) * 2004-11-03 2007-02-27 Hynix Semiconductor Inc. Redundancy fuse control circuit and semiconductor memory device having the same and redundancy process method
US7336550B2 (en) * 2005-07-14 2008-02-26 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced multi-row address testing
US20080031068A1 (en) * 2006-07-26 2008-02-07 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US20120314519A1 (en) * 2011-06-07 2012-12-13 Hynix Semiconductor Inc. Word line driving signal control circuit, semiconductor memory apparatus having the same, and word line driving method
US9401219B2 (en) * 2014-10-24 2016-07-26 SK Hynix Inc. Electronic fuse semiconductor device for selecting failed redundancy word lines
TW201642273A (zh) * 2015-05-26 2016-12-01 愛思開海力士有限公司 智慧自修復裝置和方法
TW201701294A (zh) * 2015-06-16 2017-01-01 愛思開海力士有限公司 自我修復裝置及其方法
US9583161B1 (en) * 2016-02-17 2017-02-28 SK Hynix Inc. Repair circuit, memory apparatus using the same and operating method thereof

Also Published As

Publication number Publication date
CN109411006A (zh) 2019-03-01
TW201913682A (zh) 2019-04-01
CN109411006B (zh) 2020-12-11
US10102921B1 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
KR101957907B1 (ko) 메모리 디바이스들의 소프트 포스트 패키지 리페어
US8797808B2 (en) Semiconductor device and semiconductor memory device
US10366773B2 (en) E-fuse circuit
US20060197178A1 (en) Electrical fuses with redundancy
US8570821B2 (en) Semiconductor memory device and method for repairing the same
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
US8730743B2 (en) Repair method and integrated circuit using the same
US9472308B1 (en) Semiconductor memory device and test method thereof
KR20180038211A (ko) 퓨즈 회로, 리페어 제어 회로 및 이를 포함하는 반도체 장치
US8477521B2 (en) Fuse circuit and memory device including the same
US9847142B2 (en) Semiconductor apparatus and repair method thereof
TWI635500B (zh) 熔絲燒斷方法及熔絲燒斷系統
US10607713B2 (en) Memory device and operation method of the same
CN109841260B (zh) 半导体存储装置
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US9064605B2 (en) Semiconductor system and method for reparing the same
US7099209B2 (en) Semiconductor memory device having repair circuit
US8654597B2 (en) Defective memory cell address storage circuit and redundancy control circuit including the same
TWI687931B (zh) 熔絲燒斷方法及熔絲燒斷系統
US9570194B1 (en) Device for detecting fuse test mode using a fuse and method therefor
KR20190040613A (ko) 메모리 장치 및 이의 동작 방법
US7106640B2 (en) Semiconductor memory device capable of detecting repair address at high speed
JP2008299989A (ja) 半導体記憶装置のアンチフューズ置換判定回路、およびアンチフューズ置換判定方法
KR20220028718A (ko) 래치 회로 및 이를 포함하는 메모리 장치
US20140010024A1 (en) Data storing circuit and repair circuit of memory device including the same