TWI687931B - 熔絲燒斷方法及熔絲燒斷系統 - Google Patents

熔絲燒斷方法及熔絲燒斷系統 Download PDF

Info

Publication number
TWI687931B
TWI687931B TW106139529A TW106139529A TWI687931B TW I687931 B TWI687931 B TW I687931B TW 106139529 A TW106139529 A TW 106139529A TW 106139529 A TW106139529 A TW 106139529A TW I687931 B TWI687931 B TW I687931B
Authority
TW
Taiwan
Prior art keywords
fuse
pumps
signal
trigger
fuse blowing
Prior art date
Application number
TW106139529A
Other languages
English (en)
Other versions
TW201909191A (zh
Inventor
許庭碩
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201909191A publication Critical patent/TW201909191A/zh
Application granted granted Critical
Publication of TWI687931B publication Critical patent/TWI687931B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一種熔絲燒斷方法包含以下步驟：接收數量訊號，其中數量訊號包含數量值；依據數量訊號觸發多個熔絲泵中的數量值個熔絲泵；以及產生電流以燒斷熔絲。

Description

熔絲燒斷方法及熔絲燒斷系統
本案是有關於一種熔絲燒斷方法及熔絲燒斷系統，且特別是有關於加速熔絲燒斷時間的熔絲燒斷方法及熔絲燒斷系統。
積體電路可以包含可用於替換損壞的組件的冗餘組件。例如，一種類型的記憶體電路包含記憶體單元的動態隨機存取記憶體(DRAM)陣列。記憶體單元被排列成行和列，每個記憶體單元可編有地址以儲存一些信息。隨著記憶體單元的密度增加，在製造過程中故障單元的數量也隨之增加。為了減少故障單元的影響，可以使用冗餘記憶體單元或者相當多的記憶體單元的冗餘部分來修復陣列的損壞部分，其中損壞部分包含一個或多個損壞的記憶體單元。
一旦識別了積體電路的損壞部分，修復過程包含以冗餘資源替換損壞的部分。例如，在記憶體陣列中，可以通過應用熔絲電路來達到冗餘部分的選擇。更具體地說，與冗餘部分相關聯的熔絲可能被燒斷，使得當熔絲保 持完好時，記憶體的原始(但後期損壞)的部分被存取用於記憶體儲存。但是當熔絲燒斷時，冗餘部分用以作為記憶體，而不是損壞的部分作為記憶體。可以使用各種技術來燒斷熔絲，然而，燒斷熔絲是耗時的。
因此，如何加速熔絲燒斷時間，為本領域待改進的問題之一。
本案之一態樣是在提供一種熔絲燒斷方法。此熔絲燒斷方法包含以下步驟：接收數量訊號，其中數量訊號包含數量值；依據數量訊號觸發多個熔絲泵中的數量值個熔絲泵；以及產生電流以燒斷熔絲。
本案之另一態樣是在提供一種熔絲燒斷系統。此熔絲燒斷系統包含控制器以及多個熔絲泵。控制器用以接收數量訊號。數量訊號包含數量值。多個熔絲泵中的數量值個熔絲泵依據數量訊號被觸發以產生電流，並以電流燒斷熔絲。
因此，根據本案之技術態樣，本案之實施例藉由提供一種熔絲燒斷方法及熔絲燒斷系統，藉以加速熔絲燒斷時間。
100‧‧‧熔絲燒斷系統
110A~110N‧‧‧熔絲泵
130‧‧‧電壓產生器
120‧‧‧控制器
125‧‧‧選擇電路
200‧‧‧熔絲燒斷方法
S210、S230、S250‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖係根據本案之一些實施例所繪示之一種熔絲燒斷系統的示意圖；以及第2圖係根據本案之一些實施例所繪示之一種熔絲燒斷方法的流程圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互步驟或動作。
在本文中，使用第一、第二與第三等等之詞彙， 是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。
請參閱第1圖。第1圖係根據本案之一些實施例所繪示之一種熔絲燒斷系統100的示意圖。如第1圖所示，熔絲燒斷系統100包含多個熔絲泵110A~110N以及控制器120。第1圖所示的熔絲燒斷系統100僅用於說明目的，本揭示不限於此。
在一些實施例中，控制器120用以接收數量訊號NUM。數量訊號NUM包含數量值。在一些實施例中，自動生成數量訊號NUM為自動生成。在一些實施例中，數量訊號NUM可由用戶決定。根據數量訊號NUM，可以觸發多個熔絲泵110A~110N。例如，如果數量訊號NUM包含數量值2，則可以觸發多個熔絲泵110A~110N中的其中兩個熔絲泵。如果數量訊號NUM包含數量值4，則可以觸發多個熔絲泵110A~110N中的其中四個熔絲泵。如果數量訊號NUM包含數量值8，則可以觸發多個熔絲泵110A~110N中的其中八個熔絲泵。被觸發的熔絲泵110A~110N可以產 生電流I。在一些實施例中，電流I可以被發送到動態隨機存取記憶體(DRAM)陣列(未繪示)以燒斷熔絲。
在一些實施例中，在控制器120接收到數量訊號NUM之後，控制器120產生傳送至熔絲泵110A~110N的觸發訊號，以觸發多個熔絲泵110A~110N。
在一些實施例中，控制器120用以接收致能訊號EN和數量訊號NUM。控制器120用以根據致能訊號EN和數量訊號NUM以產生觸發訊號。例如，在一些實施例中，僅當接收到致能訊號EN時，控制器120才可以產生傳送到熔絲泵110A~110N的觸發訊號，並且在接收到致能訊號EN之後，控制器120根據號碼訊號NUM觸發多個熔絲泵110A~110N。
在一些實施例中，熔絲燒斷系統100包含電壓產生器130。電壓產生器130用以產生工作電壓並將工作電壓發送到熔絲泵110A~110N。工作電壓被提供給熔絲泵110A~110N，以使熔絲泵110A~110N產生電流I。
在一些實施例中，控制器120更包含選擇電路125。選擇電路125用以根據數量訊號NUM以選擇熔絲泵110A~110N的數量。
請參閱第2圖。第2圖係根據本案之一些實施例所繪示之一種熔絲燒斷方法200的流程圖。熔絲燒斷法200包含以下步驟：步驟S210：接收數量訊號；步驟S230：依據數量訊號觸發數量值個熔絲 泵；以及步驟S250：產生電流以燒斷熔絲。
為使本案實施例之熔絲燒斷方法200易於理解，請一併參閱第1以及第2圖。
於步驟S210中，接收數量訊號。在一些實施例中，步驟S210可以由控制器120執行。例如，第1圖中的控制器120可以接收數量訊號NUM。數量訊號NUM包含數量值。
於步驟S230中，依據數量訊號觸發數量值個熔絲泵。在一些實施例中，步驟S230可以由控制器120執行。例如，控制器120根據數量訊號NUM以觸發多個熔絲泵110A~110N。例如，如果數量訊號NUM包含數量值2，則可以觸發熔絲泵110A~110N中的其中兩個熔絲泵。
在一些實施例中，在接收到數量訊號NUM之後，根據數量訊號NUM將觸發訊號傳送到數量值個熔絲泵110A~110N，以觸發熔絲泵110A~110N中的數量值個熔絲泵。
在一些實施例中，步驟S210包含接收致能訊號EN。在步驟S230中，根據數量訊號NUM和致能訊號EN將觸發訊號傳送到多個熔絲泵110A~110N中的數量值個熔絲泵，以觸發多個熔絲泵110A~110N中的數量值個熔絲泵。例如，在一些實施例中，僅有當接收到致能訊號EN時，才能將觸發訊號傳送到熔絲泵110A~110N，並且在接收到致能訊號EN之後，根據數量訊號NUM觸發多個熔絲泵 110A~110N中的數量值個熔絲泵。
在一些實施例中，步驟S230包含選擇要觸發的多個熔絲泵110A~110N。在一些實施例中，步驟S230可由選擇電路125執行。
步驟S250中，產生電流以燒斷熔絲。在一些實施例中，步驟S250可以由熔絲泵110A~110N執行。例如，在一些實施例中，如果多個熔絲泵110A~110N中的其中兩個熔絲泵被觸發，則多個熔絲泵110A~110N中的其中兩個熔絲泵以產生電流I以燒斷熔絲(未繪示)。如果多個熔絲泵110A~110N中的其中四個熔絲泵被觸發，則多個熔絲泵110A~110N中的其中四個熔絲泵可產生電流I以燒斷熔絲。
在一些實施例中，步驟S250包含產生工作電壓並將工作電壓發送到熔絲泵。在一些實施例中，可以由電壓產生器130產生並傳送工作電壓。例如，電壓產生器130可以產生工作電壓並將工作電壓船送到熔絲泵110A~110N。
由上述本案之實施方式可知，本案之實施例藉由提供一種熔絲燒斷方法及熔絲燒斷系統，藉以加速熔絲燒斷時間。此外，熔絲燒斷時間可以由用戶透過設定數量訊號來控制。
另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例 的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧熔絲燒斷方法
S210、S230、S250‧‧‧步驟

Claims (6)

  1. 一種熔絲燒斷方法，包含：接收一數量訊號和一致能訊號，其中該數量訊號包含一數量值；依據該數量訊號觸發複數個熔絲泵中的該數量值個熔絲泵，其中是依據該數量訊號以及該致能訊號，將一觸發訊號發送至該些熔絲泵中的該數量值個熔絲泵以觸發該些熔絲泵中的該數量值個熔絲泵；以及由該數量值個熔絲泵產生一電流以燒斷一熔絲，其中該電流為對應該觸發複數個熔絲泵之電流的總和。
  2. 如請求項第1項所述之熔絲燒斷方法，包含：產生一工作電壓；以及傳送該工作電壓至該些熔絲泵。
  3. 如請求項第1項所述之熔絲燒斷方法，包含：選擇要觸發的該些熔絲泵中的該數量值個熔絲泵。
  4. 一種熔絲燒斷系統，包含：一控制器，用以接收一數量訊號和一致能訊號，其中該數量訊號包含一數量值；以及複數個熔絲泵，其中該些熔絲泵中的該數量值個熔絲 泵依據該數量訊號被觸發以產生一電流，並以該電流燒斷一熔絲，其中該控制器依據該致能訊號以及該數量訊號以產生一觸發訊號觸發該些熔絲泵中的該數量值個熔絲泵，其中該電流為對應該觸發複數個熔絲泵之電流的總和。
  5. 如請求項第4項所述之熔絲燒斷系統，包含：一電壓產生器，用以產生一工作電壓，並將該工作電壓發送至該些熔絲泵。
  6. 如請求項第4項所述之熔絲燒斷系統，更包含：一選擇電路，用以選擇要觸發的該些熔絲泵中的該數量值個熔絲泵。
TW106139529A 2017-07-18 2017-11-15 熔絲燒斷方法及熔絲燒斷系統 TWI687931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/653,517 2017-07-18
US15/653,517 US10026690B1 (en) 2017-07-18 2017-07-18 Fuse blowing method and fuse blowing system

Publications (2)

Publication Number Publication Date
TW201909191A TW201909191A (zh) 2019-03-01
TWI687931B true TWI687931B (zh) 2020-03-11

Family

ID=62837225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139529A TWI687931B (zh) 2017-07-18 2017-11-15 熔絲燒斷方法及熔絲燒斷系統

Country Status (3)

Country Link
US (1) US10026690B1 (zh)
CN (1) CN109273040A (zh)
TW (1) TWI687931B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514925B (en) * 2000-07-12 2002-12-21 Texas Instruments Inc Fuse circuit
US20080024196A1 (en) * 2006-07-28 2008-01-31 Andrew Marshall Systems and Methods for Efuse Fusing Time Reduction
US20090289697A1 (en) * 2008-05-26 2009-11-26 International Business Machines Corporation Bandgap reference generator utilizing a current trimming circuit
TWI460731B (zh) * 2009-05-08 2014-11-11 O2Micro Int Ltd 熔絲電路、電子系統及其操作方法
US9640275B1 (en) * 2016-05-24 2017-05-02 Mitsubishi Electric Corporation One-time memory control apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278651B1 (en) * 2000-06-26 2001-08-21 Infineon Technologies Ag High voltage pump system for programming fuses
JP2009506577A (ja) * 2005-08-31 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ランダム・アクセス電気的プログラム可能なｅヒューズｒｏｍ
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
KR101062775B1 (ko) * 2009-12-28 2011-09-06 주식회사 하이닉스반도체 퓨즈 회로 및 그 제어 방법
CN102148060B (zh) * 2010-02-10 2015-08-19 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器编程电路
TWI494934B (zh) * 2013-10-25 2015-08-01 Nuvoton Technology Corp 熔絲電路
KR102112553B1 (ko) * 2014-01-09 2020-05-20 에스케이하이닉스 주식회사 반도체 장치
CN105336373B (zh) * 2014-07-23 2019-08-27 中芯国际集成电路制造(上海)有限公司 Efuse模块及其熔断电流的校准系统和校准方法
TWM511086U (zh) * 2015-06-17 2015-10-21 Yii Chwan Entpr Co Ltd 即時監視系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514925B (en) * 2000-07-12 2002-12-21 Texas Instruments Inc Fuse circuit
US20080024196A1 (en) * 2006-07-28 2008-01-31 Andrew Marshall Systems and Methods for Efuse Fusing Time Reduction
US20090289697A1 (en) * 2008-05-26 2009-11-26 International Business Machines Corporation Bandgap reference generator utilizing a current trimming circuit
TWI460731B (zh) * 2009-05-08 2014-11-11 O2Micro Int Ltd 熔絲電路、電子系統及其操作方法
US9640275B1 (en) * 2016-05-24 2017-05-02 Mitsubishi Electric Corporation One-time memory control apparatus

Also Published As

Publication number Publication date
US10026690B1 (en) 2018-07-17
CN109273040A (zh) 2019-01-25
TW201909191A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI664638B (zh) 智慧自修復裝置和方法
US10403387B2 (en) Repair circuit used in a memory device for performing error correction code operation and redundancy repair operation
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
US8570821B2 (en) Semiconductor memory device and method for repairing the same
TW201701294A (zh) 自我修復裝置及其方法
US8693270B2 (en) Semiconductor apparatus
JP2005071582A (ja) ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法
CN104464819A (zh) 自修复器件
US20130322183A1 (en) Semiconductor device and semiconductor memory device
US10032525B2 (en) Fuse circuit, repair control circuit, and semiconductor apparatus including the same
US9472308B1 (en) Semiconductor memory device and test method thereof
US8601327B2 (en) Semiconductor memory device
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
WO2021247331A1 (en) Apparatuses, systems, and methods for fuse array based device identification
US9847142B2 (en) Semiconductor apparatus and repair method thereof
TWI687931B (zh) 熔絲燒斷方法及熔絲燒斷系統
US10607713B2 (en) Memory device and operation method of the same
KR101062757B1 (ko) 반도체 메모리 장치의 리던던시 회로
TWI635500B (zh) 熔絲燒斷方法及熔絲燒斷系統
CN105047226B (zh) 半导体存储器件及其操作方法
US8854904B2 (en) Semiconductor memory device
TWI732276B (zh) 封裝後修復方法及封裝後修復裝置
KR20140071763A (ko) 반도체 메모리 장치 및 그의 구동방법