CN109390285A - 接触结构及其制作方法 - Google Patents

Abstract

本发明公开了一种接触结构及其制作方法。制作接触结构的方法，其步骤包含在基底上形成多个掩模条、在每一掩模条周围形成圆形掩模，其中该些圆形掩模彼此接触并与掩模条界定出多个开口图形；以掩模条以及圆形掩模为蚀刻掩模进行蚀刻制作工艺将开口图形转印至基底，以在基底中形成多个凹槽；以及在每一凹槽中填入金属形成接触结构。

Description

接触结构及其制作方法

技术领域

本发明涉及一种接触结构暨其制作方法。更特定言之，其涉及动态随机存取存储器(dynamic random access memory,DRAM)中的位线接触结构以及存储节点(storagenode)接触结构暨其制作方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备埋入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备埋入式栅极结构的DRAM单元会包含一晶体管元件与一电荷存储装置，以接收来自于位线(bit line)及字符线(word line)的电压信号。DRAM中的电容通过其下电极来与电容连接垫电连接，在进一步经由存储节点(storage node)的接触插塞以及接触垫来与晶体管的漏极形成存取通路。位线及字符线则埋设在基底之中，其中位线通过其位线接触结构来与晶体管的源极形成通路，字符线则作为各存储单元的栅极。

随着DRAM上的集成度快速增加，存储器单元在单位面积下的分布越来越密，其各部件之间的距离也越来越近，特别是位线接触结构与存储节点接触结构两者在如此高的集成度下很容易相触而造成短路。再者，就现有的埋入式DRAM结构来说，其位线接触结构的深度较周遭的元件如存储节点接触结构来得低，为了要达到这样的深度，其蚀刻制作工艺的持续时间较久，此作法容易破坏存储器周边区域已形成的栅极介电层等敏感的层结构。

故此，现有具备凹入式栅极结构的DRAM单元的制作工艺仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

为了改善前述DRAM单元制作工艺中容易发生的问题，本发明提出了一种新颖的接触结构暨其制作方法，其特点在于位线接触结构与存储节点接触结构是以自对准方式同时界定并形成的，可避免现有技术中较后制作的存储节点接触结构容易与较先制作的位线接触结构接触而产生短路的问题。此外因为该两种接触结构同时制作得出之故，位线接触结构具有与存储节点接触结构同样的深度，故制作中不需使用较长时间的蚀刻制作工艺，可确保周边区域的层结构不受到破坏。

本发明的其一目的即在于提出一种制作接触结构的方法，其步骤包含在基底上形成多个掩模条、在每一掩模条周围形成圆形掩模，其中该些圆形掩模彼此接触而与该些掩模条界定出多个开口图形、以该些掩模条与该些圆形掩模为蚀刻掩模进行蚀刻制作工艺将开口图形转印至基底，以在基底中形成多个凹槽、以及在每一凹槽中填入金属形成接触结构，该些接触结构与基底中的主动区域连接。

本发明的另一目的即在于提出一种接触结构，鳍结构包含一基底，其上具有多个由浅沟槽隔离区域所分隔的主动区域、多个位线接触结构，位于基底中且与主动区域连接、以及多个存储节点接触结构，位于基底中且与主动区域以及浅沟槽隔离区域连接，其中每一位线接触结构两侧各具有一存储节点接触结构，且存储节点接触结构的底部与位线接触结构的底部位于同一水平。

本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1A、图2A、图3A、图4A、图5A、图6A、图7A、图9A以及图10A依序绘示出根据本发明实施例一接触结构制作方法在各个步骤的顶面示意图；以及

图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8、图9B以及图10B依序绘示出根据本发明实施例对应前述顶面示意图的截面示意图。

需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。

主要元件符号说明

100 基底

102 隔离结构

104 主动区域

106 层间介电层

108 硬掩模层

110 掩模条

112 掩模块

114 间隔层

114a 间隔壁

116 凹陷图案

118 存储节点接触图案

118a 存储节点接触凹槽

120 位线接触图案

120a 位线接触凹槽

122 存储节点接触结构

124 位线接触结构

126 金属层

128 绝缘层

128a 绝缘层

130 凹槽

132 间隔层

134 接触插塞

d1 间距

D1 第一方向

D2 第二方向

D3 第三方向

BL 位线

WL 字符线

具体实施方式

在下文的本发明细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节，使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。

在说明本发明优选实施例之前，通篇说明书中会使用特定的词汇来进行描述。例如文中所使用的「蚀刻」一词一般是用来描述图形化一材料的制作工艺，如此制作工艺完成后至少会有部分的该材料余留下来。需了解蚀刻硅材料的制作工艺都会牵涉到在硅材料上图形化一光致抗蚀剂层的步骤，并在之后移除未被光致抗蚀剂层保护的硅区域。如此，被光致抗蚀剂层保护的硅区域会在蚀刻制作工艺完成后保留下来。然而在其他例子中，蚀刻动作也可能指的是不使用光致抗蚀剂层的制作工艺，但其在蚀刻制作工艺完成后仍然会余留下来至少部分的目标材料层。

上述说明的用意在于区别「蚀刻」与「移除」两词。当蚀刻某材料时，制作工艺完成后至少会有部分的该材料于留下来。相较之下，当移除某材料时，基本上所有的该材料在该制作工艺中都会被移除。然而在某些实施例中，「移除」一词也可能会有含括蚀刻意涵的广义解释。

文中所说明的「基底」、「半导体基底」或「晶片」等词通常大多为硅基底或是硅晶片。然而，「基底」、或「晶片」等词也可能指的是任何半导体材质，诸如锗、砷化锗、磷化铟等种类的材料。在其他实施例中，「基底」、或「晶片」等词也可能指的是非导体类的玻璃或是蓝宝石基板等材料。基底上也可能形成有多种的层结构，在未具备特殊用途或与发明相关的前提下，基底一词将概括该些层结构。此外，文中所使用的「电容」一词在动态随机存取存储器(dynamic random access memory,DRAM)的架构中即为存储节点(storage node)，在其他的电子元件或是存储器架构下其可能有不同的名称。

在本发明图示中，图1A至图10B依序绘示出本发明接触结构的制作方法在各个步骤时的结构图，其中各图都分为A,B两个子图(图8例外)，分别为该步骤时的顶面示意图以及以该步骤的顶面示意图中的截线C-C’所作的截面示意图，其可清楚的表达出各部件与部件以及层结构与层结构之间的连接关系以及其在半导体平面上的布局分布。

请参照图1A与图1B，首先准备一个半导体基底100，其可能包含存储单元(cell)区域与周边(periphery)区域。本发明特征与存储器的周边区域无关，故图中不表示出周边区域，其所示者都为存储单元区域。基底100可为硅基板、硅覆绝缘基板(SOI)、锗基板、锗覆绝缘基板(GOI)、硅锗基板等。基底100上形成有隔离结构102，其可能通过形成沟槽再填入绝缘材的方式来形成，其材质可为材质可包含氧化硅、氮化硅、或是氮氧化硅等。隔离结构102在二维平面上界定出了存储单元区域中的主动区域104。

在本发明实施例中，如图1A所示，主动区域104在二维平面上的分布呈现条形往一第一方向D1延伸，且其在基底面上可呈现错位的排列设置。主动区域104中会预先掺杂第一类型的掺质，其可能是N类型或P类型的掺质。在实施例中，基底100中已有预先形成的字符线WL，就凹入式栅极架构而言，其一般埋设在基底中一预定深度位置，并穿过隔离结构102以及主动区域104往一第二方向D2延伸，第二方向D2与主动区域104的第一方向D1走向不垂直。字符线WL作为栅极来控制存储单元的开关，其包含但不限定为掺杂性的半导体材料(如掺杂硅)、金属材(如钨、铝、钛、或钽)、导电性金属材(如氮化钛、氮化钽、或氮化钨)、或是金属半导体化合物(如氮化硅)等。

再者，字符线WL两旁的主动区域104中可掺入第二类型的掺质，如P类型或N类型的掺质，来形成源/漏极掺杂区S/D，一者位于主动区域104中心处对应预定的位线接触结构的位置，一者位于主动区域104末端预定的存储节点接触结构的位置。由于字符线WL并非本发明的重点，其相关制作工艺与细节文中将予以省略，也为了图示简明之故，图中仅以虚线来示之。此外，截线C-C’选择切过存储节点区域以及位线接触区域而不切过字符线WL，故其结构在截面图中不会示出，仅会表示出存储节点接触以及位线接触等本发明欲解说的重点部位。

如图1B所示，基底100上形成有一层间介电层106，如氮化硅层，以及一硬掩模层108，如一非晶硅层，其中层间介电层106后续将用来容置所欲形成的接触结构，硬掩模层108则将在后续的蚀刻制作工艺作为掩模之用。需注意为了清楚表达出各部位布局图形之故，图1A以及后续的顶视图都不会示出层间介电层106与硬掩模层108两结构。

请参照图2A与图2B，在界定出主动区域104并形成层间介电层106与硬掩模层108等结构后，接下来在硬掩模层108上形成掩模条110。在本发明实施例中，掩模条110是后续所形成的蚀刻掩模的一部分，其用意在于欲先布局并分隔出会形成在位线两旁的接触结构的大概位置。掩模条110所设置的位置与走向与后续所要形成的位线一致，往一第三方向D3延伸，第三方向D3与第二方向D2垂直。更具体言之，如图2A所示，掩模条110会设置在字符线WL与字符线WL之间以及该些主动区域104的两个相邻的末端之间且呈现错位排列设置，该些主动区域104末端位置即是后续存储节点暨其接触结构的位置，掩模条110正好将该些存储节点位置两两隔开。掩模条110的材料可为氧化硅或其他适合作为掩模的材料。

请参照图3A与图3B，在硬掩模层108上形成掩模条110后，接下来在每个掩模条110上形成一掩模块112。如图3A所示，掩模块112呈椭圆形的态样，覆盖住掩模条110且稍微往第二方向D2延伸，掩模条110会正好位于掩模块112的中线位置且两端会稍微露出。需注意在其他实施例中掩模块112也有可能呈现其他形状，端视主动区域104的布局图形而定。在本发明实施例中，掩模块112的大小、形状、以及涵盖范围会控制成其相邻掩模块112之间会有一最近预定的间距d1，特别是在主动区域104延伸的第一方向D1上的间距。此用意的目的在于后续的制作工艺中掩模块112上会形成间隔层，相邻掩模块112上的间隔层在间距d1位置处必须俩俩合并以界定出所欲形成的存储节点接触图形以及位线接触图形，此步骤在后续实施例中将有细节说明。在此阶段，未被掩模块112所覆盖的主动区域104图形即为预定的位线接触位置。掩模块112可以使用一般的有机介电层(organic dielectric layer,ODL)、含硅底部抗反射层(silicon-containing hard mask bottom anti-reflectioncoating,SHB)以及光致抗蚀剂等三层复合结构来界定并形成，此处省略其细节说明。

请参照图4A与图4B，掩模条110上形成掩模块112后，接下来在每个掩模块112上形成一共形的间隔层114。间隔层114的材质可与掩模条110相同，如氧化硅或其他适合作为掩模的材料，其可采用原子层沉积法精密地控制其在圆形掩模112上的厚度。间隔层114会覆盖整个基底面，其中在前述相邻的掩模块112之间的预定间距d1处的间隔层114会合并。如此，从图4A与图4B中可以看到，其界定出了位于掩模块112之间间隔层114未合并的凹陷图案116，此图案大致上就是后续所要形成的位线接触图案。

请参照图5A与图5B，在掩模块112上形成共形的间隔层114后，接下来进行蚀刻制作工艺移除掩模块112上的间隔层114以及掩模块112本体。此蚀刻制作工艺可能包含多道的蚀刻步骤，首先第一蚀刻步骤先去除一预定垂直厚度的间隔层114，使得间隔层114内的掩模块112裸露出来，也使得凹陷图案116区域中的硬掩模层108裸露出来。接着第二蚀刻步骤则针对间隔层114内裸露出来的掩模块112进行蚀刻，将其全部移除。如此，只剩间隔层114位于掩模块112侧壁上的部位(后文中将其称为间隔壁114a)以及先前就已形成的掩模条110余留在硬掩模层108上。

在本发明实施例中，间隔壁114a与掩模条110材质相同，是一同作为一蚀刻掩模，其中每一掩模条110与周围的间隔壁114a界定出了两个存储节点接触图案118，如图中的类半圆图案，其由掩模条110所分隔，分别对应到下方主动区域104末端的存储节点部位。间隔壁114a彼此之间则界定出了位线接触图案120，其对应到下方主动区域104中心位线接触部位。

请参照图6A与图6B，在硬掩模层108上形成了由掩模条110与间隔壁114a所构成的蚀刻掩模后，接着以掩模条110与间隔壁114a为蚀刻掩模进行一蚀刻制作工艺，将掩模条110与间隔壁114a所界定出的存储节点接触图案118以及位线接触图案120转印到下方的硬掩模层108。之后再以具有存储节点接触图案118与位线接触图案120的硬掩模层108为硬掩模再次进行蚀刻制作工艺，将存储节点接触图案118与位线接触图案120转印至下方的层间介电层106，如此即在层间介电层106中形成了存储节点接触凹槽118a以及位线接触凹槽120a。需注意如图6B所示，前述的蚀刻步骤可能会移除下方部分的主动区域104以及隔离结构102，其中各存储节点接触凹槽118a以及位线接触凹槽120a会分别对应到其下方各别的主动区域104位置。如图6A所示，存储节点接触图案118以及位线接触图案120在转印形成存储节点接触凹槽118a以及位线接触凹槽120a后其棱角处会因为圆角化(corner rounding)而修整成较圆滑的轮廓，但并不以此为限。

在本发明实施例中，由于存储节点接触凹槽118a以及位线接触凹槽120a是经由在同一道蚀刻制作工艺中移除层间介电层106所形成的，故两者的底部位于同一水平，此特征有别于现有技术中为了避免位线接触结构与存储节点接触结构相互碰出而将位线接触凹槽做的比存储节点接触凹槽来得深的特征。再者，也由于本发明使用预先形成的蚀刻掩模(即掩模条110与间隔壁114a)进行蚀刻制作工艺来同时形成存储节点接触凹槽118a以及位线接触凹槽120a，两者间不会有像现有技术般两种凹槽在不同的制作工艺中形成所可能产生的对位偏移的问题，可完美的解决现有位线接触结构与存储节点接触结构在高集成度设计下因距离过近而对位容限值过低、容易短路的问题。

请参照图7A与图7B，在层间介电层106中形成存储节点接触凹槽118a以及位线接触凹槽120a后，接下来在存储节点接触凹槽118a以及位线接触凹槽120a中填入导电材而分别形成存储节点接触结构122以及位线接触结构124，其分别与下方预先形成的漏极掺杂区D以及源极掺杂区S连接。在本发明实施例中，存储节点接触结构122以及位线接触结构124可具有相同的材质，其包含但不限定为掺杂性半导体材料(如掺杂硅)、金属材(如钨、铝、钛、或钽)、导电性金属材(如氮化钛、氮化钽、或氮化钨)、或是金属半导体化合物(如氮化硅)等。形成该些接触结构的制作工艺可包含在基底上形成一层该导电材并使其填满存储节点接触凹槽118a与位线接触凹槽120a，之后进行一平坦化制作工艺，如化学机械研磨制作工艺，来移除层间介电层106上多余的导电材以及剩余的硬掩模层108，如此即能得到如图7B所示顶面与周围层间介电层106齐平的存储节点接触结构122以及位线接触结构124。

层间介电层106与隔离结构102会提供各个接触结构良好的绝缘隔离效果，不会有彼此短路的问题。需注意一般的位线接触结构会较两旁的存储节点接触结构更为深入基底中，且两种接触结构靠得更近，其两者的底部并非如本发明般位于同一水平。如前文所述，本发明的此特征导因于两种接触结构是同时形成的，也因此解决了两种接触结构之间距离容限值过小而容易短路的问题。

请参照图8，在形成存储节点接触结构122以及位线接触结构124后，接下来要进行位线的制作。首先依序在接触结构以及基底上形成一金属层126以及一绝缘层128。金属层126作为位线的材料，其材质可为钨、铝、钛、或钽等材料。绝缘层128是一较厚的层结构，其材质可为氮化硅、氧化硅、氮氧化硅等。绝缘层128可在后续制作工艺中作为模塑结构界定出后续所要形成的接触插塞的范围以及长度并提供彼此间的绝缘效果。

请参照图9A与图9B，在接触结构上形成金属层126与绝缘层128后，接着进行一光刻蚀刻制作工艺将金属层126与绝缘层128图案化成位线BL的形状，其态样如图9A所示往第三方向D3延伸而与先前形成的字符线WL交错垂直，其间行经两存储节点接触结构122之间的主动区域104以及位线接触结构124正上方，如此位线BL会与位线接触结构124电连接而不会接触到两旁的存储节点接触结构122。需注意为了解说清楚之故，图9A中并未示出位线BL正上方的绝缘层128a。

另一方面，如图9B所示，绝缘层128a也作为一模塑层界定出了位线之间具有预定深度的沟槽，其将于后续制作工艺中用来容置所欲形成的接触插塞。需注意前述的蚀刻制作工艺会移除部分的存储节点接触结构122以及位线接触结构124，使其顶面稍微低于周围的层间介电层106，如此将有助于使后续所要形成的接触插塞不会与位线接触结构124之间产生短路。

请参照图10A与图10B，在形成位线BL后，接下来进行位于位线BL两旁的接触插塞的制作。首先，为了隔绝位线BL以及两旁所要形成的接触插塞结构，位线BL与绝缘层128a的侧壁上会先形成绝缘性间隔层132。如图10B所示，除了位线BL与绝缘层128a，间隔层132也会盖住位线接触结构124两侧的层间介电层106并填入其间的沟槽中，以达到发明所需的隔绝效果。间隔层132的材质可包含但不限定是氮化硅、氧化硅、或氮氧化硅等，其也有可能是复层结构的型态。

形成间隔层132后，接着在间隔层132之间的凹槽130中形成接触插塞134。每一个接触插塞134都会与下方的存储节点接触结构122电连接，其与位线BL以及位线接触结构124之间有间隔层132以及层间介电层106来提供隔绝效果。接下来，为了界定出接触插塞的图形，第二方向D2上必须形成模塑层来与第一方向D1上的绝缘层128a一起其隔出各个接触插塞位置，其制作工艺可包含在凹槽130中填入一牺牲层，之后在牺牲层中界定并形成位于字符线WL上且与其同走向的模塑层，其材质可与绝缘层128a相同。之后移除牺牲层，并在所界定出的插塞格或插塞孔中填入插塞材质后，即可形成如图10A所示的接触插塞134。须注意接触插塞134也可以其他不同的制作工艺来形成，且其会进一步与上方所形成的电容连接垫以及存储电容电(未示出)连接。由于接触插塞134与该些连接部件的相关制作工艺都是现有技术且并非是本发明重要的发明特点，为了避免模糊了本发明要点并避免图示过度复杂，此处将省略其相关细节说明，图中仅示出接触插塞134与对应的存储节点接触结构122的布局位置与截面结构。至此，位于上方的接触插塞134与位于下方的存储节点接触结构(有时也称为接触垫)122可视为是存储节点完整的接触结构。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (15)

1.一种制作接触结构的方法，包含：

提供一基底，该基底具有多个主动区域；

在该基底上形成多个掩模条；

在每一该掩模条周围形成间隔壁，其中该多个间隔壁彼此接触且与该多个掩模条界定出多个开口图形；

以该多个掩模条与该多个间隔壁为蚀刻掩模进行蚀刻制作工艺将该多个开口图形转印至该基底，以在该基底中形成多个凹槽；以及

在每一该凹槽中填入导电材料而形成接触结构，该些接触结构与该多个主动区域连接。

2.如权利要求1所述的制作接触结构的方法，其中在每一该掩模条周围形成间隔壁的步骤包含：

在每一该掩模条上形成掩模块，其中该掩模条位于该掩模块的中线位置；

在该基底与该多个掩模块上共形地形成一间隔层，其中该多个掩模块上的该间隔层彼此接触而界定出多个第一开口图形；以及

进行第一蚀刻制作工艺蚀刻该间隔层以及该些掩模块，使得该多个掩模块上的该间隔层被移除而该多个掩模块的侧壁上的该间隔层余留下来形成该多个间隔壁，且该多个掩模块被完全移除，其中每一该掩模块与每一该掩模条界定出两个第二开口图形。

3.如权利要求2所述的制作接触结构的方法，其中该第一开口图形界定出位线接触图形，该第二开口界定出存储节点接触图形。

4.如权利要求2所述的制作接触结构的方法，其中每一该第一开口图形位于一该主动区域的中心上方，每二个该第二开口图形位于一该主动区域的两个末端上方。

5.如权利要求2所述的制作接触结构的方法，其中该蚀刻制作工艺将该些第一开口图形以及该些第二开口图形分别转印至该基底，以在该基底中分别形成多个第一凹槽以及多个第二凹槽。

6.如权利要求5所述的制作接触结构的方法，其中该第一凹槽的接触结构为位线接触结构，该第二凹槽的接触结构为存储节点接触结构。

7.如权利要求6所述的制作接触结构的方法，还包含在该些位线接触结构上形成位线来与该些位线连接，其中每一该位线与该多个掩模条的位置重叠。

8.如权利要求6所述的制作接触结构的方法，还包含在每一该存储节点接触结构上形成接触插塞。

9.如权利要求1所述的制作接触结构的方法，其中该多个掩模条形成在字符线与字符线之间以及该些主动区域的两个相邻末端之间且呈现错位排列设置。

10.一种接触结构，包含：

基底，该基底具有多个由隔离结构所分隔的主动区域；

多个位线接触结构，位于该基底中且与该主动区域连接；以及

多个存储节点接触结构，位于该基底中且与该主动区域以及该隔离结构连接，其中每一该位线接触结构两侧各具有一该存储节点接触结构，且该存储节点接触结构的底部与该位线接触结构的底部位于同一水平。

11.如权利要求10所述的接触结构，其中每一该位线接触结构位于一该主动区域的中心上方，每二个该存储节点接触结构分别位于一该主动区域的两个末端上方。

12.如权利要求10所述的接触结构，还包含多条位线位于该多个位线接触结构上并该多个位线接触结构连接，其中该多个存储节点接触结构位于该多条位线之间。

13.如权利要求12所述的接触结构，还包含多条字符线形成于该基底中且与该多条位线正交，其中该多个位线接触结构以及该多个存储节点接触结构位于该多条字符线之间。

14.如权利要求10所述的接触结构，还包含一接触插塞位于每一该存储节点接触结构上。

15.如权利要求10所述的接触结构，其中该基底包含一层间介电层，该多个位线接触结构与该多个存储节点接触形成于该层间介电层中且被该层间介电层所分隔。