CN109256371A - 半导体封装结构及其形成方法 - Google Patents

半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN109256371A
CN109256371A CN201810763930.0A CN201810763930A CN109256371A CN 109256371 A CN109256371 A CN 109256371A CN 201810763930 A CN201810763930 A CN 201810763930A CN 109256371 A CN109256371 A CN 109256371A
Authority
CN
China
Prior art keywords
layer
conductor
package substrate
conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810763930.0A
Other languages
English (en)
Other versions
CN109256371B (zh
Inventor
张洪仁
陈仁川
王学德
许文松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN109256371A publication Critical patent/CN109256371A/zh
Application granted granted Critical
Publication of CN109256371B publication Critical patent/CN109256371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装结构及其形成方法，该半导体封装结构包括：封装层；封装基板，包括装置区域和边缘区域，封装层覆盖装置区域，封装基板包括：绝缘层，绝缘层包括第一部分和第二部分；以及第一导电图案层，位于绝缘层的第一层级中，第一导电图案层包括在边缘区域中并且沿着边缘区域延伸的多个第一导体，第一部分的一部分从多个第一导体之间暴露；半导体晶粒，布置在封装基板的装置区域上并由封装层包围；以及导电屏蔽层，覆盖并围绕封装层并电连接到所多个第一导体。在制造过程中，第一导体可以阻止激光将绝缘层击穿，而后形成的导电屏蔽层就会被第一导体阻止而无法继续向下延伸，防止导电屏蔽层污染其他部位。

Description

半导体封装结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构及其形成方法。
背景技术
为了确保电子产品和通信装置的持续小型化和多功能性，业界期望半导体封装体积小，支持多引脚(multi-pin)连接，高速工作并且具有高功能性。
在这种半导体封装中，包含在半导体封装中的集成电路芯片可能受到电磁干扰(EMI，electromagnetic interference)的影响(disturbance)。EMI可能会导致半导体封装表现出异常操作和性能不佳。为了使半导体封装免受EMI影响，可以将金属屏蔽层(shielding layer)嵌入半导体封装的密封材料中。然而，一旦制成复杂，封装厚度增加，可能会发生封装翘曲(warpage)，并且当屏蔽层嵌入半导体封装的结构中时屏蔽层可能会脱层。
形成EMI屏蔽的另一种方法是在切割工艺完成之后在半导体封装的密封材料表面上涂覆金属屏蔽层。然而，在密封材料上涂覆金属时，半导体封装已完成切割，金属屏蔽层往往会沿切割面向下延伸从而污染半导体封装暴露的其他导电结构(例如与密封材料相对的下表面的焊球或焊垫)，这样在使用或安装半导体封装时，这些暴露的导电结构可能会与污染部位的金属屏蔽层接触而导致不期望的电连接或短路等意外情况发生，从而影响整个封装和组装件的性能。
因此，亟需一种新型的半导体封装结构，以解决上述的问题。
发明内容
有鉴于此，本发明提供一种半导体封装结构，以防止屏蔽层污染其他部位，避免影响整个封装和组装件的性能。
根据本发明的第一方面，公开一种半导体封装结构，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。
根据本发明的第二方面，公开一种半导体封装结构，包括：封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的连续导电层：半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述连续导电层。
根据本发明的第三方面，公开一种半导体封装结构的形成方法，包括：提供具有划线区域和由所述划线区域限定的多个装置区域的封装基板，其中所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述划线区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述划线区域中并且沿着所述划线区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露：将半导体晶粒安装到所述封装基板的多个装置区域中的每一个上；用封装材料覆盖所述封装基板；在封装材料中形成开口以暴露所述封装基板的所述多个第一导体并且形成与多个装置区域对应的多个封装层；以及在多个封装层上形成导电屏蔽层并填充开口，从而使导电屏蔽层电连接到所述多个第一导体；沿所述划线区域进行切割，以形成所述半导体封装结构。
本发明提供的半导体封装结构由于包括封装层；封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。采用这种方式，由于在边缘区域中设有第一导体，在制造半导体封装的过程中，例如在激光烧蚀时，第一导体可以阻止激光将绝缘层击穿，而后形成的导电屏蔽层就会被第一导体阻止而无法继续向下延伸，从而防止导电屏蔽层延伸到封装基板的其他部位，避免了导电屏蔽层污染其他部位，避免在使用或安装半导体封装时出现不期望的电连接或短路等意外情况，保证半导体封装和组装件的性能、可靠性和良品率，并且保证封装结构完整和稳定。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1是根据本发明的一些实施例的示例性半导体封装结构的横截面图。
图2A是根据本发明的一些实施例的半导体封装结构中的第一导体的布置的平面图。
图2B是根据本发明的另一些实施例的半导体封装结构中的第一导体的布置的平面图。
图2C是根据本发明的一些实施例的半导体封装结构中的连续导电层的平面图。
图3是根据本发明的一些实施例的示例性半导体封装结构的横截面图。
图4A是根据本发明的又一些实施例的半导体封装结构中的第一导体的布置的平面图。
图4B是根据本发明的一些实施例的半导体封装结构中的第二导体的布置的平面图。
图5A是根据本发明的另一些实施例的半导体封装结构中的第一导体的布置的平面图。
图5B是根据本发明的另一些实施例的半导体封装结构中的第二导体的布置的平面图。
图6A至图6E是根据本发明的一些实施例的横截面图，展示了用于形成半导体封装结构的示例性方法。
图7是根据本发明的一些实施例的示例性半导体封装结构的横截面图。
图8是根据本发明的又一些实施例的示例性半导体封装结构的横截面图。
图9是根据本发明的另一些实施例的示例性半导体封装结构的横截面图。
图10是根据本发明的又一些实施例的示例性半导体封装结构的横截面图。
图11是根据本发明的另一些实施例的示例性半导体封装结构的横截面图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定元件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代元件。本文件无意于区分那些名称不同但功能相同的元件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1是根据本发明的一些实施例的示例性半导体封装结构10的横截面图。图2A，图2B和图2C是根据本发明的一些实施例的半导体封装结构10中的第一导体的各种布置的平面图，其中图2A，图2B和图2C可以理解为从图1的俯视角度观察(从图1的第一表面101a向第二表面101b的方向看)的图示，此时在封装基板100上的封装层130a，导电屏蔽层140，半导体晶粒110和114以及电子部件120等都可以忽略，以便观察到第一导体102a的布置图。在一些实施例中，半导体封装结构10可以是晶圆级(wafer-level)半导体封装结构，此外半导体封装结构10可以是例如倒装(flip-chip)芯片半导体封装结构。
参考图1，半导体封装结构10可以安装在基座(图未示)上。在一些实施例中，半导体封装结构10可以包括系统单芯片(SOC，system-on-chip)封装结构。此外，基座可以包括印刷电路板(PCB，printed circuit board)，并且可以由聚丙烯(PP，polypropylene)形成。在一些实施例中，可以通过接合(bonding)工艺将半导体封装结构10安装在基座上。例如，半导体封装结构10可以包括可以安装在半导体封装结构上的导电凸块结构(图未示)，导电凸块结构可以是例如铜凸块或焊料凸块结构，导电柱结构，导线结构或导电膏结构，导电凸块结构可以通过接合工艺电耦合到基座。
半导体封装结构10包括封装基板100，封装基板100具有装置区域100b和围绕装置区域100b的边缘区域100a’。此外，封装基板100具有第一表面101a和与第一表面101a相对的第二表面101b。其中上述的导电凸块结构可以安装在第二表面101b上，进而安装到基座上。第一表面101a可以安装其他电子元件，例如半导体晶粒、无源元件或其他结构。
在一些实施例中，封装基板100包括设置在封装基板100内的重分布层(RDL，redistribution layer)结构(例如，扇出(fan-out)结构)。在一些实施例中，封装基板100包括绝缘层103(例如金属间介电(IMD，inter-metal dielectric)层)和一个或多个导电图案层，一个或多个导电图案层用作导电迹线并设置在绝缘层103中。例如，第一导电图案层102设置在绝缘层103的第一层级中。第一层级可以是绝缘层103中最上的一层，例如第一层级的上表面可以与第一表面101a平齐。当然第一层级也可以是绝缘层103中的其他层级，例如第一层级102可以是比绝缘层103最上的一层更低的层级，例如比最上的一层低一层的层级、或低两层的层级、或低三层的层级、或者第一层级可以是绝缘层103最下的一层(即第一层级的下表面与第二表面101b平齐)等等。此外，第二导电图案层104设置在绝缘层103的第二层级中，第二层级低于第一层级(即第二层级相比第一层级在封装基板的高度方向上较低)。第三导电图案层106设置在绝缘层103的第三层级中，第三层级低于第二层级，并以及第四导电图案层108设置在绝缘层103的第四层级中，第四层级低于第三层级。上述这些导电图案层可以由金属(例如铜、铝、银、不锈钢或其他合金等)形成，例如导电图案层可以由铜和不锈钢的混合物形成，从而结合铜良好的导电性能与不锈钢较高的刚性，提高封装基板的信号传输性能和机械性能。此外封装基板100内还可以设置更多的导电图案层，例如第五导电图案层，第六导电图案层等等。在一些实施例中，绝缘层103(例如IMD层)可以包括从封装基板100的第二表面101b向封装基板100的第一表面101a依次堆栈的子介电层，依次堆栈的子介电层将上述导电图案层之间隔开。此外，可以通过导电结构将相邻的导电图案层相互电连接，例如导电结构可以是导电通孔或导电线等。在一些实施例中，绝缘层103可以由有机材料(例如聚合物基材)或无机材料(例如氮化硅(SiNX)，氧化硅(SiOX)等类似物)形成。例如，这些子介电层可以由聚合物基材制成。在一些实施例中，绝缘层103是高k介电层(k是介电层的介电常数)。需要说明的是，图1所示的封装基板100的导电图案层的数量和子介电层的数量仅为示例，并非对本发明的限制。
在一些实施例中，第一导电图案层102位于绝缘层103的最上层且与第一表面101a相邻，使得第一导电图案层102具有基本上或完全地与第一表面101a平齐的上表面。在其他实施例中，第一导电图案层102也可以并不在绝缘层103的最上层，例如第一导电图案层102可以在绝缘层103的第二层、第三层、第四层、第五层或最下层等等。第一导电图案层102可以包括设置在封装基板100的边缘区域100a’中并且沿着该边缘区域100a’延伸的多个第一导体102a。第一导体102a也可以在绝缘层103的第二层、第三层、第四层、第五层或最下层等等。此外，封装基板100所包含的绝缘层103和导电图案层(例如第一导电图案层102、第二导电图案层104、第三导电图案层106、第四导电图案层108)均可以有一部分位于装置区域100b中，而另有一部分区域位于边缘区域100a’中。例如，如图1，2A，2B所示，绝缘层103包括第一部分103a和第二部分103b，第二部分103b位于装置区域100b中，而第一部分103a位于边缘区域100a’中并围绕该第二部分103b。又例如，导电图案层有一部分位于装置区域100b中，而另有一部分位于边缘区域100a’；当然导电图案层也可以全部位于装置区域100b中(也即第一导电图案层102、第二导电图案层104、第三导电图案层106、第四导电图案层108全部位于装置区域100b中)。因此从俯视图来看，例如，如图2A所示，第一导体102a可遮住第一部分103a的一部分，而第一部分103a的其余部分则从第一导体102a之间的间隙中暴露出来了，也就是说第一部分103a的一部分从第一导体102a暴露。暴露绝缘层103的第一部分103a的一部分可以帮助释放封装基板100的应力，降低封装基板发生形变的风险，保证封装基板100的结构稳定性和封装的使用寿命。此外，第一导体102a也可以遮住第一部分103a的全部。此外，第一导电图案层102也可以遮住第二部分103b的一部分。
例如，如图2A中所示，第一导体102a是布置在边缘区域100a’的拐角处并且彼此间隔开的L形金属层(也即第一导体102a设置在边缘区域100a’的拐角处，并且相邻拐角处上的第一导体102a之间设有间隙)。或者，从俯视图来看(例如在图2A中)，彼此间隔开的第一导体102a可认为是布置在边缘区域100a’的四侧的条形金属层，同一侧的条形金属层彼此间设有间隙隔开；相邻侧的条形金属层可以相互连接(由此在拐角处形成L形的金属层)，当然在其他实施例中，相邻侧的条形金属层也可以设有间隙以隔开(这样在拐角处可能不是L形的金属层)。由于封装基板的应力一般在拐角处会较大，当相邻侧的条形金属层设有间隙以隔开时(即在拐角处设有间隙)，将大幅释放封装基板的应力，减少应力集中，从而降低封装基板发生形变的风险，保证封装基板形状与结构的稳定。仍以图2A为例，从俯视图来看，第一导体102a遮住了第一部分103a的一部分，而第一部分103a的其余部分由于在间隙内则未被第一导体102a所遮住，从而暴露出来了。如图2A所示，在边缘区域100a’拐角处设有第一导体102a，因此第一部分103a在拐角处未暴露出来。暴露绝缘层103的第一部分103a的一部分可以帮助释放封装基板100的应力，避免导电图案层发生形变，保证封装基板100的结构稳定性和封装的使用寿命。此外，L形金属层可以设置为四个，分别位于边缘区域100a’的四个外拐角处，四个金属层可以是相同的形状和尺寸，当然也可以不同，或者四个其中至少有两个相同等等。此外，第一导体102a为L形金属层可以方便第一导体的工艺，例如第一导体可以与第一导电图案层一同工艺成型，提高生产效率。
在一些实施例中，如图2B中所示，从俯视图来看，第一导电图案层102的第一导体102a可以是彼此间隔开的金属通孔(在通孔中可设有金属以导电)，并且金属通孔(即第一导体102a)遮住了第一部分103a的一部分，而第一部分103a的其余部分由于位于间隙内则未被金属通孔(即第一导体102a)所遮住，从而暴露出来了。此外，金属通孔(即第一导体102a)可以设置在边缘区域100a’的四侧，金属通孔(即第一导体102a)可以未在边缘区域100a’的拐角处设置，因此边缘区域100a’的拐角处的绝缘层103暴露出来了；当然也可以将金属通孔(即第一导体102a)设置在边缘区域100a’的拐角处。如图2B所示，在边缘区域100a’拐角处未设有第一导体102a，因此第一部分103a在拐角处暴露出来。由于封装基板的应力一般在拐角处会较大，当相邻侧的条形金属层设有间隙以隔开时(即在拐角处设有间隙)，将大幅释放封装基板的应力，减少应力集中，从而降低封装基板发生形变的风险，保证封装基板形状与结构的稳定。此外，金属通孔(即第一导体102a)还可以遮住第二部分103b的一部分。此外，第一导体102a为金属通孔可以方便制造，并且金属通孔的数量可以需要设置，设计上更加灵活。此外第一导体102a也可以同时包括条形金属层、L形金属层和金属通孔，或者第一导体102a还可以包括其他形状的金属层或金属通孔，例如三角形或多边形的金属层或金属通孔等等。此外，第一导体102a之间设有间隙，绝缘层103的第一部分103a的一部分从该间隙中暴露出，在进行下述的激光烧蚀(laser ablation)工艺时，可以通过控制激光的能量来减少对从该间隙中暴露出来的第一部分103a的烧蚀，从而防止将第一部分103a完全击穿，这样不仅可以保护封装基板结构的完整和稳定，保证封装的机械强度，还可以在接下来形成导电屏蔽层的工艺中，防止导电屏蔽层就污染到第二表面101b。并且，还可以在与间隙相对应的位置不设置导电迹线等导电结构，从而减少与导电屏蔽层的意外电连接。另外，本实施例中还可以将第一导体设置为连续的金属层，即第一导体是完整的、没有间隙，这样就可以通过连续的第一导体或金属层来保护第一部分103a，使第一部分103a基本上不会被激光烧蚀，从而不仅可以保护封装基板结构的完整和稳定，保证封装的机械强度，而且在接下来形成导电屏蔽层的工艺中，可以防止导电屏蔽层污染到第二表面101b。当然还可以通过其他的方式保护绝缘层不会被完全击穿，下文的其他实施例中将会进一步介绍。
在一些实施例中，如图2C所示，从俯视图来看，位于绝缘层103的最上层中且与第一表面101a相邻的第一导电图案层102包括连续导电层102a’(例如金属环)，连续导电层102a’在边缘区域100a’之内并且沿着边缘区域100a’延伸，从而围绕装置区域100b，并且不暴露第一部分103a(如图1所示)，也即连续导电层102a’将第一部分103a全部遮挡住了。因此在图2C中仅能看到第二部分103b。此外，第一导电图案层102包括连续导电层102a’(例如金属环)时，连续导电层可以一个整体，可以更加容易制造，且封装基板的机械性能更好，结构更加稳定，并且连续导电层的信号传输效果更好，不仅提高生产效率，还可以提高半导体封装的性能；同时也会方便与下述导电屏蔽层的连接。此外，在进行下述的激光烧蚀工艺时，连续导电层可以减少激光对绝缘层(特别是第一部分103a)过多的烧蚀，例如由于连续导电层遮住了所有的第一部分103a，因此当进行激光烧蚀工艺时，连续导电层将遮挡住激光，这样连续导电层可以保护第一部分103a基本上不会被烧蚀，不仅可以保护封装基板结构的完整和稳定，保证封装的机械强度，而且在接下来形成导电屏蔽层的工艺中，可以防止导电屏蔽层污染到第二表面101b。此外，本实施例中也可以认为第一导体包括连续导电层，而如图2A，2B中所示的，第一导体包括断续的导电层。
在一些实施例中，半导体封装结构10还包括安装到封装基板100的第一表面101a上并对应于封装基板100的装置区域100b的一个或多个半导体装置。在一些实施例中，如图1所示，半导体装置可以包括设置在封装基板100的第一表面101a上的半导体晶粒110和114。在一些实施例中，半导体晶粒110或114可以包括微控制器(MCU，microcontroller)，微处理器(MPU，microprocessor)，随机访问内存(RAM，random access memory)，基带装置，人工智能处理单元(APU，artificial intelligence processing unit)，电源管理集成电路(PMIC，power management integrated circuit)，闪存(flash memory)，全球定位系统(GPS,global positioning system)装置或射频(RF，radio frequency)装置或上述这些的任意组合。在一些实施例中，半导体晶粒110和114中的至少一个是SOC晶粒。例如，半导体晶粒110和114是SOC晶粒。或者，半导体晶粒110是SOC晶粒，半导体晶粒114是内存晶粒。在一些其他实施例中，半导体晶粒110是SOC晶粒，半导体晶粒114是基带晶粒。然而，半导体晶粒的数量和布置不限于所公开的实施例。
在一些实施例中，半导体晶粒110和114电连接到封装基板100。如图1所示，半导体晶粒110和114通过倒装芯片(flip-chip)技术制造。半导体晶粒110和114包括分别与相应的导电结构112和116(例如导电凸块，导电柱或导电焊膏)接触的焊盘(图未示)。应该注意，集成在半导体封装结构10中的半导体晶粒的数量不限于本实施例中公开的半导体晶粒的数量。半导体晶粒110和114的焊盘分别经由导电结构112和116安装到封装基板100的第一导电图案层102上。
在一些实施例中，如图1所示，半导体封装结构10还包括安装到封装基板100的第一表面101a上并对应于封装基板100的装置区域100b的一个或多个电子部件120。在一些实施例中，电子部件120可以包括通过封装基板100的导电迹线(例如导电图案层、导电线或其他导电结构等)电耦合到半导体晶粒110或114的无源装置(passive device)。在一些实施例中，无源装置包括电容器，电感器，电阻器或它们的组合。此外，无源装置包括至少一个电耦合到导电迹线(例如第一导电图案层102)的电极122。例如，无源装置可以是电容器，电容器包括两个相对设置的电极122，两个电极122分别通过相应的封装基板100的第一导电图案层102电耦合到半导体晶粒110。
在一些实施例中，如图1所示，半导体封装结构10还包括封装层130a，封装层130a覆盖封装基板100的第一表面101a，封装层130a与封装基板100的装置区域100b相对应，并且围绕半导体晶粒110和114和电子部件120。在一些实施例中，封装层130a仅与装置区域100b相对应，而没有与边缘区域100a’相对应的部分。当然封装层130a也可以有一部分与装置区域100b相对应，另有一部分与边缘区域100a’相对应。在一些实施例中，封装层130a可以由模塑料层形成，例如环氧树脂(epoxy)，树脂(resin)，可模制聚合物(moldablepolymer)等。在一些实施例中，可选择的底部填充材料(图未示)设置在导电结构112和116之间的间隙中并被封装层130a包围。
在一些实施例中，如图1所示，半导体封装结构10进一步包括导电屏蔽层140(例如金属屏蔽层)，导电屏蔽层140覆盖并围绕封装层130a并电连接到如图1，2A和2B所示的第一导体102a(或如图2C所示的连续导电层102a’)，以用作EMI屏蔽层。封装层130a可以是密封材料形成的。在这种情况下，第一导体102a或连续导电层102a’接地并且具有与导电屏蔽层140直接接触的上表面。在一些实施例中，如图1所示，封装基板100包括封装基板侧壁101c，封装基板侧壁101c可以是竖直的，第一导体102a的上表面或连续导电层102a’的上表面基本上或完全地与封装基板100的第一表面101a平齐，这样封装基板100的第一表面101a就与导电屏蔽层140直接接触，导电屏蔽层140就仅延伸到封装基板100的第一表面101a，而不会继续向下延伸，因此封装基板100的封装基板侧壁101c完全从导电屏蔽层140露出。也就是说，封装基板侧壁101c未被导电屏蔽层140覆盖。又或者，导电屏蔽层140也可以覆盖侧壁101c的至少一部分，例如具有第一导体102a或连续导电层102a’的第一导电图案层102嵌入绝缘层103的层级(例如低于第一层级，如第二层级，第三层级等)中并在第一表面101a下方，这样导电屏蔽层140就会继续向下延伸，从而覆盖封装基板侧壁101c的至少一部分，例如覆盖第一导体102a或连续导电层102a的上表面上方的封装基板侧壁101c。此外导电屏蔽层140也可以覆盖封装基板侧壁101c的全部。
在一些其他实施例中，第一导电图案层102可以不具有第一导体102a或连续导电层102a’，并且第二导电图案层104和第三导电图案层106中的至少一个可以具有与第一导体102a或连续导电层102a’类似的结构和布置的导体或连续导电层。类似地，导体或连续导电层也具有与导电屏蔽层140直接接触的上表面，这样导电屏蔽层140就会向下延伸到与第二导电图案层104和/或第三导电图案层106的导体或连续导电层直接接触，因此导电屏蔽层140就会继续向下延伸，从而覆盖封装基板侧壁101c的至少一部分，例如覆盖这些导体或连续导电层的上表面上方的封装基板侧壁101c。具体的，可参考图7所示，导电屏蔽层140向下延伸到与第四导体108a的上表面直接接触，因此导电屏蔽层140覆盖了在第四导体108a的上表面上方的封装基板侧壁101c；导电屏蔽层140与第四导体108a的上表面直接接触，因此导电屏蔽层140未覆盖第四导体108a的侧壁。
在一些实施例中，如图1所示，封装层130a具有封装层侧壁135，封装层侧壁135可以是锥形的侧壁，具体来说可以正锥形的。当然封装层侧壁135也可以是倒锥形的，或者封装层侧壁135也可以是竖直的(例如垂直于水平面)，或者与封装基板侧壁101c平行等。此外，如图1所示，导电屏蔽层140具有与封装层侧壁135相适配的屏蔽层内侧壁以及屏蔽层外侧壁145，屏蔽层内侧壁可以围绕封装层侧壁135并与封装层侧壁135相贴合，屏蔽层外侧壁145也可以围绕封装层侧壁135，屏蔽层外侧壁145可以具有与封装基板侧壁101c平齐的部分，例如导电屏蔽层140与第一导电图案层102a直接接触的部分，屏蔽层外侧壁145还可以具有其他部分，该其他部分可以不与封装基板侧壁101c平齐或平行，例如该其他部分可以与封装层侧壁135平行，或者可以是锥形的(例如正锥形或倒锥形)，当然该其他部分也可与封装基板侧壁101c平齐或平行。此外，参考图1所示，由于在边缘区域100a中设有第一导体102a，在制造半导体封装的过程中，例如在激光烧蚀时，第一导体102a可以阻止激光将绝缘层103击穿，而后形成的导电屏蔽层140直接与第一导体102a的上表面或连续导电层102a’的上表面直接接触，导电屏蔽层140就会被第一导体102a阻止而无法继续向下延伸，从而防止导电屏蔽层140延伸到封装基板的其他部位，避免了导电屏蔽层140污染其他部位，避免在使用或安装半导体封装时出现不期望的电连接或短路等意外情况，保证半导体封装和组装件的性能、可靠性和良品率，并且第一导体102a阻止激光将绝缘层过多的烧蚀，保证封装结构完整和稳定。而且导电屏蔽层位于外层，半导体封装厚度可以减小，可防止半导体封装的翘曲和分层。此外，第一导体102a还可以提供导电屏蔽层140与半导体晶粒等装置之间的电连接，并且第一导体102a还可以接地，从而将导电屏蔽层140、半导体晶粒等一同接地。此外，参考图7所示，第四导体108a阻止了导电屏蔽层140继续向下延伸，因此导电屏蔽层140无法延伸到封装基板100的第二表面101b，也可避免在使用或安装半导体封装时出现不期望的电连接或短路等意外情况，保证半导体封装和组装件的性能、可靠性和良品率。
图3是根据本发明的一些实施例的示例性半导体封装结构20的横截面图。图4A和图4B分别示出了根据本发明的一些实施例的半导体封装结构20中的第一导体和第二导体的布置的平面图。图5A和图5B分别示出了根据本发明的另一些实施例的半导体封装结构20中的第一导体和第二导体的布置的平面图。其中图4A和图5A可以理解为从图3的俯视角度观察(从图3的第一表面101a向第二表面101b的方向看)的图示，此时在封装基板100上的封装层130a，导电屏蔽层140，半导体晶粒110和114以及电子部件120等都可以忽略，以便观察到第一导体102a的布置图。而图4B和图5B可以理解为从图3的俯视角度观察(从图3的第一表面101a向第二表面101b的方向看)的图示，此时在封装基板100的第二导电图案层104上的部分绝缘层103，第一导电图案层102，第一导体102a，封装层130a，导电屏蔽层140，半导体晶粒110和114，电子部件120等都可以忽略，以便观察到第二导体104a的布置图。为了简洁起见，下文实施例中省略了与上文参考图1，2A，2B和2C所描述的那些相同或相似的元件的描述。参考图3所示，半导体封装结构20与图1所示的半导体封装结构10类似。与图1中所示的半导体封装结构10不同之处在于，半导体封装结构20的第二导电图案层104包括设置在封装基板100的边缘区域100a’中并沿着边缘区域100a’延伸的第二导体104a。在一些实施例中，如图3，4A，4B，5A，5B所示，由于边缘区域100a’内还设置有第二导体104a，因此可以将绝缘层103的第一部分103a分为两个部分，即第一部分103a包括第三部分103a1和第四部分103a2，其中第三部分103a1位于第一导体102a与第二导体104a之间，第四部分103a2位于第二导体104a的下方。此外，从俯视角度看，第二导体104a与第一导体102a相互交错布置，其中相互交错可以是完全交错互不重叠，也可以是第二导体104a与第一导体102a交错而有部分相互重叠。导电屏蔽层140有一部分可以与第一导体102a的上表面直接接触，另有一部分可以穿过第三部分103a1之后与第二导体104a的上表面直接接触，当然这是在第一导体102a之间具有间隙的情况下，导电屏蔽层140才可以穿过第三部分103a1。如果第一导体102a例如为连续导电层，则导电屏蔽层140将无法与第二导体104a的上表面直接接触。此外，在进行下述的激光烧蚀工艺时，因第二导体104a与第一导体102a相互交错布置，因此可阻挡激光同时穿过第一导体102a和第二导体104a，从而减少激光对绝缘层(特别是第四部分103a2)过多的烧蚀，例如即使激光穿过第三部分103a1，但是因第二导体104a的遮挡，激光无法击穿第四部分103a2，这样不仅可以保护封装基板结构的完整和稳定，保证封装基板的机械强度，而且在接下来形成导电屏蔽层的工艺中，可以防止导电屏蔽层污染到第二表面101b。因此第二导体104a与第一导体102a相互交错布置可以选为第二导体104a与第一导体102a完全无缝的接续在一起(从俯视角度来看)，并且从俯视角度来看，第一导体102a和第二导体104a将第四部分103a2完全遮挡，激光即无法击穿(或照射到)第四部分103a2。此外，第二导体104a之间可以设有间隙，第一导体102a之间也可以设有间隙，这样第二导体104a与第一导体102a交错布置之后(当然从俯视角度来看，第一导体102a和第二导体104a将第四部分103a2完全遮挡)，不仅可以阻挡激光继续向下烧蚀绝缘层，还可以释放封装基板的应力。本实施例中，第一导体102a中的每一个可以为金属通孔或/和金属层，第二导体104a中的每一个可以为金属通孔或/和金属层。
在一些实施例中，如图4A所示，从俯视角度看，第一导电图案层102的第一导体102a是彼此间隔开的条形金属层，彼此间隔开的条形金属层设置在边缘区域100a’的四侧，在同一侧的条形金属层彼此间设有间隙隔开；相邻侧的条形金属层可以设有间隙以隔开，当然也可以相互连接。因此从俯视图来看(例如在图4A中)，第一导体102a(条形金属层)遮住了第三部分103a1的一部分，而第三部分103a1的其余部分由于位于间隙内则未被第一导体102a所遮住，从而暴露出来了。如图4A所示，在边缘区域100a’拐角处未设有第一导体102a，因此第三部分103a1也在拐角处暴露出来了。此外，如图4B所示，从俯视角度看，第二导电图案层104的第二导体104a包括彼此间隔开的条形金属层和L形金属层，条形金属层可以设置在边缘区域100a’的四侧，L形金属层可以设置在边缘区域100a’拐角处，条形金属层和L形金属层之间设有间隙彼此间隔开。因此从俯视图来看(例如在图4B中)，第二导体104a(条形金属层和L形金属层)遮住了第四部分103a2的一部分，而第四部分103a2的其余部分由于位于间隙内则未被第二导体104a所遮住，从而暴露出来了。如图4B所示，在边缘区域100a’拐角处设有第二导体104a，因此第四部分103a2未在拐角处暴露出来。从俯视角度看(未图标)，第二导体104a与第一导体102a相互交错布置。应该注意的是，尽管第一导体102a和第二导体104a之间交错布置，但是从俯视角度来看，第一导体102a可以与第二导体104a部分地重叠。
又或者，第一导体102a也可采用图4B中第二导体104a相同的方式布置，这样从俯视角度来看，第一导体102a可以与第二导体104a完全地重叠。在本实施例中，第二导体104a也可以采用图4A中第一导体102a相同的方式布置，这样从俯视角度来看，第一导体102a可以与第二导体104a完全地重叠。
在一些其他实施例中，从俯视角度来看，第二导电图案层104包括在边缘区域100a’中并沿边缘区域100a’延伸的连续导电层(例如金属环)，来围绕装置区域100b，这样连续导电层(例如金属环)可以完全遮住第四部分103a2，而不暴露第四部分103a2(如图3所示)，当然也遮住了位于边缘区域100a’拐角处的第四部分103a2。在这种情况下，第一导体102a可以按照图4A所示布置，或者采用与图4B所示的第二导体104a相同的方式布置，又或者也采用连续导电层(例如金属环)的布置。
在一些实施例中，如图5A和图5B所示，第一导电图案层102的第一导体102a和第二导电图案层104的第二导体104a均为彼此间隔开的金属通孔。如图5A和图5B所示，从俯视角来看，第一导体102a和第二导体104a的布置可以类似于图4A和图4B中所示的第一导体102a和第二导体104a的布置，使得第二导体104a与第一导体102a相互交错布置，其中相互交错可以是完全交错互不重叠，也可以是第二导体104a与第一导体102a交错而有部分相互重叠。或者，第一导体102a采用与图5B所示的第二导体104a相同的方式布置，这样从俯视角度来看，第一导体102a可以与第二导体104a完全地重叠。在本实施例中，第二导体104a也可以采用与图5A所示的第一导体102a相同的方式布置，这样从俯视角度来看，第一导体102a可以与第二导体104a完全地重叠。
尽管在图3中未示出，类似于第一导体102a，第二导体104a可具有与导电屏蔽层140直接接触的上表面，导电屏蔽层140就会继续向下延伸与第二导体104a的上表面直接接触，因此导电屏蔽层140也覆盖在第二导体104a的上表面上方的封装基板侧壁101c。而且，第一导体102a或/和第二导体104a可以接地。
图6A至图6E是根据本发明的一些实施例的横截面图，展示了用于形成图1所示的半导体封装结构10的示例性方法。为了简洁起见，下文实施例中省略了与上文参考图1，2A，和2B所描述的那些相同或相似的元件的描述。参照图6A，提供一种封装基板100。封装基板100具有第一表面101a以及与第一表面101a相对的第二表面101b。此外，封装基板100具有划线区域100a和由划线区域100a限定的装置区域100b，使得这些装置区域100b被划线区域100a包围，例如图6A中，划线区域100a围绕位于中心部分的装置区域100b，此外围绕划线区域100a的外围还有其他的装置区域100b，这些其他的装置区域100b与位于中心部分的装置区域100b可以被划线区域100a所分隔开。此外，划线区域的宽度可以在150-300微米左右，以便进行切割工艺，其中切割工艺中刀宽大概在35至55微米。需要说明的是，封装基板100可以具有多个装置区域100b和多个划线区域100a。为了简化图示，图6A至图6E仅示出了一个整个装置区域100b和两个相邻的部分的装置区域100b。
封装基板100可以包括绝缘层103(例如金属间电介质(IMD)层)。在一些实施例中，第一导电图案层102，第二导电图案层104，第三导电图案层106和第四导电图案层108分别布置在绝缘层103的第一层级，第二层级，第三层级以及第四层级。应该注意的是，图6A中所示的导电图案层的数量仅是示例，并不是对本发明的限制。此外，如图6A所示，如上所述，封装基板100包括划线区域100a和装置区域100b，因此绝缘层103包括位于划线区域100a的第一部分103a和位于装置区域100b的第二部分103b。第二部分103b被第一部分103a所隔开。
第一导电图案层102可以包括设置在划线区域100a中并沿着划线区域100a延伸的第一导体102a，或者包括设置在划线区域100a中并沿着划线区域100a延伸的连续导电层(图未示)，例如金属环。第一导体102a可桥接(bridge)设置于封装基板100的相邻装置区域100b中的第一导电图案层102，例如图6A所示，第一导体102a连接位于中心部分的装置区域100b的第一导电图案层102和位于外围部分的装置区域100b的第一导电图案层102。
对于封装基板100的该单个装置区域100b(例如位于中心部分的装置区域100b)，划线区域100a中的第一导体102a的形状，结构和布置与图2A或2B所示的边缘区域100a’中的第一导体102a的形状，结构和布置相同或相似。因此，从俯视角度看，第一部分103a的一部分从第一导体102a露出，也即第一导体102a遮住了第一部分103a的一部分，而第一部分103a的其余部分则从第一导体102a之间的间隙中暴露出来了。例如类似于图2B所示，划线区域100a(在图2B中为边缘区域100a’)的拐角处的第一部分103a暴露出来了。暴露绝缘层103的第一部分103a的一部分可以作为用于释放应力的缓冲区域，以释放封装基板100的应力，保证封装基板100的结构稳定性和封装的使用寿命。
此外，如上所述，第一导电图案层102也可以包括连续导电层；连续导电层的形状，结构和布置与图2C中所示的边缘区域100a’中的连续导电层102a’的形状，结构和布置相同或相似。
参照图6B所示，可以通过一个或多个接合工艺将一个或多个半导体装置(例如半导体晶粒110和114)以及一个或多个电子部件120(例如无源装置)安装到封装基板100的每个装置区域100b上。
之后，如图6C所示，封装材料130覆盖上方设有半导体晶粒110和114以及电子部件120的封装基板100。在一些实施例中，封装材料130可以由模塑料层(例如环氧树脂，树脂，可模制聚合物等)形成，并且通过模制底部填充(MUF，molded underfill)工艺形成。封装材料130可以在基本上为液体时施加，然后可以通过化学反应(例如在环氧树脂或树脂中)固化。在一些其他实施例中，封装材料130可以是作为凝胶或可延展固体施加的紫外(UV)或热固化聚合物，该紫外(UV)或热固化聚合物能够设置在第一半导体晶粒110周围，然后可以通过UV或热固化工艺固化。封装材料130可以用模具(图未示)固化。在一些实施例中，封装材料130可以通过毛细管底部填充(CUF，capillary underfill)工艺形成，使得底部填充材料(图未示)布置在半导体晶粒110的导电结构112与半导体晶粒114的导电结构116之间的间隙中，并被封装材料130包围。
参考图6D所示，可以在封装材料130中形成开口132，开口132设置的位置可以与划线区域100a相对应，也即开口132可以设置在划线区域100a处，当然从俯视图看，开口132的尺寸可以等于或大于划线区域100a的尺寸。这样可以将封装材料130分离成与装置区域100b对应的封装层130a，通过开口132的设置使得封装材料130彼此分隔开。在一些实施例中，可以通过激光烧蚀(laser ablation)工艺形成开口132，使得形成的封装层130a具有锥形的封装层侧壁135。在形成封装材料130之后，开口132具有与封装基板100的第一表面101a或封装基板100与封装层130a之间的交界面基本或完全平齐的底部，使得封装基板100的划线区域100a中的第一导体102a或连续导电层也被开口132所暴露。开口132的设置可以方便后续的切割工艺，方便切割时准确的对位以及下刀，保证切割的精度性，提高良品率。
在一些实施例中，具有第一导体102a或连续导电层的第一导电图案层102被嵌入在第一表面101a下方的绝缘层103的层级中。在这种情况下，形成的开口132可以延伸到绝缘层103中，由此暴露第一导体102a或连续导电层。当然第一导电图案层102的上表面也可以与第一表面101a平齐，第一导体102a或连续导电层的上表面也可以与第一表面101a平齐。这样开口132只需要延伸到第一表面101a上即可暴露第一导体102a或连续导电层。
参考图6E所示，在形成开口132之后，在封装层130a上形成导电屏蔽层140，例如金属(例如铜或/和不锈钢)屏蔽层，并共形地(conformally)填充开口132，例如通过溅射工艺形成导电屏蔽层140，导电屏蔽层140填充开口132以便导电屏蔽层140电连接到由开口132暴露的第一导体102a或连续导电层。其中共形地是指在封装层130a和开口132中一起形成导电屏蔽层140，这样有利于提高半导体封装的制造效率，提高产量。导电屏蔽层140可以穿过开口132与第一导体102a或者连续导电层的上表面直接接触，以用作EMI屏蔽层。
之后，通过开口132切割封装基板100的划线区域100a来进行切割工艺，以形成半导体封装结构10(如图1所示)。因此，设置开口132可以方便封装基板100的切割，并且将开口132设置的较大可以进一步方便切割工艺，此外开口132可以设置为越靠外开口越大，从而方便切割。在一些实施例中，在切割工艺之前，可以在封装基板100的第二表面101b上形成导电凸块结构(未示出)，导电凸块结构例如可以是铜凸块或焊料凸块结构，导电柱结构，导线结构或导电膏结构等。
应该理解的是，用于形成图3中所示的半导体封装结构20的方法可以与图6A至图6E中所示的方法相同或相似。在制造半导体封装结构20时，封装基板100中的第二导电图案层104可以包括在划线区域100a中并沿着划线区域100a延伸的第二导体104a。从俯视角度看，第二导体104a与第一导体102a相互交错布置。例如，对于封装基板100的单个装置区域100b(例如位于中心部分的装置区域100b)，在划线区域100a中的第一导体102a的形状，结构和布置与图4A所示的在边缘区域100a’中的第一导体102a的形状，结构和布置相同或相似，以及在划线区域100a中的第二导体104a的形状，结构和布置与图4B所示的在边缘区域100a’中的第二导体104a的形状，结构和布置相同或相似。因此，从俯视角度看(例如在图4A中)，第一导体102a遮住了第三部分103a1的一部分，而第三部分103a1的其余部分由于位于间隙内则未被第一导体102a所遮住，从而暴露出来了。例如，从俯视角度来看(例如在图4A中)，在边缘区域100a’拐角处未设有第一导体102a，因此第三部分103a1也在拐角处暴露出来了。此外，从俯视图来看(例如在图4B中)，第二导体104a(条形金属层和L形金属层)遮住了第四部分103a2的一部分，而第四部分103a2的其余部分由于位于间隙内则未被第二导体104a所遮住，从而暴露出来了。如图4B所示，在边缘区域100a’拐角处设有第二导体104a，因此第四部分103a2未在拐角处暴露出来。在一些实施例中，第二导体104a可以在执行激光烧蚀工艺期间(该工艺用于在封装材料中形成开口并使开口延伸到封装基板100中)用作反射层或抗蚀剂层，从而暴露第二导体104a。
可选地，在划线区域100a中的第一导体102a的形状，结构和布置与图5A中示出的在边缘区域100a’中的第一导体102a的形状，结构和布置相同或相似，以及在划线区域100a中的第二导体104a的形状，结构和布置与图5B中所示的在边缘区域100a’中的第二导体104a的形状，结构和布置相同或相似。
在半导体封装结构20的制造中，形成在封装材料中的开口可以延伸到绝缘层103中，而第二导体104a具有上表面，因此导电屏蔽层140可以通过开口与第二导体104a的上表面直接接触。
图7是根据本发明的一些实施例的示例性半导体封装结构30的横截面图。为了简洁起见，下文实施例中省略了与上文参考图1所描述的那些相同或相似的元件的描述。在本实施例中，半导体封装结构30与图1所示的半导体封装结构10相似。不同之处在于第一导电图案层102不具有如图1所示的第一导体102a。然而，第四导电图案层108可以包含多个第四导体108a，第四导体108a设置于封装基板100的边缘区域100a’中且沿着其边缘区域100a’延伸。导电屏蔽层140(例如金属层)覆盖并围绕封装层130a并且电连接到图7所示的第四导体108a(或连续导电层108a)，以用作EMI屏蔽层。在这种情况下，第四导体108a或连续导电层108a接地并且具有与导电屏蔽层140直接接触的上表面。在一些实施例中，如图7所示，封装基板侧壁101c完全地或部分地被导电屏蔽层140所覆盖。如图7所示，封装基板侧壁101c可以是锥形的，或者封装基板侧壁101c包括锥形的侧壁。
在一些实施例中，第四导电图案层108位于绝缘层103的最下层中且邻近第二表面101b。例如第四导电图案层108的下表面可以与第二表面101b平齐，从绝缘层103暴露出来；或者第四导电图案层108的下表面可以位于绝缘层103之中，不暴露出来。在一些实施例中，在边缘区域100a’中的第四导体108a的形状，结构和布置与图2A或2B中所示的在边缘区域100a’中的第一导体102a的形状，结构和布置相同或相似。此外，如图7所示，导电屏蔽层140包括对应于边缘区域100a’的第五部分140a和对应于装置区域100b中的第六部分140b。因此，从仰视角度看(从图7中的第二表面101b向第一表面101a的方向看)，第四导体108a遮住了第五部分140a的一部分，而第五部分140a的其余部分由于位于第四导体108a之间的间隙内则未被第四导体108a所遮住，从而暴露出来了；就如同图2A或2B中所示的第一导体102a遮住了第一部分103a的一部分，而第一部分103a的其余部分由于位于第一导体102a之间的间隙内则未被第一导体102a所遮住。或者，第四导电图案层108可包括连续导电层(图未示)，也可以认为第四导体108a可以为连续导电层，并且在边缘区100a’中连续导电层的形状，结构及布置可以与图2C中所示的在边缘区域100a’中的第二导体104a的形状，结构及布置相同或相似。
应该理解的是，用于形成图7中所示的半导体封装结构30的方法可以与图6A至6E中所示的方法相同或相似。在制造半导体封装结构30时，封装基板100中的第四导电图案层108可以包括在封装基板100的划线区域中并沿着该划线区域延伸的第四导体108a或连续导电层。在制造半导体封装结构30中，形成在封装材料中的开口可以延伸到绝缘层103中，而第四导体108a具有上表面，因此导电屏蔽层140可以通过开口第与四导体108a的上表面直接接触。
图8是根据本发明的一些实施例的示例性半导体封装结构40的横截面图。为了简洁起见，下文实施例中省略了与上文参考图1所描述的那些相同或相似的元件的描述。在本实施例中，半导体封装结构40与图1所示的半导体封装结构10相似。不同之处在于，导电屏蔽层外侧壁145与封装基板侧壁101c基本上或完全地平齐。
应该理解的是，图8中所示的用于形成半导体封装结构40的方法可以与图6A至图6E中所示的方法相同或相似。在制造半导体封装结构40时，形成在封装层130中的开口可以完全被导电屏蔽层140填充，使得在执行切割工艺之后，导电屏蔽层外侧壁145与封装基板侧壁101c基本上或完全地平齐。在这种情况下，导电屏蔽层140可以通过电镀(plating)工艺或喷射沉积(spray deposition)工艺形成。导电屏蔽层外侧壁145与封装基板侧壁101c平齐可以简化工艺，在形成导电屏蔽层时无需在开口处做额外的处理(例如留出切割口)，在形成导电屏蔽层时更加方便，从而提高生产效率和产量。
图9是根据本发明的一些实施例的示例性半导体封装结构50的横截面图。为了简洁起见，下文实施例中省略了与上文参考图8所描述的那些相同或相似的元件的描述。在本实施例中，半导体封装结构50与图8所示的半导体封装结构40相似。不同之处在于封装层侧壁135基本上或完全地竖直。此处的竖直可理解为垂直于水平面，封装层侧壁135可以与导电屏蔽层外侧壁145平行，也可以与封装基板侧壁101c平行。
应该理解的是，用于形成图9中所示的半导体封装结构50的方法可以与图6A至6E中所示的方法相同或相似。在制造半导体封装结构50时，封装材料130中的开口可以通过刀片锯切(blade sawing)工艺形成，使得形成的封装层130a具有在执行切割工艺之后基本上竖直的封装层侧壁135。此外，导电屏蔽层140可以通过电镀工艺或喷射沉积工艺形成。相比锥形状的封装层侧壁，封装层侧壁135为竖直状则可以无需激光烧蚀工艺，例如直接切割形成开口，可以方便切割工艺的进行，从而更加快速的进行切割，提高生产效率。
图10是根据本发明的一些实施例的示例性半导体封装结构60的横截面图。为了简洁起见，下文实施例中省略了与上文参考图8所描述的那些相同或相似的元件的描述。在本实施例中，半导体封装结构60与图8所示的半导体封装结构40相似。不同之处在于半导体封装结构60进一步包括设置于导电屏蔽层140上方的散热器160。在一些实施例中，散热器160经由附着膜(attached film)150形成在导电屏蔽层140上方。
应该理解的是，图10中所示的用于形成半导体封装结构60的方法可以与图6A至6E中所示的方法相同或相似。在制造半导体封装结构60时，附着膜150和散热器160依次形成在导电屏蔽层140上，使得散热器160附着到导电屏蔽层140上。散热器160可以帮助半导体封装的散热，并且导电屏蔽层一般为金属材料，散热器位于导电屏蔽层之上可以加快散热，提高散热效率，保证半导体封装工作环境的稳定以及延长半导体封装的使用寿命。
图11是根据本发明的一些实施例的示例性半导体封装结构70的横截面图。为了简洁起见，下文实施例中省略了与上文参考图9所描述的那些相同或相似的元件的描述。在本实施例中，半导体封装结构70与图9所示的半导体封装结构50相似。不同之处在于半导体封装结构70还包括设置于导电屏蔽层140上方的散热器160。在一些实施例中，散热器160经由附着膜150形成在导电屏蔽层140上。
应该理解的是，用于形成图11中所示的半导体封装结构70的方法可以与图6A至6E中所示的方法相同或相似。在制造半导体封装结构70时，附着膜150和散热器160依次形成在导电屏蔽层140上，使得散热器160附着到导电屏蔽层140上。散热器160可以帮助半导体封装的散热，并且导电屏蔽层一般为金属材料，散热器位于导电屏蔽层之上可以加快散热，提高散热效率，保证半导体封装工作环境的稳定以及延长半导体封装的使用寿命。
此外，应该理解的是，图8，9，10和11中所示的封装基板100可以被图3中所示的封装基板100替代。
根据上述实施例，半导体封装结构设计为制造EMI屏蔽层集成到半导体封装中。EMI屏蔽层可提供减少电气噪声和电磁辐射的功能以及半导体封装结构的兼容工艺。因此，不需要执行用于形成屏蔽装置的额外工艺，可以在生产半导体封装的工艺中形成导电屏蔽层，集成并简化了工艺，可以大幅提高生产效率，适合半导体封装的大规模生产制造。此外，半导体封装结构的可靠性，良品率和生产量将增加，并且半导体封装结构的制造成本将降低。
此外，集成的EMI屏蔽层可以为半导体封装结构的系统集成提供设计灵活性。此外，通过金属溅射，电镀或喷射沉积形成的EMI屏蔽层的厚度可以减小，从而减小半导体封装结构的尺寸并防止EMI屏蔽层的封装翘曲和分层。并且导电屏蔽层设置在外层，封装的厚度将会进一步减小，并且避免了因导电屏蔽层嵌入到封装内导致的脱层等问题。
根据上述实施例，在切割工艺之前，形成在封装基板的划线区域中的连续导电层/导体被暴露(例如图6D所示)，因此EMI屏蔽层也可以在切割工艺之前形成(例如图6E所示)，也就是说在形成屏蔽层之后在进行切割，形成单个的半导体封装(例如图1所示的半导体封装10)。由于EMI屏蔽层在切割工艺之前形成，因此可以省略用于形成EMI屏蔽的传统制造中的附加的带安装(tape mounting)工艺和封装重新布置(package rearrangement)，由此降低了半导体封装结构的制造成本和工艺时间并可以防止封装基板由于带安装工艺而被污染。此外，由于在划线区域内有设有第一导体(或第二导体、第四导体)，在进行激光烧蚀工艺形成开口时(如图6D所示)，第一导体将会阻止激光将绝缘层击穿，而后形成的导电屏蔽层就会被第一导体阻止而无法继续向下延伸(如图6E所示)，从而防止导电屏蔽层延伸到封装基板的其他部位(例如图6E中的第二表面101b)，避免了导电屏蔽层污染其他部位，避免在使用或安装半导体封装时出现不期望的电连接或短路等意外情况，保证半导体封装和组装件的性能、可靠性和良品率，并且第一导体阻止激光将绝缘层过多的烧蚀，保证封装结构完整和稳定。此外，由于本发明工艺采用先形成导电屏蔽层之后再进行切割的过程，因此可以留出更多的加工余量，如果导电屏蔽层污染了封装的其他部位，在切割工艺时将多余的部位切除即可，从而提高了封装制造的灵活性和适应性。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (13)

1.一种半导体封装结构，其特征在于，包括：
封装层；
封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述边缘区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露；
半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及
导电屏蔽层，覆盖并围绕所述封装层并电连接到所述多个第一导体。
2.如权利要求1所述的半导体封装结构，其特征在于，所述多个第一导体具有与所述导电屏蔽层直接接触的上表面。
3.如权利要求2所述的半导体封装结构，其特征在于，所述封装基板包括封装基板侧壁；所述导电屏蔽层覆盖所述多个第一导体的上表面上方的所述封装基板侧壁，或者所述封装基板侧壁完全从所述导电屏蔽层暴露。
4.如权利要求1所述的半导体封装结构，其特征在于，所述多个第一导体中的每一个为金属通孔或/和金属层。
5.如权利要求1所述的半导体封装结构，其特征在于，所述封装基板还包括：
第二导电图案层，位于所述绝缘层的第二层级中，所述第二导电图案层低于所述第一层级，所述第二导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的多个第二导体，所述多个第二导体与所述多个第一导体相互交错布置。
6.如权利要求5所述的半导体封装结构，其特征在于，所述第一部分包括第三部分和第四部分，其中所述第三部分位于所述第一导体与所述第二导体之间，所述第四部分位于所述第二导体的下方；所述第一导体和第二导体将所述第四部分完全遮挡。
7.如权利要求5所述的半导体封装结构，其特征在于，所述多个第二导体具有与所述导电屏蔽层直接接触的上表面。
8.如权利要求7所述的半导体封装结构，其特征在于，所述封装基板包括封装基板侧壁，所述导电屏蔽层覆盖所述多个第二导体的上表面上方的所述封装基板侧壁。
9.如权利要求1所述的半导体封装结构，其特征在于，所述封装基板包括封装基板侧壁，所述封装层侧壁为锥形或竖直。
10.如权利要求9所述的半导体封装结构，其特征在于，所述导电屏蔽层具有屏蔽层外侧壁，所述屏蔽层外侧壁围绕所述封装层侧壁，所述屏蔽层外侧壁包括与所述封装基板侧壁平齐的部分。
11.如权利要求1所述的半导体封装结构，其特征在于，还包括位于所述导电屏蔽层上方的散热器。
12.一种半导体封装结构，其特征在于，包括：
封装层；
封装基板，包括装置区域和边缘区域，所述封装层覆盖所述装置区域，所述边缘区域围绕所述装置区域并且从所述封装层暴露，所述封装基板包括：绝缘层；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述边缘区域中并且沿着所述边缘区域延伸的连续导电层：
半导体晶粒，布置在所述封装基板的装置区域上并由所述封装层包围；以及
导电屏蔽层，覆盖并围绕所述封装层并电连接到所述连续导电层。
13.一种半导体封装结构的形成方法，其特征在于，包括：
提供具有划线区域和由所述划线区域限定的多个装置区域的封装基板，其中所述封装基板包括：绝缘层，所述绝缘层包括第一部分和第二部分，所述第二部分位于所述装置区域中，所述第一部分位于所述划线区域中并围绕在所述第二部分；以及第一导电图案层，位于所述绝缘层的第一层级中，所述第一导电图案层包括在所述划线区域中并且沿着所述划线区域延伸的多个第一导体，所述第一部分的一部分从所述多个第一导体之间暴露：
将半导体晶粒安装到所述封装基板的多个装置区域中的每一个上；
用封装材料覆盖所述封装基板；
在封装材料中形成开口以暴露所述封装基板的所述多个第一导体并且形成与多个装置区域对应的多个封装层；以及
在多个封装层上形成导电屏蔽层并填充开口，从而使导电屏蔽层电连接到所述多个第一导体；
沿所述划线区域进行切割，以形成所述半导体封装结构。
CN201810763930.0A 2017-07-13 2018-07-12 半导体封装结构及其形成方法 Active CN109256371B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762531912P 2017-07-13 2017-07-13
US62/531,912 2017-07-13
US16/007,032 2018-06-13
US16/007,032 US10978406B2 (en) 2017-07-13 2018-06-13 Semiconductor package including EMI shielding structure and method for forming the same

Publications (2)

Publication Number Publication Date
CN109256371A true CN109256371A (zh) 2019-01-22
CN109256371B CN109256371B (zh) 2020-11-13

Family

ID=62874600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810763930.0A Active CN109256371B (zh) 2017-07-13 2018-07-12 半导体封装结构及其形成方法

Country Status (4)

Country Link
US (1) US10978406B2 (zh)
EP (1) EP3428965A1 (zh)
CN (1) CN109256371B (zh)
TW (1) TWI676218B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384033A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制备方法
CN111987056A (zh) * 2020-08-31 2020-11-24 英韧科技(上海)有限公司 具有与暴露的金属边缘连接的导热外层的电路组件设计
WO2022068467A1 (zh) * 2020-09-29 2022-04-07 中科寒武纪科技股份有限公司 封装结构、装置、板卡及布局集成电路的方法
WO2023060432A1 (zh) * 2021-10-12 2023-04-20 华为技术有限公司 一种封装结构、电路板组件及电子设备
TWI811764B (zh) * 2021-08-16 2023-08-11 恆勁科技股份有限公司 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
CN110473839A (zh) * 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102677593B1 (ko) * 2019-05-28 2024-06-24 에스케이하이닉스 주식회사 인터커넥트 구조를 포함한 스택 패키지
US11239217B2 (en) * 2020-03-30 2022-02-01 Nanya Technology Corporation Semiconductor package including a first sub-package stacked atop a second sub-package
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
TWI750036B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 屏蔽結構及電感器裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN101728363A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 晶片封装结构及其制作方法
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20110115060A1 (en) * 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
CN102074516A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
US20110176279A1 (en) * 2010-01-21 2011-07-21 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
CN103022011A (zh) * 2011-09-23 2013-04-03 国碁电子(中山)有限公司 半导体封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
CN101728363A (zh) * 2008-10-31 2010-06-09 日月光半导体制造股份有限公司 晶片封装结构及其制作方法
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20110115060A1 (en) * 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
CN102074516A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
US20110176279A1 (en) * 2010-01-21 2011-07-21 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
CN103022011A (zh) * 2011-09-23 2013-04-03 国碁电子(中山)有限公司 半导体封装结构及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384033A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制备方法
US11158586B2 (en) 2018-12-27 2021-10-26 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN111987056A (zh) * 2020-08-31 2020-11-24 英韧科技(上海)有限公司 具有与暴露的金属边缘连接的导热外层的电路组件设计
WO2022068467A1 (zh) * 2020-09-29 2022-04-07 中科寒武纪科技股份有限公司 封装结构、装置、板卡及布局集成电路的方法
TWI811764B (zh) * 2021-08-16 2023-08-11 恆勁科技股份有限公司 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法
WO2023060432A1 (zh) * 2021-10-12 2023-04-20 华为技术有限公司 一种封装结构、电路板组件及电子设备

Also Published As

Publication number Publication date
EP3428965A1 (en) 2019-01-16
TW201909291A (zh) 2019-03-01
CN109256371B (zh) 2020-11-13
US20190019763A1 (en) 2019-01-17
TWI676218B (zh) 2019-11-01
US10978406B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN109256371A (zh) 半导体封装结构及其形成方法
US11855000B2 (en) Semiconductor device having EMI shielding structure and related methods
TWI462259B (zh) 半導體封裝件及半導體封裝件之製造方法
US8093690B2 (en) Chip package and manufacturing method thereof
US9236356B2 (en) Semiconductor package with grounding and shielding layers
CN100401503C (zh) 半导体装置及其制造方法
US6967125B2 (en) Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same
US11935840B2 (en) Semiconductor device with partial EMI shielding removal using laser ablation
US20120181562A1 (en) Package having a light-emitting element and method of fabricating the same
US9659879B1 (en) Semiconductor device having a guard ring
US11710689B2 (en) Semiconductor device package and method of manufacturing the same
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
US20180240738A1 (en) Electronic package and fabrication method thereof
CN210575938U (zh) 一种用于lga封装的基板结构
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101905333B1 (ko) 반도체 디바이스
CN112635436A (zh) 芯片封装结构及其制备方法
CN110634810A (zh) 半导体装置封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant