CN111384033A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN111384033A
CN111384033A CN201911347790.XA CN201911347790A CN111384033A CN 111384033 A CN111384033 A CN 111384033A CN 201911347790 A CN201911347790 A CN 201911347790A CN 111384033 A CN111384033 A CN 111384033A
Authority
CN
China
Prior art keywords
substrate
die
semiconductor structure
conductive
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911347790.XA
Other languages
English (en)
Inventor
谢章群
杨吴德
陈璟锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111384033A publication Critical patent/CN111384033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体结构及其制备方法。该半导体结构包括一基底，该基底具有一第一表面以及一导电线路，该导电线路延伸到该基底上；一晶粒，配置在该基底的该第一表面上；一封膜，配置在该基底的该第一表面上并覆盖该晶粒；以及一金属层，围绕该封膜与该基底设置；其中该金属层电性连接该导电线路经由该基底而暴露的至少一部分。

Description

半导体结构及其制备方法
技术领域
本申请案主张2018/12/27申请的美国临时申请案第62/785,504号及2019/04/17申请的美国正式申请案第16/386,816号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是涉及一种半导体结构。特别是涉及用以在半导体结构中遮蔽一晶粒或一封装的一金属涂布。再者，本公开涉及一种包括覆盖该晶粒或该封装的该半导体结构的制备方法。
背景技术
半导体装置基本上是用于许多现代应用。随着电子科技的进步，半导体装置是持续地变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体装置的小型化，实现不同功能的半导体装置的不同型态与尺寸规模，是整合(integrated)并封装(packaged)在一单一模块中。再者，执行许多制造操作以用于不同型态的半导体装置的整合(integration)。
然而，半导体装置的制造(manufacturing)与整合(integration)包含许多复杂步骤(steps)与操作(operations)。在薄形(low-profile)与高密度(high-density)模块中的半导体装置的整合逐渐变得复杂。半导体装置的制造与整合的复杂度的增加，可造成许多缺点，例如电路短路、不良的电性互连、多个元件的层离(delamination)等等。
据此，需要持续改善半导体装置的结构与制造。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种在一半导体结构包括一基底，具有一第一表面以及一导电线路，该导电线路延伸到该基底上；一晶粒，配置在该基底的该第一表面上；一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；以及一金属层，围绕该封膜与该基底；其中该金属层电性连接该导电线路经由该基底而暴露的至少一部分。
在本公开的一些实施例中，该金属线路的该部分是经由该基底的一侧壁而暴露。
在本公开的一些实施例中，该导电线路与该金属层连接到一电性接地(electrical ground)。
在本公开的一些实施例中，该导电线路的该部分是与该金属层接触。
在本公开的一些实施例中，该金属层是与封膜的一外表面及该基底的一侧壁为共形(conformal)。
在本公开的一些实施例中，该晶粒是通过一粘着剂而连接到该基底的该第一表面。
在本公开的一些实施例中，该晶粒通过一接合线(bonding wire)电性连接该基底。
在本公开的一些实施例中，该半导体结构还包括一导电凸块(conductive bump)，是配置在该基底的一第二表面，该第二表面是相对该第一表面设置。
本公开的另一实施例提供一种半导体结构，包括一基底，具有一第一表面与一导电线路，该导电线路延伸到该基底上；一晶粒，配置在该基底的该第一表面上；一绝缘层，配置在该基底的该第一表面上，并围绕该晶粒设置；一金属层，配置在该绝缘层上，并围绕该晶粒设置；以及一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；其中该金属层电性连接该导电线路经由该基底的该第一表面而暴露的至少一部分。
在本公开的一些实施例中，该金属线路的该部分是经由该绝缘层而暴露。
在本公开的一些实施例中，该导电线路与该金属层电性连接到一电性接地。
在本公开的一些实施例中，该晶粒通过由该绝缘层所涂布的一接合线电性连接该基底。
在本公开的一些实施例中，该绝缘层、该金属层以及该封膜是覆盖该晶粒。
在本公开的一些实施例中，该金属层的配置是与该绝缘层共形(conformal)。
本公开的另一实施例提供一种半导体结构，包括一基底，具有一第一表面与一导电线路，该导电线路延伸到该基底上；一晶粒，配置在该基底上；一绝缘层，配置在该基底的该第一表面上，并覆盖该晶粒；以及一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；其中，该封膜是具导电性，并电性连接该导电线路经由该基底的该第一表面而暴露的至少一部分。
在本公开的一些实施例中，该封膜具有模制化合物(molding compound)以及多个金属粒子(metallic particles)。
在本公开的一些实施例中，该封膜是接触该导电线路的该部分。
在本公开的一些实施例中，该导电线路是经由该绝缘层而暴露。
在本公开的一些实施例中，该导电线路与该封膜是电性连接一电性接地。
在本公开的一些实施例中，该封膜包括多个导电粒子(conductive particles)。
上文已相当广泛地概述本公开的技术特征及优点，使得下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与申请专利范围合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一些实施例的一第一半导体结构的剖视示意图。
图2为依据本公开一些实施例的一第二半导体结构的剖视示意图。
图3为依据本公开一些实施例的一第三半导体结构的剖视示意图。
图4为依据本公开一些实施例的一第四半导体结构的剖视示意图。
图5为依据本公开一些实施例的一第五半导体结构的剖视示意图。
图6为依据本公开一些实施例的一第六半导体结构的剖视示意图。
图7为依据本公开一些实施例的一第七半导体结构的剖视示意图。
图8为依据本公开一些实施例的一第一或第二半导体结构的制备方法的流程示意图。
图9至图12为依据本公开一些实施例在图8中该第一或第二半导体结构的制备方法的示意图。
图13为依据本公开一些实施例的一第三或第四半导体结构的制备方法的流程示意图。
图14至图18为依据本公开一些实施例在图13中该第三或第四半导体结构的制备方法的示意图。
图19为依据本公开一些实施例的一第五半导体结构的制备方法的流程示意图。
图20至图23为依据本公开一些实施例在图19中该第五半导体结构的制备方法的示意图。
图24为依据本公开一些实施例的一第六半导体结构的制备方法的流程示意图。
图25至图29为依据本公开一些实施例在图24中该第六半导体结构的制备方法的示意图。
图30为依据本公开一些实施例的一第七半导体结构的制备方法的流程示意图。
图31至图33为依据本公开一些实施例在图30中该第七半导体结构的制备方法的示意图。
其中，附图标记说明如下：
100 第一半导体结构
101 封装基板
101a 基底
101b 导电线路
101c 保护层
101d 第一表面
101e 第二表面
101f 导电通孔
101g 部分
101h 开口
102 导电凸块
103 晶粒
103a 第三表面
103b 第四表面
103c 接合垫
103d 重布线层
103e 介电层
103f 互连结构
103g 导电平面
104 接合线
105 粘着剂
106 封膜
107 金属层
108 隔离层
200 第二半导体结构
300 第三半导体结构
400 第四半导体结构
500 第五半导体结构
600 第六半导体结构
700 第七半导体结构
800 制备方法
801 步骤
802 步骤
803 步骤
804 步骤
805 步骤
900 制备方法
901 步骤
902 步骤
903 步骤
904 步骤
1000 制备方法
1001 步骤
1002 步骤
1003 步骤
1004 步骤
1005 步骤
1100 制备方法
1101 步骤
1102 步骤
1103 步骤
1104 步骤
1200 制备方法
1201 步骤
1202 步骤
1203 步骤
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
一半导体结构是由许多制程所制造的。在半导体结构的制造期间，是组装(assembled)并整合(integrated)具有不同功能与尺寸规模的许多电子元件。然而，每一电子元件可产生电磁辐射，其是可非预期地干扰其他元件。再者，半导体装置是可依据操作亦可产生电磁辐射，因此会对其他邻近的半导体装置的一效能(performance)有不利的影响。
在本公开中，是公开一种半导体结构。该半导体结构包括一基底，具有一第一表面以及一导电线路，该导电线路延伸到该基底上；一晶粒，配置在该基底的该第一表面上；一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；以及一金属层，围绕该封膜与该基底；其中该金属层电性连接该导电线路经由该基底而暴露的至少一部分。该金属层是电性连接一电性接地(electrical ground)，因此是提供用来遮蔽电磁干扰(electromagneticinterference)以保护该晶粒。因此，可改善办导体结构的一操作。
图1为依据本公开一些实施例的一第一半导体结构100的剖视示意图。在一些实施例中，第一半导体结构100是为一半导体封装(semiconductor package)或是所述半导体封装的一部分。在一些实施例中，第一半导体结构100是为一塑胶球栅阵列(plastic ballgrid array，PBGA)封装、一微间距球栅阵列(fine pitch ball grid array，FBGA)封装，或是其类似物。
在一些实施例中，第一半导体结构100具有一封装基板(packaging substrate)101。在一些实施例中，封装基板101具有一基底101a、一导电线路(conductive trace)101b以及一保护层(protective layer)101c。
在一些实施例中，基底101a是为一半导体基底。在一些实施例中，基底101a是为一封装基板。在一些实施例中，基底101a包含半导体材料，例如硅、锗(germanium)、镓(gallium)、砷(arsenic)，或是其组合。在一些实施例中，基底101a包含的材料，是例如陶瓷(ceramic)、玻璃或是其类似物。
在一些实施例中，是在基底101a上制造有一预定功能电路。在一些实施例中，基底101a具有许多导电线路与许多电子元件，电子元件是例如电晶体、二极体等等，电子元件是通过各导电线路而连接，并配置在基底101a中。
在一些实施例中，基底101a具有一第一表面101d以及一第二表面101e，第二表面101e是相对第一表面101d设置。在一些实施例中，基底101a是为四边形、矩形、正方形、多边形，或是其他适合的形状。
在一些实施例中，导电线路101b延伸到基底101a上。在一些实施例中，导电线路101b延伸到基底101a中。在一些实施例中，导电线路101b延伸到基底101a的第一表面101d上，或是延伸到基底101a的第二表面101e上。在一些实施例中，导电线路101b包含铜(copper)、钨(tungsten)、铝(aluminum)、钯(palladium)，或是其合金。
在一些实施例中，封装基板101还包括一导电通孔(conductive via)101f，其是延伸穿经基底101a。在一些实施例中，导电通孔101f是延伸到基底101a的第一表面101d与基底101a的第二表面101e的间。在一些实施例中，导电通孔101f是电性连接导电线路101b。在一些实施例中，导电通孔101f是包含金(gold)、银(silver)、铜、镍(nickel)、钨、铝、钯，或者是其合金。
在一些实施例中，保护层101c是配置在基底101a上，且至少部分地覆盖导电线路101b。在一些实施例中，保护层101c是配置在基底101a的第一表面101d与第二表面101e上。在一些实施例中，导电线路101b的一部分是经由保护层101c而暴露。在一些实施例中，保护层101c是为一焊罩层(solder mask layer)。在一些实施例中，保护层101c包含环氧树脂(epoxy)、聚酰亚胺(polyimide)、聚苯恶唑(polybenzoxazole，PBO)，或是其类似物。
在一些实施例中，导电线路101b的暴露部分，是架构来容纳一导电结构(conductive structure)，例如一导电凸块(conductive bump)、导电垫(conductivepad)，或是其类似物。在一些实施例中，导电线路101b的暴露部分是电性连接一导电凸块102。在一些实施例中，导电凸块102是配置在导电线路101b的暴露部分上。在一些实施例中，导电凸块102是配置在邻近基底101a的第二表面101e处。
在一些实施例中，导电凸块102包含导电材料，例如焊料(solder)、铜、镍，或是金。在一些实施例中，导电凸块102是为一锡球(solder ball)、一球栅阵列(ball grid array，BGA)球、受控塌陷晶片连接(controlled collapse chip connection；C4)凸块、微凸块(microbump)、一柱体(pillar)，或者是其类似物。在一些实施例中，导电凸块102为球形(spherical)、半球形(hemispherical)或是圆柱形(cylindrical)。
在一些实施例中，第一半导体结构100具有一晶粒(die)103，配置在封装基板101上。在一些实施例中，晶粒103是配置在基底101a的第一表面101d上。在一些实施例中，晶粒103是在以微影操作(photolithography operations)所产生的晶粒103内部制造一预定功能电路。在一些实施例中，晶粒103是以一机械刀片(mechanical blade)或雷射切刀(laserblade)单颗化一半导体晶圆(semiconductor wafer)。
在一些实施例中，晶粒103包括适合于一特定应用的不同电子电路。在一些实施例中，晶粒103包括任何一种不同已知形态的半导体装置，例如记忆体(memories)、微处理器(microprocessors)、特殊应用集成电路(application-specific integrated circuits，ASICs)，或是其类似物。在一些实施例中，晶粒103是为一逻辑晶粒(logic die)或其类似物。
在一些实施例中，晶粒103包括一第三表面103a以及一第四表面103b，第四表面103b是相对第三表面103a设置。在一些实施例中，第三表面103a是为一前侧(front side)或一主动侧(active side)，其上是配置有许多电路(circuits)或是电子元件。
在一些实施例中，一接合垫(bond pad)103c是配置在第三表面103a上，且架构来容纳一导电结构。在一些实施例中，晶粒103通过一接合线(bonding wire)104电性连接封装基板101或是基底101a。在一些实施例中，接合垫103c是通过接合线104电性连接导电线路101b经由保护层101c所暴露的一部分，以致于晶粒103电性连接封装基板101或是一外部半导体结构。在一些实施例中，接合线104包含铜、金或是其他适合的材料。在一些实施例中，第四表面103b是为一后侧(back side)或是一非主动侧(inactive side)，其是没有电路(circuits)或是电子元件存在。
在一些实施例中，晶粒103是通过一粘着剂(adhesive)105接合在基底101a上。在一些实施例中，晶粒103是通过所粘着剂105结合在保护层101c。
在一些实施例中，一封膜(molding)106是配置在基底101a上。在一些实施例中，封膜106是配置在基底101a的第一表面101d上，并覆盖晶粒103。在一些实施例中，封膜106是配置在保护层101c上以及配置在导电线路101b经由保护层101c而暴露的该部分上。在一些实施例中，封膜106是围绕晶粒103、接合垫103c、粘着剂105以及接合线104设置。
在一些实施例中，封膜106是可为一单一层膜或是一复合迭层(compositestack)。在一些实施例中，封膜106是包含不同材料，例如模制化合物(molding compound)、塑封底胶填充(molding underfill)、环氧树脂(epoxy)、树脂(resin)，或是其类似物。在一些实施例中，封膜106具有一高导热性(high thermal conductivity)、一低吸湿率(lowmoisture absorption rate)，以及一高抗弯强度(flexural strength)。
在一些实施例中，金属层(metallic layer)107是围绕封膜106与封装基板101设置。在一些实施例中，金属层107是围绕基底101a与保护层101c设置。在一些实施例中，金属层107是接触封膜106、基底101a以及保护层101c。在一些实施例中，金属层107是与封膜106的一外表面、保护层101c的一侧壁以及基底101a的一侧壁呈共形(conformal)。
在一些实施例中，金属层107是电性连接导电线路101b经由封装基板101而暴露的至少一部分101g。在一些实施例中，导电线路101b的所述部分101g是经由封装基板101的一侧壁所暴露。在一些实施例中，导电线路101b的所述部分101b是经由保护层101c所暴露。在一些实施例中，导电线路101b的所述部分101g是接触金属层107。在一些实施例中，导电线路101b的所述部分101g的一侧壁、基底101a的所述侧壁以及保护层101c的所述侧壁是垂直地对准(vertically aligned)。
在一些实施例中，金属层107是连接一电性接地，因此其是接地。在一些实施例中，导电线路101b是接地或是连接一电性接地。在一些实施例中，金属层107与导电线路101b是连接一电性接地。在一些实施例中，金属层107是通过连接接地导电线路101b而接地。
在一些实施例中，金属层107包含金、银、铜或是其类似物.在一些实施例中，金属层107是以喷溅(sputtering)、电镀(electroplating)，或是其他适合的操作所形成。由于连接到一电性接地的金属层107是围绕晶粒103与封装基板101，因此金属层107是可使第一半导体结构100与周围环境绝缘，也因此在第一半导体结构100外部的一电磁辐射是不会影响晶粒103与封装基板101的操作。再者，在晶粒103与封装基板101的操作期间所产生的电磁辐射，是不会影响配置在第一半导体结构100邻近处或外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图2为依据本公开一些实施例的一第二半导体结构200的剖视示意图。在一些实施例中，第二半导体结构200是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第二半导体结构100是为一开窗型球栅阵列(window ball grid array，WBGA)封装。
在一些实施例中，第二半导体结构200包括一封装基板101、一晶粒103、一封膜106以及一金属层107，其是具有类似于上述或是如图1所示的架构。
在一些实施例中，封装基板101具有一开口101h，是穿经基板101及保护层101c而延伸。在一些实施例中，封膜106是填满开口101h，并配置在保护层101c邻近基底101a的第二表面101e上。
在一些实施例中，晶粒103是结合(bonded)在保护层101c邻近基底101a的第一表面101d上。在一些实施例中，晶粒103的第三表面103a是通过粘着剂105而连接到保护层101c邻近基底101a的第一表面101d处。
在一些实施例中，结合垫103c是配置在晶粒103的第三表面103a上以及开口101h上。在一些实施例中，结合垫103c是电性连接导电线路101b的一部分，所述部分是经由保护层101c邻近基底101a的第二表面101e而暴露。在一些实施例中，结合垫103c是通过结合线104电性连接导电线路101b。在一些实施例中，结合线104是至少部分地配置在开口101h中。在一些实施例中，封膜106是将结合垫103c与结合线104封在其中。
在一些实施例中，金属层107是电性连接导电线路101b的至少一部分101g，所述至少一部分101g是穿经封装基板101而暴露。在一些实施例中，导电线路101b的所述部分101g是穿经封装基板101的一侧壁。在一些实施例中，导电线路101b的所述部分101g是穿经保护层101c而暴露。在一些实施例中，导电线路101b的所述部分101g是接触金属层107。在一些实施例中，导电线路101b的所述部分101g的一侧壁、基底101a的侧壁以及保护层101c的侧壁是垂直地对准。
在一些实施例中，金属层107是接地或是连接一电性接地。在一些实施例中，导电线路101b是接地或是连接一电性接地。在一些实施例中，金属层107与导电线路101b是连接一电性接地。在一些实施例中，金属层107是通过连接接地导电线路101b而接地。
由于连接一电性接地的金属层107覆盖晶粒103与封装基板101，因此金属层107是可使第二半导体结构200与周围环境电性绝缘，因此第二半导体结构200外部的一电磁辐射不会影响晶粒103与封装基板101的操作。
再者，晶粒103与封装基板101操作期间所产生的电磁辐射，不会影响配置在邻近第二半导体结构200或是第二半导体结构200外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图3为依据本公开一些实施例的一第三半导体结构300的剖视示意图。在一些实施例中，第三半导体结构300是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第三半导体结构300是为一塑胶球栅阵列(PBGA)封装、一微间距球栅阵列(FBGA)封装，或是其类似物。
在一些实施例中，第三半导体结构300包括一封装基板101、一晶粒103、一封膜106以及一金属层107，其具有类似于上述或如图1所示的第一半导体结构100的架构。
在一些实施例中，第三半导体结构300包括一隔离层(insulating layer)108，是配置在封装基板101上。在一些实施例中，隔离层108是配置在基底101a的第一表面101d上，并围绕晶粒103设置。在一些实施例中，隔离层108是配置在保护层101c上，也配置在导电线路101b穿经保护层101c而暴露的一部分上。
在一些实施例中，晶粒103是电性连接封装基板101。在一些实施例中，晶粒103的结合垫103c通过一结合线104电性连接基底101a的导电线路101b，而所述结合线104是涂布有隔离层108。在一些实施例中，隔离层108是将结合线104与结合垫103c封在其中。在一些实施例中，隔离层108、金属层107以及封膜106是覆盖晶粒103。
在一些实施例中，隔离层108包含介电材料或是聚合材料(polymeric material)，例如氧化物(oxide)、氮化物(nitride)、聚合物(polymer)、聚酰亚胺(polymide，PI)，或是其类似物。在一些实施例中，封膜106是配置在隔离层108上，或是围绕隔离层108设置。
在一些实施例中，金属层107是配置在隔离层108上，并围绕晶粒103设置。在一些实施例中，金属层107是与隔离层108共形(conformal)配置。在一些实施例中，金属层107是电性连接导电线路101b的至少一部分101g，所述的至少一部分101g是穿经封装基板101而暴露。在一些实施例中，金属层107电性连接导电线路101b的所述部分101g，所述部分101g是穿经在基底101a的第一表面101d上的保护层101c而暴露。在一些实施例中，导电线路101b的所述部分101g是亦穿经隔离层108而暴露。在一些实施例中，导电线路101b穿经保护层101c与隔离层108的所述部分101g，是接触金属层107。
在一些实施例中，金属层107与电性连接金属层107的导电线路101b，是电性连接一电性接地。在一些实施例中，金属层107与电性连接金属层107的导电线路101b是接地。
由于连接到一的电性接地的金属层107是覆盖晶粒103与封装基板101，因此金属层107是可使第三半导体结构300与周围环境电性绝缘，也因此第三半导体结构300外部的一电磁辐射不会影响晶粒103与封装基板101的操作。
再者，晶粒103与封装基板101操作期间所产生的电磁辐射，不会影响配置在邻近第三半导体结构300或是第三半导体结构300外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图4为依据本公开一些实施例的一第四半导体结构400的剖视示意图。在一些实施例中，第四半导体结构400是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第四半导体结构400是为一开窗型球栅阵列(window ball grid array，WBGA)封装。
在一些实施例中，第四半导体结构400包括一封装基板101、一晶粒103、一封膜106以及一金属层107，其是具有类似于上述或是如图2所示的第二半导体结构200的架构。
在一些实施例中，隔离层108是覆盖并围绕晶粒103。在一些实施例中，金属层107是配置在隔离层108与晶粒103上。在一些实施例中，金属层107是与隔离层108共形(conformal)配置。在一些实施例中，导电线路101b的一部分101g是穿经保护层101c而暴露，并电性连接金属层107。
在一些实施例中，导电线路101b的所述部分101g是接触金属层107。在一些实施例中，金属层107与电性连接金属层107的导电线路101b，是电性连接一电性接地。在一些实施例中，金属层107与导电线路101b是接地。
由于连接一电性接地的金属层107是覆盖晶粒103，因此金属层107是可使晶粒103与周围环境电性绝缘，也因此晶粒103外部的一电磁辐射是不会影响晶粒103的操作。
再者，晶粒103操作期间所产生的电磁辐射，不会影响配置在邻近晶粒103或是晶粒103外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图5为依据本公开一些实施例的一第五半导体结构500的剖视示意图。在一些实施例中，第五半导体结构500是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第五半导体结构500是为一塑胶球栅阵列(PBGA)封装、一微间距球栅阵列(FBGA)封装，或是其类似物。
在一些实施例中，第五半导体结构500包括一封装基板101、一晶粒103以及一封膜106，其是具有类似于上述或是如图2所示的第三半导体结构300的架构。
在一些实施例中，封膜106是配置在隔离层108上。在一些实施例中，封膜106是可导电或者是包含导电材料。在一些实施例中，封膜106包含模制化合物以及多个金属粒子，是例如碳(carbon)、铜、金或是其类似物。在一些实施例中，金属粒子通过掺杂(doping)、植入(implantation)，或是其他适合的操作而埋置在封膜106中。
在一些实施例中，导电线路101b的至少一部分101g是穿经封装基板101而暴露。在一些实施例中，导电线路101b的所述部分101g是穿经保护层101c与隔离层108而暴露。在一些实施例中，封膜106是电性连接导电线路101b的所述部分101g。在一些实施例中，封膜106是接触导电线路101b的所述部分101g。在一些实施例中，封膜106与导电线路101b是电性连接一电性接地，因此封膜106与导电线路101b是接地。
由于连接一电性接地的导电封膜106是覆盖封装基板101，因此封膜106是可使晶粒103及封装基板101电性绝缘周围环境，也因此第五半导体结构500外部的一电磁辐射不会影响晶粒103与封装基板101的操作。
再者，晶粒103与封装基板101操作期间所产生的电磁辐射，不会影响配置在邻近第五半导体结构500或是第五半导体结构500外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图6为依据本公开一些实施例的一第六半导体结构600的剖视示意图。在一些实施例中，第六半导体结构600是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第六半导体结构600是为一塑胶球栅阵列(PBGA)封装、一微间距球栅阵列(FBGA)封装，或是其类似物。
在一些实施例中，第六半导体结构600包括一封装基板101、一晶粒103、一封膜106以及一金属层107，其是具有类似于上述或是如图3或图5所示的第三半导体结构300或第五半导体结构500的架构。
在一些实施例中，一重布线层(redistribution layer，RDL)103d是形成在晶粒103上。在一些实施例中，重布线层103d是形成在晶粒103的第三表面103a上。在一些实施例中，重布线层103d是包括一介电层103e以及一互连结构(interconnect structure)103f，互连结构103f是沿着介电层103e延伸或者是穿经介电层103e延伸。
在一些实施例中，重布线层103d是架构来重布晶粒103的端子(terminals)并重新安排晶粒103的一电路(circuitry)的路径(path)。在一些实施例中，隔离层108是覆盖重布线层103d。在一些实施例中，介电层103e是包含聚合材料(polymeric material)，例如聚合物(polymer)、聚酰亚胺(polymide)，或是其类似物。在一些实施例中，互连结构103f是包含导电材料，例如铜、金、铝，或其类似物。
在一些实施例中，金属层107是配置在隔离层108与晶粒103上。在一些实施例中，重布线层103d的互连结构103f的一部分，是穿经隔离层108而暴露，并电性连接一电性接地。在一些实施例中，互连结构103f是接地。在一些实施例中，金属层107是电性连接接地互连结构103f。在一些实施例中，金属层107是接触重布线层103d的互连结构103f的所述部分，所述部分是穿经隔离层108而暴露。
由于连接一电性接地的金属层107是覆盖晶粒103，因此金属层107是可使晶粒103与周围环境电性绝缘，也因此晶粒103外部的一电磁辐射不会影响晶粒103的操作。再者，晶粒103操作期间所产生的电磁辐射，不会影响配置在邻近晶粒103或是晶粒103外部的其他半导体结构。因此，是可减少或避免电磁干扰。
图7为依据本公开一些实施例的一第七半导体结构700的剖视示意图。在一些实施例中，第七半导体结构700是为一半导体封装或是所述半导体封装的一部分。在一些实施例中，第七半导体结构700是为一塑胶球栅阵列(PBGA)封装、一微间距球栅阵列(FBGA)封装，或是其类似物。
在一些实施例中，第七半导体结构700包括一封装基板101、一晶粒103以及一封膜106，其是具有类似于上述或是如图3所示的第三半导体结构300的架构。
在一些实施例中，一重布线层(RDL)103d是形成在晶粒103上。在一些实施例中，重布线层103d是形成在晶粒103的第三表面103a上。在一些实施例中，重布线层103d是包括一介电层103e以及一互连结构103f，互连结构103f是沿着介电层103e延伸或者是穿经介电层103e延伸。
在一些实施例中，重布线层103d是架构来重布晶粒103的端子(terminals)并重新安排晶粒103的一电路(circuitry)的路径(path)。在一些实施例中，介电层103e是包含聚合材料(polymeric material)，例如聚合物(polymer)、聚酰亚胺(polymide)，或是其类似物。在一些实施例中，互连结构103f是包含导电材料，例如铜、金、铝，或其类似物。
在一些实施例中，重布线层103d的互连结构103f是包括一导电平面(conductiveplane)103g，介电层103e是围绕导电平面103g，且导电平面103g的至少部分地从介电层103e暴露。在一些实施例中，导电平面103g是为一接地平面(grounded plane)或者是连接一电性接地。
由于连接一电性接地的导电平面103g是覆盖晶粒103，因此导电平面103g是可使晶粒103与周围环境电性绝缘，也因此晶粒103外部的一电磁辐射不会影响晶粒103的操作。再者，晶粒103操作期间所产生的电磁辐射，不会影响配置在邻近晶粒103或是晶粒103外部的其他半导体结构。因此，是可减少或避免电磁干扰。
在本公开中，是公开一种半导体结构的制备方法。在一些实施例中，一第一半导体结构100与一第二半导体结构200是可由如图8所示的一种制备方法1100所形成。制备方法1100是包括许多操作，且其叙述与图示并不表示用来限制所述操作的顺序。制备方法1100是包括许多步骤(1101、1102、1103以及1104)。
在步骤1101中，如图9所示，是提供一封装基板101。在一些实施例中，封装基板101包括一基底101a、一导电线路101b以及一保护层101c，其是具有类似于上述或是如图1所示的架构。
在步骤1102中，如图10所示，一晶粒103是结合(bonded)在封装基板101上。在一些实施例中，晶粒103是具有类似于如上所述或如图1所示的架构。在一些实施例中，晶粒103是通过一粘着剂105而连接到封装基板101的保护层101c，且晶粒103是通过线路结合操作(wire bonding operations)垫性连接封装基板101。在一些实施例中，晶粒103的一结合垫103c是通过一结合线104而电性连接封装基板101的一导电线路101b。
在步骤1103中，如图11所示，是形成一封膜106。在一些实施例中，封膜106是围绕晶粒103并配置在封装基板101上。在一些实施例中，封膜106是以压缩模塑(compressionmolding)、转移模塑(transfer molding)或者是其他适合的操作来形成。在一些实施例中，封膜106是具有类似于如上所述或是如图1所示的架构。
在步骤1104中，如图12所示，一金属层107是配置在封膜106上，并围绕封装基板101设置。在一些实施例中，金属层107是以喷溅、电镀或者是任何其他适合的操作所配置。在一些实施例中，金属层107是接触导电线路101b的一部分101g，所述部分101g是穿经保护层101c的一侧壁而暴露，以至于金属层107电性连接导电线路101b。在一些实施例中，导电线路101b与金属层107是电性连接一电性接地，因此导电线路101b与金属层107是接地。在一些实施例中，金属层107具有类似于如上所述或是如图1所示的架构。在一些实施例中，是形成如图1所示的第一半导体结构100。
在本公开中，是公开一种半导体结构的制备方法。在一些实施例中，一第三半导体结构300与一第四半导体结构400是可由如图13所示的一种制备方法800所形成。制备方法800是包括许多操作，且其叙述与图示并不表示用来限制所述操作的顺序。制备方法800是包括许多步骤(801、802、803、804以及805)。
在步骤801中，如图14所示，是提供一封装基板101。在一些实施例中，封装基板101包括一基底101a、一导电线路101b以及一保护层101c，其具有类似于如上所述或是如图3所示的架构。
在步骤802中，如图15所示，一晶粒103是结合(bonded)在封装基板101上。在一些实施例中，晶粒103是具有类似于如上所述或是如图3所示的架构。在一些实施例中，晶粒103是通过一粘着剂105连接到封装基板101的保护层101c，并通过线路结合操作以电性连接封装基板101。在一些实施例中，晶粒103的一结合垫103c是通过一结合线104电性连接封装基板101的一导电线路101b。
在步骤803中，如图16所示，一隔离层108是配置在晶粒103与封装基板101上。在一些实施例中，隔离层108是配置在保护层101c上、围绕晶粒103设置、覆盖结合垫103c，并且将结合线104封在其中。
在一些实施例中，为了暴露导电线路101b的所述部分101g，接下来是通过蚀刻、钻孔(drilling)或是任何其他适合的操作移除隔离层108的一部分。在一些实施例中，隔离层108是具有类似于如上所述或是如图3所示的架构。
在步骤804中，如图17所示，一金属层107是配置在隔离层108上。在一些实施例中，金属层107是配置在晶粒103上，并围绕晶粒103设置。在一些实施例中，金属层107是以喷溅、电镀或是任何其他适合的操作所配置。在一些实施例中，金属层107是接触导电线路101b的所述部分101g，而所述部分101g是穿经保护层101c与隔离层108而暴露，以至于金属层107电性连接导电线路101b。
在一些实施例中，导电线路101b与金属层107是电性连接一电性接地，也因此导电线路101b与金属层107是接地。在一些实施例中，金属层107是具有类似于如上所述或是如图3所示的架构。
在步骤805中，如图18所示，是形成一封膜106。在一些实施例中，封膜106是配置在隔离层108与金属层107上，并围绕晶粒103设置。在一些实施例中，封膜106是以压缩模塑(compression molding)、转移模塑(transfer molding)或者是其他适合的操作来形成。在一些实施例中，封膜106是具有类似于如上所述或是如图3所示的架构。在一些实施例中，是形成如图3所示的第三半导体结构300。
在本公开中，是公开一种半导体结构的制备方法。在一些实施例中，一第五半导体结构500是可由如图19所示的一种制备方法900所形成。制备方法800是包括许多操作，且其叙述与图示并不表示用来限制所述操作的顺序。制备方法900是包括许多步骤(901、902、903以及904)。
在步骤901中，如图20所示，是提供一封装基板101。在一些实施例中，封装基板101包括一基底101a、一导电线路101b以及一保护层101c，其具有类似于如上所述或是如图5所示的架构。
在步骤902中，如图21所示，一晶粒103是结合(bonded)在封装基板101上。在一些实施例中，晶粒103是具有类似于如上所述或是如图5所示的架构。在一些实施例中，晶粒103是通过一粘着剂105连接到封装基板101的保护层101c，并通过线路结合操作以电性连接封装基板101。在一些实施例中，晶粒103的一结合垫103c是通过一结合线104电性连接封装基板101的一导电线路101b。
在步骤903中，如图22所示，一隔离层108是配置在晶粒103与封装基板101上。在一些实施例中，隔离层108是配置在保护层101c上、围绕晶粒103设置、覆盖结合垫103c，并且将结合线104封在其中。在一些实施例中，为了暴露导电线路101b的所述部分101g，接下来是通过蚀刻、钻孔(drilling)或是任何其他适合的操作移除隔离层108的一部分。在一些实施例中，隔离层108是具有类似于如上所述或是如图5所示的架构。
在步骤904中，如图23所示，是形成一封膜106。在一些实施例中，封膜106是可导电或是包含导电材料。在一些实施例中，封膜106是包含多个金属粒子。在一些实施例中，封膜106是配置在隔离层108上，并围绕晶粒103设置。在一些实施例中，导电封膜106是接触导电线路101b的所述部分101g。在一些实施例中，导电封膜106与导电线路101b是电性连接一电性接地，也因此导电封膜106与导电线路101b是接地。
在一些实施例中，封膜106是以压缩模塑(compression molding)、转移模塑(transfer molding)或者是其他适合的操作来形成。在一些实施例中，封膜106是具有类似于如上所述或是如图5所示的架构。在一些实施例中，是形成如图5所示的第五半导体结构500。
在本公开中，是公开一种半导体结构的制备方法。在一些实施例中，一第六半导体结构600是可由如图24所示的一种制备方法1000所形成。制备方法1000是包括许多操作，且其叙述与图示并不表示用来限制所述操作的顺序。制备方法1000是包括许多步骤(1001、1002、1003、1004以及1005)。
在步骤1001中，如图25所示，是提供一封装基板101。在一些实施例中，封装基板101包括一基底101a、一导电线路101b以及一保护层101c，其具有类似于如上所述或是如图6所示的架构。
在步骤1002中，如图26所示，一晶粒103是结合(bonded)在封装基板101上。在一些实施例中，一重布线层103d是形成在晶粒103上，而重布线层103d具有一介电层103e以及一互连结构10f。在一些实施例中，晶粒103是具有类似于如上所述或是如图6所示的架构。
在一些实施例中，晶粒103是通过一粘着剂105连接到封装基板101的保护层101c，并通过线路结合操作以电性连接封装基板101。在一些实施例中，晶粒103的重布线层103d的互连结构103f是通过一结合线104电性连接封装基板101的一导电线路101b。
在步骤1003中，如图27所示，一隔离层108是配置在晶粒103与封装基板101上。在一些实施例中，隔离层108是配置在保护层101c与重布线层103d上，并且将结合线104封在其中。在一些实施例中，为了暴露互连结构103f的一部分，接下来是通过蚀刻、钻孔(drilling)或是任何其他适合的操作移除隔离层108的一部分。在一些实施例中，隔离层108是具有类似于如上所述或是如图6所示的架构。
在步骤1004中，如图28所示，一金属层107是配置在隔离层108上。在一些实施例中，金属层107是配置在晶粒103的重布线层103d上。在一些实施例中，金属层107是以喷溅、电镀或是任何其他适合的操作所配置。在一些实施例中，金属层107是接触互连结构103f的所述部分，而所述部分是穿经隔离层108而暴露，以至于金属层107电性连接互连结构103f。在一些实施例中，互连结构103f与金属层107是电性连接一电性接地，也因此互连结构103f与金属层107是接地。在一些实施例中，金属层107是具有类似于如上所述或是如图6所示的架构。
在步骤1005中，如图29所示，是形成一封膜106。在一些实施例中，封膜106是配置在隔离层108与金属层107上，并围绕晶粒103设置。在一些实施例中，封膜106是以压缩模塑(compression molding)、转移模塑(transfer molding)或者是其他适合的操作来形成。在一些实施例中，封膜106是具有类似于如上所述或是如图6所示的架构。在一些实施例中，是形成如图6所示的第六半导体结构600。
本公开提供一种半导体结构的制备方法。在一些实施例中，一第七半导体结构700是可由如图30所示的一种制备方法1200所形成。制备方法1200是包括许多操作，且其叙述与图示并不表示用来限制所述操作的顺序。制备方法1200是包括许多步骤(1201、1202以及1203)。
在步骤1201中，如图31所示，是提供一封装基板101。在一些实施例中，封装基板101包括一基底101a、一导电线路101b以及一保护层101c，其具有类似于如上所述或是如图7所示的架构。
在步骤1202中，如图32所示，一晶粒103是结合(bonded)在封装基板101上。在一些实施例中，一重布线层103d是形成在晶粒103上，而重布线层103d具有一介电层103e以及一互连结构10f。在一些实施例中，重布线层103d的互连结构103f是包括一导电平面103g，介电层103e是围绕导电平面103g，且导电平面103g的至少部分地从介电层103e暴露。在一些实施例中，晶粒103是具有类似于如上所述或是如图7所示的架构。
在一些实施例中，晶粒103是通过一粘着剂105连接到封装基板101的保护层101c，且晶粒103是通过线路结合操作以电性连接封装基板101。在一些实施例中，重布线层103d的互连结构103f是通过一结合线104电性连接封装基板101的一导电线路101b。在一些实施例中，导电平面103g是为一接地平面(grounded plane)或者是连接一电性接地。
在步骤1203中，如图33所示，是形成一封膜106。在一些实施例中，封膜106是配置在基板101上，并围绕晶粒103设置。在一些实施例中，封膜106是以压缩模塑(compressionmolding)、转移模塑(transfer molding)或者是其他适合的操作来形成。在一些实施例中，封膜106是具有类似于如上所述或是如图7所示的架构。在一些实施例中，是形成如图7所示的第七半导体结构700。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离申请专利范围所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (20)

1.一种半导体结构，包括：
一基底，具有一第一表面以及一导电线路，该导电线路延伸到该基底上；
一晶粒，配置在该基底的该第一表面上；
一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；以及
一金属层，围绕该封膜与该基底；
其中该金属层电性连接该导电线路经由该基底而暴露的至少一部分。
2.如权利要求1所述的半导体结构，其中该金属线路的该部分是经由该基底的一侧壁而暴露。
3.如权利要求1所述的半导体结构，其中该导电线路与该金属层连接到一电性接地。
4.如权利要求1所述的半导体结构，其中该导电线路的该部分是与该金属层接触。
5.如权利要求1所述的半导体结构，其中该金属层是与封膜的一外表面及该基底的一侧壁为共形。
6.如权利要求1所述的半导体结构，其中该晶粒是通过一粘着剂而连接到该基底的该第一表面。
7.如权利要求1所述的半导体结构，其中该晶粒通过一接合线电性连接该基底。
8.如权利要求1所述的半导体结构，还包括一导电凸块，是配置在该基底的一第二表面，该第二表面是相对该第一表面设置。
9.一种半导体结构，包括：
一基底，具有一第一表面与一导电线路，该导电线路延伸到该基底上；
一晶粒，配置在该基底的该第一表面上；
一绝缘层，配置在该基底的该第一表面上，并围绕该晶粒设置；
一金属层，配置在该绝缘层上，并围绕该晶粒设置；以及
一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；
其中该金属层电性连接该导电线路经由该基底的该第一表面而暴露的至少一部分。
10.如权利要求9所述的半导体结构，其中该金属线路的该部分是经由该绝缘层而暴露。
11.如权利要求9所述的半导体结构，其中该导电线路与该金属层电性连接到一电性接地。
12.如权利要求9所述的半导体结构，其中该晶粒通过由该绝缘层所涂布的一接合线电性连接该基底。
13.如权利要求9所述的半导体结构，其中该绝缘层、该金属层以及该封膜是覆盖该晶粒。
14.如权利要求9所述的半导体结构，其中该金属层的配置是与该绝缘层共形。
15.一种半导体结构，包括：
一基底，具有一第一表面与一导电线路，该导电线路延伸到该基底上；
一晶粒，配置在该基底上；
一绝缘层，配置在该基底的该第一表面上，并覆盖该晶粒；以及
一封膜，配置在该基底的该第一表面上，并覆盖该晶粒；
其中，该封膜是具导电性，并电性连接该导电线路经由该基底的该第一表面而暴露的至少一部分。
16.如权利要求15所述的半导体结构，其中该封膜具有模制化合物以及多个金属粒子。
17.如权利要求15所述的半导体结构，其中该封膜是接触该导电线路的该部分。
18.如权利要求15所述的半导体结构，其中该导电线路是经由该绝缘层而暴露。
19.如权利要求15所述的半导体结构，其中该导电线路与该封膜是电性连接一电性接地。
20.如权利要求15所述的半导体结构，其中该封膜包括多个导电粒子。
CN201911347790.XA 2018-12-27 2019-12-24 半导体结构及其制备方法 Pending CN111384033A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785504P 2018-12-27 2018-12-27
US62/785,504 2018-12-27
US16/386,816 2019-04-17
US16/386,816 US11158586B2 (en) 2018-12-27 2019-04-17 Semiconductor structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN111384033A true CN111384033A (zh) 2020-07-07

Family

ID=71124153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911347790.XA Pending CN111384033A (zh) 2018-12-27 2019-12-24 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US11158586B2 (zh)
CN (1) CN111384033A (zh)
TW (1) TW202025421A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005682T5 (de) * 2016-11-11 2019-08-14 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung derselben sowie drahtlose datenübertragungsvorrichtung
CN116207075A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置
TWI825827B (zh) * 2022-05-09 2023-12-11 南亞科技股份有限公司 窗型球柵陣列(wbga)封裝

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US20080111233A1 (en) * 2006-11-10 2008-05-15 Pendse Rajendra D Semiconductor package with embedded die
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US20130026658A1 (en) * 2011-07-29 2013-01-31 Yen-Ju Chen Wafer level chip scale package for wire-bonding connection
US8839508B2 (en) * 2007-12-19 2014-09-23 Rosenberger Hochfrequenztechnick GmbH & Co. KG Method of making a high frequency device package
US20170005042A1 (en) * 2015-07-02 2017-01-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US20170186698A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
CN109256371A (zh) * 2017-07-13 2019-01-22 联发科技股份有限公司 半导体封装结构及其形成方法
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US10103128B2 (en) * 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US20080111233A1 (en) * 2006-11-10 2008-05-15 Pendse Rajendra D Semiconductor package with embedded die
US8839508B2 (en) * 2007-12-19 2014-09-23 Rosenberger Hochfrequenztechnick GmbH & Co. KG Method of making a high frequency device package
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US20130026658A1 (en) * 2011-07-29 2013-01-31 Yen-Ju Chen Wafer level chip scale package for wire-bonding connection
US20170005042A1 (en) * 2015-07-02 2017-01-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US20170186698A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
CN109256371A (zh) * 2017-07-13 2019-01-22 联发科技股份有限公司 半导体封装结构及其形成方法
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Also Published As

Publication number Publication date
US11158586B2 (en) 2021-10-26
TW202025421A (zh) 2020-07-01
US20200211979A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US8169058B2 (en) Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9508621B2 (en) Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US9443829B2 (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
US8021930B2 (en) Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8183087B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US9379064B2 (en) Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
US20170098640A1 (en) Semiconductor Structure and Manufacturing Method Thereof
CN111384033A (zh) 半导体结构及其制备方法
US8749048B2 (en) Package structure
US20130299973A1 (en) Semiconductor Die and Method of Forming FO-WLCSP Vertical Interconnect Using TSV and TMV
TWI553747B (zh) 半導體裝置及形成穿孔的開口於覆晶疊合式封裝組件之底部基板中以減少填充材料的流出之方法
US9847309B2 (en) Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20100140780A1 (en) Semiconductor Device and Method of Forming an IPD Beneath a Semiconductor Die with Direct Connection to External Devices
US10720399B2 (en) Semicondcutor package and manufacturing method of semicondcutor package
US8901734B2 (en) Semiconductor device and method of forming column interconnect structure to reduce wafer stress
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
US20230420352A1 (en) Semiconductor packages and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200707