CN109216196A - 装置的形成方法 - Google Patents

装置的形成方法 Download PDF

Info

Publication number
CN109216196A
CN109216196A CN201810409528.2A CN201810409528A CN109216196A CN 109216196 A CN109216196 A CN 109216196A CN 201810409528 A CN201810409528 A CN 201810409528A CN 109216196 A CN109216196 A CN 109216196A
Authority
CN
China
Prior art keywords
layer
fin
area
etching
etching stopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810409528.2A
Other languages
English (en)
Inventor
蔡嘉庆
邱意为
张宏睿
许立德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109216196A publication Critical patent/CN109216196A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供内连线结构与其形成方法。方法包括形成开口于介电层与蚀刻停止层中，其中开口只部分地延伸穿过蚀刻停止层。方法亦包括产生真空环境于装置周围。在产生真空环境于装置周围之后，方法包括蚀刻穿过蚀刻停止层，以延伸开口并露出第一导电结构。方法亦包括形成第二导电结构于开口中。

Description

装置的形成方法
技术领域
本公开实施例关于装置的形成方法，更特别关于在将晶片输送至真空腔室之前，部分穿过蚀刻停止层的开口不露出下方的接点以避免其氧化。
背景技术
在使半导体装置最小化的现有工艺中，需要低介电常数的介电材料作为导电内连线之间的金属间和/或层间介电层，以在传递信号时减少因电容效应产生的电阻-电容延迟。如此一来，介电层的介电常数越低，则相邻导电线路的寄生电容与集成电路的电阻-电容延迟越低。
然而，作为低介电常数的介电材料的现有材料不理想。特别的是，依介电常数选择材料时，材料的其他特性如材料硬度或强度可能不适于半导体工艺。如此一来，需改善采用低介电常数的介电材料的工艺。
发明内容
本公开一实施例提供的装置的形成方法，包括：形成开口于介电层与蚀刻停止层中，其中开口只部分地延伸穿过蚀刻停止层；产生真空环境于装置周围；在产生真空环境于装置周围之后，蚀刻穿过蚀刻停止层以延伸开口，并露出第一导电结构；以及形成第二导电结构于开口中。
附图说明
图1是一些实施例中，鳍状场效晶体管的透视图。
图2至图6是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图7A、图7B、与图7C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图8A、图8B、与图8C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图9A、图9B、与图9C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图10A、图10B、与图10C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图11A、图11B、与图11C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图12A、图12B、与图12C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图13A、图13B、与图13C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图14A、图14B、与图14C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图15A、图15B、与图15C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图16A、图16B、与图16C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图17A、图17B、与图17C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图18A、图18B、与图18C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图19A、图19B、与图19C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图20A、图20B、与图20C是一些实施例中，工艺腔室中的鳍状场效晶体管装置其剖视图。
图21A、图21B、与图21C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图22A、图22B、与图22C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图23A、图23B、与图23C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图24A、图24B、与图24C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图25A、图25B、与图25C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图26A、图26B、与图26C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图27A、图27B、与图27C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图28A、图28B、与图28C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图29A、图29B、与图29C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图30A、图30B、与图30C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图31A、图31B、与图31C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图32是一些实施例中，工艺腔室中的鳍状场效晶体管装置其剖视图。
图33A、图33B、与图33C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图34A、图34B、与图34C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图35A、图35B、与图35C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图36A、图36B、与图36C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
图37A、图37B、与图37C是一些实施例中，形成鳍状场效晶体管装置的中间阶段其剖视图。
附图标记说明：
A-A、B/C-B/C 剖面
T1 厚度
30 鳍状场效晶体管
32、50 基板
34、54 隔离区
36、52、56 鳍状物
38 栅极介电层
40 栅极
42、44 源极/漏极区
50B 第一区
50C 第二区
58 虚置介电层
60 虚置栅极层
62、157 掩模层
70、76 虚置栅极
72、78 掩模
80 栅极密封间隔物
82、84 外延源极/漏极区
86 栅极间隔物
88、100 层间介电层
90 凹陷
92、96 栅极介电层
94、98 栅极
102、104、106、108 接点
150 蚀刻停止层
151、160、210、216、222 底层
152、164、214、220、226 上方层
154 介电层
156、158 抗反射涂层
162、212、218、224 中间层
166、168、170、172 开口
174 沟槽
176 通孔开口
180 部分
202 工艺腔室
204 晶片座
206 工艺设备
182 阻挡层
183 籽晶层
184 导电材料
186 导电结构
具体实施方式
下述公开内容提供许多不同实施例或实例以实施本公开的不同结构。下述特定构件与排列的实施例系用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多个实例可采用重复标号和/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
多种实施例提供内连线结构与其形成方法。下述说明形成内连线结构的中间阶段。此处所述的一些实施例的上下文中，采用双镶嵌工艺形成内连线。在其他实施例中，可采用单镶嵌工艺。下述内容包含实施例的一些变化。本领域普通技术人员应理解其他调整属于其他实施例的范畴。虽然此处所述的实施例中的方法以特定顺序说明，但其他实施例的方法可由任何逻辑性的顺序进行，且可包含较少或较多的下述步骤。
图1是鳍状场效晶体管的一例的三维图。鳍状场效晶体管30包含鳍状物36于基板32上。隔离区34位于基板32上，且鳍状物36自相邻的隔离区34之间向上凸起。栅极介电层38延着鳍状物36的侧壁并位于鳍状物36的上表面上，而栅极40位于栅极介电层38上。源极/漏极区42与44相对于栅极介电层38与栅极40，位于鳍状物36的两侧中。图1亦显示后续附图中所用的参考剖面。剖面A-A越过沟道、栅极介电层38、与栅极40，其沿着鳍状物36的纵轴，且其方向为源极/漏极区42与44之间的电流方向。后续附图将对应参考剖面以清楚说明。
此处所述的实施例上下文中的鳍状场效晶体管，其形成方法采用栅极后制工艺。在其他实施例中，可采用栅极先制工艺。此外，一些实施例可用于平面装置，比如平面场效晶体管。
图2至图31C与图33A至图37C是一些实施例中，形成鳍状场效晶体管的中间阶段其剖视图。图2至图6对应图1中的参考剖面A-A，除了具有多个鳍状场效晶体管。在图7A至图31C与图33A至图37C中，末尾为A的附图沿着类似的剖面A-A；末尾为B的附图沿着类似的剖面B/C-B/C且位于基板的第一区上；而末尾为C图的附图沿着类似的剖面B/C-B/C且位于基板的第二区上。
图2显示基板50。基板50可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，其可掺杂(比如掺杂p型或n型掺质)或未掺杂。基板50可为晶片如硅晶片。一般而言，绝缘层上半导体基板包含半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。可提供绝缘层于基板上，通常为硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、和/或磷砷化镓铟)、或上述的组合。
基板50具有第一区50B与第二区50C。第一区50B对应后续附图中末尾为B者，其可用于形成n型装置如n型金属氧化物半导体晶体管或n型鳍状场效晶体管。第二区50C对应后续附图中末尾为C者，其可用于形成p型装置如p型金属氧化物半导体晶体管或p型鳍状场效晶体管。
图3与图4显示形成鳍状物52，以及形成隔离区54于相邻的鳍状物52之间。在图3中，鳍状物52形成于基板50中。在一些实施例中，鳍状物52形成于基板50中的方法可为蚀刻沟槽于基板50中。上述蚀刻可为任何可接受的蚀刻工艺，比如反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为各向异性。
在图4中，形成绝缘材料于相邻的鳍状物52之间，以形成隔离区54。绝缘材料可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(比如在远端等离子体系统中沉积化学气相沉积为主的材料，之后硬化以将沉积的材料转为另一材料如氧化物)、类似方法、或上述的组合。此外可采用任何可接受的工艺形成的其他绝缘材料。一旦形成绝缘材料，可进行退火工艺。在例示性的实施例中，绝缘材料为可流动的化学气相沉积工艺形成的氧化硅。绝缘材料可称作隔离区54。在图4中，可进行平坦化工艺如化学机械研磨，以移除任何多余的绝缘材料，并使隔离区54的上表面与鳍状物52的上表面齐平。
如图5所示，使隔离区54凹陷化以形成浅沟槽隔离区。由于隔离区54凹陷化，因此第一区50B与第二区50C中的鳍状物56自相邻的隔离区54之间凸起。此外，隔离区54的上表面可具有图示的平坦表面、凸起表面、凹陷表面(如碟状)、或上述的组合。通过合适蚀刻，可让隔离区54的上表面平坦、凸起、和/或凹陷。隔离区54的凹陷化步骤可采用可接受的蚀刻工艺，比如对隔离区54的材料具有选择性的蚀刻工艺。举例来说，可采用化学氧化物移除法，其可为蚀刻、Applied Material SICONI工具、或稀氢氟酸。
本领域普通技术人员应理解图2至图5所示的工艺，仅为形成鳍状物56的例子之一。在其他实施例中，可形成介电层于基板50的上表面上；可蚀刻形成穿过介电层的沟槽；可外延生长同质外延结构于沟槽中；并使介电层凹陷化，让同质外延结构自介电层凸起以形成鳍状物。在其他实施例中，可采用异质外延结构作为鳍状物。举例来说，可使图4中的半导体带如鳍状物52凹陷化，并将不同于鳍状物52的材料外延生长于凹陷处。在其他实施例中，可形成介电层于基板50的上表面上；蚀刻形成穿过介电层的沟槽、将不同于基板50的材料外延生长于沟槽中，以形成异质外延结构；并使介电层凹陷化，让异质外延结构自介电层凸起以形成鳍状物56。在一些实施例中，外延生长同质外延结构或异质外延结构时，可原位掺杂外延生长的材料以省略之前或之后的注入。不过原位掺杂与注入掺杂亦可搭配使用。此外，在n型金属氧化物半导体区与p型金属氧化物半导体区中外延生长不同的材料可具有优点。在多种实施例中，鳍状物56可包含硅锗(SixGe1-x，其中x可介于近似0与1之间)、碳化硅、纯或实质上纯锗、III-V族半导体化合物、II-VI族半导体化合物、或类似物。举例来说，用以形成III-V族半导体化合物的可用材料包含但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓、或类似物。
在图5中，合适的井区可形成于鳍状物56、鳍状物52、和/或基板50中。举例来说，p型井区可形成于第一区50B中，而n型井区可形成于第二区50C中。
采用光致抗蚀剂或其他掩模(未图示)，可对第一区50B与第二区50C进行不同的注入步骤。举例来说，光致抗蚀剂形成于第一区50B的鳍状物56与隔离区54上。图案化光致抗蚀剂以露出基板50的第二区50C如p型金属氧化物半导体区。光致抗蚀剂的形成方法可采用旋转涂布技术，且光致抗蚀剂的图案化方法可采用可接受的光刻技术。一旦图案化光致抗蚀剂层，即对第二区50C进行n型杂质的注入，且光致抗蚀剂可作为掩模以实质上避免n型杂质注入至第一区50B(如n型金属氧化物半导体区)中。n型杂质可为磷、砷、或类似物，且其注入至第二区50C中的浓度小于或等于1018cm-3，比如介于约1017cm-3至约1018cm-3之间。在注入后移除光致抗蚀剂，且移除方法可为可接受的灰化工艺。
在注入第二区50C之后，形成光致抗蚀剂于第二区50C中的鳍状物56与隔离区54上。图案化光致抗蚀剂以露出基板50的第一区50B如n型金属氧化物半导体区。光致抗蚀剂的形成方法可采用旋转涂布技术，且光致抗蚀剂的图案化方法可采用可接受的光光刻技术。一旦图案化光致抗蚀剂层，即对第一区50B进行p型杂质的注入，且光致抗蚀剂可作为掩模以实质上避免p型杂质注入至第二区50C(如p型金属氧化物半导体区)中。p型杂质可为硼、氟化硼、或类似物，且其注入至第一区50B中的浓度小于或等于1018cm-3，比如介于约1017cm-3至约1018cm-3之间。在注入后移除光致抗蚀剂，且移除方法可为可接受的灰化工艺。
在注入第一区50B与第二区50C之后，可进行退火工艺以活化注入的p型与n型杂质。注入可形成p型井区于第一区50B(如n型金属氧化物半导体区)中，并形成n型井区于第二区50C(如p型金属氧化物半导体区)中。在一些实施例中，外延鳍状物的生长材料可在生长时原位掺杂以省略注入步骤，不过原位掺杂与注入掺杂亦可搭配使用。
在图6中，形成虚置介电层58于鳍状物56上。举例来说，虚置介电层58可为氧化硅、氮化硅、上述的组合、或类似物，且其形成方法可为依据可接受的技术进行的沉积法或热生长法。虚置栅极层60形成于虚置介电层58上，而掩模层62形成于虚置栅极层60上。虚置栅极层60可沉积于虚置介电层58上后平坦化，且平坦化的方法可为化学机械研磨。掩模层62可沉积于虚置栅极层60上。举例来说，虚置栅极层60的组成可为多晶硅，但亦可采用对隔离区54具有高蚀刻选择性的其他材料。举例来说，掩模层62可包含氮化硅或类似物。在此例中，单一的虚置栅极层60与单一的掩模层62越过第一区50B与第二区50C。在其他实施例中，可分别形成虚置栅极层于第一区50B与50C中，并分别形成掩模层于第一区50B与第二区50C中。
在图7A、图7B、与图7C中，可采用可接受的光刻与蚀刻技术图案化掩模层62，以形成掩模72于第一区50B中(如图7B所示)，以及形成掩模78于第二区50C中(如图7C所示)。通过可接受的蚀刻技术，可将掩模72与78的图案转移至虚置栅极层60与虚置介电层58，以形成虚置栅极70于第一区50B中，并形成虚置栅极76于第二区50C中。虚置栅极70与76分别覆盖鳍状物56的沟道区。虚置栅极70与76的纵向，亦可实质上垂直于个别外延鳍状物的纵向。
在图8A、图8B、与图8C中，可形成栅极密封间隔物80于个别的虚置栅极70与76和/或鳍状物56的露出表面上。热氧化或沉积步骤后进行各向异性蚀刻，可行成栅极密封间隔物80。
在形成栅极密封间隔物80之后，可进行注入以形成轻掺杂源极/漏极区。与前述的图5类似，可形成掩模如光致抗蚀剂于第一区50B(如n型金属氧化物半导体区)上，并露出第二区50C(如p型金属氧化物半导体区)。可注入p型杂质至第二区50C中露出的鳍状物56中。接着可移除掩模。接着可形成掩模如光致抗蚀剂层于第二区50C上，并露出第一区50B。可注入n型杂质至第一区50B中露出的鳍状物56中。接着可移除掩模。n型杂质可为前述的任何n型杂质，而p型杂质可为前述的任何p型杂质。轻掺杂源极/漏极区的杂质浓度可介于约1015cm-3至约1016cm-3之间。接着可退火以活化注入的杂质。
如图8A、图8B、与图8C所示，外延源极/漏极区82与84形成于鳍状物56中。在第一区50B中，外延源极/漏极区82形成于鳍状物56中，因此每一虚置栅极70位于相邻的一对外延源极/漏极区82之间。在一些实施例中，外延源极/漏极区82可延伸至鳍状物52中。在第二区50C中，外延源极/漏极区84形成于鳍状物56中，因此每一虚置栅极76位于相邻的一对外延源极/漏极区84之间。在一些实施例中，外延源极/漏极区84可延伸至鳍状物52中。
第一区50B(如n型金属氧化物半导体区)中的外延源极/漏极区82，其形成方法可为先掩模第二区50C(如p型金属氧化物半导体区)，并顺应性地沉积虚置间隔物层于第一区50B中，再各向异性蚀刻虚置间隔物层，以沿着第一区50B中的虚置栅极70和/或栅极密封间隔物80的侧壁形成虚置栅极间隔物(未图示)。接着蚀刻第一区50B中外延鳍状物的源极/漏极区以形成凹陷。接着外延生长外延源极/漏极区82于第一区50B的凹陷中。外延源极/漏极区82可包含任何可接受的材料，比如适用于n型鳍状场效晶体管的材料。举例来说，若鳍状物56为硅，则外延源极/漏极区82可包含硅、碳化硅、磷碳化硅、磷化硅、或类似物。外延源极/漏极区82可具有自鳍状物56的个别表面隆起的表面，且可具有晶面。之后移除第一区50B中的虚置栅极间隔物与第二区50C上的掩模，且移除方法可为蚀刻。
第二区50C(如p型金属氧化物半导体区)中的外延源极/漏极区84，其形成方法可为先掩模第一区50B(如n型金属氧化物半导体区)，并顺应性地沉积虚置间隔物层于第二区50C中，再各向异性蚀刻虚置间隔物层，以沿着第二区50C中的虚置栅极76和/或栅极密封间隔物80的侧壁形成虚置栅极间隔物(未图示)。接着蚀刻第二区50C中外延鳍状物的源极/漏极区以形成凹陷。接着外延生长外延源极/漏极区84于第二区50C的凹陷中。外延源极/漏极区84可包含任何可接受的材料，比如适用于p型鳍状场效晶体管的材料。举例来说，若鳍状物56为硅，则外延源极/漏极区84可包含硅锗、硼化硅锗、锗、锗锡、或类似物。外延源极/漏极区84可具有自鳍状物56的个别表面隆起的表面，且可具有晶面。之后移除第二区50C中的虚置栅极间隔物与第一区50B上的掩模，且移除方法可为蚀刻。
在图9A、图9B、与图9C中，栅极间隔物86形成于栅极密封间隔物80上，而栅极密封间隔物80沿着虚置栅极70与76的侧壁。栅极间隔物86的形成方法可为顺应性地沉积材料，并各向异性蚀刻材料。栅极间隔物86的材料可为氮化硅、碳氮化硅、上述的组合、或类似物。
外延源极/漏极区82与84和/或外延鳍状物可注入掺质，以形成源极/漏极区。注入掺质的方法可与前述形成轻掺杂的源极/漏极区的工艺类似，接着进行退火。源极/漏极区的杂质浓度可介于约1019cm-3至约1021cm-3之间。第一区50B如n型金属氧化物半导体区中的源极/漏极区所用的n型杂质，可为前述的任何n型杂质。第二区50C如p型金属氧化物半导体区中的源极/漏极区所用的p型杂质，可为前述的任何p型杂质。在其他实施例中，可在生长时原位掺杂外延源极/漏极区82与84。
在图10A、图10B、与图10C中，沉积层间介电层88于图9A、图9B、与图9C所示的结构上。在一实施例中，层间介电层88为可流动的化学气相沉积形成的可流动膜。在一些实施例中，层间介电层88的组成为介电材料，比如磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积或等离子体增强化学气相沉积。
在图11A、图11B、与图11C中，可进行平坦化工艺如化学机械研磨，使层间介电层88的上表面与虚置栅极70及76的上表面齐平。化学机械研磨亦可移除虚置栅极70与76上的掩模72与78。综上所述，虚置栅极70与76的上表面自层间介电层88露出。
在图12A、图12B、与图12C中，在蚀刻步骤中移除虚置栅极70与76、栅极密封间隔物80、以及直接位于虚置栅极70与76下的虚置介电层58的部分，以形成凹陷90。每一凹陷90露出个别鳍状物56的沟道区。每一沟道区位于相邻的一对外延源极/漏极区82与84之间。在蚀刻虚置栅极70与76的移除步骤中，虚置介电层58可作为蚀刻停止层。在移除虚置栅极70与76之后，接着可移除虚置介电层58与栅极密封间隔物80。
在图13A、图13B、与图13C中，形成栅极介电层92与96以及栅极94与98以用于置换栅极。栅极介电层92与96系顺应性地沉积于凹陷90中，比如沉积于鳍状物56的上表面与侧壁上、栅极间隔物86的侧壁上、以及层间介电层88的上表面上。在一些实施例中，栅极介电层92与96包含氧化硅、氮化硅、或其多层结构。在其他实施例中，栅极介电层92与96包含高介电常数的介电材料，且这些实施例中的栅极介电层92与96其介电常数大于约7.0，其可包含铪、铝、锆、镧、镁、钡、钛、铅、或上述的组合的金属氧化物或硅酸盐。栅极介电层92与96的形成方法可包含分子束沉积、原子层沉积、等离子体增强化学气相沉积、或类似方法。
接着分别沉积栅极94与98于栅极介电层92与96上并填入凹陷90的其余部分。栅极94与98的组成可为含金属材料如氮化钛、氮化钽、碳化钽、钴、钌、铝、钨、上述的组合、或上述的多层结构。若采用多层结构，其可包含一或多个功函数层、一或多个调整层、一或多个阻挡层、上述的组合、或类似物。在填入栅极94与98之后，可进行平坦化工艺如化学机械研磨，以移除层间介电层88其上表面上的栅极介电层92与96以及栅极94与98的多余部分。栅极94与98以及栅极介电层92与96的材料的保留部分，即形成鳍状场效晶体管的置换栅极。
可同时形成栅极介电层92与96，因此栅极介电层92与96可由相同材料组成。可同时形成栅极94与98，因此栅极94与98可由相同材料组成。然而其他实施例可分别形成栅极介电层92与96，因此栅极介电层92与96可由不同材料组成。可分别形成栅极94与98，因此栅极94与98可由不同材料组成。在采用分开的工艺形成栅极介电层与栅极时，可采用多种掩模步骤以掩模并露出合适的区域。
在图14A、图14B、与图14C中，沉积层间介电层100于层间介电层88上。图14A、图14B、与图14C亦显示穿过层间介电层100与层间介电层88的接点102与104，以及穿过层间介电层100的接点106与108。在一实施例中，层间介电层100为可流动的化学气相沉积法形成的可流动膜。在一些实施例中，层间介电层100的组成为介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积或等离子体增强化学气相沉积、形成穿过层间介电层88与100的开口，以用于接点102与104。形成穿过层间介电层100的开口，以用于接点106与108。这些开口可同时形成于相同步骤中，或形成于分开的步骤中。开口的形成方法可采用可接受的光刻与蚀刻技术。衬垫物如扩散阻挡层、粘着层、或类似物，以及导电材料可形成于开口中。衬垫物可包含钛、氮化钛、钽、氮化钽、或类似物。导电材料可为铜、铜合金、银、金、钨、铝、镍、或类似物。可进行平坦化工艺如化学机械研磨，以自层间介电层100的表面移除多余材料。保留的衬垫物与导电材料，即形成开口中的接点102与104。可进行退火工艺，以分别形成硅化物于外延源极/漏极区82与84以及接点102与104之间的界面。接点102物理与电性耦接至外延源极/漏极区82，接点104物理与电性耦接至外延源极/漏极区84，接点106物理与电性耦接至栅极94，且接点108物理与电性耦接至栅极98。
在图15A、图15B、与图15C中，可形成蚀刻停止层150于层间介电层100及接点102、104、106、与108上。介电层154可形成于蚀刻停止层150上。抗反射涂层156、掩模层157、与抗反射涂层158形成于介电层154上。三层结构形成于抗反射涂层158上，其包含底层160、中间层162、与上方层164。上述每一层状物将进一步详述于下。
蚀刻停止层150可包含氮化物、硅碳为主的材料、掺杂碳的氧化物、碳氧化硅、掺杂氧的碳化硅、或掺杂氮的碳化硅。蚀刻停止层150可为同质材料的单层，或含有多个子层的复合层。在本公开一些实施例中，蚀刻停止层150包含底层151，与底层151上的上方层152。在一些实施例中，底层151可包含氮化铝，而上方层152可包含掺杂氧的碳化硅。蚀刻停止层150的沉积方法可为化学气相沉积、物理气相沉积、原子层沉积、旋转涂布介电层的工艺、类似工艺、或上述的组合。
介电层154形成于蚀刻停止层150上。介电层154可形成以帮助接点102、104、106、与108彼此隔离，以及帮助接点102、104、106、与108与其他相邻的电性线路(即将形成于介电层154之中与之上)之间的隔离。在一些实施例中，介电层154可为孔洞材料如氮碳氧化硅、氮碳化硅、碳氧化硅、碳氢氧化硅、或类似物，且其形成方法可先形成前驱物层于蚀刻停止层150上。前驱物层可包含基质材料与穿插于基质材料中的致孔剂，或者只含基质材料而不含致孔剂。在一实施例中，前驱物层的形成方法可为共沉积基质与致孔剂，且共沉积工艺采用等离子体增强化学气相沉积以同时沉积基质与致孔剂，即形成的前驱物层中基质材料与致孔剂混合在一起。然而如本领域普通技术人员所知，同时采用等离子体增强化学气相沉积工艺的共沉积工艺，并非用以形成前驱物层的唯一工艺。此外亦可采用任何合适工艺，比如预混合基质材料与致孔剂材料成液体，接着将混合物液体旋转涂布于蚀刻停止层150上。
基质材料或主要材料的形成方法，可采用等离子体增强化学气相沉积，但亦可改用任何合适的工艺如化学气相沉积、物理气相沉积、甚至是旋转涂布。等离子体增强化学气相沉积可采用的前驱物为甲基二乙氧基硅烷，但亦可改用其他前驱物如其他硅烷如烷基硅烷(如三甲基硅烷或四甲基硅烷)、烷氧基硅烷(如甲基三乙氧基硅烷、甲基三甲氧基硅烷、甲基二甲氧基硅烷、三甲基甲氧基硅烷、或二甲基二甲氧基硅烷)、线状硅氧烷或环状硅氧烷(如八甲基环四硅氧烷或四甲基环四硅氧烷)、上述的组合、或类似物。然而本领域普通技术人员应理解，此处所列的材料与工艺仅用以说明而非局限实施例，且可改用任何其他合适的基质前驱物。
在放置基质材料后，可自基质材料移除致孔剂并形成孔洞于基质中，以降低介电层154其整体的介电常数。致孔剂材料可大到足以形成孔洞，亦小到足以使个别孔洞的尺寸不会完全取代基质材料。如此一来，致孔剂可包含有机分子如α-萜品烯(即1-异丙基-4-甲基-1,3-环己二烯)、环辛烷(船型)、或1,2-双(三乙氧基硅基)乙烷硅。
在致孔剂分散于基质材料中的前驱物层形成之后，自基质材料移除致孔剂以形成孔洞于基质材料中。在一实施例中，移除致孔剂的方法为退火工艺，其可破坏并蒸发致孔剂材料，使致孔剂材料扩散并离开基质材料，以保留结构完整的孔洞状介电材料作为介电层154。举例来说，退火温度可介于约200℃至约500℃之间(比如约400℃)，且退火时间可介于约10秒至约600秒之间(比如约200秒)。
然而本领域普通技术人员应理解，上述热工艺并非自基质材料移除致孔剂以形成介电层154的唯一方法。此外亦可改用其他合适工艺，比如以紫外线照射致孔剂以分解致孔剂，或采用微波分解致孔剂。可移除所有或部分致孔剂的这些工艺与任何其他合适工艺，均完全包含于实施例的范畴中。
抗反射涂层156、掩模层157、与抗反射涂层158形成于介电层154上。在一些实施例中，抗反射涂层156可为无氮抗反射涂层，其组成可为无氮的氧化物。举例来说，抗反射涂层156可为氧化硅层，其形成方法可采用任何合适的沉积方法如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、上述的组合、或类似方法。
掩模层157形成于抗反射涂层156上。掩模层157亦可称作硬掩模层。在一些实施例中，掩模层157包含金属，其型态可为金属氮化物如氮化钛。掩模层157的组成亦可为非金属的氮化物如氮化硅、氮氧化物如氮氧化硅、或类似物。掩模层157的形成方法可采用任何合适的沉积工艺，比如原子层沉积、化学气相沉积、等离子体增强化学气相沉积、上述的组合、或类似工艺。
可进一步形成抗反射涂层158于掩模层157上。抗反射涂层158亦可为无氮抗反射涂层，其组成可为氧化物如氧化硅，且其形成方法可采用等离子体增强化学气相沉积。在一些实施例中，未形成抗反射涂层158。
图15A-图15C至图22A-图22C是一些实施例中，图案化抗反射涂层156、抗反射涂层158、与掩模层157的中间阶段其剖视图。经由两图案化两蚀刻工艺，可图案化抗反射涂层156、抗反射涂层158、与掩模层157，其采用不同的光刻工艺形成相邻的沟槽，因此相邻的沟槽可彼此紧邻而不会造成光学邻近效应。在其他实施例中，可采用更多或更少的图案化和/或蚀刻步骤。
为了说明目的，图15A-图15C至图22A-图22C显示两图案化两蚀刻工艺，其先图案化接点106与108上的抗反射涂层156、抗反射涂层158、与掩模层157，再图案化接点102与104上的抗反射涂层156、抗反射涂层158、与掩模层157。在其他实施例中，可采用不同的图案化顺序、可一起图案化不同的接点组合、或可个别图案化接点。
图15A-图15C至图18A-图18C显示用于形成第一沟槽的第一图案化-第一蚀刻工艺的中间阶段。在一些实施例中，图15A-图15C中的三层结构形成于抗反射涂层158上，其中三层结构包括底层160、底层160上的中间层162、以及中间层162上的上方层164。在一些实施例中，底层160与上方层164的组成可为光致抗蚀剂。中间层162的组成可为无机材料，其可为氮化物如氮化硅、氮氧化物如氮氧化硅、氧化物如氧化硅、或类似物。中间层162相对于上方层164与底层160可具有高蚀刻选择性。如此一来，上方层164可作为图案化中间层162时的蚀刻掩模，而中间层162可作为图案化底层160时的蚀刻掩模。如图15A-图15C所示，图案化上方层164以形成接点106与108上的开口166，其具有即将形成于介电层154中的金属线路的图案。
接着如图16A-图16C所示，采用图案化的上方层164作为蚀刻掩模并蚀刻中间层162，以将上方层164的图案转移至中间层162。在蚀刻穿过中间层162之后，可图案化底层160如图17A-图17C所示，其中中间层162作为蚀刻掩模。在图案化底层160时，可消耗上方层164，亦可消耗中间层162。若在图案化底层160时未完全消耗中间层162，之后可移除残留的中间层162。
接着采用底层160作为蚀刻掩模，并蚀刻下方的抗反射涂层158。因此开口166延伸至抗反射涂层158中，且在蚀刻抗反射涂层158后的开口166露出掩模层157的上表面。在图案化抗反射涂层158时亦消耗底层160，虽然底层160的蚀刻速率小于中间层162(见图16A-图16C)与抗反射涂层158的蚀刻速率。因此在完成图案化抗反射涂层158时，可减少底层160的厚度。上述步骤形成的结构如图17A-图17C所示。
在蚀刻之后，移除残余的底层160(其可包含光致抗蚀剂)。举例来说，可在灰化工艺中移除底层160，且一些实施例可采用氧移除底层160。上述步骤形成的结构如图18A-图18C所示。
图19A-图19C至图21A-图21C显示图案化抗反射涂层158以形成第二沟槽的第二图案化第二蚀刻工艺。在一些实施例中，第二三层结构形成于抗反射涂层158上，如图19A-图19C所示。第二三层结构包含底层216、底层216上的中间层218、与中间层218上的上方层220。如上所述，一些实施例的底层216与上方层220的组成可为光致抗蚀剂。中间层218的组成可为无机材料，其可为氮化物如氮化硅、氮氧化物如氮氧化硅、氧化物如氧化硅、或类似物。中间层218相对于上方层220与底层216可具有高蚀刻选择性，因此上方层220可作为图案化中间层218时所用的蚀刻掩模，而中间层218可作为图案化底层216时所用的蚀刻掩模。上方层220经图案化后形成开口168，其具有之后形成于介电层154中的金属线路图案。
如前所述，可采用图案化的上方层220作为蚀刻中间层218时的蚀刻掩模，因此可将上方层220的图案转移至中间层218、底层216、以及抗反射涂层158中。上述结构如图20A-图20C所示。在转移图案之后，可移除剩余的底层216(其可包含光致抗蚀剂)。在一些实施例中，底层216的移除方法可为采用氧的灰化工艺。如此一来，抗反射涂层158包含开口166与168，如图21A-图21C所示。
接着如图22A-图22C所示，采用图案化的抗反射涂层158作为蚀刻掩模，并蚀刻掩模层157以形成延伸至掩模层157中的开口166与168。蚀刻工艺将露出抗反射涂层156，其可作为蚀刻掩模层157的蚀刻停止层。上述步骤可采用任何合适的蚀刻工艺，比如湿蚀刻或干蚀刻。
图23A-图23C至图28A-图28C显示用以形成通孔图案的两图案化两蚀刻工艺。图23A-图23C至图25A-图25C显示第一通孔图案的形成方法。如图23A-图23C所示，形成三层结构，其包含底层210、中间层212、与上方层214。上方层214经图案化以包含开口170，其具有后续形成的通孔图案。接着蚀刻中间层212、底层210、抗反射涂层156、与介电层154，使开口170延伸至介电层154中。上述步骤形成的结构如图24A-图24C所示。开口170的底部水平位于介电层154的上表面与下表面之间(如两表面之间的中间处)。举例来说，一些实施例可控制蚀刻工艺的时间参数，在开口170的底部达到所需水平时停止蚀刻工艺。在完成开口170时，可消耗上方层214与中间层212(图23A-图23C)。举例来说，可在灰化工艺中移除残留的底层210，以形成图25A-图25C所示的结构。
如图26A-图26C至图28A-图28C所示，形成第二通孔图案。如图26A-图26C所示，形成三层结构，其包含底层222、中间层224、与上方层226。底层222延伸至介电层154中的开口170(见图25A-图25C)。上方层226经图案化后包含开口172，其具有后续形成的通孔图案。接着蚀刻中间层224、底层222、抗反射涂层156、与介电层154，且开口172延伸至介电层154中。上述步骤形成的结构如图27A-图27C所示。开口172的底部水平亦位于介电层154的上表面与下表面之间(比如上表面与下表面之间的中间处)。在一些实施例中，可控制蚀刻工艺的时间参数，以在开口172的底部达到所需水平时停止蚀刻工艺。在完成开口172时，可消耗上方层226与中间层224(见图26A-图26C)。举例来说，可在灰化工艺中移除残留的底层222，以形成图28A-图28C所示的结构。
接着如图29A-图29C所示，进行蚀刻工艺如各向异性蚀刻工艺，以蚀刻介电层154。掩模层157作为蚀刻掩模。通过蚀刻工艺可形成沟槽174。蚀刻可采用具有氟与碳的含氟气体，其中氟用于蚀刻，而碳具有保护通孔开口176与沟槽174的侧壁的效果。举例来说，用于蚀刻的工艺气体可包含八氟环丁烷和/或四氟化碳。在蚀刻步骤中，开口170与172向下延伸至介电层154的底部以形成开口，其于图29A-图29C中标示为通孔开口176。通孔开口176露出蚀刻停止层的上方层152。在蚀刻工艺之后，沟槽174的底部水平位于介电层154的上表面与下表面之间。
接着蚀刻蚀刻停止层的上方层152。在蚀刻工艺之后，通孔开口176延伸至蚀刻停止层的上方层152中。在一些实施例中，部分地蚀刻蚀刻停止层的上方层152。蚀刻停止层的上方层152与蚀刻停止层的底层151的保留部分，可保护下方的接点102、104、106、与108免于后续工艺损伤。后续工艺可为移除掩模层157的工艺(见图30A-图30C)。上述步骤形成的结构如图29A-图29C所示。
接着如图30A-图30C所示，移除掩模层157。移除掩模层157的方法可采用任何合适工艺。在一些实施例中，可采用湿蚀刻工艺移除掩模层157。蚀刻停止层的上方层152与蚀刻停止层的底层151的保留部分可保护下方的接点102、104、106、与108免于湿蚀刻损伤。上述步骤形成的结构如图30A-图30C所示。
接着如图31A-图31C所示，进行一或多道额外蚀刻工艺，以进一步扩大通孔开口176。额外蚀刻工艺可蚀刻穿过蚀刻停止层的上方层152，并蚀刻穿过部分的蚀刻停止层的底层151。额外蚀刻工艺可采用任何合适的蚀刻工艺。在一些实施例中，额外蚀刻工艺可包含干蚀刻工艺，以及后续的湿式清洁工艺。
如图31A-图31C所示，仅部分地蚀刻蚀刻停止层的底层151，以避免接点102、104、106、与108经通孔开口176暴露至大气。若通孔开口176延伸并蚀刻穿过蚀刻停止层的底层151，则接点102、104、106、与108将暴露至外界大气。当接点102、104、106、与108将暴露至外界大气时，可能氧化接点102、104、106、与108。举例来说，接点102、104、106、和/或108可包含铜，当铜暴露至大气时可能发生氧化以产生氧化铜。此态样可能损伤接点，并降低接点的可信度和/或降低工艺良率。
在公知技术中，可进行炉烤以自暴露至大气的金属内连线线路移除氧化物。炉烤的高温可能或使金属上的氧化铜还原为铜，而氧化铜中的氧与氢反应形成水。一般而言，炉烤可持续两个小时以上。接着，公知工艺将含有鳍状场效晶体管装置的晶片输送至真空环境，以形成阻挡层与铜籽晶层。然而在输送晶片时，晶片将暴露至外界大气，因此又形成薄氧化铜层于接点102、104、106、和/或108的任何露出部分上。如此一来，在真空环境下需进行额外的移除工艺以移除薄氧化铜层。移除薄氧化铜层的工艺可包含除气工艺(高温且不导入任何氢)以移除湿气。然而长炉烤时间以及真空环境下的额外氧化铜移除工艺，会负面地影响工艺产能。氧化铜的移除工艺亦增加生产成本。
在一些实施例中，蚀刻停止层的底层151的部分180保留于接点102、104、106、和/或108上，直到鳍状场效晶体管装置形成其上的晶片输送至真空环境。如此一来，部分180可保护接点102、104、106、和/或108免于因暴露至大气而氧化，直到鳍状场效晶体管装置形成其上的晶片输送至真空腔室为止。如图31A-图31C所示，在蚀刻穿过蚀刻停止层的底层151之前可停止蚀刻工艺，且在蚀刻工艺之后保留蚀刻停止层的底层151的部分180。部分180保留于接点102、104、106、和/或108上，直到鳍状场效晶体管装置形成其上的晶片输送至真空腔室。在真空腔室中，导电元件将形成于通孔开口176中。如搭配图32与图33A-图33C说明的下述内容，在晶片输送至真空腔室之后将移除部分180，因此后续形成于通孔开口176中的导电结构可电性连接至接点102、104、106、和/或108。然而，通过将晶片输送至真空腔室之前未蚀刻穿过部分180，可减少或避免氧化接点102、104、106、与108，且一些实施例可缩短或省略炉烤步骤和/或除气工艺。如此一来，可减少工艺时间与工艺成本，并可达较高的工艺良率。
如图31A-图31C所示，部分180的厚度T1可介于约至约之间。当部分180的厚度T1大于或等于约时，部分180可避免接点102、104、106、与106暴露至大气，即可避免或减少接点102、104、106、与106的氧化。举例来说，当部分180的厚度T1大于或等于约时，部分80可在输送晶片至真空腔室中避免接点102、104、106、与106因暴露至外界大气而氧化。当部分180的厚度小于或等于约时，可在真空腔室中有效地移除部分180，如搭配图32与图33A-图33C说明的下列内容所述。
接着如图32所示，将鳍状场效晶体管装置30形成其上的晶片，输送至工艺腔室202中。在工艺腔室202中进行工艺时，以晶片座204支撑鳍状场效晶体管装置30。工艺腔室202可包含工艺设备206，其可包含用以产生工艺腔室中真空环境的设备、用以蚀刻部分180的设备、用以形成阻挡层182(见图34A-图34C)的设备、以及用以形成籽晶层183(见图35A-图35C)于沟槽174与通孔开口176中的设备。
如图33A-图33C至图35A-图35C所示，在工艺腔室202中产生真空环境之后，在工艺腔室202(见图32)中对鳍状场效晶体管装置30进行的工艺。在图33A-图33C中，进行预清洁工艺，以移除部分180。接着在图34A-图34C中，形成阻挡层182。在图35A-图35C中，形成籽晶层183。
在图33A-图33C中，进行预清洁工艺以移除部分180。将工艺气体导入工艺腔室202中，其用以蚀刻部分180并露出接点102、104、106、与108。在一些实施例中，工艺气体为之后用以沉积阻挡层182(见图34A-图34C)的前驱物。工艺气体可包含氟化碳，比如四氟化碳气体、八氟环丁烷气体、或类似物。在预清洁工艺中，工艺腔室202可具有低压。举例来说，工艺腔室202中的压力可小于约40mTorr。由于预清洁工艺在工艺腔室202(见图32)中的真空环境下蚀刻部分180，接点102、104、106、与108并未暴露至外界大气，因此可减少或避免接点102、104、106、与108的氧化。
在图34A-图34C中，形成阻挡层182。阻挡层182形成于真空环境下的工艺腔室202中。阻挡层182可包含导电材料如氮化钛，不过亦可改用其他材料如氮化钽、钛、介电物、或类似物。阻挡层182的形成方法可采用化学气相沉积工艺如等离子体增强化学气相沉积，或物理气相沉积工艺。如前所述的一些实施例中，阻挡层182为物理气相沉积的氮化钽，其采用钽与氮为前驱物。在一些实施例中，在将形成阻挡层182的前驱物导入工艺腔室202之前，先将蚀刻工艺气体导入工艺腔室202，以自通孔开口176蚀刻部分180，并露出接点102、104、106、和/或108。在一些实施例中，形成阻挡层182的前驱物可与蚀刻工艺气体同时导入工艺腔室202。在一些实施例中，阻挡层182的厚度介于约至约之间。然而可采用其他工艺如溅镀或有机金属化学气相沉积。阻挡层182可与下方的沟槽174与通孔开口176的形状共形。
在图35A-图35C中，形成籽晶层183。籽晶层183形成于真空环境下的工艺腔室202中。在一些实施例中，籽晶层183可包含铜，但亦可采用其他合适材料。籽晶层183的形成方法可为沉积工艺如原子层沉积、物理气相沉积、等离子体增强化学气相沉积、或类似方法。可在籽晶层183上进行等离子体氩处理。在一些实施例中，在籽晶层183上进行等离子体氩处理，可避免籽晶层183在暴露至外界大气时氧化。举例来说，一些实施例在籽晶层183上进行等离子体氩处理，可使籽晶层183在暴露至外界大气约6小后仍不会明显氧化。
接着如图36A-图36C所示，自工艺腔室202移出鳍状场效晶体管装置30形成其上的晶片，并将沟槽174与通孔开口176的其余部分填入导电材料184。导电材料184可包含铜，但亦可改用其他合适材料如铝、合金、掺杂的多晶硅、上述的组合、或类似物。导电材料184的形成方法可为电镀铜至籽晶层183上，以填满并填出沟槽174。如图36A-图36C所示的一些实施例，籽晶层183(见图35A-图35C)与导电材料184之间无可分辨的界面。在其他实施例中，籽晶层183与导电材料184之间存在可分辨的界面。
一旦填满沟槽174，则移除超出沟槽174的多余阻挡层182与多余导电材料184，以形成导电结构186。此外亦可移除抗反射涂层156的任何残留部分。在一些实施例中，移除多余阻挡层182、多余导电材料184、与抗反射涂层156的残余部分的工艺可为研磨工艺如化学机械研磨，但亦可为任何合适的移除工艺。上述工艺形成的结构如图37A-图37C所示。
在后续工艺中，额外的介电层与导电结构可形成于介电层154与导电结构186上，以形成用于鳍状场效晶体管装置的内连线区。导电结构186与后续形成的导电结构(未图示)可依特定设计朝任何方向延伸。综上所述，内连线区可实施接脚以用于完成的封装，其不同于接点102、104、106、与108的图案，在放置外部连接物(未图示，可形成于内连线区上以连接鳍状场效晶体管装置与其他封装或构件)时具有更多弹性。
图15A-图15C至图37A-图37C所示的实施例中，导电结构186直接形成于接点102、104、106、与108上并与其接触。在其他实施例中，导电结构186形成于内连线中的较高层。举例来说，导电结构186可形成于第五层、第六层、或其他层的金属层。
图1至图36C显示的实施例中，导电结构186形成于鳍状场效晶体管30上。在其他实施例中，导电结构186形成于其他种类的晶体管上，比如平面场效晶体管。
如前所述，在工艺腔室中的真空环境下形成导电结构。蚀刻穿过接点上部分的蚀刻停止层以形成通孔开口，且接点即将电性连接至导电结构。部分的蚀刻停止层保留为未蚀刻，直到装置形成其上的晶片输送至工艺腔室中，并在腔室中产生真空环境。在产生真空环境之后，采用工艺气体以蚀刻穿过部分的蚀刻停止层，并露出下方的接点。接着形成导电元件于开口中。由于在形成导电元件时，下方的接点并未暴露至外界大气，可避免或减少下方的接点氧化。可省略烘烤工艺步骤与除气步骤，并可缩短工艺时间。上述工艺可增加工艺良率。
一些实施例提供装置的形成方法。方法包括形成开口于介电层与蚀刻停止层中，其中开口只部分地延伸穿过蚀刻停止层。方法亦包括产生真空环境于装置周围。方法亦包括在产生真空环境于装置周围之后，蚀刻穿过蚀刻停止层以延伸开口，并露出第一导电结构。方法亦包括形成第二导电结构于开口中。在一实施例中，在形成开口后保留蚀刻停止层的一部分于第一导电结构上，且部分的厚度介于约至约之间。在一实施例中，形成第二导电结构的步骤包括：形成阻挡层于开口中；形成籽晶层于阻挡层上；以及电镀导电材料于籽晶层上。在一实施例中，在外界大气环境中形成开口于介电层中，且在形成阻挡层与籽晶层时维持真空环境。在一实施例中，采用工艺气体蚀刻穿过蚀刻停止层以延伸开口并露出第一导电结构，且工艺气体含碳与氟。在一实施例中，形成第二导电结构于开口中的步骤包括：形成阻挡层；且在施加工艺气体至开口中时同时施加另一气体，且另一气体作为形成阻挡层的前驱物。在一实施例中，形成开口的步骤包括形成底部与上侧部，且平面图中的上侧部大于底部。在一实施例中，蚀刻停止层包括第一蚀刻停止层与第二蚀刻停止层，且在产生真空环境之前的开口延伸穿过第一蚀刻停止层。在一实施例中，形成开口于介电层与蚀刻停止层中的步骤包括：在第一光致抗蚀剂图案化工艺中形成第一开口于介电层中；采用第二光致抗蚀剂图案化工艺以形成第二开口于介电层中；以及在蚀刻工艺中延伸第一开口与第二开口。
在一些实施例中，提供装置的形成方法。方法包括形成蚀刻停止层于第一导电结构上，并形成介电层于蚀刻停止层上。方法亦包括形成开口于介电层与蚀刻停止层中，且开口的下表面位于蚀刻停止层的上表面与下表面之间。方法亦包括蚀刻穿过蚀刻停止层，以延伸开口并露出第一导电结构，使第一导电结构暴露于真空环境中。方法亦包括形成第二导电结构于开口中。在一实施例中，蚀刻停止层包括底层与上侧层，且在形成开口之后的开口其下表面位于蚀刻停止层的底层中。在一实施例中，底层包括氮化铝。在一实施例中，形成第二导电结构的步骤包括：在真空环境中形成阻挡层；在真空环境中形成籽晶层于阻挡层上；形成导电材料于籽晶层上；以及平坦化导电材料的上表面。在一实施例中，形成开口于介电层中之后，开口的下表面与蚀刻停止层的下表面之间的距离介于约至约之间。在一实施例中，开口在平面图中包含厚部与薄部，且薄部延伸至蚀刻停止层中。在一实施例中，第一导电结构包括铜。
一些实施例提供装置的形成方法。方法包括形成第一蚀刻停止层于第一导电结构上。方法亦包括形成第二蚀刻停止层于第一蚀刻停止层上。方法亦包括形成介电层于第二蚀刻停止层上。方法亦包括形成开口于介电层与第二蚀刻停止层中，并部分地蚀刻第一蚀刻停止层以延伸开口。在部分地蚀刻第一蚀刻停止层之后，第一蚀刻停止层的一部分覆盖开口下的第一导电结构。方法亦包括产生真空环境于开口中，并蚀刻穿过第一蚀刻停止层的部分以延伸开口，并经由开口露出第一导电结构。在一实施例中，方法还包括形成阻挡层于开口中，其中用于蚀刻穿过第一蚀刻停止层的部分的工艺气体导入开口时，同时导入用于形成阻挡层的前驱物。在一实施例中，方法还包括形成籽晶层于阻挡层上；在籽晶层上进行等离子体氩处理；自开口移除真空环境；并进行电镀工艺以形成导电材料于籽晶层上。在一实施例中，第一蚀刻停止层的部分其厚度介于约至约之间。
上述实施例的特征有利于本领域普通技术人员理解本公开。本领域普通技术人员应理解可采用本公开作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的和/或相同优点。本领域普通技术人员亦应理解，这些等效置换并未脱离本公开构思与范畴，并可在未脱离本公开的权利要求的构思与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种装置的形成方法，包括：
形成一开口于一介电层与一蚀刻停止层中，其中该开口只部分地延伸穿过该蚀刻停止层；
产生一真空环境于该装置周围；
在产生该真空环境于该装置周围之后，蚀刻穿过该蚀刻停止层以延伸该开口，并露出一第一导电结构；以及
形成一第二导电结构于该开口中。
CN201810409528.2A 2017-06-30 2018-05-02 装置的形成方法 Pending CN109216196A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527557P 2017-06-30 2017-06-30
US62/527,557 2017-06-30
US15/886,190 US10679891B2 (en) 2017-06-30 2018-02-01 Methods of forming interconnect structures using a vacuum environment
US15/886,190 2018-02-01

Publications (1)

Publication Number Publication Date
CN109216196A true CN109216196A (zh) 2019-01-15

Family

ID=64734918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810409528.2A Pending CN109216196A (zh) 2017-06-30 2018-05-02 装置的形成方法

Country Status (3)

Country Link
US (2) US10679891B2 (zh)
CN (1) CN109216196A (zh)
TW (1) TW201905960A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140513A (zh) * 2020-01-17 2021-07-20 台湾积体电路制造股份有限公司 半导体装置的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195753B2 (en) * 2018-09-18 2021-12-07 International Business Machines Corporation Tiered-profile contact for semiconductor
KR102609556B1 (ko) 2018-11-23 2023-12-04 삼성전자주식회사 집적회로 장치
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
CN111952242A (zh) * 2019-05-16 2020-11-17 芯恩（青岛）集成电路有限公司 双大马士革沟槽结构及制备方法
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11276571B2 (en) * 2019-12-26 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of breaking through etch stop layer
CN113707663B (zh) * 2021-08-26 2024-04-05 长江存储科技有限责任公司 半导体结构、三维存储器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
JP2950218B2 (ja) * 1995-09-18 1999-09-20 ヤマハ株式会社 半導体装置の製造方法
US6030891A (en) * 1997-12-18 2000-02-29 Advanced Micro Devices, Inc. Vacuum baked HSQ gap fill layer for high integrity borderless vias
JPH11354499A (ja) * 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
US8470390B2 (en) 2008-01-11 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation-free copper metallization process using in-situ baking
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
MY186544A (en) * 2014-03-24 2021-07-26 Intel Corp Fin sculpting and cladding during replacement gate process for transistor channel applications
US10854505B2 (en) * 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140513A (zh) * 2020-01-17 2021-07-20 台湾积体电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
US11004730B2 (en) 2021-05-11
US20190006231A1 (en) 2019-01-03
TW201905960A (zh) 2019-02-01
US10679891B2 (en) 2020-06-09
US20200303245A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
CN109216196A (zh) 装置的形成方法
TWI719518B (zh) 半導體裝置與其形成方法
TWI694549B (zh) 半導體結構與其形成方法
CN108122777A (zh) 鳍状场效晶体管的形成方法
TWI682443B (zh) 半導體結構與其形成方法
TWI582990B (zh) 鰭式場效電晶體之源極／汲極區域及其形成方法
CN106169439A (zh) 布线结构、形成布线结构的方法以及半导体器件
CN107154395A (zh) 半导体结构及其制造方法
CN109216195B (zh) 鳍状场效晶体管装置及其形成方法
TWI710060B (zh) 半導體裝置與其形成方法
TW201926558A (zh) 半導體裝置的形成方法
TW201917897A (zh) 半導體結構與其形成方法
CN104241250B (zh) 用于形成接触件的掺杂保护层
US10388651B2 (en) Shallow trench isolation recess process flow for vertical field effect transistor fabrication
CN107799422A (zh) 形成半导体器件的方法
KR102526311B1 (ko) 자가 정렬된 비아를 갖는 반도체 디바이스
CN108122773A (zh) 鳍式场效应晶体管装置的形成方法
CN110379855A (zh) 半导体结构
TW202117855A (zh) 半導體裝置的形成方法
CN108122769A (zh) 鳍式场效晶体管装置的制造方法
TW202011487A (zh) 半導體裝置的形成方法
CN110571193B (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
KR102090771B1 (ko) 반도체 디바이스 및 방법
JP2023017773A (ja) Ｄｒａｍ ｓｔｉアクティブカットパターニングへのマルチカラーアプローチ
CN112951840B (zh) 一种三维存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190115