CN109166805A - 一种功率器件的制造方法 - Google Patents
一种功率器件的制造方法 Download PDFInfo
- Publication number
- CN109166805A CN109166805A CN201811149873.3A CN201811149873A CN109166805A CN 109166805 A CN109166805 A CN 109166805A CN 201811149873 A CN201811149873 A CN 201811149873A CN 109166805 A CN109166805 A CN 109166805A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- power device
- grid oxide
- active area
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 28
- 239000007924 injection Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 210000003323 beak Anatomy 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229940090044 injection Drugs 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003749 cleanliness Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种功率器件的制造方法，包括以下步骤：提供一个晶圆，所述晶圆上具有阱区、自所述阱区的上表面向下延伸的有源区及形成于所述阱区的上表面露出所述有源区的初始氧化层；在所述有源区的上表面形成厚栅氧层；进行所述功率器件开启电压调节注入形成注入区，所述注入区自所述有源区的上表面向下延伸；去除位于所述有源区的上表面的所述厚栅氧层；在所述有源区的上表面形成薄栅氧层；形成所述功率器件的多晶硅栅极；制作源区与漏区得到所述功率器件。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种功率器件的制造方法。
背景技术
近年来，电子产品取得了飞速发展，对功率器件的集成度及性能的需求也越来越高。目前，集成功率器件领域中，大多数功率器件都涉及非均匀的栅氧化层结构。涉及非均匀的栅氧化层结构的功率器件的传统制造方法通常为：形成阱区、有源区及初始氧化层等结构→形成厚栅氧层→刻蚀厚栅氧层→形成薄栅氧层→所述功率器件开启电压调节注入→做多晶硅沉积之前的清洗→多晶硅栅极淀积→形成源区及漏区。该传统方法存在以下缺陷：薄栅氧层通常比较薄，约在100埃～250埃之间，若在薄栅氧层形成之后进行注入及清洗等工艺，极易对薄栅氧层造成损伤，影响所述功率器件最终的击穿电压，进而影响所述功率器件的性能。
发明内容
本发明所要解决的技术问题是如何提供一种能够提高所制得功率器件性能与良率的功率器件的制造方法。
为了解决上述问题，本发明提供了一种功率器件的制造方法，其包括以下步骤：
步骤S10：提供一个晶圆，所述晶圆上具有阱区、自所述阱区的上表面向下延伸的有源区及形成于所述阱区的上表面露出所述有源区的初始氧化层；
步骤S20：在所述有源区的上表面形成厚栅氧层；
步骤S30：进行所述功率器件开启电压调节注入形成注入区，所述注入区自所述有源区的上表面向下延伸；
步骤S40：去除位于所述有源区的上表面的所述厚栅氧层；
步骤S50：在所述有源区的上表面形成薄栅氧层；
步骤S60：形成所述功率器件的多晶硅栅极；
步骤S70：制作源区与漏区得到所述功率器件。
所述功率器件的制造方法采用先形成厚栅氧层，再进行所述功率器件开启电压调节注入形成所述注入区，然后形成所述薄栅氧层，最后直接形成所述多晶硅栅极的工艺顺序，无需在所述薄栅氧层形成之后再行注入、清洗等工艺，避免了对所述薄栅氧层造成损伤，提高了所得功率器件的性能及良率。
进一步的，在步骤S10中，所述初始氧化层的形成包含以下步骤：
步骤S11：在所述有源区的上表面形成氮化硅层；
步骤S12：在所述阱区的上表面采用热氧化法形成初始氧化层，由于所述氮化硅层的阻挡，在所述氮化硅层下方的所述初始氧化层会形成鸟嘴结构，所述鸟嘴结构的尖端缺陷较大；
步骤S13：将所述氮化硅层去除，露出所述有源区。
进一步的，在步骤S40中，去除全部的位于所述有源区的上表面的厚栅氧层。
进一步的，在步骤S50中，在全部的所述有源区的上表面形成薄栅氧层。
进一步的，在步骤S40中，去除部分的位于所述有源区的上表面的厚栅氧层，剩余的所述厚栅氧层覆盖所述鸟嘴结构的尖端，以克服所述鸟嘴结构的尖端的缺陷，提高所得功率器件的击穿电压，提高所得功率器件的可靠性及良率。
进一步的，剩余的所述厚栅氧层的边缘与所述鸟嘴结构的尖端对齐，以克服所述鸟嘴结构的尖端的缺陷，提高所得功率器件的击穿电压，提高所得功率器件的可靠性及良率。
进一步的，剩余的所述厚栅氧层的边缘距离所述鸟嘴结构的尖端0.2um，以克服所述鸟嘴结构的尖端的缺陷，提高所得功率器件的击穿电压，提高所得功率器件的可靠性及良率。
进一步的，在步骤S50中，在未被剩余的所述厚栅氧层覆盖的所述有源区的上表面形成薄栅氧层。
进一步的，在步骤S20中，采用热氧化法形成所述厚栅氧层，所述厚栅氧层的厚度为900埃～1500埃之间。
进一步的，在步骤S30中，注入离子为B，注入能量为40KeV～50KeV，注入剂量为3E11～6E11。
附图说明
下面结合附图和具体实施方式对本发明进一步说明。
图1为本发明提供的功率器件的制造方法的流程示意图；
图2～图10为本发明的实施方式一所提供的功率器件的制造方法的详细过程示意图；
图11～图14为本发明的实施方式二所提供的功率器件的制造方法的详细过程示意图；
图15～图17为本发明的实施方式三所提供的功率器件的制造方法的详细过程示意图；
图18～图19为本发明的实施方式四所提供的功率器件的制造方法的详细过程示意图。
图中：1、阱区；2、有源区；3、初始氧化层；4a、厚栅氧层；4b、薄栅氧层；5、注入区；6、多晶硅栅极；7、源区；8、漏区；9、氮化硅层。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面结合附图和具体实施方式进一步具体说明本发明的技术方案。
实施方式一
请参阅图2～图10，一种功率器件的制造方法，包括以下步骤：
步骤S10：提供一个晶圆，所述晶圆上具有阱区1、自所述阱区的上表面向下延伸的有源区2及形成于所述阱区1的上表面露出所述有源区2的初始氧化层3，具体请参阅图2及图3，图3为图2沿A-A’位置的剖视图；
步骤S20：在所述有源区2的上表面形成厚栅氧层4a；
步骤S30：进行所述功率器件开启电压调节注入形成注入区5，所述注入区5自所述有源区2的上表面向下延伸；
步骤S40：去除全部的位于所述有源区2的上表面的所述厚栅氧层4a，所述功率器件为薄栅氧器件，不需要用所述厚栅氧层4a作为栅氧化层，但与所述功率器件集成在一起的其他器件需要厚栅氧层4a；
步骤S50：在全部的所述有源区的上表面形成薄栅氧层4b；
步骤S60：形成所述功率器件的多晶硅栅极6；
步骤S70：制作源区7与漏区8得到所述功率器件，具体请参阅图10。
所述功率器件的制造方法采用先形成厚栅氧层4a，再进行所述功率器件开启电压调节注入形成所述注入区5，然后形成所述薄栅氧层4b，最后直接形成所述多晶硅栅极6的工艺顺序，无需在所述薄栅氧层4b形成之后再行注入、清洗等工艺，避免了对所述薄栅氧层4b造成损伤，提高了所得功率器件的性能及良率。
具体的，请参阅图4，在步骤S20中，所述厚栅氧层4a的材料可以为氧化硅、氮化硅或氮氧化硅，具体可以通过采用溅射或热氧化法或化学气相沉积工艺形成所述厚栅氧层4a。在本实施方式中，所述厚栅氧层40a为热氧化形成的氧化硅层，所述厚栅氧层4a的厚度为900埃～1500埃。
具体的，请参阅图5，在步骤S30中，所述注入区5内的注入离子为三价元素离子。在本实施方式中，注入离子为B，注入能量为40KeV～50KeV，注入剂量为3E11～6E11，以控制所述注入区5的结深。
具体的，请参阅图6，在步骤S40中，先在所述厚栅氧层4a的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀去除位于所述有源区2的上表面的所述厚栅氧层4b，再去除所述第一光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
具体的，请参阅图7，在步骤S50中，所述薄栅氧层4b的材料可以为氧化硅、氮化硅或氮氧化硅，具体可以通过采用溅射或热氧化法或化学气相沉积工艺形成所述薄栅氧层4b。在本实施方式中，所述薄栅氧层4b为热氧化法形成的氧化硅层，在形成所述薄栅氧层4b之前，要先进行表面清洗，以提高洁净度，降低所述薄栅氧层4b的缺陷的。且形成所述薄栅氧层4b的工艺温度控制在850℃～950℃，防止温度过高改变开启电压调节注入的结深。
具体的，请参阅图8，在步骤S60中，直接覆盖所述薄栅氧层4b的上表面沉积多晶硅层，然后在所述多晶硅层的上表面制备掩膜材料，所述掩膜材料具体为第二光刻胶，在所述第二光刻胶层上通过刻蚀形成所述多晶硅栅极6，再去除所述第二光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。图9为图8沿B-B’位置的剖视图。在本实施方式中，步骤S50与步骤S60之间的时间间隔需控制在2小时以内，防止时间间隔过长，在所述薄栅氧层的表面引入颗粒或沾污。
实施方式二
请参阅图11～图15，本实施方式相比实施方式一的不同之处在于步骤S10中，所述初始氧化层的形成包括以下步骤：
步骤S11：在所述有源区2的上表面形成氮化硅层9；
步骤S12：在所述阱区1的上表面采用热氧化法形成初始氧化层3，由于所述氮化硅层9的阻挡，在所述氮化硅层9下方的所述初始氧化层3会形成鸟嘴结构；
步骤S13：将所述氮化硅层9去除，露出所述有源区2。
具体的，请参阅图11及图12，在步骤S11中，覆盖所述阱区1及有源区的上表面形成完整的氮化硅层，然后在所述完整的氮化硅层的上表面制备掩膜材料，所述掩膜材料具体为第三光刻胶，在所述第三光刻胶层上通过刻蚀形成所述氮化硅层9，再去除所述第三光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
具体的，请参阅图13，在步骤S12中，所述初始氧化层3为通过热氧化形成的氧化硅层，所述初始氧化层3的厚度通常为5500埃～6500埃之间。由于有所述氮化硅9的阻挡，因此在所述氮化硅层9的下方会形成鸟嘴结构。所述鸟嘴结构深入所述氮化硅层9的下方的宽度约为0.25-0.35um之间。鸟嘴的形成，是由于氧化硅不停在氮化硅边缘生长，从而将氮化硅“顶起来”造成的，因此，在鸟嘴的尖端，经常可见一些缺陷或陷阱，表面状态很差。
具体的，请参阅图14，在步骤S13中，在所述初始氧化层3及所述氮化硅层9的上表面制备掩膜材料，所述掩膜材料具体为第四光刻胶，在所述第四光刻胶层上通过刻蚀去除所述氮化硅层9，再去除所述第四光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。在本实施方式中，使用的刻蚀方法为湿法刻蚀。
实施方式三
请参阅图15～图17，本实施方式相比实施方式二的不同之处在于步骤S40和步骤S50。在本实施方式的步骤S40中，去除部分的位于所述有源区2的上表面的厚栅氧层4a，剩余的所述厚栅氧层4a覆盖所述鸟嘴结构的尖端，并且剩余的所述厚栅氧层4a的边缘与所述鸟嘴结构的尖端对齐。在本实施方式的步骤S50中，在未被剩余的所述厚栅氧层覆盖的所述有源区的上表面形成薄栅氧层。
具体的，关于步骤S40，首先，请参阅图15，在所述厚栅氧层4a的上表面制备掩膜材料，所述掩膜材料具体为第五光刻胶，所述第五光刻胶的边缘与所述鸟嘴结构的尖端大致对齐。然后，请参阅图16，在所述第五光刻胶层上通过刻蚀去除位于所述有源区2的上表面的所述厚栅氧层4b，再去除所述第五光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
具体的，请参阅图17，在步骤S50中，所述薄栅氧层4b的材料可以为氧化硅、氮化硅或氮氧化硅，具体可以通过采用溅射或热氧化法或化学气相沉积工艺形成所述薄栅氧层4b。在本实施方式中，所述薄栅氧层4b为热氧化法形成的氧化硅层，在形成所述薄栅氧层4b之前，要先进行表面清洗，以提高洁净度，降低所述薄栅氧层4b的缺陷的。且形成所述薄栅氧层4b的工艺温度控制在850℃～950℃，防止温度过高改变开启电压调节注入的结深。
实施方式四
请参阅图18及图19，本实施方式相比实施方式三的不同之处在于步骤S40，在本实施方式的步骤S40中，去除部分的位于所述有源区2的上表面的厚栅氧层4a，剩余的所述厚栅氧层4a覆盖所述鸟嘴结构的尖端，并且剩余的所述厚栅氧层4a的边缘距离所述鸟嘴结构的尖端0.2um。
具体的，首先，请参阅图18，在所述厚栅氧层4a的上表面制备掩膜材料，所述掩膜材料具体为第六光刻胶，所述第六光刻胶的边缘距离所述鸟嘴结构的边缘0.2um左右。然后，请参阅图19，在所述第六光刻胶层上通过刻蚀去除位于所述有源区2的上表面的所述厚栅氧层4b，再去除所述第六光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (10)
1.一种功率器件的制造方法，其特征在于，包括以下步骤：
步骤S10：提供一个晶圆，所述晶圆上具有阱区、自所述阱区的上表面向下延伸的有源区及形成于所述阱区的上表面露出所述有源区的初始氧化层；
步骤S20：在所述有源区的上表面形成厚栅氧层；
步骤S30：进行所述功率器件开启电压调节注入形成注入区，所述注入区自所述有源区的上表面向下延伸；
步骤S40：去除位于所述有源区的上表面的所述厚栅氧层；
步骤S50：在所述有源区的上表面形成薄栅氧层；
步骤S60：形成所述功率器件的多晶硅栅极；
步骤S70：制作源区与漏区得到所述功率器件。
2.根据权利要求1所述的功率器件的制造方法，其特征在于，在步骤S10中，所述初始氧化层的形成包含以下步骤：
步骤S11：在所述有源区的上表面形成氮化硅层；
步骤S12：在所述阱区的上表面采用热氧化法形成初始氧化层，由于所述氮化硅层的阻挡，在所述氮化硅层下方的所述初始氧化层会形成鸟嘴结构；
步骤S13：将所述氮化硅层去除，露出所述有源区。
3.根据权利要求2所述的功率器件的制造方法，其特征在于，在步骤S40中，去除全部的位于所述有源区的上表面的厚栅氧层。
4.根据权利要求3所述的功率器件的制造方法，其特征在于，在步骤S50中，在全部的所述有源区的上表面形成薄栅氧层。
5.根据权利要求2所述的功率器件的制造方法，其特征在于，在步骤S40中，去除部分的位于所述有源区的上表面的厚栅氧层，剩余的所述厚栅氧层覆盖所述鸟嘴结构的尖端。
6.根据权利要求5所述的功率器件的制造方法，其特征在于，剩余的所述厚栅氧层的边缘与所述鸟嘴结构的尖端对齐。
7.根据权利要求5所述的功率器件的制造方法，其特征在于，剩余的所述厚栅氧层的边缘距离所述鸟嘴结构的尖端0.2um。
8.根据权利要求5～7中任意一项所述的功率器件的制造方法，其特征在于，在步骤S50中，在未被剩余的所述厚栅氧层覆盖的所述有源区的上表面形成薄栅氧层。
9.根据权利要求8所述的功率器件的制造方法，其特征在于，在步骤S20中，采用热氧化法形成所述厚栅氧层，所述厚栅氧层的厚度为900埃～1500埃之间。
10.根据权利要求9所述的功率器件的制造方法，其特征在于，在步骤S30中，注入离子为B，注入能量为40KeV～50KeV，注入剂量为3E11～6E11。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149873.3A CN109166805A (zh) | 2018-09-29 | 2018-09-29 | 一种功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149873.3A CN109166805A (zh) | 2018-09-29 | 2018-09-29 | 一种功率器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109166805A true CN109166805A (zh) | 2019-01-08 |
Family
ID=64892971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811149873.3A Withdrawn CN109166805A (zh) | 2018-09-29 | 2018-09-29 | 一种功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166805A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597752A (en) * | 1994-08-27 | 1997-01-28 | Nec Corporation | Method for manufacturing LDD type semiconductor device with complete self-alignment |
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| CN106356304A (zh) * | 2016-09-30 | 2017-01-25 | 杰华特微电子（张家港）有限公司 | 半导体制作工艺 |
-
2018
- 2018-09-29 CN CN201811149873.3A patent/CN109166805A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597752A (en) * | 1994-08-27 | 1997-01-28 | Nec Corporation | Method for manufacturing LDD type semiconductor device with complete self-alignment |
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| CN106356304A (zh) * | 2016-09-30 | 2017-01-25 | 杰华特微电子（张家港）有限公司 | 半导体制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| JPH0322695B2 (zh) | ||
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN103247523B (zh) | 半导体结构的制造方法 | |
| US8039355B2 (en) | Method for fabricating PIP capacitor | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| WO2019135906A1 (en) | Memory cell with a flat-topped floating gate structure | |
| CN109166805A (zh) | 一种功率器件的制造方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN100369204C (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
| CN106887465A (zh) | 沟槽型双层栅mosfet的制作方法 | |
| CN104576346B (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN208706683U (zh) | 用于形成电阻的半导体结构 | |
| CN208706576U (zh) | 电子器件制造过程中的掩膜层结构 | |
| CN105470289B (zh) | 半导体器件的制造方法及半导体器件 | |
| CN103824804B (zh) | 半导体沟槽结构的形成方法 | |
| CN203038922U (zh) | 一种双极电容结构 | |
| CN102226988A (zh) | 双沟槽隔离结构的形成方法 | |
| KR100901066B1 (ko) | 듀얼 게이트 구조의 모스 소자 제조방법 | |
| TW200409288A (en) | Semiconductor device and method of manufacturing the same | |
| TWI646606B (zh) | Grooved power transistor manufacturing method | |
| CN105514155B (zh) | 一种功率半导体器件的制作方法 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| CN103681308A (zh) | 多种类硅化物掩膜层的形成方法 | |
| KR100400329B1 (ko) | 반도체소자의소자분리산화막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190108 |
|
| WW01 | Invention patent application withdrawn after publication |