KR100400329B1 - 반도체소자의소자분리산화막형성방법 - Google Patents

반도체소자의소자분리산화막형성방법 Download PDF

Info

Publication number
KR100400329B1
KR100400329B1 KR1019960023238A KR19960023238A KR100400329B1 KR 100400329 B1 KR100400329 B1 KR 100400329B1 KR 1019960023238 A KR1019960023238 A KR 1019960023238A KR 19960023238 A KR19960023238 A KR 19960023238A KR 100400329 B1 KR100400329 B1 KR 100400329B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon nitride
semiconductor device
film
isolation oxide
Prior art date
Application number
KR1019960023238A
Other languages
English (en)
Other versions
KR980006043A (ko
Inventor
박철수
김대영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960023238A priority Critical patent/KR100400329B1/ko
Publication of KR980006043A publication Critical patent/KR980006043A/ko
Application granted granted Critical
Publication of KR100400329B1 publication Critical patent/KR100400329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 소자분리 산화막 형성방법에 관한 것으로, 실리콘 기판 상부에 패드 산화막, 실리콘 질화막을 차례로 증착한 후, 소자분리용 마스크를 사용하여 감광막 패턴을 형성하고 상기 감광막 패턴을 식각장벽으로 하여 실리콘 질화막을 식각하되, 일정두께의 질화막을 남긴 후, 상기 실리콘 질화막 측벽에 산화막 스페이서를 형성한 다음, 소자분리 산화막이 성장할 예정된 부위의 하부층을 식각하되, 소자분리 산화막이 실리콘 표면 상부로 과다하게 올라오는 것을 방지하기 위해 실리콘 기판을 일정깊이로 식각한 후 소자분리 산화막을 성장시킴으로써, 소자분리 산화막과 실리콘 표면과의 경계부분에서의 산화막이 실리콘 표면보다 낮게 형성되지 않는 즉, 단차형성이 되지 않게 함으로써 양질의 게이트 산화막을 형성할 수 있고, 또한 실리콘 표면에 스트레스가 완화되어 실리콘 기판의 누설 전류도 방지할 수 있다.

Description

반도체 소자의 소자분리 산화막 형성방법
본 발명은 반도체 소자의 소자분리 산화막 형성방법에 관한 것으로, 특히 소자분리 산화막 형성후 새부리 모양의 산화막이 작게 형성됨과 아울러, 소자분리 산화막과 실리콘 표면과의 경계부에서 단차가 형성되지 않으며 실리콘 표면에 인가되는 스트레스를 감소시켜 실리콘의 누설 전류를 감소시킬 수 있는 반도체 소자의 소자분리 산화막 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 될수록 소자분리막의 새부리 모양의 산화막이 액티브내로 적게 치고 들어가야 하고, 또한 소자분리 산화막 형성후에도 게이트산화막에 어떠한 악영향도 미치지 않아야 한다.
종래의 반도체 소자 제조방법에 있어서는, 소자분리 산화막의 새모리 모양의 산화막이 액티브 면적 내부로 되도록 적게 치고 들어가게 하는데 주력하여 왔다.
그러나, 상기와 같은 종래의 방법에서는 소자분리 산화막 단부의 상부부위가 액티브영역보다 더 아래로 내려간 위치에서 형성되어 후공정인 게이트 산화막 형성시 소자분리 산화막과 액티브의 수직 단차 부분에서 게이트 산화막이 비정상적으로 성장하거나 또는 스트레스로 인해 질적 저하를 초래하게 된다.
또한, 새부리 모양의 산화막을 과다 억제시키게 되면 산화막 성장시 실리콘 표면에 스트레스가 유발되어 실리콘의 누설전류가 발생하게 되어 반도체 소자의 제조수율 및 신뢰성을 저하시키게 되는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 패드 산화막을 이용하여 새부리 모양의 산화막이 적당히 성장하도록 하고 또한 질화막이 일정두께로 잔류하도록 식각하여 새부리 산화막의 과도한 성장을 억제시킴으로써, 소자분리 산화막 형성시 새부리 모양의 산화막이 액티브내로 치고 들어가는 것을 막을 수 있고, 또한 소자분리 산화막과 액티브와의 단차발생으로 인한 게이트산화막의 불량을 방지하여 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리 산화막 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 특징은,
반도체 소자의 소자분리 산화막 형성방법에 있어서,
실리콘 기판 상부에 패드 산화막 및 실리콘 질화막을 형성하는 공정과,
소자분리용 마스크를 이용하여 상기 실리콘 질화막을 식각하되, 소정두께 잔류시키는 공정과,
상기 실리콘질화막 측벽에 스페이서를 형성하는 공정과,
상기 실리콘질화막 및 스페이서를 마스크로 하여 상기 잔류된 실리콘 질화막, 패드산화막 및 소정두께의 실리콘기판을 식각하여 트렌치를 형성하는 공정과,
소자분리 산화막을 성장시키는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제 1 도 내지 제 8 도는 본 발명의 방법에 따른 반도체 소자의 소자 분리 산화막 제조공정 단계를 도시한 단면도이다.
제 1 도를 참조하면, 실리콘 기판(1) 상부에 패드 산화막(2)을 산소와 반응하여 산화되도록 성장시키고, 상기 패드 산화막(2) 상부에 실리콘 질화막(3)을 일정 두께로 증착한다.
제 2 도를 참조하면, 전체구조 상부에 감광막(미도시됨)을 코팅한 후, 소자분리용 마스크를 이용하여 노광 및 현상공정을 실시하여 감광막 패턴(도시안됨)을 형성한다.
다음, 상기 감광막 패턴을 식각 장벽으로 하여 상기 실리콘 질화막(3)을 식각하되, 일정두께가 잔류하도록 식각한 후, 잔류한 감광막을 제거한다.
제 3 도를 참조하면, 전체구조 상부에 소정두께의 산화막(4)을 전면적으로 증착한다. 이때, 상기 산화막(4)은 질화막으로 형성할 수도 있다.
제 4 도를 참조하면, 상기 산화막(4)을 전면적으로 식각하여 상기 실리콘 질화막(3)의 양측벽에 스페이서(5)를 형성한다.
제 5 도를 참조하면, 상기 제 4 도의 상태에서 스페이서(5)를 식각 장벽으로 하여 소자분리 산화막이 성장할 예정부위인 하부의 노출된 실리콘 질화막(3)을 식각하여 완전히 제거하고 또한 그 하부의 패드 산화막(2)까지 완전히 제거한다.
이때, 상기 식각단게에서 전면식각에 의해 실리콘 질화막(3)도 소정두께 식각된다.
한편, 상기의 단계에서 소자분리 산화막을 형성해도 되지만 이 경우는 소자분리 산화막이 실리콘 표면 상부로 과다하게 올라올 우려가 있으므로 실리콘 기판(1)을 일정 깊이 식각한 후에 실시하도록 한다.
제 6 도를 참조하면, 상기 제 5 도에 노출된 실리콘기판(1)을 식각하여 트렌치를 형성한다.
상기 트렌치는 상기 제 5 도의 상태에서 상기 스페이서(5) 및 실리콘질화막(3)을 마스크로 하여 상기 실리콘 기판(1)을 소정깊이 식각하여 형성한 것이다.
제 7 도를 참조하면, 상기 스페이서(5)의 제거 공정후 소자분리 산화막(6)을 성장시킨다.
제 8 도를 참조하면, 상기 실리콘 질화막(3)을 제조시켜 소자분리 산화막을 완성시킨다.
상기 도면에서 알 수 있는 바와 같이, 본 발명의 방법에 따를 경우, 좁은 면적내에서도 소자분리 산화막(6)을 형성할 수 있고, 또한 소자분리 산화막 형성시필수적으로 수반되는 새부리 모양의 산화막도 적당하게 억제할 수가 있으며, 소자분리 산화막(6)이 형성된 후, 소자분리 산화막의 단부가 실리콘 기판(1) 표면보다 낮게 형성되는 것을 방지할 수 있어 게이트 산화막의 불량을 막을 수 있게된다.
이상에서 설명한 바와같이, 본 발명의 방법에 따라 패드 산화막을 이용하여 새부리 모양의 산화막이 적당히 성장하도록 하고 또한 질화막이 일정두께로 잔류하도록 식각하여 새부리 산화막의 과도한 성장을 억제시킴으로써, 소자분리 산화막 형성시 새부리 모양의 산화막이 액티브내로 치고 들어가는 것을 막을 수 있고, 또한 소자분리 산화막과 액티브와의 단차발생으로 인한 게이트 산화막의 불량을 방지하여 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있다.
제 1 도 내지 제 8 도는 본 발명의 방법에 따른 반도체 소자의 소자 분리 산화막 제조공정 단계를 도시한 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 실리콘 기판 2 : 패드 산화막
3 : 실리콘 질화막 4 : 실리콘 산화막
5 : 스페이서 6 : 소자분리 산화막

Claims (4)

  1. 반도체 소자의 소자분리 산화막 형성방법에 있어서,
    실리콘 기판 상부에 패드 산화막 및 실리콘 질화막을 형성하는 공정과,
    소자분리용 마스크를 이용하여 상기 실리콘 질화막을 식각하되, 소정두께 잔류시키는 공정과,
    상기 실리콘질화막 측벽에 스페이서를 형성하는 공정과,
    상기 실리콘질화막 및 스페이서를 마스크로 하여 상기 잔류된 실리콘 질화막, 패드산화막 및 소정두께의 실리콘기판을 식각하여 트렌치를 형성하는 공정과,
    소자분리 산화막을 성장시키는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  2. 제 1 항에 있어서
    상기 패드 산화막은 산소와 반응하여 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  3. 제 1 항에 있어서
    상기 패드 산화막은 상기 실리콘 질화막 증착시 산소 분위기를 유지할 때 산소와 실리콘기판이 반응하여 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
  4. 제 1 항에 있어서
    상기 스페이서는 산화막이나 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 형성방법.
KR1019960023238A 1996-06-24 1996-06-24 반도체소자의소자분리산화막형성방법 KR100400329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023238A KR100400329B1 (ko) 1996-06-24 1996-06-24 반도체소자의소자분리산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023238A KR100400329B1 (ko) 1996-06-24 1996-06-24 반도체소자의소자분리산화막형성방법

Publications (2)

Publication Number Publication Date
KR980006043A KR980006043A (ko) 1998-03-30
KR100400329B1 true KR100400329B1 (ko) 2003-12-24

Family

ID=37422348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023238A KR100400329B1 (ko) 1996-06-24 1996-06-24 반도체소자의소자분리산화막형성방법

Country Status (1)

Country Link
KR (1) KR100400329B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253640A (ja) * 1987-04-10 1988-10-20 Toshiba Corp 半導体装置の製造方法
KR950021381A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 필드산화막 형성 방법
KR960006976A (ko) * 1994-08-23 1996-03-22 이헌조 공기정화기의 운전 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253640A (ja) * 1987-04-10 1988-10-20 Toshiba Corp 半導体装置の製造方法
KR950021381A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 필드산화막 형성 방법
KR960006976A (ko) * 1994-08-23 1996-03-22 이헌조 공기정화기의 운전 방법

Also Published As

Publication number Publication date
KR980006043A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6380610B1 (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
KR100400329B1 (ko) 반도체소자의소자분리산화막형성방법
US5348906A (en) Method for manufacturing semiconductor device
KR100198620B1 (ko) 트렌치를 이용한 소자 격리막 형성방법
KR100203911B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100203902B1 (ko) 반도체 소자의 소자분리 산화막 형성방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법
KR100546752B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR930008849B1 (ko) 반도체 소자의 격리막 형성방법
KR100312969B1 (ko) 반도체소자의필드산화막형성방법
KR100303438B1 (ko) 반도체장치의소자분리방법
KR100232883B1 (ko) 소자격리 산화막 형성방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
KR960002069B1 (ko) 웨이퍼의 자동정렬을 위한 에피층 형성 방법
KR100198642B1 (ko) 반도체 소자 격리층 형성방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR19990060858A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100249167B1 (ko) 격리막 형성 방법
KR0157856B1 (ko) 초대규모 집적회로 씨모스 트랜지스터 제조방법
KR100246353B1 (ko) 반도체소자제조방법
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee