CN109148397A - 半导体装置封装 - Google Patents

半导体装置封装 Download PDF

Info

Publication number
CN109148397A
CN109148397A CN201711037222.0A CN201711037222A CN109148397A CN 109148397 A CN109148397 A CN 109148397A CN 201711037222 A CN201711037222 A CN 201711037222A CN 109148397 A CN109148397 A CN 109148397A
Authority
CN
China
Prior art keywords
conductive structure
semiconductor
polymer layer
package substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711037222.0A
Other languages
English (en)
Other versions
CN109148397B (zh
Inventor
胡逸群
何佳容
杨金凤
洪志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN109148397A publication Critical patent/CN109148397A/zh
Application granted granted Critical
Publication of CN109148397B publication Critical patent/CN109148397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体装置封装包含封装衬底、半导体组件、热散播器和导热结构。所述封装衬底具有表面。所述半导体组件安置于所述封装衬底的所述表面上方。所述热散播器安置于所述封装衬底的所述表面和所述半导体组件上方。所述导热结构在所述半导体组件与所述热散播器之间。所述导热结构包含第一聚合层，及安置于所述第一聚合层中的多个第一填充物。所述第一填充物中的每个由所述第一聚合层侧向地环绕，且所述第一填充物中的每个的两个端部从所述第一聚合层的相对表面暴露且分别与所述半导体组件和所述热散播器接触。

Description

半导体装置封装
技术领域
本发明涉及一种半导体装置封装，且更确切地说涉及一种具有在竖直方向上的热导 率高于在侧向方向上的热导率的导热结构的半导体装置封装。
背景技术
半导体行业已见证一些半导体装置封装中的多种电子组件的集成密度的增长。此增 加的集成密度常常对应于半导体装置封装中的增加的功率密度。因为半导体装置封装的 功率密度增长，所以在一些实施方案中热耗散可能变得合乎需要。因此，在一些实施方案中提供具有改进的热导率的半导体装置封装可为适用的。
发明内容
在一些实施例中，一种半导体装置封装包含封装衬底、半导体组件、热散播器和导热结构。所述封装衬底具有表面。所述半导体组件安置于所述封装衬底的所述表面上方。所述热散播器安置于所述封装衬底的所述表面和所述半导体组件上方。所述导热结构安置于所述半导体组件与所述热散播器之间。所述导热结构包含第一聚合层及多个第一填充物。所述第一填充物中的每个具有两个端部且由所述第一聚合层侧向地环绕。所述第 一填充物中的每个的所述两个端部从所述第一聚合层的相对表面暴露且分别与所述半 导体组件和所述热散播器接触。
在一些实施例中，一种半导体装置封装包含封装衬底、半导体组件、热散播器和导热结构。所述封装衬底具有表面。所述半导体组件安置于所述封装衬底的所述表面上方。所述热散播器安置于所述封装衬底的所述表面和所述半导体组件上方。所述导热结构安置于所述半导体组件与所述热散播器之间。所述导热结构的在基本上垂直于所述封装衬底的所述表面的竖直方向上的热导率大于所述导热结构的在基本上平行于所述封装衬 底的所述表面的侧向方向上的热导率。
在一些实施例中，一种半导体装置封装包含封装衬底、半导体组件、热散播器和导热结构。所述封装衬底具有表面。所述半导体组件安置于所述封装衬底的所述表面上方。所述热散播器安置于所述封装衬底的所述表面和所述半导体组件上方。所述导热结构在中心区中具有第一厚度，且在边缘区中具有第二厚度，且所述第一厚度小于所述第二厚度。
附图说明
当结合附图阅读时，从以下具体实施方式最好地理解本发明的一些实施例的方面。 应注意，各种结构可能未按比例绘制,且各种结构的尺寸可出于论述清楚起见任意增大或 减小。
图1是根据本发明的第一方面的半导体装置封装的一些实施例的横截面视图；
图2A是根据本发明的一些实施例的呈初始状态的导热结构的一些实施例的横截面 视图；
图2B是根据本发明的一些实施例的呈变形状态的导热结构的横截面视图；
图3A是根据本发明的第二方面的半导体装置封装的一些实施例的横截面视图；
图3B是根据本发明的第二方面的半导体装置封装的一些实施例的部分俯视图；
图4是根据本发明的一些实施例的粘着结构的横截面视图；
图5A是根据本发明的第三方面的半导体装置封装的一些实施例的横截面视图；
图5B是根据本发明的第三方面的半导体装置封装的一些实施例的部分俯视图；
图6是根据本发明的第四方面的半导体装置封装的一些实施例的横截面视图；且
图7是根据本发明的第五方面的半导体装置封装的一些实施例的横截面视图。
具体实施方式
以下公开提供用于实施所提供的主题的不同特征的许多不同实施例或实例。下文描 述组件和布置的具体实例来阐释本发明的某些方面。当然，这些只是实例且并不意欲为限制性。举例来说，在以下描述中，第一特征在第二特上方或上的形成可包含第一特征 与第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可形成或安置于第 一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。另外， 本发明可在各种实例中重复参考标号及/或字母。此重复是出于简单性和清晰性的目的， 且其本身并不指示所论述的各种实施例及/或配置之间的关系。
除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、 “顶部”、“底部”、“竖直”、“水平”、“侧面”、“高于”、“低于”、“上部”、 “在……上”、“在……下”等等的空间描述是相对于图中所示的定向来指示的。应理 解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施 方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此 布置而有偏差。
以下描述包含对一些半导体装置封装及其制造方法的描述。在一些实施例中，半导 体装置封装包含具有聚合层和经竖直对准的填充物的导热结构。经竖直对准的填充物有 助于使导热结构的在竖直方向上的热导率大于在侧向方向上的热导率。此可实现在操作 期间由半导体组件产生的热经由短热路径而被快速及/或有效地传递到热散播器，如下文 所论述。所述聚合层可有助于改进导热结构与半导体组件之间的接触。在一些实施例中， 导热结构在中心区中具有第一厚度，且在边缘区中具有第二厚度，所述第一厚度小于所 述第二厚度。
图1是根据本发明的第一方面的半导体装置封装1的一些实施例的横截面视图。如图1中所展示，半导体装置封装1包含封装衬底10、一或多个半导体组件20、裸片附 接层24、热散播器30和导热结构40。封装衬底10具有表面101(例如，上部表面)。在 一些实施例中，封装衬底10可包含半导体衬底、内插器或其它合适衬底(例如，包含集 成于其中的电路、一或多个导电层及/或导电结构的衬底)。在一或多个实施例中，表面 101经配置以收纳半导体组件20。封装衬底10具有与表面101相对的另一表面102(例 如，下部表面)，且表面102可经配置以提供在半导体组件20外部的电气连接。举例来 说，表面102可暴露其上可形成或安置焊球或其它连接器的导电衬垫。半导体组件20 安置于封装衬底10的表面101上方。在一些实施例中，半导体组件20可通过嵌入于封 装衬底10中的电路、导电层或导电结构电连接到表面102，从而可实现将半导体装置封 装1电连接到例如电路板的另一电子装置。在一些实施例中，半导体组件20包含一或 多个半导体裸片或其类似者。半导体组件20可经由例如裸片附接层24(例如裸片附接膜 及/或粘着剂，例如导电粘着剂)安置在封装衬底10上。热散播器30安置于封装衬底10 的表面101和半导体组件20上方。在一些实施例中，热散播器30的材料可包含但不限 于金属、金属合金或具有高热导率的另一材料。在一些实施例中，导热结构40插入于 半导体组件20与热散播器30之间且与半导体组件20和热散播器30接触，且可将在操 作期间由半导体组件20产生的热传递到热散播器30。在一些实施例中，导热结构40的 区域(例如，导热结构40的顶部表面的区域或导热结构40的覆盖区的区域)等于或大于 半导体组件20的区域(例如，半导体组件20的顶部表面的区域或半导体组件20的覆盖 区的区域)的约90％，例如，半导体组件20的区域的至少约92％、半导体组件20的区域的至少约94％、半导体组件20的区域的至少约96％、半导体组件的区域的至少约98％、半导体组件20的区域的约100％或在半导体组件20的区域的约90％到半导体组件20的 区域的约100％的范围内的任何值。此可有助于改进热耗散效率。
在一些实施例中，半导体组件20具有主动表面20A，所述主动表面20A具有输入/输出(I/O)端子，例如接合衬垫或其它导电结构，其被配置成将半导体组件20电连接到 封装衬底10。在一些实施例中，半导体组件20的主动表面20A可面对热散播器30。在 一些实施例中，半导体装置封装1可进一步包含将主动表面20A电连接到封装衬底10 的电线22，例如接合线。
热散播器30可基本上环绕或覆盖半导体组件20、电线22和导热结构40。在一些 实施例中，热散播器30可包含彼此连接的第一部分301和第二部分302。第一部分301 可基本上安置在导热结构40的上部表面401上且与所述上部表面401接触。在一些实 施例中，第一部分301可横越导热结构40的上部表面401侧向地延伸，且在侧向方向 上可宽于导热结构40。第二部分302连接到第一部分301，且可从第一部分301朝向封 装衬底10延伸。在一些实施例中，第二部分302相对于封装衬底10的表面101在倾斜 方向上延伸且可连接到封装衬底10(例如，可在将第一部分301与封装衬底10的表面 101连接的基本上笔直的倾斜线上延伸)。在一些实施例中，热散播器30的第二部分302 可粘着于表面101且与表面101接触(例如，直接接触)。在一些替代性实施例中，热散 播器30的第二部分302可通过粘着层(图中未绘示)连接到表面101。
在一些实施例中，半导体装置封装1可进一步包含囊封物32，所述囊封物32至少部分地囊封半导体组件20、导热结构40、热散播器30和电线22。在一些实施例中，囊 封物32可暴露热散播器30的上部表面30A。在一些实施例中，囊封物32的材料可包 含模制原料，例如环氧树脂或其类似者。囊封物32的热导率系数低于导热结构40的热 导率系数。在一些实施例中，囊封物32的热导率系数在约0.7瓦每米每开尔文(W/mK) 到约6W/mK的范围内。
导热结构40在基本上垂直于封装衬底10的表面101的竖直方向Z上的热导率大于导热结构40在一个或两个侧向方向X、Y上的热导率，所述侧向方向X、Y基本上平行 于封装衬底10的表面101(例如封装衬底10的表面101可基本上在于X及Y方向上延 伸的平面中)。因此，在操作期间由半导体组件20产生的热可通过导热结构40在竖直方 向上朝向热散播器30快速地及/或有效地传递，因此改进热耗散效率。导热结构40可提 供短热路径，如下文所论述。在一些实施例中，导热结构40经配置以具有高热导率系 数且经配置以粘着于半导体组件20和热散播器30。在一些实施例中，导热结构40的厚 度可基本上大于约200微米。作为实例，导热结构40的厚度可在约200微米到约700 微米的范围内；在约200微米到约600微米的范围内；在约300微米到约600微米的范 围内；在约300微米到约500微米的范围内；或在其它适合的范围内。在一些实施例中， 导热结构40的热导率系数可在约40W/mK到约90W/mK的范围内。在一些实施例中， 导热结构40在不使用例如裸片附接材料和模制原料的中介材料的情况下与半导体组件 20和热散播器30直接接触，所述中介材料可具有比导热结构40的热导率系数低的热导 率系数。此可有助于使半导体组件20与热散播器30之间的热路径中的平均热导率系数 高，且因此增强半导体封装装置1的热导率效率。
图2A是根据本发明的一些实施例的呈初始状态的导热结构40的一些实施例的横截 面视图。如图1和图2A中所展示，导热结构40可包含第一聚合层42和在第一聚合层 42中以基本上竖直的方式对准的第一填充物44。在一些实施例中，第一聚合层42的材 料可包含但不限于硅酮树脂或其类似者。在一些实施例中，第一聚合层42的材料可光 学敏感及/或热敏感，且可光学固化及/或热固化。在一些实施例中，第一聚合层42可在 形成热散播器30之前固化。在一些实施例中，第一填充物44的材料可包含但不限于石 墨、石墨烯、碳纤维、氮化硼或其类似者。在一些实施例中，第一填充物44中的每个 由第一聚合层42侧向地环绕或覆盖，使得第一填充物44由第一聚合层42基本上保持 竖直对准。第一填充物44中的每个的端部44A和端部44B(例如相对竖直端部)从第一 聚合层42暴露。经竖直对准的第一填充物44可具有高热导率系数，且可提供在竖直方 向Z上的热传递通道。与未竖直对准的填充物(例如随机散布的填充物)相比，经竖直对 准的第一填充物44有助于使导热结构40在竖直方向Z上的热导率基本上大于在侧向方 向X、Y上的热导率，且因此在操作期间由半导体组件20产生的热可经由短热路径(例 如，沿着经竖直对准的第一填充物44的直接路径)快速地及/或有效地传递到热散播器 30。第一聚合层42可以是软且有弹性的材料，从而可有助于改进导热结构40与半导体 组件20之间的接触且可有助于避免分层。导热结构40的材料可化学地稳定，且因此可 避免导热结构40与半导体组件20之间的化学交叉污染。
图2B是根据本发明的一些实施例的呈变形状态的导热结构40的一些实施例的横截 面视图。在一些实施例中，导热结构40适于其中施加外力(例如通过模套或其类似者)以将导热结构40夹持到半导体组件20的实施方案。在一些此类实施例中，可省去裸片 附接层(例如裸片附接膜)。在一些实施方案中，压缩导热结构40且通过外力将其连接到 热散播器30和半导体组件20。通过省去可具有低热导率系数的裸片附接膜，导热结构 40可增强半导体装置封装1的热耗散效率。在一些实施例中，导热结构40可在热散播 器30形成之前固化。如图2B中所展示，在压缩导热结构40之后，导热结构40的第一 填充物44仍可基本上竖直地对准(例如，尽管与完美竖直对准有一定偏离)且可提供在基 本上竖直方向Z上的热传递通道。在一些实施例中，在此变形之后的导热结构40的厚 度可缩减在初始厚度的约10％到约40％的范围内的量(例如，缩减约10％、约20％、约 30％、或约40％)。作为实例，当导热结构40的初始厚度约500微米时，在变形之后的 导热结构40的厚度可为约400微米。另外，在压缩导热结构40之后，导热结构40与 半导体组件20之间的接触可改进。在一些实施例中，导热结构40的压缩可增加导热结 构40的厚度偏差的容差，且可改进导热结构40的厚度均一性。作为实例，如果变形比 率(例如拉伸比率或延伸比率)是20％且导热结构40的初始厚度是120微米，那么导热结 构40的厚度偏差容差是24微米(120微米的20％)。相似地，如果变形比率是20％且导 热结构40的初始厚度是500微米，那么导热结构40的厚度偏差容差是100微米(500微 米的20％)。
本发明提供的半导体装置封装不限于上文所描述的实施例，且可包含其它不同实施 例，例如下文所描述的实施例。为简化描述且出于本发明的实施例中的每个之间的合宜比较起见，以下实施例中的每个中的相同或相似组件标记有同样编号且不会过多地描 述。
图3A是根据本发明的第二方面的半导体装置封装2的一些实施例的横截面视图，且图3B是根据本发明的一些实施例的半导体装置封装2的部分俯视图。如图3A和图 3B中所展示，不同于图1的半导体装置封装1，半导体组件20的主动表面20A面对封 装衬底10。在一些实施例中，半导体装置封装2可进一步包含将主动表面20A电连接 到封装衬底10的导电结构26。作为实例，导电结构26可包含但不限于导电凸块、导电 球或其类似者。在一些实施例中，半导体装置封装2可进一步包含环绕导电结构26且 安置于半导体组件20与封装衬底10之间的底部填充层28。在一些实施例中，热散播器 30的第二部分302通过粘着层12连接到表面101。在一些实施例中，导热结构40可具 有侧向边缘40E，且半导体装置封装2可进一步包含环绕导热结构40的边缘40E的至 少一个粘着结构50。粘着结构50可进一步连接到半导体组件20和热散播器30。在一 些实施例中，粘着结构50可经配置以将热散播器30的第一部分301接合到半导体组件 20。在一些实施例中，粘着层12和粘着结构50可包含相同材料，且可同时形成。在一 些实施例中，粘着结构50可经配置以帮助设置导热结构40的位置(例如，导热结构40 可由粘着结构50环绕，如图3A中所展示)。在一些实施例中，粘着结构50围绕半导体 组件20的周边定位，且粘着结构50的宽度可缩减，从而可有助于避免对导热结构40 的热耗散的不利影响。在一些实施例中，粘着结构50的宽度(例如，沿着X方向)等于 或小于半导体组件20的宽度的约10％(例如，等于或小于半导体组件20的宽度的约8％， 等于或小于半导体组件20的宽度的约6％，等于或小于半导体组件20的宽度的约4％， 或等于或小于半导体组件20的宽度的约2％)。在一些实施例中，导热结构40的区域(例 如，导热结构40的顶部表面的区域或导热结构40的覆盖区的区域)等于或大于半导体组 件20的区域的约90％(例如，等于或大于半导体组件20的区域的约92％，等于或大于 半导体组件20的区域的约94％，等于或大于半导体组件20的区域的约96％，或等于或 大于半导体组件20的区域的约98％)。在一些实施例中，可省去囊封物。
图4是根据本发明的一些实施例的粘着结构50的横截面视图。如图4中所展示， 粘着结构50可包含第二聚合层52和安置于第二聚合层52中的第二填充物54。在一些 实施例中，第二填充物54在第二聚合层52中随机地分布。在一些实施例中，粘着结构 50的第二聚合层52和导热结构40的第一聚合层42可包含相同材料和相同催化剂以帮 助避免归因于材料差异的不利影响。在一些实施例中，粘着结构50的第二填充物54和 导热结构40的第一填充物44可包含不同材料。举例来说，第一填充物44的材料可包 含但不限于石墨、石墨烯、碳纤维、氮化硼或其类似者，而第二填充物54的材料可包 含但不限于氧化硅、氧化铝、银或其类似者。在一些实施例中，第二聚合层52的材料 可为光学敏感及/或热敏感的，且可被光学固化及/或热固化。
图5A是根据本发明的第三方面的半导体装置封装3的一些实施例的横截面视图，且图5B是根据本发明的一些实施例的半导体装置封装3的部分俯视图。如图5A和图 5B中所展示，不同于图3A的半导体装置封装2，半导体装置封装3包含扇出装置封装。 在一些实施例中，半导体组件20可包含两个或多于两个半导体裸片201。在一些实施例 中，每一半导体裸片201可具有边缘201E(例如，外部侧向边缘)，且囊封物32安置于 导热结构40与封装衬底10之间且环绕或覆盖半导体裸片201中的每个的每一边缘 201E。在一些实施例中，半导体装置封装3可进一步包含衬底70，且半导体裸片201 安置于衬底70上方。
图6是根据本发明的第四方面的半导体装置封装4的一些实施例的横截面视图。如图6中所展示，不同于图3A的半导体装置封装2，半导体装置封装4的热散播器30安 置于导热结构40上方且基本上平行于封装衬底10延伸。在一些实施例中，热散播器30 具有基本上板形的结构。在一些实施例中，囊封物32安置于热散播器30与封装衬底10 之间，且侧向地环绕半导体组件20、导热结构40和底部填充层28。
图7是根据本发明的第五方面的半导体装置封装5的一些实施例的横截面视图。如图7中所展示，不同于图5A的半导体装置封装3，半导体装置封装5具有基本上弯折 或弯曲(例如弓形)形状。在一些实施例中，半导体装置封装5的中心部分可相对于本文 中所描述的其它实施例向上弯折(例如可具有凹面形状)。在一些实施例中，导热结构40 在中心区40A中具有第一厚度t1，且导热结构40在边缘区40B中具有第二厚度t2，且 第一厚度t1小于第二厚度t2；例如t1可为t2的约98％或更小、约95％或更小，或约90％ 或更小。在一些实施例中，导热结构40在夹持热散播器30之前固化，而粘着结构50 在夹持热散播器30之后固化，从而可提供导热结构40的凹面形状。
在本发明的一些实施例中，半导体装置封装包含导热结构，所述导热结构具有聚合 层和经竖直对准的填充物。经竖直对准的填充物有助于使导热结构在竖直方向上的热导 率大于导热结构在侧向方向上的热导率，且因此在操作期间由半导体组件产生的热可经 由短热路径传递到热散播器。所述聚合层可有助于改进导热结构与半导体组件之间的接 触。导热结构的材料化学地稳定，且因此可有助于避免导热结构与半导体组件之间的化学交叉污染，且降低分层风险。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文中所使用，术语“导电(conductive/electrically conductive)”和“导电性”指 代输送电流的能力。导电材料通常指示展现对于电流流动的极少或零对抗的那些材料。 导电性的一个量度为西门子/米(S/m)。通常，导电材料为具有大于约104S/m(例如至少105S/m或至少106S/m)的导电性的一种材料。材料的导电性有时可随温度而变化。除非 另外规定，否则材料的导电性是在室温下测量。
如本文中所使用，术语“大致”、“基本上”、“实质”及“约”用以描述及说明 小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例 子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指 小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于 或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、 或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的 ±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％，那么可认 为所述两个数值“基本上”相同或相等。举例来说，“基本上”平行可指相对于0°的小 于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。举例来说，“基本上”垂直可指相对于90°的小于或等于±10°的角度变化范围， 例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是为便利和简洁而使用，且应灵活地理解为不仅包含明确地指定为范围限制的数值，而 且还包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范 围一般。
尽管已参考本发明的特定实施例描述并说明本发明，但这些描述和说明并不限制本 发明。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，可作出各种改变且可替代等效物。所述说明可能未必按比例绘制。由于制造工艺和容差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特 定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可进 行修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神和范 围。所有此类修改都既定在此所附权利要求书的范围内。虽然本文中所公开的方法已参 考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下 组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操 作的次序和分组不是对本发明的限制。

Claims (21)

1.一种半导体装置封装，其包括：
封装衬底，其具有表面；
半导体组件，其安置于所述封装衬底的所述表面上方；
热散播器，其安置于所述封装衬底的所述表面和所述半导体组件上方；及
导热结构，其安置于所述半导体组件与所述热散播器之间，其中所述导热结构包括：
第一聚合层；及
多个第一填充物，其各自具有两个端部且安置于所述第一聚合层中，其中所述第一填充物中的每个由所述第一聚合层侧向地环绕，且所述第一填充物中的每个的所述两个端部从所述第一聚合层的相对表面暴露且分别与所述半导体组件和所述热散播器接触。
2.根据权利要求1所述的半导体装置封装，其中所述第一填充物在基本上垂直于所述封装衬底的所述表面的竖直方向上对准。
3.根据权利要求1所述的半导体装置封装，其中所述导热结构的在基本上垂直于所述封装衬底的所述表面的竖直方向上的热导率大于所述导热结构的在基本上平行于所述封装衬底的所述表面的侧向方向上的热导率。
4.根据权利要求1所述的半导体装置封装，其中所述第一填充物的热导率大于所述第一聚合层的热导率。
5.根据权利要求1所述的半导体装置封装，其进一步包括环绕所述导热结构的边缘且连接到所述半导体组件和所述热散播器的至少一个粘着结构。
6.根据权利要求5所述的半导体装置封装，其中所述粘着结构包括第二聚合层和安置于所述第二聚合层中的多个第二填充物。
7.根据权利要求6所述的半导体装置封装，其中所述导热结构的所述第一聚合层和所述粘着结构的所述第二聚合层包括相同材料，且所述导热结构的所述第一填充物和所述粘着结构的所述第二填充物包括不同材料。
8.根据权利要求5所述的半导体装置封装，其中所述粘着结构的宽度等于或小于所述半导体组件的宽度的约10％。
9.根据权利要求1所述的半导体装置封装，其中所述热散播器包含第一部分和第二部分，所述第一部分与所述第一填充物接触，且所述第二部分从所述第一部分朝向所述封装衬底延伸。
10.根据权利要求1所述的半导体装置封装，其中所述半导体组件具有面对所述热散播器的主动表面，且所述半导体装置封装包括：
多个电线，其将所述主动表面电连接到所述封装衬底；及
裸片附接层，其在所述半导体组件与所述封装衬底之间。
11.根据权利要求1所述的半导体装置封装，其中所述半导体组件具有面对所述封装衬底的主动表面，且所述半导体装置封装包括：
多个导电结构，其将所述主动表面电连接到所述封装衬底；及
底部填充层，其环绕所述导电结构且安置于所述半导体组件与所述封装衬底之间。
12.根据权利要求1所述的半导体装置封装，其进一步包括囊封所述半导体组件、所述导热结构和所述热散播器的囊封物。
13.根据权利要求1所述的半导体装置封装，其进一步包括囊封物，其中所述半导体组件包括各自具有边缘的两个或多于两个半导体裸片，且所述囊封物安置于所述导热结构与所述封装衬底之间且环绕所述半导体裸片的所述边缘。
14.一种半导体装置封装，其包括：
封装衬底，其具有表面；
半导体组件，其安置于所述封装衬底的所述表面上方；
热散播器，其安置于所述封装衬底的所述表面和所述半导体组件上方；及
导热结构，其安置于所述半导体组件与所述热散播器之间且与所述半导体组件和所述热散播器接触，其中所述导热结构的在基本上垂直于所述封装衬底的所述表面的竖直方向上的热导率大于所述导热结构的在基本上平行于所述封装衬底的所述表面的侧向方向上的热导率。
15.根据权利要求14所述的半导体装置封装，其中所述导热结构包括第一聚合层和各自具有两个端部且安置于所述第一聚合层中并且由所述第一聚合层侧向地环绕的多个第一填充物，且所述第一填充物中的每个的所述两个端部从所述第一聚合层的相对表面暴露且分别与所述半导体组件和所述热散播器接触。
16.根据权利要求15所述的半导体装置封装，其进一步包括环绕所述导热结构的边缘且连接到所述半导体组件和所述热散播器的至少一个粘着结构。
17.根据权利要求16所述的半导体装置封装，其中所述粘着结构包括第二聚合层和安置于所述第二聚合层中的多个第二填充物。
18.根据权利要求17所述的半导体装置封装，其中所述导热结构的所述第一聚合层和所述粘着结构的所述第二聚合层包括相同材料，且所述导热结构的所述第一填充物和所述粘着结构的所述第二填充物包括不同材料。
19.一种半导体装置封装，其包括：
封装衬底，其具有表面；
半导体组件，其安置于所述封装衬底的所述表面上方；
热散播器，其安置于所述封装衬底的所述表面和所述半导体组件上方；及
导热结构，其在所述半导体组件与所述热散播器之间，其中所述导热结构在中心区中具有第一厚度(t1)，且在边缘区中具有第二厚度(t2)，且所述第一厚度(t1)小于所述第二厚度(t2)。
20.根据权利要求19所述的半导体装置封装，其中所述导热结构包括：
第一聚合层；及
多个第一填充物，其各自具有两个端部且各自在所述第一聚合层中基本上竖直地对准，其中所述第一填充物中的每个由所述第一聚合层侧向地环绕，且所述第一填充物中的每个的所述两个端部从所述第一聚合层暴露且分别与所述半导体组件和所述热散播器接触。
21.根据权利要求20所述的半导体装置封装，其进一步包括环绕所述导热结构的边缘且连接到所述半导体组件和所述热散播器的粘着结构，其中所述粘着结构包括第二聚合层和安置于所述第二聚合层中的多个第二填充物，所述导热结构的所述第一聚合层和所述粘着结构的所述第二聚合层包括相同材料，且所述导热结构的所述第一填充物和所述粘着结构的所述第二填充物包括不同材料。
CN201711037222.0A 2017-06-16 2017-10-30 半导体装置封装 Active CN109148397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201715625915A 2017-06-16 2017-06-16
US15/625,915 2017-06-16

Publications (2)

Publication Number Publication Date
CN109148397A true CN109148397A (zh) 2019-01-04
CN109148397B CN109148397B (zh) 2023-02-28

Family

ID=64803789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711037222.0A Active CN109148397B (zh) 2017-06-16 2017-10-30 半导体装置封装

Country Status (2)

Country Link
CN (1) CN109148397B (zh)
TW (1) TWI788317B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987052A (zh) * 2020-03-26 2020-11-24 上海兆芯集成电路有限公司 半导体封装
CN112086414A (zh) * 2019-06-14 2020-12-15 联发科技股份有限公司 半导体封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697169A (zh) * 2004-01-28 2005-11-16 三星电子株式会社 具有散热结构的半导体封装及其制造方法
CN1841714A (zh) * 2005-03-29 2006-10-04 台湾积体电路制造股份有限公司 半导体元件封装结构
US20090269604A1 (en) * 2008-03-17 2009-10-29 The Research Foundation Of State University Of New York Composite thermal interface material system and method using nano-scale components
US20100196659A1 (en) * 2007-04-23 2010-08-05 Razeeb Kafil M Thermal interface material
US20150118514A1 (en) * 2013-10-30 2015-04-30 Teledyne Scientific & Imaging, Llc. High Performance Thermal Interface System With Improved Heat Spreading and CTE Compliance
CN105324843A (zh) * 2013-05-02 2016-02-10 西部数据技术公司 热界面材料垫片及其形成方法
US20170133296A1 (en) * 2013-03-01 2017-05-11 Intel Corporation Copper nanorod-based thermal interface material (tim)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
CN100337981C (zh) * 2005-03-24 2007-09-19 清华大学 热界面材料及其制造方法
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US7602060B2 (en) * 2007-06-25 2009-10-13 Intel Corporation Heat spreader in a flip chip package
US7629203B2 (en) * 2008-03-31 2009-12-08 Intel Corporation Thermal interface material for combined reflow
US7733655B2 (en) * 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US8344053B2 (en) * 2009-09-10 2013-01-01 Pixelligent Technologies, Llc Highly conductive composites
US9070660B2 (en) * 2013-03-15 2015-06-30 Intel Corporation Polymer thermal interface material having enhanced thermal conductivity
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697169A (zh) * 2004-01-28 2005-11-16 三星电子株式会社 具有散热结构的半导体封装及其制造方法
CN1841714A (zh) * 2005-03-29 2006-10-04 台湾积体电路制造股份有限公司 半导体元件封装结构
US20100196659A1 (en) * 2007-04-23 2010-08-05 Razeeb Kafil M Thermal interface material
US20090269604A1 (en) * 2008-03-17 2009-10-29 The Research Foundation Of State University Of New York Composite thermal interface material system and method using nano-scale components
US20170133296A1 (en) * 2013-03-01 2017-05-11 Intel Corporation Copper nanorod-based thermal interface material (tim)
CN105324843A (zh) * 2013-05-02 2016-02-10 西部数据技术公司 热界面材料垫片及其形成方法
US20150118514A1 (en) * 2013-10-30 2015-04-30 Teledyne Scientific & Imaging, Llc. High Performance Thermal Interface System With Improved Heat Spreading and CTE Compliance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086414A (zh) * 2019-06-14 2020-12-15 联发科技股份有限公司 半导体封装结构
US11621211B2 (en) 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
CN111987052A (zh) * 2020-03-26 2020-11-24 上海兆芯集成电路有限公司 半导体封装

Also Published As

Publication number Publication date
CN109148397B (zh) 2023-02-28
TWI788317B (zh) 2023-01-01
TW201906098A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
CN100365804C (zh) 封装集成电路元件及其制造方法
CN105051891B (zh) 包含导电底部填充材料的半导体装置及封装以及相关方法
US7572679B2 (en) Heat extraction from packaged semiconductor chips, scalable with chip area
US20070045798A1 (en) Semiconductor package featuring metal lid member
CN108878396A (zh) 半导体封装装置及其制造方法
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
TWI618205B (zh) 薄膜覆晶封裝體及其散熱方法
TWI242863B (en) Heat dissipating structure and semiconductor package with the heat dissipating structure
CN103915405B (zh) 半导体器件和制造半导体器件的方法
CN108604578A (zh) 电力用半导体装置及其制造方法
CN105101673A (zh) 金属基座基板、功率模块、以及金属基座基板的制造方法
US20080265440A1 (en) Semiconductor Device with a Semiconductor Chip and Electrical Connecting Elements to a Conductor Structure
US20190259689A1 (en) Re-Routable Clip for Leadframe Based Product
CN109148397A (zh) 半导体装置封装
US20050178574A1 (en) Electronic part mounting substrate, electronic part, and semiconductor device
TWI332694B (en) Chip package structure and process for fabricating the same
US7084494B2 (en) Semiconductor package having integrated metal parts for thermal enhancement
TWI508258B (zh) 半導體封裝件及其製法
US10764989B1 (en) Thermal enhancement of exposed die-down package
CN107305879A (zh) 半导体器件及相应的方法
CN109786351A (zh) 电连接器的加强
US20050196907A1 (en) Underfill system for die-over-die arrangements
US9761435B1 (en) Flip chip cavity package
TWI717594B (zh) 半導體裝置封裝及製造半導體裝置封裝之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant