CN109148378A - 沟槽结构 - Google Patents

沟槽结构 Download PDF

Info

Publication number
CN109148378A
CN109148378A CN201711163286.5A CN201711163286A CN109148378A CN 109148378 A CN109148378 A CN 109148378A CN 201711163286 A CN201711163286 A CN 201711163286A CN 109148378 A CN109148378 A CN 109148378A
Authority
CN
China
Prior art keywords
layer
side wall
passivation layer
silicon carbide
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711163286.5A
Other languages
English (en)
Inventor
郭富强
郭仕奇
李宗宪
陈盈薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109148378A publication Critical patent/CN109148378A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种沟槽结构，包括顶部金属层；在顶部金属层上的碳化硅(SiC)层；覆盖碳化硅层的第一钝化层；以及覆盖第一钝化层的第二钝化层。沟槽结构还包括第一侧壁和第二侧壁，第一侧壁、第二侧壁、以及顶部金属层一起形成沟槽。第一侧壁及第二侧壁中的至少一者包括第二钝化层的侧壁和碳化硅层的侧壁。

Description

沟槽结构
技术领域
本发明实施例是有关一种沟槽结构。
背景技术
当切割线分割个体晶粒(die)时，通常在基板上形成集成电路(Integratedcircuits，ICs)。制造操作通常包括沿着切割线切割以将基板分割成个体晶粒。
为了在切割操作期间保护集成电路免受应力所引起的破裂，包含集成电路的晶粒通常包括保护结构。此种结构之一是沿着晶粒的周边围绕集成电路的密封环。在一些情况下，在一些或全部密封环上的沟槽结构可作为集成电路的应力缓冲。
发明内容
一种沟槽结构，包括：一顶部金属层；一碳化硅层，位于顶部金属层上；一第一钝化层，覆盖碳化硅层；以及一第二钝化层，覆盖第一钝化层，其中沟槽结构的一第一侧壁、沟槽结构的一第二侧壁、以及顶部金属层形成一沟槽，并且至少一个第一侧壁或第二侧壁包括：碳化硅层的一侧壁；以及第二钝化层的一侧壁。
附图说明
当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应当注意，依据业界的标准做法，各特征未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。
图1是根据一些实施例的沟槽结构示意图；
图2是根据一些实施例的沟槽结构示意图；
图3是根据一些实施例的形成沟槽结构的方法的流程图；
图4A～图4E是根据一些实施例的在各种制造阶段的沟槽结构示意图。
具体实施方式
以下揭露提供许多不同实施例或实例，以用于实现所提供标的物的不同的特征。下文描述构件、值、操作、材料、排列等的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。其他构件、值、操作、材料、排列等亦可用于本揭露。举例而言，在随后描述中的在第二特征上方或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征及第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。
另外，空间相对用语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。设备可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。
在各种实施例中，沟槽结构包括密封环的顶部金属层、直接覆盖顶部金属层的碳化硅(SiC)层、以及至少一个侧壁，此侧壁包括在顶部金属层与一个或多个钝化层之间的碳化硅层。相较于没有包括碳化硅层的沟槽结构，此各种实施例通过使用碳化硅层，提供一或多个钝化层到顶部金属层的改善的附着力。
图1是根据一些实施例的沟槽结构100示意图。在一些实施例中，沟槽结构100也被称为密封环结构。图1描绘沟槽结构100和基板110的横截面图，沟槽结构100位于基板110上。
沟槽结构100包括位于基板110上的密封环120；覆盖密封环120的碳化硅层130；覆盖碳化硅层130的钝化层140；以及覆盖钝化层140的钝化层150。
密封环120包括具有顶表面121的顶部金属层122。设置碳化硅层130、钝化层140、以及钝化层150为包括侧壁162的钝化堆叠160和包括侧壁172的钝化堆叠170。顶表面121、侧壁162、以及侧壁172形成沟槽180。
基板110包括硅、砷化镓、硅锗、碳化硅、或其他半导体材料的一种或多种，或者基板110包括适合作为形成集成电路基础的化合物半导体材料。在各种实施例中，基板110包括一个或多个集成电路，例如集成电路202(图2)，集成电路202的非限制性实例包括记忆体、逻辑、处理器、以及通讯电路。在一些实施例中，基板110包括在密封还120和一个或多个集成电路之间的场氧化物(未示出)。
密封环120包括多个介电层124，在此介电层124中设置有导电特征结构。顶部金属层122位于最顶部的介电层124中；多个通孔126位于交替的介电层124中，且在最顶部的介电层124下；多个导电层128位于介电层124中，且在具有通孔126的交替的介电层124之间。
介电层124包括二氧化硅、低k介电质、或具有机械和介电性质的另一种材料的一种或多种，而所述机械和介电性质适于导电特性的形成和支持。
顶部金属层122和顶表面121包括铜。通孔126和导电层128包括铜、铝、掺杂硅、钨、或其它导电材料的一种或多种。
如图1所描绘，设置顶部金属层122、通孔126、和导电层128于介电层124内部，使得密封环120在垂直方向上连续延伸，从而能够提供抵抗裂纹扩展(crack propagation)的屏障。在一些实施例中，例如在下述图2所描绘的实施例，设置密封环120于闭合的回路配置(loop configuration)内，此回路配置围绕在基板110上的晶粒的周边。在一些实施例中，沿着基板110上的晶粒的周边的一部分设置密封环120。
在图1所描绘的实施例中，包括通孔126的给定的介电层124可包括一个、两个、或三个通孔126，取决于介电层124。在一些实施例中，包括通孔126的介电层124包括超过三个通孔126。
在图1所描绘的实施例中，包括导电层128的给定的介电层124包括一个导电层128。在一些实施例中，包括导电层128的介电层124包括超过一个导电层128。
在图1所描绘的实施例中，密封环120包括三个介电层124，而此介电层124包括通孔126。在各种实施例中，密封环120包括少于或超过三个介电层124，而此介电层124包括通孔126。
在图1所描绘的实施例中，密封环120包括两个介电层124，而此介电层124包括导电层128。在各种实施例中，密封环120包括少于或超过两个介电层124，而此介电层124包括导电层128。
碳化硅层130包括底表面131，底表面131直接接触顶部金属层122的顶表面121，从而碳化硅层130与顶部金属层122相接。在一些实施例中，碳化硅层130包括未掺杂的碳化硅。在一些实施例中，碳化硅层130包括硼或另一种掺杂剂。
在一些实施例中，碳化硅层具有从到范围的厚度。在一些实施例中，碳化硅层具有从到范围的厚度。
钝化层140(亦称为下钝化层)包括一种或多种介电材料，此介电材料具有适合用于保护底层元件不受环境水分、机械应力、电荷、或辐射的损害或污染的性质。在一些实施例中，钝化层140包括二氧化硅、未掺杂的硅酸盐玻璃(undoped silicate glass，USG)、氮化硅(Si3N4)、氮氧化硅、或其它合适的介电材料的一种或多种。
在图1所描绘的实施例中，钝化层140包括氮化硅层142，其覆盖并相接碳化硅层130；硅酸盐玻璃层144，其覆盖并相接氮化硅层142；氮化硅层146，其覆盖并相接硅酸盐玻璃层144；硅酸盐玻璃层148，其覆盖并相接氮化硅层146。
在一些实施例中，氮化硅层142或氮化硅层146的一个或两个具有从到范围的厚度。在一些实施例中，硅酸盐玻璃层144或硅酸盐玻璃层148的一个或两个具有从到范围的厚度。
在图1所描绘的实施例中，钝化层140包括两个氮化硅层和两个硅酸盐玻璃层。在一些实施例中，钝化层140包括少于或超过两个氮化硅层。在一些实施例中，钝化层140包括少于或超过两个硅酸盐玻璃层。在一些实施例中，钝化层140包括在氮化硅层142、硅酸盐玻璃层144、氮化硅层146、或硅酸盐玻璃层148之下、之间、或替代其中一层或多层的一层或多层(未示出)，而此一层或多层包括氮化硅或硅酸盐玻璃以外的材料。
在一些实施例中，钝化层140没有包括覆盖碳化硅层130的氮化硅层142，并且碳化硅层130从顶部金属层122延伸到硅酸盐玻璃层144。在碳化硅层130从顶部金属层122延伸到硅酸盐玻璃层144的一些实施例中，碳化硅层130具有从到范围的厚度。
钝化层150(亦称为上钝化层)包括一种或多种介电材料，此介电材料具有适合用于保护底层元件不受环境水分、机械应力、电荷、或辐射的损害或污染的性质。在一些实施例中，钝化层150包括二氧化硅、硅酸盐玻璃、氮化硅、氮氧化硅、或其它合适的介电材料的一种或多种。
在一些实施例中，钝化层150包括与上述钝化层140类似的多个层(未示出)。在一些实施例中，钝化层150包括具有一种或多种材料的一层或多层，而此一种或多种材料与钝化层140中包含的一种或多种材料不同。
钝化堆叠160的侧壁162包括碳化硅层130的侧壁132、氮化硅层142的侧壁141、以及钝化层150的侧壁152。在图1所描绘的实施例中，侧壁132、141、以及152在垂直方向上对齐，使得侧壁162具有大致上呈直线的外形。
在一些实施例中，侧壁132相对于侧壁152是凹陷的，即图1所示碳化硅层130中用虚线表示的侧壁。在一些实施例中，侧壁132相对于侧壁152是凹陷的，且相差从到范围的距离。在一些实施例中，侧壁132相对于侧壁152是凹陷的，且相差从到范围的距离。在一些实施例中，侧壁132相对于侧壁152是凹陷的，且相差由蚀刻制程所决定的距离。
在侧壁132相对于侧壁152是凹陷的一些实施例中，相较于没有凹陷的实施例而言，扩大了顶表面121的面积，从而增加可用于与顶表面121形成连接(例如凸块结构(bumpstructure))的面积。
在图1所描绘的实施例中，侧壁162包括氮化硅层142的侧壁141。在钝化层140没有包括氮化硅层142的一些实施例中，侧壁162没有包括侧壁141，并且侧壁132与侧壁152相接。在钝化层140没有包括氮化硅层142的一些实施例中，侧壁162包括在侧壁132和侧壁152之间的硅酸盐玻璃层144的侧壁(未标注)。
钝化堆叠170的侧壁172包括碳化硅层130的侧壁134、氮化硅层142的侧壁143、以及钝化层150的侧壁154。在图1所描绘的实施例中，在垂直方向上对齐侧壁134、143、以及154，使得侧壁172具有大致上呈直线的外形。
在一些实施例中，侧壁134相对于侧壁154是凹陷的，即图1的碳化硅层130中用虚线表示的侧壁。在一些实施例中，侧壁134相对于侧壁154是凹陷的，且相差从到范围的距离。在一些实施例中，侧壁134相对于侧壁154是凹陷的，且相差从到范围的距离。在一些实施例中，侧壁134相对于侧壁154是凹陷的，且相差由蚀刻制程所决定的距离。
在侧壁132相对于侧壁152是凹陷的或侧壁134相对于侧壁154是凹陷的的一者或两者的一些实施例中，相较于没有凹陷的实施例(不论是侧壁132相对于侧壁152或侧壁134相对于侧壁154均没有凹陷)而言，扩大了顶表面121的面积。此扩大的面积增加了可用于与顶表面121形成连接(例如凸块结构)的面积。
在图1所描绘的实施例中，侧壁172包括氮化硅层142的侧壁143。在钝化层140没有包括氮化硅层142的一些实施例中，侧壁172没有包括侧壁143，并且侧壁134与侧壁154相接。在钝化层140没有包括氮化硅层142的一些实施例中，侧壁172包括在侧壁134和侧壁154之间的硅酸盐玻璃层144的侧壁(未标注)。
在图1所描绘的实施例中，沟槽结构100包括对应于通过沟槽180的中心线(未示出)而与侧壁172对称的侧壁162。在一些实施例中，侧壁162和侧壁172对应于通过沟槽180的中心线是不对称的。在一些实施例中，侧壁162没有包括侧壁132和141，并且侧壁152与顶表面121相接。在一些实施例中，侧壁172没有包括侧壁134和143，并且侧壁154与顶表面121相接。
如上述关于图1所讨论，沟槽结构100界定沟槽180至少包括一个侧壁，此侧壁包括与顶部金属层相接的碳化硅层的侧壁。因此，所配置的沟槽结构100与没有包括碳化硅层的沟槽结构相比，碳化硅层提供钝化层到顶部金属层的改善的附着力。与没有包括碳化硅层的沟槽结构的钝化层相比之下，藉由改善顶部金属层的附着力，沟槽结构100的钝化层能够更好地承受诸如晶粒分割的制造操作时的应力。
图2是根据一些实施例的沟槽结构100的示意图。图2描绘了由切割线210所分割的多个晶粒中的晶粒200内的上述图1的沟槽结构100的平面图。除了沟槽结构100外，晶粒200包括集成电路202。
在图2中，除了晶粒200以外，没有标注所述多个晶粒中的其他个体晶粒。在一些实施例中，所述多个晶粒中的所有晶粒具有与晶粒200相同的构造。在一些实施例中，所述多个晶粒包括一个或多个具有与晶粒200不同构造的晶粒。
集成电路202的非限制性实例包括记忆体、逻辑、处理器、以及通讯电路。在各种实施例中，集成电路202包括一个或多个接触垫或其他结构(未示出)，配置此一个或多个接触垫或其他结构以电性连接至集成电路202。
在图2所描绘的实施例中，密封环120包括内轮廓120A和外轮廓120B。如图1所描绘，由密封环120最左边的特征界定内轮廓120A，并且由密封环120最右边的特征界定外轮廓120B。在各种实施例中，由顶部金属层122或多个导电层128的任一个或多个界定内轮廓120A或外轮廓120B的一个或全部。
内轮廓120A围绕集成电路202，并且对应钝化堆叠160上的侧壁162。外轮廓120B由切割线210围绕，并且对应钝化堆叠170的侧壁172。顶表面121、侧壁162、和侧壁172形成沟槽180，沟槽180是封闭回路的结构且位于密封环120上方，并围绕晶粒200的周边。
在图2所描绘的实施例中，如上述关于图1所述，沟槽结构100包括顶表面121、碳化硅层130、钝化层150、和钝化层140(在钝化层150下，并且未标注)，因此提供了上述关于改善钝化层140和150到顶表面121的附着力的效益。
图3是根据一或多个实施例的形成诸如沟槽结构100(图1)的沟槽结构的方法300的流程图。图4A～图4E是根据一些实施例的沟槽结构400在对应于方法300的操作的各种制造阶段的示意图。可操作方法300以形成上述关于图1和图2所示的沟槽结构100，并且在一些实施例中，沟槽结构400可作为沟槽结构100。
图3中所描绘的方法300的操作顺序仅是用于说明；可以不同于图3中所描绘的顺序来执行方法300的操作。在一些实施例中，除了图3所描绘的操作之外，可在图3所描绘的操作之前、之间、和/或之后执行其他操作。
在操作310中，如图4A所描绘，直接沉积碳化硅层430于顶部金属层422上。顶部金属层422包括铜。在一些实施例中，顶部金属层422是密封环的顶部金属层。在一些实施例中，碳化硅层430和顶部金属层422分别是上述关于图1和图2所示的沟槽结构100的碳化硅层130和顶部金属层122。
在一些实施例中，沉积碳化硅层430包括使用化学气相沉积(chemical vapordeposition，CVD)制程或其他合适的沉积制程来沉积碳化硅层430。在一些实施例中，沉积碳化硅层430包括使用电浆辅助化学气相沉积(plasma enhanced CVD，PECVD)制程来沉积碳化硅层430。
在一些实施例中，沉积碳化硅层430包括沉积碳化硅层430至到的厚度。在一些实施例中，沉积碳化硅层430包括沉积碳化硅层430至到的厚度。在一些实施例中，沉积碳化硅层430包括沉积碳化硅层430至到的厚度。
在一些实施例中，沉积碳化硅层430包括将碳化硅层430与掺杂剂进行掺杂。在一些实施例中，沉积碳化硅层430包括将碳化硅层430与硼进行掺杂。
在操作320中，如图4B所描绘，形成第一钝化层(钝化层440)于碳化硅层430上。在一些实施例中，形成钝化层440包括直接形成钝化层440于碳化硅层430上。在一些实施例中，形成钝化层440包括形成钝化层440于覆盖碳化硅层430的另一层(未示出)上。
在一些实施例中，如图4B所描绘，形成钝化层440包括形成氮化硅层442、硅酸盐玻璃层444、氮化硅层446、以及硅酸盐玻璃层448。在一些实施例中，形成钝化层440对应形成上述关于图1和图2所示的沟槽结构100的钝化层140。
在一些实施例中，形成钝化层440包括使用化学气相沉积、电浆辅助化学气相沉积、或其他沉积制程以形成一层或多层。在一些实施例中，形成钝化层440包括形成钝化层440至到的厚度。在一些实施例中，形成钝化层440包括形成钝化层440至大约的厚度。在一些实施例中，形成钝化层440包括形成氮化硅层442、硅酸盐玻璃层444、氮化硅层446、或硅酸盐玻璃层448的一层或多层中的每一层至到的厚度。
在一些实施例中，形成钝化层440包括形成少于或超过两个氮化硅层。在一些实施例中，形成钝化层440包括形成少于或超过两个硅酸盐玻璃层。在一些实施例中，形成第一钝化层440包括在氮化硅层442、硅酸盐玻璃层444、氮化硅层446、或硅酸盐玻璃层448之下、之间、或替代其中一层或多层，而形成一层或多层，而此一层或多层包括氮化硅或硅酸盐玻璃以外的材料。
在操作330中，如图4C所描绘，去除钝化层440的一部分以形成第一开口475。在一些实施例中，去除钝化层440的一部分包括使用一个或多个蚀刻制程，例如湿式蚀刻、干式蚀刻、溅射蚀刻、或其他移除制程。在一些实施例中，去除钝化层440的一部分包括使用一种或多种蚀刻剂材料。在一些实施例中，去除钝化层440的一部分包括使用Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8、或其他类似的蚀刻剂材料的一种或多种。
在一些实施例中，去除钝化层440的一部分包括去除钝化层440的厚度的一部分以形成第一开口475。在一些实施例中，去除钝化层440的一部分包括去除钝化层440的厚度的全部和碳化硅层430的厚度的一部分，以形成第一开口475，从而暴露碳化硅层430。
在一些实施例中，如图4C所描绘，去除钝化层440的一部分包括去除氮化硅层442的厚度的一部分以形成第一开口475，从而暴露氮化硅层442。在一些实施例中，去除钝化层440的一部分包括去除氮化硅层442的厚度的全部和碳化硅层430的厚度的一部分，以形成第一开口475，从而暴露氮化硅层442和碳化硅层430。
在操作340中，如图4D所描绘，形成第二钝化层(钝化层450)于钝化层440上。形成钝化层450包括形成钝化层450的部分455于第一开口475中。在一些实施例中，形成钝化层450对应形成上述关于图1和图2所示的沟槽结构100的钝化层150。
在一些实施例中，形成钝化层450包括直接形成钝化层450于钝化层440上。在一些实施例中，形成钝化层450包括形成钝化层450于覆盖钝化层440的另一层(未示出)上。
在一些实施例中，形成钝化层450包括形成包括二氧化硅、硅酸盐玻璃、氮化硅、氮氧化硅、或其它合适的介电材料的一种或多种的一层或多层。在一些实施例中，形成钝化层450包括使用化学气相沉积、电浆辅助化学气相沉积、或其他沉积制程以形成一层或多层。在一些实施例中，形成钝化层450包括形成钝化层450至到的厚度。
在一些实施例中，形成钝化层450包括形成类似于氮化硅层442、硅酸盐玻璃层444、氮化硅层446、或硅酸盐玻璃层448的一个或多个的一层或多层(未示出)。在一些实施例中，形成钝化层450包括形成具有一种或多种材料的一层或多层，此一种或多种材料与形成钝化层440所使用的材料不同。
在操作350中，如图4E所描绘，藉由去除部分455的一部分以形成第二开口480。形成第二开口480包括暴露顶部金属层422的顶表面421。在一些实施例中，暴露顶部金属层422的顶表面421包括去除顶部金属层422的上部厚度。在一些实施例中，暴露顶部金属层422的顶表面421包括去除少于的顶部金属层422的上部厚度。在一些实施例中，形成第二开口480对应形成上述关于图1和图2所示的沟槽结构100的沟槽180。
在一些实施例中，形成第二开口480包括使用一个或多个蚀刻制程，例如湿式蚀刻、干式蚀刻、溅射蚀刻、或其他移除制程。在一些实施例中，形成第二开口480包括一种或多种蚀刻剂材料。在一些实施例中，形成第二开口480包括使用Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8、或其他类似的蚀刻剂材料的一种或多种。
在一些实施例中，形成第二开口480包括去除碳化硅层430的厚度的全部以暴露顶部金属层422。在一些实施例中，形成第二开口480包括去除碳化硅层430的厚度的一部分以暴露顶部金属层422。
在一些实施例中，形成第二开口480包括去除钝化层440的厚度的一部分，从而暴露钝化层440。在一些实施例中，形成第二开口480包括去除氮化硅层442的厚度的一部分，从而暴露钝化层440。
在一些实施例中，形成第二开口480包括使用蚀刻剂材料去除碳化硅层430，此蚀刻剂材料与去除钝化层440或450的一或两者的部分时所使用的蚀刻剂材料相同。在一些实施例中，形成第二开口480包括使用蚀刻剂材料去除碳化硅层430，此蚀刻剂材料与去除钝化层440或450的一个或多个部分时所使用的一种或多种蚀刻剂材料不同。
如图4E所描绘，形成第二开口480包括形成侧壁462和472。在一些实施例中，形成侧壁462和472分别对应形成上述关于图1和图2所示的沟槽结构100的侧壁162和172。
形成侧壁462包括形成碳化硅层430的侧壁432、氮化硅层442的侧壁441、以及钝化层450的侧壁452。在图4E描绘的实施例中，在垂直方向上对齐以形成侧壁432、441、以及452，使得侧壁462具有大致上呈直线的外形。
形成侧壁472包括形成碳化硅层430的侧壁434、氮化硅层442的侧壁443、以及钝化层450的侧壁454。在图4E描绘的实施例中，在垂直方向上对齐以形成侧壁434、443、以及454，使得侧壁472具有大致上呈直线的外形。
在一些实施例中，形成侧壁432和434(图4E的碳化硅层430中用虚线表示的侧壁)以分别相对于侧壁452和454是凹陷的。在一些实施例中，侧壁432和434相对于对应的侧壁452和454是凹陷的，且相差从到范围的距离。在一些实施例中，侧壁432和434相对于对应的侧壁452和454是凹陷的，且相差从到范围的距离。
在一些实施例中，在相同的蚀刻制程中形成侧壁432、434、441、以及443。在一些实施例中，形成相对于对应的侧壁452和454是凹陷的侧壁432和434，是用于形成侧壁432、434、441、以及443的相同的蚀刻制程的一部分。在一些实施例中，在蚀刻制程中形成侧壁432和434，此蚀刻制程与形成侧壁441和443所使用的蚀刻制程不同。在一些实施例中，形成相对于对应的侧壁452和454是凹陷的侧壁432和434，是用于形成侧壁432和434的蚀刻制程的一部分，并且和用于形成侧壁441和443的蚀刻制程不同。
在形成侧壁432和434相对于对应的侧壁452和454呈凹陷的一些实施例中，与侧壁432和434相对于对应的侧壁452和454没有凹陷的实施例相比，扩大了暴露的顶表面421的面积。此扩大的面积增加了可用于与顶表面421形成连接(例如凸块结构)的面积。
在图4E所描绘的实施例中，形成侧壁462和472包括形成氮化硅层442的侧壁441和443。在钝化层440没有包括氮化硅层442的一些实施例中，形成侧壁462和472没有包括形成侧壁441和443。在钝化层440没有包括氮化硅层442的一些实施例中，形成侧壁462和472包括形成硅酸盐玻璃层444的侧壁(未标注)。
在图4E所描绘的实施例中，形成第二开口480包括从部分455形成侧壁462和472，使得侧壁462和472相对于通过第二开口480的中心线(未示出)是对称的。在一些实施例中，形成第二开口480包括去除部分455的额外的量(或全部)，使得侧壁462没有包括侧壁452和/或侧壁472没有包括侧壁454。
方法300的操作可用于形成包括至少一个侧壁的沟槽结构，此至少一个侧壁包括与顶部金属层相接的碳化硅层的侧壁。相较于没有包括形成碳化硅层的方法，方法300可用于形成具有由碳化硅层所提供的钝化层到顶部金属层的改善的附着力的沟槽结构。与使用没有包括形成碳化硅层的方法所形成的沟槽结构的钝化层相比，藉由改善顶部金属层的附着力，使用方法300所形成的沟槽结构的钝化层能够更好地承受诸如晶粒分割的制造操作时的应力。
在一些实施例中，沟槽结构包括顶部金属层；位于顶部金属层上的碳化硅层；覆盖碳化硅层的第一钝化层；以及覆盖第一钝化层的第二钝化层。沟槽结构的第一侧壁、沟槽结构的第二侧壁、以及顶部金属层形成沟槽，并且至少一个第一侧壁或第二侧壁包括碳化硅层的侧壁以及第二钝化层的侧壁。
在其他实例中，第一钝化层包括与碳化硅层相接的氮化硅层；以及至少一个第一侧壁或第二侧壁包括包括氮化硅层的侧壁。
在其他实例中，至少一个第一侧壁或第二侧壁包括与第二钝化层的侧壁相接的碳化硅层的侧壁。
在其他实例中，至少一个第一侧壁或第二侧壁包括相对于第二钝化层的侧壁是凹陷的的碳化硅层的侧壁。
在其他实例中，碳化硅层包括掺杂剂。
在其他实例中，顶部金属层是密封环的一部分。
在其他实例中，第一钝化层包括多个层，此多个层的两个层包括未掺杂的硅酸盐玻璃(USG)，并且此多个层的第三层包括氮化硅(Si3N4)。
在其他实例中，第二钝化层的部分位于第一钝化层和至少一个第一侧壁或第二侧壁之间。
在一些实施例中，密封环结构包括密封环，密封环包括顶部金属层；内侧壁，对应密封环的内轮廓；外侧壁，对应密封环的外轮廓。顶部金属层、内侧壁、以及外侧壁形成覆盖蜜蜂环的沟槽，并且每一个内侧壁和外侧壁包括在顶部金属层上的碳化硅层的侧壁和覆盖碳化硅层的上钝化层的侧壁。
在其他实例中，每一个内侧壁和外侧壁包括在碳化硅层的侧壁与上钝化层的侧壁之间的氮化硅(Si3N4)层的侧壁。
在其他实例中，氮化硅层是包括在下钝化层的多个氮化硅层中的一个氮化硅层。
在其他实例中，下钝化层包括多个未掺杂的硅酸盐玻璃层。
在其他实例中，密封环结构进一步包括在上钝化层与碳化硅层之间的下钝化层，其中上钝化层的侧壁与碳化硅层的侧壁相接。
在其他实例中，每一个内侧壁和外侧壁包括相对于上钝化层的侧壁的侧壁是凹陷的的碳化硅层的侧壁。
在其他实例中，密封环围绕集成电路，并且被划线所围绕。
在一些实施例中，形成沟槽结构的方法包括沉积碳化硅层于顶部金属层上；形成第一钝化层于碳化硅层上；去除第一钝化层的部分以形成第一开口；以及形成第二钝化层于第一钝化层上，第二钝化层包括在第一开口中的第一部分。此方法还包括藉由去除第二钝化层的第一部分的一部分以形成第二开口，其中形成第二开口暴露顶部金属层。
在其他实例中，去除第一钝化层的部分以形成第一开口暴露第一钝化层的氮化硅层。
在其他实例中，形成第二开口暴露碳化硅层。
在其他实例中，形成第二开口暴露第一钝化层。
在其他实例中，沉积碳化硅层包括沉积碳化硅层至到的厚度。
上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的各方面。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的和/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (1)

1.一种沟槽结构，其特征在于，包括：
一顶部金属层；
一碳化硅层，位于该顶部金属层上；
一第一钝化层，覆盖该碳化硅层；以及
一第二钝化层，覆盖该第一钝化层，
其中
该沟槽结构的一第一侧壁、该沟槽结构的一第二侧壁、以及该顶部金属层形成一沟槽，并且
该第一侧壁或该第二侧壁的至少一者包括：
该碳化硅层的一侧壁；以及
该第二钝化层的一侧壁。
CN201711163286.5A 2017-06-19 2017-11-21 沟槽结构 Pending CN109148378A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/626,681 US10115679B1 (en) 2017-06-19 2017-06-19 Trench structure and method
US15/626,681 2017-06-19

Publications (1)

Publication Number Publication Date
CN109148378A true CN109148378A (zh) 2019-01-04

Family

ID=63895124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711163286.5A Pending CN109148378A (zh) 2017-06-19 2017-11-21 沟槽结构

Country Status (3)

Country Link
US (2) US10115679B1 (zh)
CN (1) CN109148378A (zh)
TW (1) TW201906093A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133254B2 (en) 2018-09-28 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid power rail structure
CN109560114B (zh) * 2018-12-06 2021-01-26 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置
US11011521B2 (en) * 2019-05-28 2021-05-18 Micron Technology, Inc. Semiconductor structure patterning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686559A (en) * 1984-08-03 1987-08-11 Advanced Micro Devices, Inc. Topside sealing of integrated circuit device
US20030008493A1 (en) * 2001-07-03 2003-01-09 Shyh-Dar Lee Interconnect structure manufacturing
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7456507B2 (en) 2006-01-12 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
EP2520331A3 (en) * 2006-04-12 2013-02-20 Proteus Digital Health, Inc. Void-free implantable hermetically sealed structures
US7615480B2 (en) * 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
US9269678B2 (en) * 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9362222B2 (en) * 2013-10-28 2016-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (MIM) capacitor
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Also Published As

Publication number Publication date
US20190067215A1 (en) 2019-02-28
TW201906093A (zh) 2019-02-01
US10424549B2 (en) 2019-09-24
US10115679B1 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
CN109148378A (zh) 沟槽结构
US5831330A (en) Die seal structure for a semiconductor integrated circuit
US7663159B2 (en) Seal ring corner design
US7786014B2 (en) Electronic device and method for making the same
US9048246B2 (en) Die seal ring and method of forming the same
CN109390318A (zh) 包括虚设接触的半导体器件
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
US11374000B2 (en) Trench capacitor with lateral protrusion structure
TWI762800B (zh) 半導體元件及其製備方法
CN109216363A (zh) 存储器结构及其制造方法
US10707151B2 (en) Through silicon via structure and method for manufacturing the same
TWI717173B (zh) 記憶體裝置及其製造方法
CN109087886B (zh) 金属互连结构及其制作方法
CN107346743B (zh) 半导体结构及其制造方法
US7696108B2 (en) Method of forming shadow layer on the wafer bevel
CN106340444A (zh) 隔离结构上具有抗蚀保护氧化物的半导体结构及其制造方法
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN110120340B (zh) 半导体元件及其制造方法
KR20200100620A (ko) 미세 전자 기계 컴포넌트 및 그 제조 방법
US20090224360A1 (en) Semiconductor integrated circuit device and method of fabricating the same
CN113257783B (zh) 存储器装置及其制造方法
CN110867372B (zh) 一种半导体器件的形成方法
CN108110016B (zh) 一种半导体器件及其制作方法
US10777522B2 (en) Semiconductor structure and method of manufacturing the same
US6521520B1 (en) Semiconductor wafer arrangement and method of processing a semiconductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104