TW201906093A - 溝槽結構 - Google Patents

溝槽結構 Download PDF

Info

Publication number
TW201906093A
TW201906093A TW106139981A TW106139981A TW201906093A TW 201906093 A TW201906093 A TW 201906093A TW 106139981 A TW106139981 A TW 106139981A TW 106139981 A TW106139981 A TW 106139981A TW 201906093 A TW201906093 A TW 201906093A
Authority
TW
Taiwan
Prior art keywords
layer
sidewall
passivation layer
sidewalls
forming
Prior art date
Application number
TW106139981A
Other languages
English (en)
Inventor
郭富強
郭仕奇
李宗憲
陳盈薰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906093A publication Critical patent/TW201906093A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種溝槽結構，包括頂部金屬層；在頂部金屬層上的碳化矽(SiC)層；覆蓋碳化矽層的第一鈍化層；以及覆蓋第一鈍化層的第二鈍化層。溝槽結構還包括第一側壁和第二側壁，第一側壁、第二側壁、以及頂部金屬層一起形成溝槽。第一側壁及第二側壁中的至少一者包括第二鈍化層的側壁和碳化矽層的側壁。

Description

溝槽結構
本發明實施例係有關一種溝槽結構。
當切割線分割個體晶粒(die)時，通常在基板上形成積體電路(Integrated circuits，ICs)。製造操作通常包括沿著切割線切割以將基板分割成個體晶粒。
為了在切割操作期間保護積體電路免受應力所引起的破裂，包含積體電路的晶粒通常包括保護結構。此種結構之一是沿著晶粒的周邊圍繞積體電路的密封環。在一些情況下，在一些或全部密封環上的溝槽結構可作為積體電路的應力緩衝。
一種溝槽結構，包括：一頂部金屬層；一碳化矽層，位於頂部金屬層上；一第一鈍化層，覆蓋碳化矽層；以及一第二鈍化層，覆蓋第一鈍化層，其中溝槽結構的一第一側壁、溝槽結構的一第二側壁、以及頂部金屬層形成一溝槽，並且至少一個第一側壁或第二側壁包括：碳化矽層的一側壁；以及第二鈍化層的一側壁。
100‧‧‧溝槽結構
110‧‧‧基板
120‧‧‧密封環
120A‧‧‧內輪廓
120B‧‧‧外輪廓
121‧‧‧頂表面
122‧‧‧頂部金屬層
124‧‧‧介電層
126‧‧‧通孔
128‧‧‧導電層
130‧‧‧碳化矽層
131‧‧‧底表面
132‧‧‧側壁
134‧‧‧側壁
140‧‧‧鈍化層
141‧‧‧側壁
142‧‧‧氮化矽層
143‧‧‧側壁
144‧‧‧矽酸鹽玻璃層
146‧‧‧氮化矽層
148‧‧‧矽酸鹽玻璃層
150‧‧‧鈍化層
152‧‧‧側壁
154‧‧‧側壁
160‧‧‧鈍化堆疊
162‧‧‧側壁
170‧‧‧鈍化堆疊
172‧‧‧側壁
180‧‧‧溝槽
200‧‧‧晶粒
202‧‧‧積體電路
210‧‧‧劃線
300‧‧‧方法
310、320、330、340、350‧‧‧操作
400‧‧‧溝槽結構
421‧‧‧頂表面
422‧‧‧頂部金屬層
430‧‧‧碳化矽層
432‧‧‧側壁
434‧‧‧側壁
440‧‧‧鈍化層
441‧‧‧側壁
443‧‧‧側壁
442‧‧‧氮化矽層
444‧‧‧矽酸鹽玻璃層
446‧‧‧氮化矽層
448‧‧‧矽酸鹽玻璃層
450‧‧‧鈍化層
452‧‧‧側壁
454‧‧‧側壁
455‧‧‧部分
462‧‧‧側壁
472‧‧‧側壁
475‧‧‧第一開口
480‧‧‧第二開口
當結合附圖閱讀時，從以下詳細描述中可以更好地理解本揭露之各個方面。應當注意，依據業界的標準做法，各特徵未按比例繪製。實際上，多個特徵之尺寸可任意增大或縮小，以便使論述明晰。
第1圖是根據一些實施例的溝槽結構示意圖。
第2圖是根據一些實施例的溝槽結構示意圖。
第3圖是根據一些實施例的形成溝槽結構的方法的流程圖。
第4A圖~第4E圖是根據一些實施例的在各種製造階段的溝槽結構示意圖。
以下揭露提供許多不同實施例或實例，以用於實現所提供標的物之不同的特徵。下文描述構件、值、操作、材料、排列等之特定實例以簡化本揭露。當然，此等僅僅為實例，並不旨在限制本揭露。其他構件、值、操作、材料、排列等亦可用於本揭露。舉例而言，在隨後描述中的在第二特徵上方或在第二特徵上形成第一特徵可包括形成直接接觸的第一特徵和第二特徵之實施例，還可以包括在第一特徵及第二特徵之間形成額外特徵，從而使第一特徵和第二特徵不直接接觸之實施例。另外，本揭露在各實例中可重複元件 符號及/或字母。此重複係出於簡化及清楚之目的，且本身不指示所論述各實施例及/或構造之間的關係。
另外，空間相對用語，諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」及類似者，在此用於簡化描述附圖所示的一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除附圖中描繪之方向外，空間相對用語旨在包含於使用或操作中之裝置的不同方向。設備可為不同之方向(旋轉90度或在其他的方向)，並且在此使用之空間相關描述詞也可相應地被解釋。
在各種實施例中，溝槽結構包括密封環的頂部金屬層、直接覆蓋頂部金屬層的碳化矽(SiC)層、以及至少一個側壁，此側壁包括在頂部金屬層與一個或多個鈍化層之間的碳化矽層。相較於沒有包括碳化矽層之溝槽結構，此各種實施例通過使用碳化矽層，提供一或多個鈍化層到頂部金屬層之改善的附著力。
第1圖是根據一些實施例的溝槽結構100示意圖。在一些實施例中，溝槽結構100也被稱為密封環結構。第1圖描繪溝槽結構100和基板110的橫截面圖，溝槽結構100位於基板110上。
溝槽結構100包括位於基板110上的密封環120；覆蓋密封環120的碳化矽層130；覆蓋碳化矽層130的鈍化層140；以及覆蓋鈍化層140的鈍化層150。
密封環120包括具有頂表面121的頂部金屬層122。設置碳化矽層130、鈍化層140、以及鈍化層150為包括側壁162的鈍化堆疊160和包括側壁172的鈍化堆疊170。頂表面121、側壁162、以及側壁172形成溝槽180。
基板110包括矽、砷化鎵、矽鍺、碳化矽、或其他半導體材料的一種或多種，或者基板110包括適合作為形成積體電路基礎的化合物半導體材料。在各種實施例中，基板110包括一個或多個積體電路，例如積體電路202(第2圖)，積體電路202之非限制性實例包括記憶體、邏輯、處理器、以及通訊電路。在一些實施例中，基板110包括在密封還120和一個或多個積體電路之間的場氧化物(未示出)。
密封環120包括多個介電層124，在此介電層124中設置有導電特徵結構。頂部金屬層122位於最頂部的介電層124中；多個通孔126位於交替的介電層124中，且在最頂部的介電層124下；多個導電層128位於介電層124中，且在具有通孔126之交替的介電層124之間。
介電層124包括二氧化矽、低k介電質、或具有機械和介電性質的另一種材料的一種或多種，而所述機械和介電性質適於導電特性的形成和支持。
頂部金屬層122和頂表面121包括銅。通孔126和導電層128包括銅、鋁、摻雜矽、鎢、或其它導電材料的一種或多種。
如第1圖所描繪，設置頂部金屬層122、通孔126、和導電層128於介電層124內部，使得密封環120在垂 直方向上連續延伸，從而能夠提供抵抗裂紋擴展(crack propagation)的屏障。在一些實施例中，例如在下述第2圖所描繪的實施例，設置密封環120於閉合的迴路配置(loop configuration)內，此迴路配置圍繞在基板110上的晶粒的周邊。在一些實施例中，沿著基板110上的晶粒的周邊的一部分設置密封環120。
在第1圖所描繪的實施例中，包括通孔126之給定的介電層124可包括一個、兩個、或三個通孔126，取決於介電層124。在一些實施例中，包括通孔126之介電層124包括超過三個通孔126。
在第1圖所描繪的實施例中，包括導電層128之給定的介電層124包括一個導電層128。在一些實施例中，包括導電層128之介電層124包括超過一個導電層128。
在第1圖所描繪的實施例中，密封環120包括三個介電層124，而此介電層124包括通孔126。在各種實施例中，密封環120包括少於或超過三個介電層124，而此介電層124包括通孔126。
在第1圖所描繪的實施例中，密封環120包括兩個介電層124，而此介電層124包括導電層128。在各種實施例中，密封環120包括少於或超過兩個介電層124，而此介電層124包括導電層128。
碳化矽層130包括底表面131，底表面131直接接觸頂部金屬層122的頂表面121，從而碳化矽層130與頂部金屬層122相接。在一些實施例中，碳化矽層130包括未 摻雜的碳化矽。在一些實施例中，碳化矽層130包括硼或另一種摻雜劑。
在一些實施例中，碳化矽層具有從200Å到2000Å範圍的厚度。在一些實施例中，碳化矽層具有從500Å到1500Å範圍的厚度。
鈍化層140(亦稱為下鈍化層)包括一種或多種介電材料，此介電材料具有適合用於保護底層元件不受環境水分、機械應力、電荷、或輻射的損害或污染的性質。在一些實施例中，鈍化層140包括二氧化矽、未摻雜的矽酸鹽玻璃(undoped silicate glass，USG)、氮化矽(Si3N4)、氮氧化矽、或其它合適的介電材料的一種或多種。
在第1圖所描繪的實施例中，鈍化層140包括氮化矽層142，其覆蓋並相接碳化矽層130；矽酸鹽玻璃層144，其覆蓋並相接氮化矽層142；氮化矽層146，其覆蓋並相接矽酸鹽玻璃層144；矽酸鹽玻璃層148，其覆蓋並相接氮化矽層146。
在一些實施例中，氮化矽層142或氮化矽層146之一個或兩個具有從500Å到1500Å範圍的厚度。在一些實施例中，矽酸鹽玻璃層144或矽酸鹽玻璃層148之一個或兩個具有從500Å到1500Å範圍的厚度。
在第1圖所描繪的實施例中，鈍化層140包括兩個氮化矽層和兩個矽酸鹽玻璃層。在一些實施例中，鈍化層140包括少於或超過兩個氮化矽層。在一些實施例中，鈍化層140包括少於或超過兩個矽酸鹽玻璃層。在一些實施例 中，鈍化層140包括在氮化矽層142、矽酸鹽玻璃層144、氮化矽層146、或矽酸鹽玻璃層148之下、之間、或替代其中一層或多層之一層或多層(未示出)，而此一層或多層包括氮化矽或矽酸鹽玻璃以外的材料。
在一些實施例中，鈍化層140沒有包括覆蓋碳化矽層130的氮化矽層142，並且碳化矽層130從頂部金屬層122延伸到矽酸鹽玻璃層144。在碳化矽層130從頂部金屬層122延伸到矽酸鹽玻璃層144的一些實施例中，碳化矽層130具有從1000Å到3000Å範圍的厚度。
鈍化層150(亦稱為上鈍化層)包括一種或多種介電材料，此介電材料具有適合用於保護底層元件不受環境水分、機械應力、電荷、或輻射的損害或污染的性質。在一些實施例中，鈍化層150包括二氧化矽、矽酸鹽玻璃、氮化矽、氮氧化矽、或其它合適的介電材料的一種或多種。
在一些實施例中，鈍化層150包括與上述鈍化層140類似的多個層(未示出)。在一些實施例中，鈍化層150包括具有一種或多種材料之一層或多層，而此一種或多種材料與鈍化層140中包含的一種或多種材料不同。
鈍化堆疊160的側壁162包括碳化矽層130的側壁132、氮化矽層142的側壁141、以及鈍化層150的側壁152。在第1圖所描繪的實施例中，側壁132、141、以及152在垂直方向上對齊，使得側壁162具有大致上呈直線的外形。
在一些實施例中，側壁132相對於側壁152是凹陷的，即第1圖所示碳化矽層130中用虛線表示的側壁。在一些實施例中，側壁132相對於側壁152是凹陷的，且相差從50Å到500Å範圍的距離。在一些實施例中，側壁132相對於側壁152是凹陷的，且相差從100Å到300Å範圍的距離。在一些實施例中，側壁132相對於側壁152是凹陷的，且相差由蝕刻製程所決定的距離。
在側壁132相對於側壁152是凹陷的一些實施例中，相較於沒有凹陷的實施例而言，擴大了頂表面121的面積，從而增加可用於與頂表面121形成連接(例如凸塊結構(bump structure))的面積。
在第1圖所描繪的實施例中，側壁162包括氮化矽層142的側壁141。在鈍化層140沒有包括氮化矽層142的一些實施例中，側壁162沒有包括側壁141，並且側壁132與側壁152相接。在鈍化層140沒有包括氮化矽層142的一些實施例中，側壁162包括在側壁132和側壁152之間的矽酸鹽玻璃層144的側壁(未標註)。
鈍化堆疊170的側壁172包括碳化矽層130的側壁134、氮化矽層142的側壁143、以及鈍化層150的側壁154。在第1圖所描繪的實施例中，在垂直方向上對齊側壁134、143、以及154，使得側壁172具有大致上呈直線的外形。
在一些實施例中，側壁134相對於側壁154是凹陷的，即第1圖的碳化矽層130中用虛線表示的側壁。在一 些實施例中，側壁134相對於側壁154是凹陷的，且相差從50Å到500Å範圍的距離。在一些實施例中，側壁134相對於側壁154是凹陷的，且相差從100Å到300Å範圍的距離。在一些實施例中，側壁134相對於側壁154是凹陷的，且相差由蝕刻製程所決定的距離。
在側壁132相對於側壁152是凹陷的或側壁134相對於側壁154是凹陷的之一者或兩者的一些實施例中，相較於沒有凹陷的實施例(不論是側壁132相對於側壁152或側壁134相對於側壁154均沒有凹陷)而言，擴大了頂表面121的面積。此擴大的面積增加了可用於與頂表面121形成連接(例如凸塊結構)的面積。
在第1圖所描繪的實施例中，側壁172包括氮化矽層142的側壁143。在鈍化層140沒有包括氮化矽層142的一些實施例中，側壁172沒有包括側壁143，並且側壁134與側壁154相接。在鈍化層140沒有包括氮化矽層142的一些實施例中，側壁172包括在側壁134和側壁154之間的矽酸鹽玻璃層144的側壁(未標註)。
在第1圖所描繪的實施例中，溝槽結構100包括對應於通過溝槽180的中心線(未示出)而與側壁172對稱之側壁162。在一些實施例中，側壁162和側壁172對應於通過溝槽180的中心線是不對稱的。在一些實施例中，側壁162沒有包括側壁132和141，並且側壁152與頂表面121相接。在一些實施例中，側壁172沒有包括側壁134和143，並且側壁154與頂表面121相接。
如上述關於第1圖所討論，溝槽結構100界定溝槽180至少包括一個側壁，此側壁包括與頂部金屬層相接的碳化矽層的側壁。因此，所配置的溝槽結構100與沒有包括碳化矽層的溝槽結構相比，碳化矽層提供鈍化層到頂部金屬層的改善的附著力。與沒有包括碳化矽層之溝槽結構的鈍化層相比之下，藉由改善頂部金屬層的附著力，溝槽結構100的鈍化層能夠更好地承受諸如晶粒分割之製造操作時的應力。
第2圖是根據一些實施例的溝槽結構100的示意圖。第2圖描繪了由切割線210所分割的多個晶粒中的晶粒200內的上述第1圖之溝槽結構100的平面圖。除了溝槽結構100外，晶粒200包括積體電路202。
在第2圖中，除了晶粒200以外，沒有標註所述多個晶粒中的其他個體晶粒。在一些實施例中，所述多個晶粒中的所有晶粒具有與晶粒200相同的構造。在一些實施例中，所述多個晶粒包括一個或多個具有與晶粒200不同構造的晶粒。
積體電路202之非限制性實例包括記憶體、邏輯、處理器、以及通訊電路。在各種實施例中，積體電路202包括一個或多個接觸墊或其他結構(未示出)，配置此一個或多個接觸墊或其他結構以電性連接至積體電路202。
在第2圖所描繪的實施例中，密封環120包括內輪廓120A和外輪廓120B。如第1圖所描繪，由密封環120最左邊的特徵界定內輪廓120A，並且由密封環120最右邊 的特徵界定外輪廓120B。在各種實施例中，由頂部金屬層122或多個導電層128的任一個或多個界定內輪廓120A或外輪廓120B的一個或全部。
內輪廓120A圍繞積體電路202，並且對應鈍化堆疊160上的側壁162。外輪廓120B由切割線210圍繞，並且對應鈍化堆疊170的側壁172。頂表面121、側壁162、和側壁172形成溝槽180，溝槽180是封閉迴路之結構且位在密封環120上方，並圍繞晶粒200的周邊。
在第2圖所描繪的實施例中，如上述關於第1圖所述，溝槽結構100包括頂表面121、碳化矽層130、鈍化層150、和鈍化層140(在鈍化層150下，並且未標註)，因此提供了上述關於改善鈍化層140和150到頂表面121之附著力的效益。
第3圖是根據一或多個實施例的形成諸如溝槽結構100(第1圖)之溝槽結構的方法300的流程圖。第4A圖~第4E圖是根據一些實施例的溝槽結構400在對應於方法300的操作之各種製造階段的示意圖。可操作方法300以形成上述關於第1圖和第2圖所示之溝槽結構100，並且在一些實施例中，溝槽結構400可作為溝槽結構100。
第3圖中所描繪的方法300的操作順序僅是用於說明；可以不同於第3圖中所描繪的順序來執行方法300的操作。在一些實施例中，除了第3圖所描繪的操作之外，可在第3圖所描繪的操作之前、之間、和/或之後執行其他操作。
在操作310中，如第4A圖所描繪，直接沉積碳化矽層430於頂部金屬層422上。頂部金屬層422包括銅。在一些實施例中，頂部金屬層422是密封環的頂部金屬層。在一些實施例中，碳化矽層430和頂部金屬層422分別是上述關於第1圖和第2圖所示之溝槽結構100的碳化矽層130和頂部金屬層122。
在一些實施例中，沉積碳化矽層430包括使用化學氣相沈積(chemical vapor deposition，CVD)製程或其他合適的沉積製程來沉積碳化矽層430。在一些實施例中，沉積碳化矽層430包括使用電漿輔助化學氣相沈積(plasma enhanced CVD，PECVD)製程來沉積碳化矽層430。
在一些實施例中，沉積碳化矽層430包括沉積碳化矽層430至200Å到2000Å的厚度。在一些實施例中，沉積碳化矽層430包括沉積碳化矽層430至500Å到1500Å的厚度。在一些實施例中，沉積碳化矽層430包括沉積碳化矽層430至1000Å到3000Å的厚度。
在一些實施例中，沉積碳化矽層430包括將碳化矽層430與摻雜劑進行摻雜。在一些實施例中，沉積碳化矽層430包括將碳化矽層430與硼進行摻雜。
在操作320中，如第4B圖所描繪，形成第一鈍化層(鈍化層440)於碳化矽層430上。在一些實施例中，形成鈍化層440包括直接形成鈍化層440於碳化矽層430上。 在一些實施例中，形成鈍化層440包括形成鈍化層440於覆蓋碳化矽層430的另一層(未示出)上。
在一些實施例中，如第4B圖所描繪，形成鈍化層440包括形成氮化矽層442、矽酸鹽玻璃層444、氮化矽層446、以及矽酸鹽玻璃層448。在一些實施例中，形成鈍化層440對應形成上述關於第1圖和第2圖所示之溝槽結構100的鈍化層140。
在一些實施例中，形成鈍化層440包括使用化學氣相沈積、電漿輔助化學氣相沈積、或其他沉積製程以形成一層或多層。在一些實施例中，形成鈍化層440包括形成鈍化層440至2500Å到3500Å的厚度。在一些實施例中，形成鈍化層440包括形成鈍化層440至大約3000Å的厚度。在一些實施例中，形成鈍化層440包括形成氮化矽層442、矽酸鹽玻璃層444、氮化矽層446、或矽酸鹽玻璃層448的一層或多層中的每一層至500Å到1500Å的厚度。
在一些實施例中，形成鈍化層440包括形成少於或超過兩個氮化矽層。在一些實施例中，形成鈍化層440包括形成少於或超過兩個矽酸鹽玻璃層。在一些實施例中，形成第一鈍化層440包括在氮化矽層442、矽酸鹽玻璃層444、氮化矽層446、或矽酸鹽玻璃層448之下、之間、或替代其中一層或多層，而形成一層或多層，而此一層或多層包括氮化矽或矽酸鹽玻璃以外的材料。
在操作330中，如第4C圖所描繪，去除鈍化層440的一部分以形成第一開口475。在一些實施例中，去除 鈍化層440的一部分包括使用一個或多個蝕刻製程，例如濕式蝕刻、乾式蝕刻、濺射蝕刻、或其他移除製程。在一些實施例中，去除鈍化層440的一部分包括使用一種或多種蝕刻劑材料。在一些實施例中，去除鈍化層440的一部分包括使用Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8、或其他類似的蝕刻劑材料的一種或多種。
在一些實施例中，去除鈍化層440的一部分包括去除鈍化層440的厚度的一部分以形成第一開口475。在一些實施例中，去除鈍化層440的一部分包括去除鈍化層440的厚度的全部和碳化矽層430的厚度的一部分，以形成第一開口475，從而暴露碳化矽層430。
在一些實施例中，如第4C圖所描繪，去除鈍化層440的一部分包括去除氮化矽層442的厚度的一部分以形成第一開口475，從而暴露氮化矽層442。在一些實施例中，去除鈍化層440的一部分包括去除氮化矽層442的厚度的全部和碳化矽層430的厚度的一部分，以形成第一開口475，從而暴露氮化矽層442和碳化矽層430。
在操作340中，如第4D圖所描繪，形成第二鈍化層(鈍化層450)於鈍化層440上。形成鈍化層450包括形成鈍化層450的部分455於第一開口475中。在一些實施例中，形成鈍化層450對應形成上述關於第1圖和第2圖所示之溝槽結構100的鈍化層150。
在一些實施例中，形成鈍化層450包括直接形成鈍化層450於鈍化層440上。在一些實施例中，形成鈍化 層450包括形成鈍化層450於覆蓋鈍化層440的另一層(未示出)上。
在一些實施例中，形成鈍化層450包括形成包括二氧化矽、矽酸鹽玻璃、氮化矽、氮氧化矽、或其它合適的介電材料的一種或多種的一層或多層。在一些實施例中，形成鈍化層450包括使用化學氣相沈積、電漿輔助化學氣相沈積、或其他沉積製程以形成一層或多層。在一些實施例中，形成鈍化層450包括形成鈍化層450至6000Å到8000Å的厚度。
在一些實施例中，形成鈍化層450包括形成類似於氮化矽層442、矽酸鹽玻璃層444、氮化矽層446、或矽酸鹽玻璃層448的一個或多個的一層或多層(未示出)。在一些實施例中，形成鈍化層450包括形成具有一種或多種材料之一層或多層，此一種或多種材料與形成鈍化層440所使用的材料不同。
在操作350中，如第4E圖所描繪，藉由去除部分455的一部分以形成第二開口480。形成第二開口480包括暴露頂部金屬層422的頂表面421。在一些實施例中，暴露頂部金屬層422的頂表面421包括去除頂部金屬層422的上部厚度。在一些實施例中，暴露頂部金屬層422的頂表面421包括去除少於10Å的頂部金屬層422的上部厚度。在一些實施例中，形成第二開口480對應形成上述關於第1圖和第2圖所示之溝槽結構100的溝槽180。
在一些實施例中，形成第二開口480包括使用一個或多個蝕刻製程，例如濕式蝕刻、乾式蝕刻、濺射蝕刻、或其他移除製程。在一些實施例中，形成第二開口480包括一種或多種蝕刻劑材料。在一些實施例中，形成第二開口480包括使用Cl2、SF6、HBr、HCl、CF4、CHF3、C2F6、C4F8、或其他類似的蝕刻劑材料的一種或多種。
在一些實施例中，形成第二開口480包括去除碳化矽層430的厚度的全部以暴露頂部金屬層422。在一些實施例中，形成第二開口480包括去除碳化矽層430的厚度的一部分以暴露頂部金屬層422。
在一些實施例中，形成第二開口480包括去除鈍化層440的厚度的一部分，從而暴露鈍化層440。在一些實施例中，形成第二開口480包括去除氮化矽層442的厚度的一部分，從而暴露鈍化層440。
在一些實施例中，形成第二開口480包括使用蝕刻劑材料去除碳化矽層430，此蝕刻劑材料與去除鈍化層440或450之一或兩者的部分時所使用的蝕刻劑材料相同。在一些實施例中，形成第二開口480包括使用蝕刻劑材料去除碳化矽層430，此蝕刻劑材料與去除鈍化層440或450的一個或多個部分時所使用的一種或多種蝕刻劑材料不同。
如第4E圖所描繪，形成第二開口480包括形成側壁462和472。在一些實施例中，形成側壁462和472分別對應形成上述關於第1圖和第2圖所示之溝槽結構100的側壁162和172。
形成側壁462包括形成碳化矽層430的側壁432、氮化矽層442的側壁441、以及鈍化層450的側壁452。在第4E圖描繪的實施例中，在垂直方向上對齊以形成側壁432、441、以及452，使得側壁462具有大致上呈直線的外形。
形成側壁472包括形成碳化矽層430的側壁434、氮化矽層442的側壁443、以及鈍化層450的側壁454。在第4E圖描繪的實施例中，在垂直方向上對齊以形成側壁434、443、以及454，使得側壁472具有大致上呈直線的外形。
在一些實施例中，形成側壁432和434(第4E圖的碳化矽層430中用虛線表示的側壁)以分別相對於側壁452和454是凹陷的。在一些實施例中，側壁432和434相對於對應之側壁452和454是凹陷的，且相差從50Å到500Å範圍的距離。在一些實施例中，側壁432和434相對於對應之側壁452和454是凹陷的，且相差從100Å到300Å範圍的距離。
在一些實施例中，在相同的蝕刻製程中形成側壁432、434、441、以及443。在一些實施例中，形成相對於對應之側壁452和454是凹陷的側壁432和434，是用於形成側壁432、434、441、以及443的相同的蝕刻製程的一部分。在一些實施例中，在蝕刻製程中形成側壁432和434，此蝕刻製程與形成側壁441和443所使用的蝕刻製程不同。在一些實施例中，形成相對於對應之側壁452和454是凹陷 的側壁432和434，是用於形成側壁432和434的蝕刻製程的一部分，並且和用於形成側壁441和443的蝕刻製程不同。
在形成側壁432和434相對於對應之側壁452和454呈凹陷的一些實施例中，與側壁432和434相對於對應之側壁452和454沒有凹陷的實施例相比，擴大了暴露的頂表面421的面積。此擴大的面積增加了可用於與頂表面421形成連接(例如凸塊結構)的面積。
在第4E圖所描繪的實施例中，形成側壁462和472包括形成氮化矽層442的側壁441和443。在鈍化層440沒有包括氮化矽層442的一些實施例中，形成側壁462和472沒有包括形成側壁441和443。在鈍化層440沒有包括氮化矽層442的一些實施例中，形成側壁462和472包括形成矽酸鹽玻璃層444的側壁(未標註)。
在第4E圖所描繪的實施例中，形成第二開口480包括從部分455形成側壁462和472，使得側壁462和472相對於通過第二開口480的中心線(未示出)是對稱的。在一些實施例中，形成第二開口480包括去除部分455的額外的量(或全部)，使得側壁462沒有包括側壁452和/或側壁472沒有包括側壁454。
方法300的操作可用於形成包括至少一個側壁的溝槽結構，此至少一個側壁包括與頂部金屬層相接的碳化矽層的側壁。相較於沒有包括形成碳化矽層的方法，方法300可用於形成具有由碳化矽層所提供的鈍化層到頂部金屬層的改善的附著力之溝槽結構。與使用沒有包括形成 碳化矽層之方法所形成的溝槽結構的鈍化層相比，藉由改善頂部金屬層的附著力，使用方法300所形成的溝槽結構的鈍化層能夠更好地承受諸如晶粒分割之製造操作時的應力。
在一些實施例中，溝槽結構包括頂部金屬層；位於頂部金屬層上的碳化矽層；覆蓋碳化矽層的第一鈍化層；以及覆蓋第一鈍化層的第二鈍化層。溝槽結構的第一側壁、溝槽結構的第二側壁、以及頂部金屬層形成溝槽，並且至少一個第一側壁或第二側壁包括碳化矽層的側壁以及第二鈍化層的側壁。
在其他實例中，第一鈍化層包括與碳化矽層相接之氮化矽層；以及至少一個第一側壁或第二側壁包括包括氮化矽層的側壁。
在其他實例中，至少一個第一側壁或第二側壁包括與第二鈍化層的側壁相接之碳化矽層的側壁。
在其他實例中，至少一個第一側壁或第二側壁包括相對於第二鈍化層的側壁是凹陷的之碳化矽層的側壁。
在其他實例中，碳化矽層包括摻雜劑。
在其他實例中，頂部金屬層是密封環的一部分。
在其他實例中，第一鈍化層包括多個層，此多個層的兩個層包括未摻雜的矽酸鹽玻璃(USG)，並且此多個層的第三層包括氮化矽(Si3N4)。
在其他實例中，第二鈍化層的部分位於第一鈍化層和至少一個第一側壁或第二側壁之間。
在一些實施例中，密封環結構包括密封環，密封環包括頂部金屬層；內側壁，對應密封環的內輪廓；外側壁，對應密封環的外輪廓。頂部金屬層、內側壁、以及外側壁形成覆蓋蜜蜂環的溝槽，並且每一個內側壁和外側壁包括在頂部金屬層上的碳化矽層的側壁和覆蓋碳化矽層的上鈍化層的側壁。
在其他實例中，每一個內側壁和外側壁包括在碳化矽層的側壁與上鈍化層的側壁之間的氮化矽(Si3N4)層的側壁。
在其他實例中，氮化矽層是包括在下鈍化層之多個氮化矽層中的一個氮化矽層。
在其他實例中，下鈍化層包括多個未摻雜的矽酸鹽玻璃層。
在其他實例中，密封環結構進一步包括在上鈍化層與碳化矽層之間的下鈍化層，其中上鈍化層的側壁與碳化矽層的側壁相接。
在其他實例中，每一個內側壁和外側壁包括相對於上鈍化層的側壁的側壁是凹陷的之碳化矽層的側壁。
在其他實例中，密封環圍繞積體電路，並且被劃線所圍繞。
在一些實施例中，形成溝槽結構的方法包括沉積碳化矽層於頂部金屬層上；形成第一鈍化層於碳化矽層 上；去除第一鈍化層的部分以形成第一開口；以及形成第二鈍化層於第一鈍化層上，第二鈍化層包括在第一開口中的第一部分。此方法還包括藉由去除第二鈍化層的第一部分的一部分以形成第二開口，其中形成第二開口暴露頂部金屬層。
在其他實例中，去除第一鈍化層的部分以形成第一開口暴露第一鈍化層的氮化矽層。
在其他實例中，形成第二開口暴露碳化矽層。
在其他實例中，形成第二開口暴露第一鈍化層。
在其他實例中，沉積碳化矽層包括沉積碳化矽層至500Å到1500Å的厚度。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之各方面。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的和/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (1)

  1. 一種溝槽結構，包括：一頂部金屬層；一碳化矽層，位於頂部金屬層上；一第一鈍化層，覆蓋該碳化矽層；以及一第二鈍化層，覆蓋該第一鈍化層，其中該溝槽結構的一第一側壁、該溝槽結構的一第二側壁、以及該頂部金屬層形成一溝槽，並且該第一側壁或該第二側壁的至少一者包括：該碳化矽層的一側壁；以及該第二鈍化層的一側壁。
TW106139981A 2017-06-19 2017-11-17 溝槽結構 TW201906093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/626,681 2017-06-19
US15/626,681 US10115679B1 (en) 2017-06-19 2017-06-19 Trench structure and method

Publications (1)

Publication Number Publication Date
TW201906093A true TW201906093A (zh) 2019-02-01

Family

ID=63895124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139981A TW201906093A (zh) 2017-06-19 2017-11-17 溝槽結構

Country Status (3)

Country Link
US (2) US10115679B1 (zh)
CN (1) CN109148378A (zh)
TW (1) TW201906093A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133254B2 (en) 2018-09-28 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid power rail structure
CN109560114B (zh) * 2018-12-06 2021-01-26 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置
US11011521B2 (en) * 2019-05-28 2021-05-18 Micron Technology, Inc. Semiconductor structure patterning
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686559A (en) * 1984-08-03 1987-08-11 Advanced Micro Devices, Inc. Topside sealing of integrated circuit device
US20030008493A1 (en) * 2001-07-03 2003-01-09 Shyh-Dar Lee Interconnect structure manufacturing
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7456507B2 (en) 2006-01-12 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
EP2520331A3 (en) * 2006-04-12 2013-02-20 Proteus Digital Health, Inc. Void-free implantable hermetically sealed structures
US7615480B2 (en) * 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
US9269678B2 (en) * 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9362222B2 (en) * 2013-10-28 2016-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (MIM) capacitor
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190067215A1 (en) 2019-02-28
US10424549B2 (en) 2019-09-24
CN109148378A (zh) 2019-01-04
US10115679B1 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
US10347729B2 (en) Device for improving performance through gate cut last process
KR101782218B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법
US10937694B2 (en) Chamferless via structures
KR101804733B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조의 형성 방법
US10424549B2 (en) Trench structure and method
JP2008270488A (ja) 半導体装置及びその製造方法
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
US10269650B2 (en) Structure and formation method of semiconductor device structure
US10665466B2 (en) Method for forming semiconductor device structure
US11676893B2 (en) Semiconductor device and fabrication method for the same
US10109525B1 (en) Fabrication method and structure of semiconductor device with contact and plug
US10163692B2 (en) Structure and formation method of interconnection structure of semiconductor device structure
TWI531028B (zh) 高效能自我對準接觸窗及其製造方法
TWI559384B (zh) 半導體結構及形成半導體結構之方法
US9666668B2 (en) Semiconductor device structure and method for forming the same
JP5726989B2 (ja) 半導体装置
US20230369105A1 (en) Method for manufacturing semiconductor device
US10573553B2 (en) Semiconductor product and fabrication process
TWI527152B (zh) 半導體裝置及其製作方法
CN112838048A (zh) 互连结构以及其制作方法