CN109112543A - 蚀刻组合物和使用该蚀刻组合物的布线的形成方法 - Google Patents

蚀刻组合物和使用该蚀刻组合物的布线的形成方法 Download PDF

Info

Publication number
CN109112543A
CN109112543A CN201810637712.2A CN201810637712A CN109112543A CN 109112543 A CN109112543 A CN 109112543A CN 201810637712 A CN201810637712 A CN 201810637712A CN 109112543 A CN109112543 A CN 109112543A
Authority
CN
China
Prior art keywords
acid
etch
silver
phosphoric acid
nitrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810637712.2A
Other languages
English (en)
Other versions
CN109112543B (zh
Inventor
朴种熙
金真锡
李凤源
金相佑
朴龙�
朴一龙
元凤渊
李大雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongjin Semichem Co Ltd
Samsung Display Co Ltd
Original Assignee
Dongjin Semichem Co Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongjin Semichem Co Ltd, Samsung Display Co Ltd filed Critical Dongjin Semichem Co Ltd
Publication of CN109112543A publication Critical patent/CN109112543A/zh
Application granted granted Critical
Publication of CN109112543B publication Critical patent/CN109112543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一种无磷酸蚀刻组合物和一种形成布线的方法，所述组合物包括：大约40wt％至大约60wt％的有机酸化合物；大约6wt％至大约12wt％的二醇化合物；大约1wt％至大约10wt％的硝酸、硫酸或盐酸；大约1wt％至大约10wt％的硝酸盐化合物；以及水，所有的wt％是基于无磷酸蚀刻组合物的总重量。

Description

蚀刻组合物和使用该蚀刻组合物的布线的形成方法
于2017年6月22日在韩国知识产权局提交的标题为“Etchant Composition andForming Method of Wiring using Etchant Composition(蚀刻组合物和使用该蚀刻组合物的布线的形成方法)”的第10-2017-0079346号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及蚀刻组合物和使用该蚀刻组合物的布线的形成方法。
背景技术
平板显示装置因为其可制成质轻且薄而已经备受瞩目。平板显示装置包括诸如液晶显示装置和有机发光显示装置等的各种显示装置。平板显示装置可以包括以矩阵形式布置的像素。平板显示装置可以包括包含用于驱动像素的各种元件的薄膜晶体管阵列基底。
发明内容
实施例涉及蚀刻组合物和使用该蚀刻组合物的布线的形成方法。
实施例可以通过提供无磷酸蚀刻组合物来实现，所述无磷酸蚀刻组合物包括：大约40wt％至大约60wt％的有机酸化合物；大约6wt％至大约12wt％的二醇化合物；大约1wt％至大约10wt％的硝酸、硫酸或盐酸；大约1wt％至大约10wt％的硝酸盐化合物；以及水，所有的wt％是基于无磷酸蚀刻组合物的总重量。
蚀刻组合物还可以包括大约1wt％至大约5wt％的螯合物。
有机酸化合物可以包括至少三种不同的有机酸。
有机酸化合物可以包括乙酸(CH3CO2H)、苹果酸(C4H6O5)、柠檬酸(C6H8O7)、酒石酸(C4H6O6)、乳酸(C3H6O3)、甲基磺酸(CH4O3S)、甲酸(CH2O2)、琥珀酸(C4H6O4)或富马酸(C4H4O4)。
二醇化合物可以包括由化学式1表示的化合物。
[化学式1]
其中，在化学式1中，Y1和Y2中的每个为H或-OH，Y1和Y2中的至少一个为-OH，X为C1-C20基团，C1-C20基团以这样的方式包括-CR2-、-C≡C-、-CF2O-、-CR＝CR-、-CO-、-O-、-CO-O-、-O-CO-或-O-CO-O-：氧原子彼此不直接连接，R为-H、卤素或-OH，m为1至20的自然数。
硝酸盐化合物可以包括硝酸铝(Al(NO3)3)、硝酸铵(NH4NO3)、硝酸钙(Ca(NO3)2)、硝酸铜(Cu(NO3)2)、硝酸铟(In(NO3)3)、硝酸铁(Fe(NO3)3)、硝酸锂(LiNO3)、硝酸钾(KNO3)、硝酸银(AgNO3)或硝酸钠(NaNO3)。
螯合物可以包括柠檬酸(C6H8O7)、二乙醇胺(C4H11NO2)、二乙烯三胺五乙酸(C14H23N3O10)、乙二胺四乙酸(C10H16N2O8)、乙二胺(C2H8N2)、亚氨基二乙酸(C4H7NO4)、乙醇胺(C2H7NO)或丙二酸(C3H4O4)。
无磷酸蚀刻组合物可以被配制为蚀刻包括由银或银合金制成的单层的薄膜。
薄膜还可以包括铟氧化物层，铟氧化物层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化铟镓锌(IGZO)。
实施例可以通过提供形成布线的方法来实现，所述方法包括：在基底上形成薄膜；以及使用蚀刻组合物以预定布线形状来蚀刻薄膜，其中，蚀刻组合物是无磷酸蚀刻组合物，所述无磷酸蚀刻组合物包括大约40wt％至大约60wt％的有机酸化合物；大约6wt％至大约12wt％的二醇化合物；大约1wt％至大约10wt％的硝酸、硫酸或盐酸；大约1wt％至大约10wt％的硝酸盐化合物；以及水，所有的wt％是基于无磷酸蚀刻组合物的总重量。
薄膜可以包括由银或银合金制成的单层。
薄膜还可以包括铟氧化物层，铟氧化物层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化铟镓锌(IGZO)。
薄膜可以包括铟氧化物层/银、铟氧化物层/银合金、铟氧化物层/银/铟氧化物层或者铟氧化物层/银合金/铟氧化物层。
银合金可以包括银(Ag)与镍(Ni)、铜(Cu)、锌(Zn)、锰(Mn)、铬(Cr)、锡(Sn)、钯(Pd)、钕(Nd)、铌(Nb)、钼(Mo)、镁(Mg)、钨(W)、镤(Pa)、铝(Al)或钛(Ti)。
可以在蚀刻薄膜期间将基底倾斜成具有大约0度至大约60度的角度。
有机酸化合物可以包括至少三种不同的有机酸。
有机酸化合物可以包括乙酸(CH3CO2H)、苹果酸(C4H6O5)、柠檬酸(C6H8O7)、酒石酸(C4H6O6)、乳酸(C3H6O3)、甲基磺酸(CH4O3S)、甲酸(CH2O2)、琥珀酸(C4H6O4)或富马酸(C4H4O4)。
所述方法还可以包括在蚀刻薄膜之前根据布线的形状在薄膜上形成掩模。
薄膜可以包括：第一层，由银或银合金制成；以及至少一个第二层，设置在第一层上或第一层下方，并包括铟氧化物，所述方法还可以包括蚀刻第二层，无磷酸蚀刻组合物可以蚀刻第一层，用于蚀刻第二层的蚀刻剂可以与无磷酸蚀刻组合物不同。
用于蚀刻第二层的蚀刻剂可以不蚀刻第一层，无磷酸蚀刻组合物可以不蚀刻第二层。
附图说明
通过参照附图对示例性实施例进行详细地描述，特征对本领域技术人员而言将是明显的，在附图中：
图1示出了根据示例性实施例的布线的平面图。
图2示出了沿图1中的线I-I’截取的剖视图。
图3A至图3E示出了根据示例性实施例的形成布线的方法中的阶段的剖视图。
图4示出了根据示例性实施例的形成布线的方法中的蚀刻薄膜的步骤的简化视图。
具体实施方式
现在将在下文中参照附图来更加充分地描述示例实施例；然而，示例实施例可以以不同的形式来实施，并且不应被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达示例性实施方式。
在附图中，为了说明的清楚，可以夸大层和区域的尺寸。另外，将理解的是，当层被称作“在”另一层“下方”时，该层可以直接在所述另一层下方，或者也可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一的层，或者也可以存在一个或更多个中间层。
同样的附图标记在整个说明书中表示同样的元件。在附图中，为了清楚，夸大了结构的尺寸。术语“第一”和“第二”等可以简单地用于各种构成元件的描述，但是那些含义可以不局限于限制的含义。以上术语仅用于将一个构成元件与其它构成元件区分开。例如，在所附权利要求书的范围内，第一构成元件可以被称作第二构成元件，相似地，第二构成元件可以被称作第一构成元件。在解释单数时，除非明确地描述为相反，否则单数可以被解释为复数含义。
在说明书中，词语“包括”、“包含”或“具有”用来说明存在特征、数字、工艺、操作、构成元件、部件或它们的组合，并且将要理解的是，预先不排除一个或更多个其它特征、数字、工艺、操作、构成元件、部件或它们的组合的存在或附加的可能性。另外，将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。在说明书中，将理解的是，当诸如层、膜、区域或基底的元件被称作设置“在”另一元件“上”时，设置方向不限于上方向，并且包括侧方向或下方向。相反，将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“之下”时，该元件可以直接在所述另一元件之下，或者也可以存在中间元件。
在本说明书中，为了促进对本发明的技术构思的理解，以相对的含义来使用术语“上侧”和“下侧”。因此，术语“上侧”和“下侧”不指具体方向、位置或元件，并且是可互换的。例如，“上侧”可以被解释为“下侧”，“下侧”可以被解释为“上侧”。因此，“上侧”可以表示为“第一侧”，“下侧”可以表示为“第二侧”，“下侧”可以表示为“第一侧”，“上侧”可以表示为“第二侧”。然而，在一个示例性实施例中，不混合“上侧”和“下侧”。
图1示出了根据示例性实施例的布线的平面图。另外，图2示出了沿图1中的线I-I’截取的剖视图。
参照图1，根据示例性实施例的布线LP可以以任意的或预定的形状或形式设置在基底SUB上。图1中示出的布线LP的数量和形状仅是说明性的。在实施方式中，布线LP可以以比图1中示出的布线LP更多或更少的数量来设置。在实施方式中，布线LP的形状可以为直线、曲线、弯曲的形状，设置在基底SUB上的布线LP的形状可以不都相同。在图1中，为了便于描述，将描述在y轴方向上延伸的布线LP。在实施方式中，布线LP的形状可以根据布线LP在诸如显示装置的电子装置中的功能而变化。
根据示例性实施例，布线LP可以构成显示装置的垫单元(或焊盘单元，pad unit)。从显示装置中的多个像素延伸的多条布线LP可以集中在显示装置的垫单元中。因此，显示装置的垫单元可以具有包括多条布线LP的复杂结构。垫单元可以执行电连接显示装置中的不同组件的功能，可以期望的是，包括在垫单元中的布线LP处于能够确保稳定的电连接的形式。在实施方式中，复杂结构的布线LP可以以能够确保稳定的电连接的形式布置。
构成垫单元的布线LP可以包括由银或银合金制成的单层或多层。在此情况下，包括银的单层不但可以包括纯银，也可以包括银合金。银合金可以包括例如银(Ag)与镍(Ni)、铜(Cu)、锌(Zn)、锰(Mn)、铬(Cr)、锡(Sn)、钯(Pd)、钕(Nd)、铌(Nb)、钼(Mo)、镁(Mg)、钨(W)、镤(Pa)、铝(Al)或钛(Ti)。银合金中包括的元素的种类和比例可以根据布线LP的使用而变化。
多层可以包括由银或银合金制成的单层和铟氧化物层。由银或银合金制成的多个单层和多个铟氧化物层可以存在于多层中。在实施方式中，根据示例性实施例的布线LP可以包括例如由铟氧化物层/银/铟氧化物层/银合金组成的多层、由铟氧化物层/银/铟氧化物层组成的多层或者由铟氧化物层/银合金/铟氧化物层组成的多层。
铟氧化物层可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化铟镓锌(IGZO)。铟氧化物层的种类可以根据布线LP的使用以及与铟氧化物层一起提供的银合金的种类等而变化。
包括由银或银合金制成的单层和铟氧化物层的多层可以是透明的并且具有优异的导电性。在由铟氧化物层/银/铟氧化物层组成的多层的情况下，每个铟氧化物层可以具有例如大约至大约的厚度。在实施方式中，由银制成的单层可以具有例如大约至大约的厚度。将由铟氧化物层或银制成的单层的厚度维持在大约或更大可以有助于确保足够的导电性。将由铟氧化物层或银制成的单层的厚度维持在大约或更小可以有助于确保蚀刻工艺的效率不被劣化，并且可以有助于确保布线LP的图案化被适当地执行。
蚀刻方法可以分为干蚀刻和湿蚀刻。干蚀刻指使用等离子体或活化气体的蚀刻方法。干蚀刻可以包括使用溅射的溅射蚀刻、反应离子蚀刻和气相蚀刻。湿蚀刻指使用液体蚀刻组合物的蚀刻方法。湿蚀刻可以通过将液体蚀刻组合物喷射到待蚀刻的物体上或者通过将待蚀刻的物体浸入液体蚀刻组合物中来执行。
根据实施例的布线LP的制造方法可以包括湿蚀刻工艺。当执行湿蚀刻时，由银或银合金制成的单层或多层的蚀刻工艺中使用的蚀刻剂会与所述单层或多层下方的金属电极反应。例如，在垫单元的情况下，金属电极与单层或多层之间可以不设置绝缘层，金属电极和蚀刻组合物彼此接触的可能性会高。在蚀刻工艺期间会难以防止金属电极和蚀刻组合物彼此接触。为了致力于帮助减少或防止金属电极与蚀刻组合物之间的不必要的反应，可以使用与金属电极具有低反应性的蚀刻组合物。
可以使用包括磷酸(H3PO4)的蚀刻组合物来执行一些蚀刻工艺。包括磷酸的蚀刻组合物会在由银或银合金制成的单层或多层的蚀刻工艺期间与金属电极反应。因此，包括磷酸的蚀刻组合物会在单层或多层的蚀刻工艺中蚀刻金属电极。在此情况下，金属电极会具有与设计的形状不同的形状，因此布线LP会无法适当地起作用。这会在设置有具有复杂结构的布线LP的垫单元中频繁地发生。
根据示例性实施例，蚀刻组合物可以是不包括磷酸(H3PO4)的无磷酸蚀刻组合物。本申请中的术语“无磷酸蚀刻组合物”意味着在组合物中不包括磷酸。
根据示例性实施例的蚀刻组合物可以包括例如有机酸化合物、二醇化合物、至少一种无机酸化合物(例如，硝酸、硫酸或盐酸)、硝酸盐化合物和水。无机酸化合物可以与由银或银合金制成的单层反应以氧化单层。无机酸化合物可以包括如上所述的硝酸、硫酸和/或盐酸。当使用从硝酸、硫酸和盐酸中选择的两种或更多种材料的混合物时，可以根据由银或银合金制成的单层的种类来选择混合物的混合比。在实施方式中，无机酸化合物可以以例如大约1wt％至大约10wt％的量包括在蚀刻组合物中。将无机酸化合物的量维持在大约1wt％或更大可以有助于确保由银或银合金制成的单层被充分地蚀刻。
将无机酸化合物的量维持在大约10wt％或更小可以有助于确保蚀刻反应不过度活跃，因此有助于防止由银或银合金制成的单层的过蚀刻。
另外，如上所述，根据实施例的蚀刻组合物可以包括从硝酸、硫酸和盐酸中选择的至少一种无机酸，并且磷酸不包括在蚀刻组合物中。包括磷酸的蚀刻组合物由于其相对高的粘度而不适用于在形成纳米尺寸的布线(诸如银纳米线(AgNW))的工艺中使用。例如，包括磷酸的蚀刻组合物可以在室温(25℃)下具有大约10cP或更大的粘度。这样的具有相对高的粘度的蚀刻组合物会相对难以涂覆在基底或薄膜上，因此会不适用于形成具有精细和复杂图案的布线。另外，当为了降低包括磷酸的蚀刻组合物的粘度而提高工艺温度时，会损坏基底或薄膜。不包括磷酸且包括从硝酸、硫酸和盐酸中选择的至少一种无机酸的蚀刻组合物可以具有相对低的粘度，因此适用于形成具有精细和复杂图案的布线。
有机酸可以辅助无机酸来蚀刻银或银合金的单层。如果重复地执行由银或银合金制成的单层的蚀刻工艺，则蚀刻组合物中的无机酸会被分解，并且会使蚀刻能力劣化。因此，如果重复地执行蚀刻工艺，则会周期性地更换蚀刻组合物。然而，频繁地更换蚀刻组合物会增加工艺成本，并使工艺效率劣化。根据示例性实施例，蚀刻组合物中的有机酸由于与银或银合金反应而可以有助于防止无机酸的蚀刻能力的劣化。因此，根据实施例的蚀刻组合物(包括有机酸)可以适用于在重复的蚀刻工艺中使用，并且由于蚀刻组合物的更换周期增大而可以降低工艺成本。
在实施方式中，有机酸可以以例如大约40wt％至大约60wt％的量包括在蚀刻组合物中。将蚀刻组合物中的有机酸的量维持在大约40wt％或更大可以有助于确保充分地获得防止无机酸化合物分解或者防止蚀刻能力劣化的效果。将蚀刻组合物中的有机酸的量维持在大约60wt％或更小可以有助于确保蚀刻反应不过度活跃，从而防止由银或银合金制成的单层的过蚀刻。
有机酸可以包括例如乙酸(CH3CO2H)、苹果酸(C4H6O5)、柠檬酸(C6H8O7)、酒石酸(C4H6O6)、乳酸(C3H6O3)、甲基磺酸(CH4O3S)、甲酸(CH2O2)、琥珀酸(C4H6O4)或富马酸(C4H4O4)。
在实施方式中，有机酸可以包括至少三种不同的有机酸。在将不同种类的有机酸混合的情况下，与使用单一种类的有机酸的情况相比，可以改善蚀刻能力。单一种类的有机酸的蚀刻能力可以随着有机酸的浓度增大而提高，但是蚀刻能力会在特定浓度下收敛或平稳。因此，在将各种种类的有机酸混合以具有小于有机酸中的每种的蚀刻能力的收敛值的浓度的情况下，蚀刻能力可以优于使用浓度大于蚀刻能力的收敛值的单一种类的有机酸的情况。有机酸的种类和混合比可以根据由银或银合金制成的单层的组分和无机酸的种类等来变化或选择。
二醇化合物可以用来活化蚀刻组合物中的有机酸。有机酸可以在室温下经常处于固体状态。在湿蚀刻工艺中，蚀刻组合物可以以液体状态喷射，为了将有机酸适当地用于湿蚀刻工艺中，将有机酸溶解于液体蚀刻组合物中可以是重要的。二醇化合物可以致使有机酸溶解于液体蚀刻组合物中，并且由此使有机酸活化。例如，二醇化合物可以在分子中包括两个或更多个羟基(-OH)。在实施方式中，根据实施例的二醇化合物不但可以包括具有两个羟基(-OH)的材料，也可以包括具有三个或更多个羟基(-OH)的材料。在实施方式中，二醇化合物可以包括具有一个羟基(-OH)和一个羧基(-COOH)两者的材料。
在实施方式中，二醇化合物可以包括由化学式1表示的化合物。
[化学式1]
在化学式1中，Y1和Y2中的每个可以是例如H或-OH。在实施方式中，Y1和Y2中的至少一个可以是-OH。在实施方式中，Y1和Y2两者可以为-OH。X可以是例如C1-C20基团。在实施方式中，C1-C20基团可以包括或可以不包括不饱和键(例如，使得C1-C20基团可以是烷基、烯基或炔基)。在实施方式中，C1-C20基团中的-CH2-部分可以以这样的方式取代或替换有-C≡C-、-CF2O-、-CH＝CH-、-CO-、-O-、-CO-O-、-O-CO-或-O-CO-O-：氧原子彼此不直接连接(例如，使得C1-C20基团可以是烯基、炔基、酮、醚或酯等)。在实施方式中，C1-C20基团的氢原子(-H)取代或替换有卤素或-OH。在实施方式中，m可以为1至20的自然数。例如，X可以为C1-C20基团，C1-C20基团以这样的方式包括-CR2-、-C≡C-、-CF2O-、-CR＝CR-、-CO-、-O-、-CO-O-、-O-CO-或-O-CO-O-：氧原子彼此不直接连接，R为-H、卤素或-OH。
如上所述，二醇化合物可以在分子中具有两个或更多个羟基，并且根据实施例的二醇化合物中可以包括化学式1中的以下所有情况：Y1和Y2都是羟基的情况；Y1和Y2中的任一个为羟基且X中的-CH2-的-H取代有-OH的情况；以及Y1和Y2都是羟基且X中的-CH2-的-H取代有-OH的情况。在实施方式中，二醇化合物可以包括例如二乙二醇(C4H10O3)、乙二醇(HOCH2CH2OH)、乙醇酸(CH2OHCOOH)、丙二醇(C3H9O2)或三乙二醇(C6H14O4)等。
在实施方式中，二醇化合物可以以例如大约6wt％至大约12wt％的量包括在蚀刻组合物中。将蚀刻组合物中的二醇化合物的量维持在大约6wt％或更大可以有助于确保二醇化合物能够充分地活化固体状态的有机酸。因此，可以充分地防止无机酸的分解，并且可以充分地获得蚀刻能力。将蚀刻组合物中的二醇化合物的量维持在大约12wt％或更小可以有助于确保由银或银合金制成的单层的蚀刻速率不变得太快，从而降低诸如过蚀刻的缺陷的可能性。
硝酸盐化合物可以辅助无机酸来蚀刻由银或银合金制成的单层，并且可以与有机酸一起有助于防止无机酸在重复蚀刻工艺中分解。因此，即使在重复的蚀刻工艺中使用时，包括硝酸盐化合物的蚀刻组合物也可以有助于维持蚀刻能力。因此，可以增大蚀刻组合物的更换周期，可以减少工艺成本，并且可以提高工艺效率。
在实施方式中，硝酸盐化合物可以包括例如硝酸铝(Al(NO3)3)、硝酸铵(NH4NO3)、硝酸钙(Ca(NO3)2)、硝酸铜(Cu(NO3)2)、硝酸铟(In(NO3)3)、硝酸铁(Fe(NO3)3)、硝酸锂(LiNO3)、硝酸钾(KNO3)、硝酸银(AgNO3)或硝酸钠(NaNO3)。
可以考虑到由银或银合金制成的单层的组分或无机酸的种类等来确定或选择蚀刻组合物中包括的硝酸盐化合物的种类。在实施方式中，硝酸盐化合物可以以例如大约1wt％至大约10wt％的量包括在蚀刻组合物中。
将蚀刻组合物中的硝酸盐化合物的量维持在大约1wt％或更大可以有助于确保发生由硝酸盐化合物引起的对无机酸的分解的抑制效果，从而防止蚀刻组合物的稳定性的显著劣化。将蚀刻组合物中的硝酸盐化合物的量维持在大约10wt％或更小可以有助于确保由银或银合金制成的单层的蚀刻速率不变得太快，从而降低诸如过蚀刻的缺陷的可能性。
在实施方式中，蚀刻组合物还可以包括螯合物。螯合物可以与银离子形成配位键，以有助于防止银离子沉淀。在蚀刻由银或银合金制成的单层之后，银离子(Ag+)会存在于蚀刻组合物中。当包括银离子的蚀刻组合物与金属电极相遇时，银会根据金属电极中包括的金属的离子化趋势而沉淀。例如，当金属电极中包括铝时，会发生以下银沉淀反应。
3Ag+(aq)+Al(s)→3Ag(s)+Al3+(aq)
银具有相对小的离子化趋势，并且其在与大多数金属反应时会沉淀。如果从蚀刻组合物沉淀的银将累积在布线LP周围，则会由于银而在布线LP之间发生短路。
在包括磷酸的蚀刻组合物中，银离子可以与磷酸盐结合，从而防止银离子的沉淀。根据实施例的蚀刻组合物不包括磷酸，银离子会以离子状态而不是配位键存在于蚀刻组合物中。蚀刻组合物中的银离子会与如上所述的金属电极相遇，因此，银会在布线LP中沉淀。
在实施方式中，当蚀刻组合物中的银离子不以银颗粒(Ag(s))的形式沉淀时，蚀刻组合物中的银离子会导致问题。例如，蚀刻组合物中的银离子会与无机酸或有机酸反应以形成氧化银(AgO)。无机酸或有机酸会由于氧化银(AgO)的氧化反应而失去蚀刻能力，并且会使总的蚀刻组合物的蚀刻能力劣化。
螯合物可以与银离子形成配位键，从而防止银在布线LP中沉淀和氧化银(AgO)的氧化反应发生。例如，螯合物可以在分子中具有非共价电子对，这些非共价电子对可以被提供到银离子(Ag+)，使得银离子和螯合物可以形成配位键。螯合物可以包括例如具有非共价电子对的氨基(-NH3)或羧基(-COOH)等。在实施方式中，螯合物可以包括例如柠檬酸(C6H8O7)、二乙醇胺(C4H11NO2)、二乙烯三胺五乙酸(C14H23N3O10)、乙二胺四乙酸(C10H16N2O8)、乙二胺(C2H8N2)、亚氨基二乙酸(C4H7NO4)、乙醇胺(C2H7NO)和丙二酸(C3H4O4)。
在实施方式中，螯合物可以以例如大约1wt％至大约5wt％的量包括在蚀刻组合物中。将蚀刻组合物中的螯合物的量维持在大约1wt％或更大可以有助于确保螯合物与银离子之间的配位键充分地形成。因此，银离子可以不沉淀或者可以不与有机酸或无机酸反应，从而防止蚀刻组合物的蚀刻能力的劣化。将蚀刻组合物中的螯合物的量维持在大约5wt％或更小可以有助于确保螯合物不吸附在由银或银合金制成的单层的表面上，从而防止蚀刻速率的显著劣化和/或防止在单层的部分位置处的局部不发生蚀刻。
除了如上所述的有机酸、二醇化合物、无机酸、硝酸盐化合物和螯合物之外，蚀刻组合物还可以包括水(例如，以平衡量)。蚀刻组合物中包括的水可以包括例如去离子水。用于半导体工艺的去离子水可以具有18MΩ/cm或更大的电阻率值。
在实施方式中，除了以上提及的组分之外，根据实施例的蚀刻组合物还可以包括例如蚀刻控制剂、表面活性剂、掩蔽剂、pH调节剂或其它的添加剂。添加剂可以选自于合适的添加剂，以进一步改善实施例的效果。
在实施方式中，相对于组合物的总重量，根据示例性实施例的蚀刻组合物可以包括例如40wt％至60wt％的有机酸、6wt％至12wt％的二醇化合物、1wt％至10wt％的无机酸(例如，硝酸、硫酸或盐酸)、1wt％至10wt％的硝酸盐化合物和水。蚀刻组合物可以仅蚀刻由银或银合金制成的单层。因此，当使用所述蚀刻组合物执行蚀刻工艺时，可以不蚀刻除了由银或银合金制成的单层之外的组件。例如，当金属电极设置在基底上且包括由银或银合金制成的单层和铟氧化物层的多层设置在金属电极上时，根据实施例的蚀刻组合物可以不蚀刻金属电极或铟氧化物层。可以通过以以上所述的组分比结合以上提及的材料来获得针对银或银合金的选择性的蚀刻性质。
包括磷酸的蚀刻组合物不但会蚀刻由银或银合金制成的单层，还会蚀刻单层下方的金属电极。该现象特别在设置于垫单元中的布线的形成工艺中会是个问题。设置在垫单元中的布线可以具有由银或银合金制成的单层和铟氧化物层顺序地堆叠的形式。另外，金属电极可以设置在布线下方。金属电极与由银或银合金制成的单层之间可以不形成绝缘层或保护层，用于蚀刻由银或银合金制成的单层的蚀刻组合物会容易地渗透到单层下方的金属电极中。在此情况下，如果蚀刻组合物要包括磷酸，则磷酸会与金属电极反应以蚀刻金属电极。另外，包括磷酸的蚀刻组合物中的银离子(Ag+)会在该工艺中在金属电极上沉淀。这是因为通过蚀刻金属电极产生的电子会移到银离子(Ag+)。金属电极的蚀刻或银的沉淀会导致布线之间的短路等，这会导致缺陷。随着布线的结构更复杂和更精细，会容易发生这样的缺陷。
根据实施例的蚀刻组合物不包括磷酸，不发生以上所述的金属电极的蚀刻。另外，蚀刻组合物具有以上所述的组分，在没有磷酸的情况下可以容易地蚀刻由银或银合金制成的单层。另外，根据实施例的蚀刻组合物不包括磷酸，并且布线不被磷酸过蚀刻。
图3A至图3E示出了根据示例性实施例的形成布线的方法中的阶段的剖视图。
根据示例性实施例，布线的形成方法可以包括在基底上形成薄膜以及使用蚀刻组合物以预定布线形状来蚀刻薄膜。蚀刻组合物可以是无磷酸蚀刻组合物，相对于蚀刻组合物的总重量，该无磷酸蚀刻组合物包括40wt％至60wt％的有机酸、6wt％至12wt％的二醇化合物、1wt％至10wt％的至少一种无机酸(例如，硝酸、硫酸和/或盐酸)、1wt％至10wt％的硝酸盐化合物和水。
根据示例性实施例的布线的形成方法中的蚀刻组合物的细节如以上所述。在下文中，将详细地描述布线的形成方法的每个步骤。
图3A示出了基底SUB的剖视图。根据示例性实施例的基底SUB可以具有基本四边形形状(例如，矩形形状)。在实施方式中，基底SUB可以具有各种合适的形状。例如，基底SUB可以具有包括由直线构成的边的闭合多边形形状，包括由曲线构成的边的圆形、椭圆形等以及包括由直线和曲线构成的边的半圆形、半椭圆形等。在实施方式中，当基底SUB具有由直线构成的边时，每种形状的角中的至少一个可以由曲线构成。例如，当基底SUB具有矩形形状时，彼此相邻的直线边相遇的部分可以被具有预定曲率的曲线代替。例如，矩形形状的顶点部分可以由曲线来形成，在所述曲线中，顶点部分的彼此相邻的两端连接到彼此相邻的直线边并具有预定的曲率。曲率可以根据位置而被不同地设定。例如，曲率可以根据曲线开始的位置和曲线的长度而变化。
基底SUB可以由诸如玻璃和树脂等的绝缘材料来制成。在实施方式中，基底SUB可以由具有柔性的材料来制成以被弯曲或折叠，并可以具有单层结构或多层结构。
在实施方式中，基底SUB可以由例如聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素、乙酸丙酸纤维素或聚氨酯来制成。在实施方式中，基底SUB可以由玻璃纤维增强塑料(FRP)等来制成。
参照图3B，可以在基底SUB上设置薄膜TF。可以通过诸如以下方法在基底SUB上涂覆薄膜TF：凹版涂覆、辊涂、逗号涂覆、气刀涂覆、吻合涂覆、喷涂、悬涂、浸覆、旋涂、轮涂、刷涂、通过丝网的前涂覆、线棒涂覆、流涂、胶版印刷和凸版印刷等，或者可以通过诸如以下方法来形成薄膜TF：热化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、常压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)、热蒸发、电子束蒸发、溅射和原子层沉积(ALD)等。
薄膜TF可以是由银或银合金制成的单层或者包括单层和铟氧化物层的多层。铟氧化物层可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO)。包括单层和铟氧化物层的多层可以包括例如铟氧化物层/银、铟氧化物层/银合金、铟氧化物层/银/铟氧化物层以及铟氧化物层/银合金/铟氧化物层。银合金可以包括例如银(Ag)与镍(Ni)、铜(Cu)、锌(Zn)、锰(Mn)、铬(Cr)、锡(Sn)、钯(Pd)、钕(Nd)、铌(Nb)、钼(Mo)、镁(Mg)、钨(W)、镤(Pa)、铝(Al)或钛(Ti)。
在实施方式中，可以在薄膜TF下方设置金属电极。在实施方式中，金属电极可以包括例如铝(Al)、钛(Ti)、铜(Cu)或铁(Fe)等。可以通过堆叠不同的金属来形成金属电极。例如，可以通过交替地堆叠钛和铝来形成金属电极。
当在薄膜TF下方设置金属电极时，可以使用除了根据实施例的蚀刻组合物之外的蚀刻组合物。这是因为根据实施例的蚀刻组合物可以选择性地蚀刻如以上所述的由银或银合金制成的单层。例如，当在由银或银合金制成的单层下方设置金属电极时，在形成薄膜TF之前，可以执行蚀刻以形成金属电极。
如图3C中所示，可以在基底SUB上的薄膜TF上形成掩模PR。在实施方式中，掩模PR可以是例如光致抗蚀剂。可以通过以待形成的布线的形状在薄膜TF上涂覆光敏组合物并使光敏组合物曝光来形成掩模PR。用于形成掩模PR的光敏组合物可以包括例如降冰片烯/马来酸酐共聚物、降冰片烯/马来酸酯共聚物、具有脂环结构作为侧链的甲基丙烯酸酯聚合物、羟基苯乙烯/丙烯酸酯共聚物、甲基丙烯酸酯共聚物或儿茶酚衍生物等。
可以通过施用光敏组合物、预烘干、在UV照射之后执行曝光后烘干并使用碱性水溶液图案化来形成掩模PR。考虑到湿蚀刻工艺的性质，可以将掩模PR形成为具有比待形成的布线LP的宽度宽的宽度。
如图3D中所示，可以蚀刻薄膜TF以形成布线LP。此时，难以蚀刻薄膜TF的位于掩模PR下方的部分以形成布线LP，而是蚀刻薄膜TF的不设置有掩模PR的另一部分。
由于湿蚀刻的性质，掩模PR的宽度A1和布线LP的宽度A2可以彼此不同。这是因为蚀刻组合物保留在基底SUB与掩模PR之间的空间中，并且在执行湿蚀刻时布线LP会比预期的蚀刻更多。掩模PR的宽度A1与布线LP的宽度A2之间的差称为偏斜。如图3D中所示，偏斜是A1与A2之间的差(A1-A2)。当设计布线LP时，可以考虑到偏斜来形成掩模PR，但是如果偏斜较大，则制成的布线LP的形状会不同于其设计的形状。这会在具有复杂和精细结构的布线LP中导致问题。
当使用包括磷酸的蚀刻组合物时，偏斜会相对大。因此，当使用包括磷酸的蚀刻组合物时，布线LP会具有与设计的形状不同的形状。这会特别发生在需要复杂和精细结构的布线LP的区域(诸如垫单元)中。
可以通过使用根据实施例的蚀刻组合物来减小偏斜。当使用根据实施例的蚀刻组合物形成布线LP时，一侧上的偏斜的尺寸可以在例如小于大约0.36μm的范围中。根据实施例，偏斜可以满足该范围，可以如设计地形成复杂和精细结构的布线。
当根据实施例的薄膜TF是包括由银或银合金制成的单层和铟氧化物层的多层时，还可以执行用于蚀刻铟氧化物层的蚀刻工艺。此时，用于蚀刻铟氧化物层的蚀刻组合物不同于根据实施例的蚀刻组合物。这是因为根据实施例的蚀刻组合物仅选择性地蚀刻由银或银合金制成的单层。在不影响由银或银合金制成的单层和单层下方的金属电极的情况下，可以选择能够蚀刻铟氧化物层的蚀刻组合物。
图3E示出了去除了设置在布线LP上的掩模PR的状态。可以通过剥离工艺去除掩模PR。可以通过将基底SUB和其上形成有掩模PR的布线LP浸在剥离溶液中来执行剥离工艺。与剥离溶液接触的掩模PR可以膨胀，然后掩模PR的膨胀层被去除，使得可以从布线LP和基底SUB去除掩模PR。
在剥离掩模PR之后，还可以执行清洗工艺。在清洗工艺中，可以去除剥离溶液和残留的蚀刻组合物。
图4示出了根据示例性实施例的布线的形成方法中的蚀刻薄膜的步骤的简化视图。
根据示例性实施例，在薄膜TF的蚀刻工艺中，基底SUB和薄膜TF可以以0度至60度的角度倾斜。可以在基底SUB以以上角度倾斜的同时执行蚀刻工艺，因此可以防止蚀刻剂累积在基底SUB上的现象。因此，可以适当地执行蚀刻，并且可以执行对蚀刻副产物的液体置换，以有助于改善工艺能力。另外，当以倾斜状态传送基底SUB时，基底SUB可以由倾斜的下导辊支撑，从而防止由于基底SUB的摇晃而导致的缺陷。
然而，当基底SUB和薄膜TF在被倾斜的同时被蚀刻时，薄膜TF的蚀刻程度可以根据基底SUB上的位置而变化。例如，参照图4，在倾斜方向上相对朝上设置的第一掩模PR1与第二掩模PR2之间设置的薄膜TF的蚀刻程度可以不同于在倾斜方向上相对朝下设置的第三掩模PR3与第四掩模PR4之间设置的薄膜TF的蚀刻程度。例如，由于液体蚀刻组合物在倾斜方向上朝下流动，因此，相比于第一掩模PR1与第二掩模PR2之间，会在第三掩模PR3与第四掩模PR4之间施用更多的蚀刻组合物。施用的蚀刻组合物的量的差异会导致蚀刻程度的差异。此时，偏斜可以是用于确认如以上所述的蚀刻程度的衡量。例如，第四掩模PR4下方的相对更多地蚀刻的偏斜可以大于第一掩模PR1下方的偏斜。如果根据基底SUB中的位置来发生偏斜的差异，则布线的宽度会是参差不齐的。当布线具有复杂和精细的结构时，布线的宽度根据基底SUB中的位置的变化会导致通过布线的电连接的稳定性劣化。
当使用包括磷酸的蚀刻组合物时，根据基底SUB中的位置，偏斜的差异会大。然而，当使用根据实施例的蚀刻组合物时，偏斜的差异可以相对小。因此，当使用根据实施例的蚀刻组合物时，布线可以被形成为提供稳定的电连接。
为了突出一个或更多个实施例的特性，提供了以下的示例和对比示例，但是将理解的是，示例和对比示例不被解释为限制实施例的范围，对比示例也不被解释为在实施例的范围之外。另外，将理解的是，实施例不限于示例和对比示例中描述的具体细节。
在下文中，将描述根据示例的蚀刻组合物和根据对比示例的蚀刻组合物的实验结果。根据示例和对比示例的蚀刻组合物以表1中示出的组分比来形成。在表1中，“％”意味着“wt％”。
(表1)
对于对比示例的蚀刻组合物，对比示例1的组合物包括小于合适量的无机酸。对比示例2的组合物包括大于合适量的无机酸。对比示例3的组合物包括小于合适量的二醇化合物。对比示例4的组合物包括大于合适量的二醇化合物。对比示例5的组合物包括小于合适量的有机酸。对比示例6的组合物包括大于合适量的有机酸。对比示例7的组合物包括小于合适量的螯合物。最后，对比示例8的组合物包括磷酸。
[蚀刻性质的评价]
表2示出了在蚀刻工艺之后的根据表1的示例和对比示例的蚀刻组合物的蚀刻性质。对包括ITO/银(Ag)的单层/ITO的三层和光致抗蚀剂图案的样品进行蚀刻性质的评价。
银的蚀刻速率(Ag E/R)的优选范围为至一侧上的切割尺寸的偏斜(CD偏斜)意味着光致抗蚀剂的端部与银的端部之间的距离。一侧上的CD偏斜的期望范围可以为0.3μm至0.35μm。可以期望的是，不存在残留和沉淀。
(表2)
参照表2，在根据示例1至示例8和对比示例7的蚀刻剂的情况下，蚀刻速率在至的范围中，一侧上的CD偏斜在0.3μm至0.35μm的范围中，残留和沉淀是令人满意的。然而，对比示例7的组合物示出了由于缺少螯合物而使老化能力劣化。老化能力的劣化意味着在重复蚀刻工艺中蚀刻组合物的蚀刻性质劣化。除了沉淀之外，对比示例1、对比示例3和对比示例5没有呈现出所有性质的期望的蚀刻性质。对比示例2、对比示例4和对比示例6针对残留和沉淀呈现出期望的蚀刻性质，但是针对单层的CD偏斜和蚀刻速率没有呈现出期望的蚀刻性质。
如表2中所示，在根据示例1至示例8和对比示例2、对比示例4、对比示例6和对比示例7的蚀刻剂的情况下，可以看出的是，当用于蚀刻银的单层的组合物在足以蚀刻的范围中时，没有残留出现，但是当用于蚀刻单层的组合物大于预定范围时，一侧上的CD偏斜由于过度蚀刻而不满足0.3μm至0.35μm的范围。
如根据对比示例8的蚀刻性质中所示，银的蚀刻速率随着磷酸的存在而增大，从而大程度上增大了CD偏斜并超出了CD偏斜的优选范围。因此，由于磷酸而发生Ag还原沉淀。
[根据蚀刻剂的处理次数的增加的可靠性评价]
在增大银离子的浓度的同时，如下对根据示例1的蚀刻剂执行基底的处理次数的评价。
使用示例1的蚀刻剂来执行参考蚀刻，并且在初始300ppm之后以200ppm添加银粉末来执行蚀刻测试。将参考蚀刻的结果与添加银粉末之后的蚀刻测试的结果进行比较，并将结果总结在表3中。
(表3)
◎：优异(相对于参考，变化在10％内)
×：不良(相对于参考，变化超过10％)
参照表3，可以看出的是，即使示例1的蚀刻组合物中银离子的浓度增大，蚀刻速率(Ag E/R)、CD偏斜、残留和沉淀的变化也不大。因此，可以看出的是，该蚀刻组合物具有可靠性。
[根据蚀刻剂的老化时间的增大的可靠性评价]
通过增加根据示例1的蚀刻剂的老化时间来在基底上执行老化时间的评价，如表4中所示。
使用示例1的蚀刻剂来执行参考蚀刻，并且该蚀刻剂以2小时的老化时间重复地蚀刻以执行蚀刻测试。将结果与参考的结果比较，如表4中所示。
(表4)
◎：优异(相对于参考，变化在10％内)
×：不良(相对于参考，变化超过10％)
参照表4，可以看出的是，随着老化时间增加，即使在对重复的蚀刻工艺使用示例1的蚀刻组合物时，蚀刻速率(Ag E/R)、CD偏斜、残留和沉淀的变化也不大。
通过总结和回顾，薄膜晶体管阵列基底可以包括用于传输栅极信号的栅极线、用于传输数据信号的数据线以及连接到栅极线和数据线的薄膜晶体管。薄膜晶体管中的每个可以用作开关元件，所述开关元件包括从对应的栅极线延伸的栅电极、从对应的数据线延伸的源电极、面对源电极的漏电极和用作沟道的半导体层。已经不同地开发了以上所述的薄膜晶体管阵列基底和相关技术。另外，随着薄膜晶体管阵列基底的结构变得更加复杂，可以使用用于形成精确结构的工艺。例如，蚀刻工艺可以能够通过在此使用的蚀刻组合物来形成栅电极、源电极、漏电极和半导体层的结构。
实施例可以提供不包括磷酸(H3PO4)的无磷酸蚀刻组合物。
另外，根据实施例，可以形成复杂结构的布线，不会发生由于布线形成工艺中产生的金属颗粒而引起的布线短路。
<标号的描述>
SUB：基底 LP：布线
TF：薄膜 PR：掩模
在此已经公开了示例实施例，尽管采用了具体术语，但是将仅以一般的和描述性的含义而非出于限制的目的来使用和解释这些术语。在一些情况下，如对于到提交本申请时为止的本领域普通技术人员而言将明显的是，除非另外特别指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求书中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种变化。

Claims (10)

1.一种无磷酸蚀刻组合物，所述无磷酸蚀刻组合物包括：
40wt％至60wt％的有机酸化合物；
6wt％至12wt％的二醇化合物；
1wt％至10wt％的硝酸、硫酸或盐酸；
1wt％至10wt％的硝酸盐化合物；以及
水，所有的wt％是基于所述无磷酸蚀刻组合物的总重量。
2.根据权利要求1所述的无磷酸蚀刻组合物，所述无磷酸蚀刻组合物还包括1wt％至5wt％的螯合物。
3.根据权利要求1所述的无磷酸蚀刻组合物，其中，所述有机酸化合物包括至少三种不同的有机酸。
4.根据权利要求1所述的无磷酸蚀刻组合物，其中，所述有机酸化合物包括乙酸、苹果酸、柠檬酸、酒石酸、乳酸、甲基磺酸、甲酸、琥珀酸或富马酸。
5.根据权利要求1所述的无磷酸蚀刻组合物，其中，所述二醇化合物包括由化学式1表示的化合物，
[化学式1]
其中，在化学式1中，
Y1和Y2中的每个为H或-OH，Y1和Y2中的至少一个为-OH，
X为C1-C20基团，所述C1-C20基团以这样的方式包括-CR2-、-C≡C-、-CF2O-、-CR＝CR-、-CO-、-O-、-CO-O-、-O-CO-或-O-CO-O-：氧原子彼此不直接连接，R为-H、卤素或-OH，并且
m为1至20的自然数。
6.根据权利要求1所述的无磷酸蚀刻组合物，其中，所述硝酸盐化合物包括硝酸铝、硝酸铵、硝酸钙、硝酸铜、硝酸铟、硝酸铁、硝酸锂、硝酸钾、硝酸银或硝酸钠。
7.根据权利要求2所述的无磷酸蚀刻组合物，其中，所述螯合物包括柠檬酸、二乙醇胺、二乙烯三胺五乙酸、乙二胺四乙酸、乙二胺、亚氨基二乙酸、乙醇胺或丙二酸。
8.根据权利要求1所述的无磷酸蚀刻组合物，其中，所述无磷酸蚀刻组合物被配制为蚀刻包括由银或银合金制成的单层的薄膜。
9.根据权利要求8所述的无磷酸蚀刻组合物，其中：
所述薄膜还包括铟氧化物层，并且
所述铟氧化物层包括氧化铟锡、氧化铟锌、氧化铟锡锌或氧化铟镓锌。
10.一种形成布线的方法，所述方法包括：
在基底上形成薄膜；以及
使用蚀刻组合物以预定的布线形状来蚀刻所述薄膜，
其中，所述蚀刻组合物是无磷酸蚀刻组合物，所述无磷酸蚀刻组合物包括：40wt％至60wt％的有机酸化合物；6wt％至12wt％的二醇化合物；1wt％至10wt％的硝酸、硫酸或盐酸；1wt％至10wt％的硝酸盐化合物；以及水，所有的wt％是基于所述无磷酸蚀刻组合物的总重量。
CN201810637712.2A 2017-06-22 2018-06-20 蚀刻组合物和使用该蚀刻组合物的布线的形成方法 Active CN109112543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170079346A KR102421116B1 (ko) 2017-06-22 2017-06-22 식각액 조성물 및 식각액 조성물을 이용한 배선 형성 방법
KR10-2017-0079346 2017-06-22

Publications (2)

Publication Number Publication Date
CN109112543A true CN109112543A (zh) 2019-01-01
CN109112543B CN109112543B (zh) 2022-06-28

Family

ID=64691489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810637712.2A Active CN109112543B (zh) 2017-06-22 2018-06-20 蚀刻组合物和使用该蚀刻组合物的布线的形成方法

Country Status (3)

Country Link
US (2) US20180371625A1 (zh)
KR (1) KR102421116B1 (zh)
CN (1) CN109112543B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690932A (zh) * 2019-03-13 2020-09-22 易安爱富科技有限公司 含银金属膜用蚀刻液组合物
CN115210339A (zh) * 2020-03-04 2022-10-18 弗萨姆材料美国有限责任公司 用于氮化钛和钼导电金属线的蚀刻溶液

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
KR102668574B1 (ko) * 2019-03-06 2024-05-24 동우 화인켐 주식회사 식각 조성물
DE102019112030B4 (de) * 2019-05-08 2023-11-02 LSR Engineering & Consulting Limited Verfahren zum Strukturieren eines Substrats
CN113637972B (zh) * 2020-05-11 2024-03-26 东友精细化工有限公司 银薄膜蚀刻液组合物、使用该组合物的蚀刻方法及金属图案形成方法
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141850A (en) * 1977-11-08 1979-02-27 Dart Industries Inc. Dissolution of metals
JPH0657453A (ja) * 1992-08-07 1994-03-01 Asahi Kagaku Kogyo Kk 銅または銅合金のエッチング用組成物およびそのエッチング方法
US6284721B1 (en) * 1997-01-21 2001-09-04 Ki Won Lee Cleaning and etching compositions
US20040200575A1 (en) * 2001-03-26 2004-10-14 Alexander Bietsch Selective etching of substrates with control of the etch profile
US20080277381A1 (en) * 2005-04-06 2008-11-13 Inktec Co., Ltd. Etching Solutions
KR20090051583A (ko) * 2007-11-19 2009-05-22 주식회사 동진쎄미켐 마그네슘 및 마그네슘 합금의 식각 및 표면처리제
CN102939407A (zh) * 2010-03-18 2013-02-20 三星显示有限公司 用于金属线的蚀刻剂和使用其来制造金属线的方法
US20140235064A1 (en) * 2011-08-31 2014-08-21 Hayashi Pure Chemical Ind., Ltd., Etchant composition and etching method
CN105316678A (zh) * 2014-06-27 2016-02-10 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法
CN105316677A (zh) * 2014-06-27 2016-02-10 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法
CN106011861A (zh) * 2015-03-26 2016-10-12 东友精细化工有限公司 用于蚀刻含银薄层的蚀刻剂组合物和用其制造显示装置的阵列基板的方法
CN106337182A (zh) * 2015-07-09 2017-01-18 易安爱富科技有限公司 含有银或银合金的金属膜的蚀刻液组合物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921091B2 (ja) 1976-06-15 1984-05-17 松下電器産業株式会社 磁気記録媒体の製造方法
US6705331B2 (en) * 2000-11-20 2004-03-16 Dainippon Screen Mfg., Co., Ltd. Substrate cleaning apparatus
JP4957584B2 (ja) 2008-02-29 2012-06-20 東ソー株式会社 エッチング用組成物及びエッチング方法
KR101518055B1 (ko) * 2008-10-30 2015-05-06 동우 화인켐 주식회사 금속막 에칭액 조성물
JP5921091B2 (ja) 2011-06-03 2016-05-24 林純薬工業株式会社 エッチング液組成物およびエッチング方法
KR101391603B1 (ko) 2012-05-22 2014-05-07 솔브레인 주식회사 은함유 패턴의 식각액
JP6222907B2 (ja) 2012-09-06 2017-11-01 株式会社フジミインコーポレーテッド 研磨用組成物
KR20140118491A (ko) 2013-03-29 2014-10-08 동우 화인켐 주식회사 구리계 금속막 식각액 조성물 및 이를 이용한 배선 형성 방법
US9845538B2 (en) 2013-07-05 2017-12-19 Wako Pure Chemical Industries, Ltd. Etching agent, etching method and etching agent preparation liquid
KR102255577B1 (ko) 2014-08-25 2021-05-25 엘지디스플레이 주식회사 식각액 조성물
KR101972630B1 (ko) * 2015-01-05 2019-04-26 동우 화인켐 주식회사 은 식각액 조성물 및 이를 이용한 표시 기판
KR102121805B1 (ko) * 2015-02-16 2020-06-11 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20160108944A (ko) * 2015-03-09 2016-09-21 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141850A (en) * 1977-11-08 1979-02-27 Dart Industries Inc. Dissolution of metals
JPH0657453A (ja) * 1992-08-07 1994-03-01 Asahi Kagaku Kogyo Kk 銅または銅合金のエッチング用組成物およびそのエッチング方法
US6284721B1 (en) * 1997-01-21 2001-09-04 Ki Won Lee Cleaning and etching compositions
US20040200575A1 (en) * 2001-03-26 2004-10-14 Alexander Bietsch Selective etching of substrates with control of the etch profile
US20080277381A1 (en) * 2005-04-06 2008-11-13 Inktec Co., Ltd. Etching Solutions
KR20090051583A (ko) * 2007-11-19 2009-05-22 주식회사 동진쎄미켐 마그네슘 및 마그네슘 합금의 식각 및 표면처리제
CN102939407A (zh) * 2010-03-18 2013-02-20 三星显示有限公司 用于金属线的蚀刻剂和使用其来制造金属线的方法
US20140235064A1 (en) * 2011-08-31 2014-08-21 Hayashi Pure Chemical Ind., Ltd., Etchant composition and etching method
CN105316678A (zh) * 2014-06-27 2016-02-10 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法
CN105316677A (zh) * 2014-06-27 2016-02-10 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法
CN106011861A (zh) * 2015-03-26 2016-10-12 东友精细化工有限公司 用于蚀刻含银薄层的蚀刻剂组合物和用其制造显示装置的阵列基板的方法
CN106337182A (zh) * 2015-07-09 2017-01-18 易安爱富科技有限公司 含有银或银合金的金属膜的蚀刻液组合物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690932A (zh) * 2019-03-13 2020-09-22 易安爱富科技有限公司 含银金属膜用蚀刻液组合物
CN115210339A (zh) * 2020-03-04 2022-10-18 弗萨姆材料美国有限责任公司 用于氮化钛和钼导电金属线的蚀刻溶液

Also Published As

Publication number Publication date
KR102421116B1 (ko) 2022-07-15
US11384437B2 (en) 2022-07-12
US20180371625A1 (en) 2018-12-27
US20200248318A1 (en) 2020-08-06
CN109112543B (zh) 2022-06-28
KR20190000428A (ko) 2019-01-03

Similar Documents

Publication Publication Date Title
CN109112543A (zh) 蚀刻组合物和使用该蚀刻组合物的布线的形成方法
CN106011861A (zh) 用于蚀刻含银薄层的蚀刻剂组合物和用其制造显示装置的阵列基板的方法
US20140205853A1 (en) Transparent conductive coating film, transparent conductive ink, and touch panel using transparent conductive coating film or transparent conductive ink
US8309857B2 (en) Pattern electrode manufacturing method and pattern electrode
KR100682884B1 (ko) 니켈금속분말 및 그 제조 방법
KR20130039017A (ko) 고직선성의 금속 나노선, 이의 제조방법 및 이를 포함하는 투명 전도막
JP2009527076A (ja) 導電線パターン形成のための銀オルガノゾルインク
CN109563625B (zh) 层叠体、金属网和触控面板
JP6250903B2 (ja) 立体導電パターン構造体の製造方法及びそれに用いる立体成形用材料
Deore et al. Formulation of screen-printable Cu molecular ink for conductive/flexible/solderable Cu traces
US20060278579A1 (en) Method for separating semiconducting and metallic carbon nanotubes
US20090293268A1 (en) Patterns of conductive objects on a substrate and method of producing thereof
CN101258449A (zh) 用于形成导电图案的银有机溶胶墨水
US20050003242A1 (en) Method for forming metal pattern and electromagnetic interference filter using pattern formed by the method
CN110552006A (zh) 薄膜蚀刻剂组合物及使用其形成金属图案的方法
JP6103161B2 (ja) 導電性パターン、電子回路及び電磁波シールド
US20060097622A1 (en) Method of forming metal pattern having low resistivity
KR101298766B1 (ko) 니켈, 크롬, 니켈-크롬 합금의 에칭 용액 조성물 및 이를 이용한 에칭 방법
CN110042393A (zh) 蚀刻液组合物
JP5543889B2 (ja) 配線形成方法、及び配線
CN107614757A (zh) 黑化镀液、导电性基板
CN109423289A (zh) 含银膜蚀刻液组合物及利用其的导电图案形成方法
JP2016120604A (ja) 積層体、導電性パターン及び電子回路
JP2007288011A (ja) ポリイミド配線板の製造方法
CN110537393B (zh) 导电性基板、导电性基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant