CN108962729A - 一种沟槽mos场效应晶体管的制备方法 - Google Patents
一种沟槽mos场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN108962729A CN108962729A CN201810664587.4A CN201810664587A CN108962729A CN 108962729 A CN108962729 A CN 108962729A CN 201810664587 A CN201810664587 A CN 201810664587A CN 108962729 A CN108962729 A CN 108962729A
- Authority
- CN
- China
- Prior art keywords
- sio
- etching
- photoresist
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 20
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 19
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 19
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 19
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 19
- 238000001459 lithography Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000001035 drying Methods 0.000 claims abstract description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000003079 width control Methods 0.000 claims description 3
- 229910017435 S2 In Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种沟槽MOS场效应晶体管的制备方法，包括以下步骤：S1：初始氧化：准备好待提取的晶片，对晶片进行无尘处理，并将晶片放入烘箱内进行烘干，烘干完成后在晶片上以LPCVD方式沉积5000埃SiO2，并对SiO2进行致密化，S2：硬掩膜光刻：将S1中所述的SiO2上涂覆光刻胶，采用i线光刻设备对所述光刻胶进行曝光处理，形成开口，S3：硬掩膜刻蚀：沿所述光刻胶的所述开口对所述SiO2进行刻蚀处理，刻蚀后去除所述光刻胶，所述光刻胶去除后，将所述晶片放入烘箱中进行烘干。利用现有光刻设备配合新的制作工艺，实现了标准工艺下需要更先进的光刻机才能制作的产品结构，既充分利用了现有光刻设备资源，节约了生产成本，同时提升了产品的市场竞争力。
Description
技术领域
本发明涉及半导体器件的制备技术领域，尤其涉及一种沟槽MOS场效应晶体管的制备方法。
背景技术
功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件,它具有高输入阻抗、高开关速度、宽安全工作区以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动、节能灯等各种领域。根据器件结构和制作工艺不同，将功率MOS场效应晶体管分为平面型MOS场效应晶体管和沟槽型MOS场效应晶体管。沟槽MOS场效应晶体管即器件栅极制备在半导体沟槽中的一种场效应晶体管，此类型的晶体管漏、源击穿电压通常在200V以内，随着集成电路制造工艺的飞速发展，器件特征尺寸沿着摩尔定律不断缩小，沟槽MOS场效应管的元胞集成度也大为提高，经检索，申请公布号为CN104183575A所公开的一种半导体器件及其制备方法，所述器件包括半导体衬底；位于所述半导体衬底上的第一介电层和第二介电层；高电阻导电材料层，位于所述第一介电层和第二介电层之间的界面处；以及连接至所述高电阻导电材料层的金属互连结构，选用TiN电阻替代现有技术中多晶硅电阻，从电阻率以及材料性能上看TiN都是非常好的选择，通过沉积、光刻、蚀刻等简单的工艺方法，在半导体器件中引入TiN电阻，很好的解决了现有技术中存在的各种难题，然而器件特征尺寸的缩小，会受到光刻设备极限工艺能力的制约，部分半导体器件制造厂由于没有更新先进的光刻设备而无法生产出更小特征尺寸的器件，相同晶圆面积上芯片产出数量少，从而造成器件生产成本上升，影响产品市场竞争能力。
发明内容
基于背景技术存在的技术问题，本发明提出了一种沟槽MOS场效应晶体管的制备方法。
本发明提出的一种沟槽MOS场效应晶体管的制备方法，包括以下步骤：
S1：Initial oxidation：准备好待提取的晶片，对晶片进行无尘处理，并将晶片放入烘箱内进行烘干，烘干完成后在晶片上以LPCVD方式沉积5000埃SiO2，并对SiO2进行致密化；
S2：Hard Mask光刻：将S1中所述的SiO2上涂覆光刻胶，采用i线光刻设备对所述光刻胶进行曝光处理，形成开口；
S3：Hard Mask刻蚀：沿所述光刻胶的所述开口对所述SiO2进行刻蚀处理，刻蚀后去除所述光刻胶，所述光刻胶去除后，将所述晶片放入烘箱中进行烘干；
S4：Spacer沉积：将S3中所述的晶片正面沉积2500埃SiO2；
S5：Spacer刻蚀：将S4中所述的晶片正面沉积的SiO2进行Spacer刻蚀处理；
S6：沟槽刻蚀：将S5中的SiO2刻蚀为掩膜层，在晶片正面进行刻蚀处理。
优选地，所述S1中，调节烘箱的温度至80-100℃，烘烤的时间调节在40分钟-50分钟。
优选地，所述S2中，Hard Mask层特征尺寸设计值为0.4μm。
优选地，所述S3中，调节烘箱的温度至90-120℃，烘烤的时间调节在50分钟-70分钟。
优选地，所述S4中，SiO2厚度规格控制在2500±250埃。
优选地，所述S5中，刻蚀厚度控制在2500±250埃。
优选地，所述S6中，掩膜层SiO2刻开区宽度控制在0.2μm内。
本发明的有益效果：在沟槽MOS场效应晶体管完成Hard Mask刻蚀后，利用侧墙工艺(Spacer工艺)在Hard Mask刻开区侧壁形成二氧化硅侧墙，以达到缩小Hard Mask刻开区尺寸的目的，Hard Mask作为半导体沟槽刻蚀的掩膜层，刻开区尺寸缩小，意味着半导体沟槽尺寸缩小，半导体沟槽尺寸缩小即器件特征尺寸缩小，Hard Mask层采用光刻设备极限工艺能力形成该层光刻图形，增加Spacer工艺，使得沟槽的掩膜层SiO2刻开区宽度仅0.2μm，沟槽经后续氧化、清洗后最终宽度小于0.45μm，满足产品设计要求，即通过增加Spacer工艺，达到了缩小器件特征尺寸之目的，利用现有光刻设备配合新的制作工艺，实现了标准工艺下需要更先进的光刻机才能制作的产品结构，既充分利用了现有光刻设备资源，节约了生产成本，同时提升了产品的市场竞争力。
具体实施方式
下面结合具体实施例对本发明作进一步解说。
实施例
本实施例中提出了一种沟槽MOS场效应晶体管的制备方法，包括以下步骤：
S1：Initial oxidation：准备好待提取的晶片，对晶片进行无尘处理，并将晶片放入烘箱内进行烘干，烘干完成后在晶片上以LPCVD方式沉积5000埃SiO2，并对SiO2进行致密化；
S2：Hard Mask光刻：将S1中所述的SiO2上涂覆光刻胶，采用i线光刻设备对所述光刻胶进行曝光处理，i线光刻设备的曝光极限是0.4μm，形成开口；
S3：Hard Mask刻蚀：沿所述光刻胶的所述开口对所述SiO2进行刻蚀处理，刻蚀后去除所述光刻胶，所述光刻胶去除后，将所述晶片放入烘箱中进行烘干；
S4：Spacer沉积：将S3中所述的晶片正面沉积2500埃SiO2，通过增加Spacer工艺，使得沟槽的掩膜层SiO2刻开区宽度仅0.2μm，沟槽经后续氧化、清洗后最终宽度小于0.45μm，满足产品设计要求，即通过增加Spacer工艺，达到了缩小器件特征尺寸之目的；
S5：Spacer刻蚀：将S4中所述的晶片正面沉积的SiO2进行Spacer刻蚀处理；
S6：沟槽刻蚀：将S5中的SiO2刻蚀为掩膜层，在晶片正面进行刻蚀处理。
本实施例中，S1中，调节烘箱的温度至80-100℃，烘烤的时间调节在40分钟-50分钟，S2中，Hard Mask层特征尺寸设计值为0.4μm，S3中，调节烘箱的温度至90-120℃，烘烤的时间调节在50分钟-70分钟，S4中，SiO2厚度规格控制在2500±250埃，S5中，刻蚀厚度控制在2500±250埃，S6中，掩膜层SiO2刻开区宽度控制在0.2μm内。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种沟槽MOS场效应晶体管的制备方法，其特征在于，包括以下步骤：
S1：初始氧化：准备好待提取的晶片，对晶片进行无尘处理，并将晶片放入烘箱内进行烘干，烘干完成后在晶片上以LPCVD方式沉积5000埃SiO2，并对SiO2进行致密化；
S2：硬掩膜光刻：将S1中所述的SiO2上涂覆光刻胶，采用i线光刻设备对所述光刻胶进行曝光处理，形成开口；
S3：硬掩膜刻蚀：沿所述光刻胶的所述开口对所述SiO2进行刻蚀处理，刻蚀后去除所述光刻胶，所述光刻胶去除后，将所述晶片放入烘箱中进行烘干；
S4：垫片沉积：将S3中所述的晶片正面沉积2500埃SiO2；
S5：垫片刻蚀：将S4中所述的晶片正面沉积的SiO2进行垫片刻蚀处理；
S6：沟槽刻蚀：将S5中的SiO2刻蚀为掩膜层，在晶片正面进行刻蚀处理。
2.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S1中，调节烘箱的温度至80-100℃。
3.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S2中，硬掩膜层特征尺寸设计值为0.4μm。
4.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S3中，调节烘箱的温度至90-120℃，烘烤的时间调节在50分钟-70分钟。
5.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S4中，SiO2厚度规格控制在2500±250埃。
6.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S5中，刻蚀厚度控制在2500±250埃。
7.根据权利要求1所述的一种沟槽MOS场效应晶体管的制备方法，其特征在于，所述S6中，掩膜层SiO2刻开区宽度控制在0.2μm内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810664587.4A CN108962729A (zh) | 2018-06-25 | 2018-06-25 | 一种沟槽mos场效应晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810664587.4A CN108962729A (zh) | 2018-06-25 | 2018-06-25 | 一种沟槽mos场效应晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108962729A true CN108962729A (zh) | 2018-12-07 |
Family
ID=64486784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810664587.4A Pending CN108962729A (zh) | 2018-06-25 | 2018-06-25 | 一种沟槽mos场效应晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962729A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147848A (zh) * | 2019-06-26 | 2020-12-29 | 山东华光光电子股份有限公司 | 一种小尺寸沟槽的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592960A (zh) * | 2001-11-20 | 2005-03-09 | 通用半导体公司 | 在半导体衬底中形成窄沟槽的方法 |
| JP2009277774A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 半導体装置及びその製造方法 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| US20130112982A1 (en) * | 2006-04-04 | 2013-05-09 | Micron Technology, Inc. | Method for forming nanofin transistors |
| CN105226082A (zh) * | 2014-06-16 | 2016-01-06 | 北大方正集团有限公司 | 一种沟槽型vdmos的沟槽结构及其制作方法 |
| CN108109909A (zh) * | 2017-12-15 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 一种沟槽的形成方法 |
-
2018
- 2018-06-25 CN CN201810664587.4A patent/CN108962729A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592960A (zh) * | 2001-11-20 | 2005-03-09 | 通用半导体公司 | 在半导体衬底中形成窄沟槽的方法 |
| US20130112982A1 (en) * | 2006-04-04 | 2013-05-09 | Micron Technology, Inc. | Method for forming nanofin transistors |
| JP2009277774A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 半導体装置及びその製造方法 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN105226082A (zh) * | 2014-06-16 | 2016-01-06 | 北大方正集团有限公司 | 一种沟槽型vdmos的沟槽结构及其制作方法 |
| CN108109909A (zh) * | 2017-12-15 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 一种沟槽的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147848A (zh) * | 2019-06-26 | 2020-12-29 | 山东华光光电子股份有限公司 | 一种小尺寸沟槽的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102436638B1 (ko) | Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법 | |
| US3839111A (en) | Method of etching silicon oxide to produce a tapered edge thereon | |
| US11243465B2 (en) | Plasma treatment method to enhance surface adhesion for lithography | |
| CN106158595B (zh) | 半导体器件的形成方法 | |
| TWI726370B (zh) | 具有縮減臨界尺寸的半導體元件及其製備方法 | |
| CN108962729A (zh) | 一种沟槽mos场效应晶体管的制备方法 | |
| CN106935484A (zh) | 半导体装置的制造方法 | |
| CN102437089B (zh) | 一种铜后道互连工艺 | |
| WO2013064025A1 (zh) | 改善晶圆上栅极光刻关键尺寸均匀性的方法 | |
| CN103645609B (zh) | 一种改善光刻胶形貌的方法 | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN108470715B (zh) | 一种双层布线平坦化加工工艺 | |
| WO2020135012A1 (zh) | 一种集成电路精密图形制备方法 | |
| CN113948379B (zh) | 一种纳米栅的制备方法、纳米栅及应用 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| CN109037048B (zh) | 提高氮化膜刻蚀面内均匀性的方法 | |
| CN104681416B (zh) | 半导体器件和栅极的形成方法 | |
| CN104037119B (zh) | 半导体结构的形成方法 | |
| KR100559641B1 (ko) | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 | |
| CN115662887A (zh) | 多晶硅阻值的调节方法及半导体器件 | |
| KR20030002323A (ko) | 반도체 소자의 제조방법 | |
| CN115588613A (zh) | 一种体硅金属栅极制作工艺优化方法 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451757B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181207 |
|
| RJ01 | Rejection of invention patent application after publication |