CN108886049B

CN108886049B - 成像装置、驱动方法和电子设备

Info

Publication number: CN108886049B
Application number: CN201780019372.0A
Authority: CN
Inventors: 町田贵志; 铃木亮司; 田舎中博士
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2016-03-31
Filing date: 2017-03-17
Publication date: 2022-11-18
Anticipated expiration: 2037-03-17
Also published as: US11818487B2; US20220060645A1; CN108886049A; US11128823B2; WO2017169885A1; US20210112214A1; JP2017183563A

Abstract

本发明涉及能够在不损坏图像质量的情况下扩展成像装置的动态范围的成像装置、驱动方法，以及电子设备。成像装置包括：像素阵列部分，多个单位像素排列在像素阵列部分中；以及驱动单元，该驱动单元被配置为控制单位像素的操作，其中单位像素包括光电转换器，电荷保留单元，该电荷保留单元被配置为保留电荷，电荷电压转换器，该电荷电压转换器被配置为将电荷转换为电压，第一传输单元，该第一传输单元被配置为将电荷从光电转换器传输到电荷保留单元，第二传输单元，该第二传输单元被配置为将电荷从光电转换器传输到电荷电压转换器，和第三传输单元，该第三传输单元被配置为将电荷从电荷保留单元传输到电荷电压转换器。例如，本发明可以施加于成像装置。

Description

成像装置、驱动方法和电子设备

技术领域

本发明涉及成像装置、驱动方法和电子设备，特别是涉及能够扩展动态范围的成像装置、驱动方法和电子设备。

背景技术

相关领域中存在各种各样类型的成像装置的动态范围扩展技术。

例如，已知时分方式是在不同的灵敏度下以时分方式进行捕捉，合成以时分方式捕捉的多个图像(例如参考专利文件1)。

此外，例如，已知空分方式是将具有不同灵敏度的受光素子进行处理，合成由具有不同灵敏度的受光素子分别捕捉的多个图像，从而动态范围扩展(例如，参考专利文件2)。

而且，例如，已知像素记忆系统是在每个像素中设置累积从光电二极管溢出的电荷的记忆，在一个曝光时段内能够累积的电荷量增加，从而动态范围扩展(例如，参考专利文件3)。

引文列表

专利文件

专利文件1：日本专利申请公开第2001-346096号

专利文件2：日本专利第3071891号

专利文件3：日本专利第4317115号

发明内容

发明概述

本发明要解决的问题

然而，在时分方式或空分方式中，分隔的数目增加，可能扩展动态范围，但是在分隔数目增加的情况下由于人为因素、清晰度的下降等等存在图像质量受损的可能性。

此外，在像素记忆系统中，记忆的能力是有限的，从而能够扩展的动态范围受限。

本发明考虑了上述情况，并且能够在不损害图像质量的情况下扩展成像装置的动态范围。

问题的解决方案

本发明的一个方面的成像装置包括：像素阵列部分，多个单位像素排列在像素阵列部分中；以及驱动单元，该驱动单元被配置为控制单位像素的操作，其中单位像素包括光电转换器，电荷保留单元，该电荷保留单元被配置为保留电荷，电荷电压转换器，该电荷电压转换器被配置为将电荷转换为电压，第一传输单元，该第一传输单元被配置为将电荷从光电转换器传输到电荷保留单元，第二传输单元，该第二传输单元被配置为将电荷从光电转换器传输到电荷电压转换器，和第三传输单元，该第三传输单元被配置为将电荷从电荷保留单元传输到电荷电压转换器。

本发明的一个方面的驱动方法是由成像装置执行的驱动方法，该成像装置包括像素阵列部分、排列在像素阵列部分中的多个单位像素，以及驱动单元，该驱动单元被配置为控制单位像素的操作，单位像素包括光电转换器，电荷保留单元，该电荷保留单元被配置为保留电荷，电荷电压转换器，该电荷电压转换器被配置为将电荷转换为电压，第一传输单元，该第一传输单元被配置为将电荷从光电转换器传输到电荷保留单元，第二传输单元，该第二传输单元被配置为将电荷从光电转换器传输到电荷电压转换器，和第三传输单元，该第三传输单元被配置为将电荷从电荷保留单元传输到电荷电压转换器，所述驱动方法包括通过在曝光时段内交替地打开第一传输单元和第二传输单元来交替地执行电荷从光电转换器到电荷保留单元的传输和电荷从光电转换器到电荷电压转换器的传输。

本发明的一个方面的电子设备包括成像装置，该成像装置包括像素阵列部分、排列在像素阵列部分中的多个单位像素，以及驱动单元，该驱动单元被配置为控制单位像素的操作，其中单位像素包括光电转换器，电荷保留单元，该电荷保留单元被配置为保留电荷，电荷电压转换器，该电荷电压转换器被配置为将电荷转换为电压，第一传输单元，该第一传输单元被配置为将电荷从光电转换器传输到电荷保留单元，第二传输单元，该第二传输单元被配置为将电荷从光电转换器传输到电荷电压转换器，和第三传输单元，该第三传输单元被配置为将电荷从电荷保留单元传输到电荷电压转换器。

在本发明的一个方面的成像装置中，排列有多个单位像素的像素阵列部分的单位像素包括光电转换器，电荷保留单元，该电荷保留单元被配置为保留电荷，电荷电压转换器，该电荷电压转换器被配置为将电荷转换为电压，第一传输单元，该第一传输单元被配置为将电荷从光电转换器传输到电荷保留单元，第二传输单元，该第二传输单元被配置为将电荷从光电转换器传输到电荷电压转换器，和第三传输单元，该第三传输单元被配置为将电荷从电荷保留单元传输到电荷电压转换器。

在本发明的一个方面的驱动方法中，在成像装置的曝光时段内，电荷从光电转换器到电荷保留单元的传输和电荷从光电转换器到电荷电压转换器的传输通过交替地打开第一传输单元和第二传输单元来交替地执行。

本发明的一个方面的电子设备包括成像装置。

发明效果

根据本发明的一个方面，可以在不损害图像质量的情况下扩展成像装置的动态范围。

要注意的是，此处描述的效果不必然是限制的，且可以是本公开内容中描述的任何效果。

附图说明

附图简述

图1是示出本发明所适用的CMOS图像传感器的配置概况的系统配置图。

图2是示出本发明所适用的CMOS图像传感器的另外的系统配置的(第一)系统配置图。

图3是示出本发明所适用的CMOS图像传感器的另外的系统配置的(第二)系统配置图。

图4是示出本发明第一实施方案中的单位像素的配置实例的电路图。

图5是第一实施方案中的单位像素的平面布置图。

图6是第一实施方案中的单位像素的截面图。

图7是示出第一实施方案中的单位像素的操作的图。

图8是示出第一实施方案中的单位像素的电势变化的图。

图9是示出传输晶体管被打开时的时间的图。

图10是示出传输晶体管被打开时的时间的图。

图11是示出处理读出信号的图。

图12是第二实施方案中的单位像素的平面布置图。

图13是第二实施方案中的单位像素的截面图。

图14是示出第二实施方案中的单位像素的电势变化的图。

图15是第三实施方案中的单位像素的平面布置图。

图16是第三实施方案中的单位像素的截面图。

图17是示出第三实施方案中的单位像素的操作的图。

图18是示出第三实施方案中的单位像素的电势变化的图。

图19是示出第四实施方案中的单位像素的配置实例的电路图。

图20是第四实施方案中的单位像素的平面布置图。

图21是示出第四实施方案中的单位像素的操作的图。

图22是示出第五实施方案中的单位像素的操作的图。

图23是示出由第五实施方案中的单位像素获得的效果的图。

图24是示出第六实施方案中的单位像素的配置实例的电路图。

图25是示出第六实施方案中的单位像素的操作的图。

图26是示出共享像素的配置的图。

图27是为描述信号处理而提供的入射光输出量的(第一)特性图。

图28是为描述信号处理而提供的入射光输出量的(第二)特性图。

图29是示出成像装置的使用实例的图。

图30是示出电子设备的配置实例的框图。

具体实施方式

下文将描述用于实施本发明的实施方案(以下被称为实施方案)。

要注意的是，描述将以下面的顺序进行。

1.本发明所适用的成像装置

2.第一实施方案

3.第二实施方案

4.第三实施方案

5.第四实施方案

6.第五实施方案

7.第六实施方案

8.关于去噪处理和算术处理的描述

9.修改实例

10.成像装置的使用实例

<本发明所适用的成像装置>

{基本系统配置}

图1是示出CMOS图像传感器的配置概况的系统配置图，该CMOS图像传感器是本发明所适用的一种成像装置，例如，一种X-Y寻址方案成像装置。此处，CMOS图像传感器是通过施加CMOS工艺或部分利用CMOS工艺制成的图像传感器。

根据该施加实例的CMOS图像传感器10包括像素阵列部分11，该像素阵列部分11形成于半导体衬底(芯片)(未示出)上，和外围电路部分，该外围电路部分整合到与像素阵列部分11的半导体衬底相同的半导体衬底上。例如，外围电路部分包括纵向驱动单元12、列处理器13、横向驱动单元14和系统控制单元15。

而且，CMOS图像传感器10包括信号处理器18和数据存储单元19。信号处理器18和数据存储单元19可安装在与CMOS图像传感器10的衬底相同的衬底上，或者可布置在与CMOS图像传感器10的衬底不同的衬底上。此外，信号处理器18和数据存储单元19的每次处理可以是根据外部信号处理器的处理，该外部信号处理器设置于与CMOS图像传感器10的衬底不同的衬底上，该外部信号处理器例如是数字信号处理器(DSP)电路或软件。

在像素阵列部分11中，包括光电转换器的单位像素(在下文中可以简称为“像素”)以行向和列向布置，换句话说，二维地布置在矩阵形状中，其中该光电转换器被配置为根据所接收的光的量产生和累积电荷。此处，行向表示像素行的像素排列方向(换句话说，横向)，列向表示像素列的像素排列方向(换句话说，纵向)。随后将详细描述单位像素的特定的电路配置或像素结构。

在像素阵列部分11中，关于矩阵样像素阵列，像素驱动线16沿着每个像素行的行向接线，纵向信号线17沿着每个像素列的列向接线。像素驱动线16 在从像素读出信号时传输用于执行驱动的驱动信号。在图1中，将一条像素驱动线16接线，但是像素驱动线16的数目并不限制为1。像素驱动线16的一端连接到对应于纵向驱动单元12的每个行的输出端。

纵向驱动单元12包括移位寄存器、地址译码器等，且像素阵列部分11的所有像素同时被驱动，像素阵列部分11的每个像素以行为单位来驱动，等等。换句话说，纵向驱动单元12配置有控制像素阵列部分11的每个像素的操作的驱动单元，以及控制纵向驱动单元12的系统控制单元15。在附图中没有示出纵向驱动单元12的具体配置，但总的来说，纵向驱动单元12包括两个扫描系统，读出扫描系统和清除扫描系统。

读出扫描系统对像素阵列部分11的单位像素以行为单位顺序地执行选择扫描，以便从单位像素读出信号。从单位像素读出的信号是模拟信号。与读出扫描相比，清除扫描系统在曝光时间对由读出扫描系统执行读出扫描的读出行优先执行清除扫描。

根据清除扫描系统的清除扫描，多余的电荷从读出行的单位像素的光电转换器中清除，从而光电转换器被复位。然后，根据清除扫描系统对多余电荷的清除(复位)，执行所谓的电子快门操作。此处，电子快门操作表示光电转换器的电荷丢弃以及重新开始曝光(开始累积电荷)的操作。

由读出扫描系统的读出操作读出的信号对应于最后读出操作或最后电子快门操作之后所接收的光的量。那么，从最后读出操作的读出定时或最后电子快门操作的清除定时到当前读出操作的读出定时的时段是单位像素中电荷的曝光时段。

从经受纵向驱动单元12的选择扫描的像素行的每个单位像素输出的信号通过针对每个像素列的每个纵向信号线17被输入到列处理器13中。列处理器 13通过针对像素阵列部分11的每个像素列的纵向信号线17对从选定行的每个像素输出的信号执行预定的信号处理，并且在信号处理之后暂时保留像素信号。

具体地，列处理器13执行至少去噪处理作为信号处理，例如，相关双采样(CDS)处理或双数据采样(DDS)处理。例如，根据CDS处理，消除像素特有的固定图形噪声，诸如复位噪声或像素中放大晶体管的阈值变化。除去噪处理之外，例如，列处理器13具有模拟数字(AD)转换功能，从而能够将模拟像素信号转换为数字信号，并且能够输出转换后的数字信号。

横向驱动单元14包括移位寄存器、地址译码器等，并且顺序地选择对应于列处理器13的像素列的单元电路。根据横向驱动单元14的选择扫描，列处理器13中针对每个单元电路经受信号处理的像素信号被顺序地输出。

系统控制单元15包括产生各种定时信号的定时发生器等，并且基于由定时发生器产生的各种定时对纵向驱动单元12、列处理器13、横向驱动单元14 等执行驱动控制。

信号处理器18具有至少算术处理功能，并且对从列处理器13输出的像素信号执行各种信号处理，诸如算术处理。此外，信号处理器18包括放大器，该放大器用于执行本发明的乘算处理，如后面所描述的。

在信号处理器18的信号处理中，数据存储单元19暂时存储对处理必要的数据。

{其它系统配置}

本发明所适用的CMOS图像传感器10不限于上面描述的系统配置。下面的系统配置可以作为其它系统配置的示例。

例如，如图2所示出的，具有如下系统配置的CMOS图像传感器10A可以作为示例，在该系统配置中，数据存储单元19设置在列处理器13的后部，且从列处理器13输出的像素信号通过数据存储单元19提供到信号处理器18。

此外，如图3所示出的，具有如下系统配置的CMOS图像传感器10B可以作为示例，在该系统配置中，列处理器13具有对每个列或对像素阵列部分11的多个列中的每个列执行AD转换的AD转换功能，且数据存储单元19和信号处理器18相对于列处理器13平行布置。

<第一实施方案>

下面将参照图4至图10描述本发明的第一实施方案。

{单位像素100A的电路配置}

图4是示出单位像素100A的配置实例的电路图，该单位像素100A布置在图1至图3的像素阵列部分11中，图5是示出单位像素100A的配置实例的平面布置图。此外，在图5中示出了如下结构作为实例，在该结构中单位像素 100A是所谓的后表面辐射型成像装置。

单位像素100A包括光电二极管(PD)101，第一传输晶体管102、第二传输晶体管103、第三传输晶体管104、记忆部分105、复位晶体管106、FD部分107、放大晶体管108和选择晶体管109。

PD 101是光电转换器，该光电转换器被配置为通过光电转换将入射光转换为电荷并累积转换的电荷，阳极端子接触地面，阴极端子被连接到第一传输晶体管102和第二传输晶体管103的每个。

第一传输晶体管102根据由纵向驱动单元12(图1)提供的传输信号TG1 来驱动，在第一传输晶体管102打开的情况下，PD 101中累积的电荷被传输到记忆部分105。记忆部分105起到暂时保留电荷的电荷保留单元的作用。

第二传输晶体管103根据由纵向驱动单元12(图1)提供的传输信号TG2 来驱动，在第二传输晶体管103打开的情况下，PD 101中累积的电荷被传输到 FD部分107。

第三传输晶体管104根据由纵向驱动单元12(图1)提供的传输信号TG3 来驱动，在第三传输晶体管104打开的情况下，记忆部分105中累积的电荷被传输到FD部分107。

FD部分107是具有预定累积能力的浮动扩散区，该FD部分107连接到放大晶体管108的栅电极，并累积从PD 101直接和间接(经由记忆部分105)传输的电荷。

放大晶体管108通过选择晶体管109将根据FD部分107中累积的电荷程度(换句话说，FD部分107的电压)的像素信号输出到纵向信号线17。换句话说，FD部分107连接到放大晶体管108的栅电极，从而FD部分107和放大晶体管108起到转换器的作用，该转换器将PD101中产生的电荷转换为根据电荷程度的像素信号(电荷电压转换器)。

选择晶体管109根据由纵向驱动单元12(图1)提供的选择信号SEL来驱动，在选择晶体管109打开的情况下，获得这样的状态，其中从放大晶体管108 输出的像素信号能被输出到纵向信号线17。配置源输出电路的恒流源110连接到纵向信号线17。

复位晶体管106根据由纵向驱动单元12提供的重新信号RST来驱动，在复位晶体管106打开的情况下，FD部分107中累积的电荷被放电到电源线路 Vdd，FD部分107复位。

要注意的是，在下文中，每个驱动信号处于活动状态表明每个驱动信号是打开的，每个驱动信号处于非活动状态表明每个驱动信号是关闭的。此外，在下文中，每个栅部分或每个晶体管处于导电状态表明每个栅部分或每个晶体管是打开的，每个栅部分或每个晶体管处于非导电状态表明每个栅部分或每个晶体管是关闭的。

在后表面辐射型成像装置中，PD 101形成于其上的硅衬底包括第一表面，该第一表面是光相对于光电二极管的入射表面，和第二表面，该第二表面面对第一表面。图5是与单位像素100A相关的硅衬底的第二表面的平面布置图，并且是单位像素100A的活动区、光电转换器、像素晶体管、电荷累积单元和上述构件彼此连接的线路的平面布置图。

在图5中，PD 101、第一传输晶体管102、第二传输晶体管103、第三传输晶体管104、记忆部分105、复位晶体管106、FD部分107和与电源VDD 的连接部分形成于连续的第一活动区。

与第一活动区相分离，与放大晶体管108、选择晶体管109和电源VDD 的连接部分以及与纵向信号线17的连接部分形成于连续的第二活动区。

在图5中，FD部分107和放大晶体管108的栅电极通过布置在栅电极上层的线路彼此连接。

要注意的是，例如，当第一电压(例如，负电压)施加到栅部分时，在第一传输晶体管102中，信道区域的杂质浓度可以被设定为使得溢出路径形成于栅电极下面的信道区域中。

在这种配置中，在高强度光入射到PD 101上且由入射光产生的电荷大于 PD 101的饱和累积量的情况下，从PD 101溢出的电荷可以通过溢出路径传输到记忆部分105。

图6示出单位像素100A的截面图。作为参考，图5中示出的单位像素100A 的平面图在图6的上部示出，单位像素100A的截面图在下部示出。图6上部的平面图中示出的直线A和直线B的截面图在与图6的上图的平面对应的下图中画出，且相同的参考数字施加于相同的部分。

如图6示出的，第二传输晶体管103形成于FD部分107和PD 101之间。此外，第一传输晶体管102形成于PD 101和记忆部分105之间。此外，第三传输晶体管104形成于记忆部分105和FD部分107之间。然后，FD部分107 通过线路连接到放大晶体管108。

因此，本发明所适用的单位像素100A包括第一传输晶体管102和第三传输晶体管104，一旦在记忆部分105中累积电荷之后将PD 101中累积的电荷传输到FD部分107。此外，单位像素100A包括第二传输晶体管103，用于将PD 101中累积的电荷传输到FD部分107。

因此，第一实施方案中的单位像素100A包括三个传输晶体管和记忆，且包括将电荷从PD 101直接传输到FD部分107的传输晶体管和将电荷通过记忆间接传输的传输晶体管。

{单位像素的操作}

参照图7将描述具有这样配置的单位像素100A的操作。

图7示出第一实施方案的单位像素100A的驱动选择晶体管109的选择信号SEL，驱动复位晶体管106的复位信号RST，驱动第三传输晶体管104的传输信号TG3，驱动第二传输晶体管103的传输信号TG2，和驱动第一传输晶体管102的传输信号TG1的时间图。

首先，复位晶体管106的栅部分被打开，在这段时间内第二传输晶体管103 和第三传输晶体管104的每个的栅部分也被打开。

参照图7中示出的时间图，复位信号RST在时间t1被打开，从而复位晶体管106被打开。传输信号TG2和传输信号TG3在时间t1之后的时间t2分别被打开，从而第二传输晶体管103和第三传输晶体管104分别被打开。根据这样的操作，单位像素100A的PD 101、记忆部分105和FD部分107分别被复位。

PD 101、记忆部分105和FD部分107分别被复位，于是第二传输晶体管 103、第三传输晶体管104和复位晶体管106的每个的栅部分被关闭。

参照图7中示出的时间图，传输信号TG2和传输信号TG3在时间t3分别被关闭，从而第二传输晶体管103和第三传输晶体管104分别被关闭。复位信号RST在时间t3之后的时间t4被关闭，从而复位晶体管106被关闭。

执行复位操作，然后，累积期开始，在该累积期内累积由于PD 101的光电转换产生的电荷。在累积期内，第二传输晶体管103和第一传输晶体管102 交替被打开和关闭。

换句话说，传输信号TG1在时间t4被打开，从而第一传输晶体管102被打开，传输信号TG1在时间t5被关闭，从而第一传输晶体管102被关闭。

另外，传输信号TG2在时间t5被打开，从而第二传输晶体管103被打开，传输信号TG2在时间t6被关闭，从而第二传输晶体管103被关闭。

第一传输晶体管102被打开，从而在PD 101中累积的信号电荷被传输到记忆部分105。此外，第二传输晶体管103被打开，从而在PD 101中累积的信号电荷被传输到FD部分107。

因此，在累积期内，累积由于PD 101的光电转换产生的电荷，第一传输晶体管102和第二传输晶体管103交替被打开，从而在PD 101中累积的信号电荷交替被传输到记忆部分105和FD部分107。

在时间t4到时间t7的时间段内第一传输晶体管102重复地被打开和关闭，从而将信号电荷从PD 101传输到记忆部分105。此外，在时间t5到时间t8的时间段内第二传输晶体管103重复地被打开和关闭，从而将信号电荷从PD 101 传输到FD部分107。

此处，将参照图8详细地描述图7的时间图的时间t4至t6的单位像素100A 的操作。图8的A示出单位像素100A的截面结构，并且是为了参照图6示出的截面结构而示出的。图8的B、图8的C和图8的D示出在时间t4至t6的各个时间单位像素100A的电势图。另外，在这些图中，黑色方块示出驱动信号被打开，白色方块示出驱动信号被关闭。

例如，图8的B示出在时间t4的电势状态，该状态是在PD 101中累积电荷之前的状态，并且示出记忆部分105和FD部分107被复位的状态。如图8 的B所示出的，第一传输晶体管102设置在PD 101和记忆部分105之间，且记忆部分105的电势比PD 101的电势深。

记忆部分105的电势比PD 101的电势深，从而信号电荷可以根据第一传输晶体管102的驱动从PD 101传输到记忆部分105。在电荷从PD 101传输到记忆部分105且传输的电荷在记忆部分105中累积的情况下，根据累积的电荷的量，记忆部分105的电势变得比图8的B示出的记忆部分105的电势浅。通过累积电荷，记忆部分105的电势变浅，从而记忆部分105能够累积电荷直到记忆部分105的电势与图8的B中示出的PD 101的电势相同。

在图8的B中示出的状态中，在电荷在PD 101中开始累积且第一传输晶体管102被打开的情况下，如图8的C中示出的，PD 101的信号电荷被传输到记忆部分105。此后，在第一传输晶体管102被关闭的情况下，势垒在PD 101 和记忆部分105之间形成，并且从PD 101到记忆部分105的信号电荷的传输停止。

在第一传输晶体管102在时间t5被关闭且第二传输晶体管103被打开的情况下，信号电荷从PD 101传输到FD部分107。

因此，执行针对记忆部分105的电荷传输和针对FD部分107的电荷传输。

这样的操作在曝光时段内交替重复，从而在曝光时段内经受PD 101的光电转换的信号电荷中，在第一传输晶体管102被打开的时段(被称为第一时段) 内产生的信号电荷被传输到记忆部分105，并累积/保留在记忆部分105中。此外，在曝光时段内经受PD 101的光电转换的信号电荷中，在第二传输晶体管 103被打开的时段(被称为第二时段)内产生的信号电荷被传输到FD部分107，并累积/保留在FD部分107中。

此处，第一时段比第二时段长。换句话说，将信号电荷从PD 101传输到记忆部分105的时间比将信号电荷传输到FD部分107的时间长。第一时段和第二时段对应于曝光时间的长度，从而在第一时段内累积的信号电荷对应于在长的曝光时间内累积的信号电荷，在第二时段内累积的信号电荷对应于在短的曝光时间内累积的信号电荷。

在图7中，在从时间t4到时间t8的时间内，单位像素100A累积由入射到 PD 101上的光产生的电荷作为信号电荷。更具体地，在从时间t4到时间t8的时间内单位像素100A交替地打开或关闭第一传输晶体管102和第二传输晶体管103，从而在记忆部分105和FD部分107的任一个中累积由入射到PD 101 上的光产生的电荷作为信号电荷。

在从时间t4到时间t8的时段内，如果假设电荷在记忆部分105中累积的第一时段比电荷在FD部分107中累积的第二时段长，则在记忆部分105中累积/保留的信号电荷的量比在FD部分107中累积/保留的信号电荷的量大。

为此，如果假设电荷在记忆部分105中累积的第一时段比电荷在FD部分 107中累积的第二时段长，则从记忆部分105(在记忆部分105中累积/保留由 PD 101上入射的光产生的更多的电荷)获得的信号可被称为相对于PD 101上入射的光具有高灵敏度的信号。

另一方面，从FD部分107(在FD部分107中累积/保留由PD 101上入射的光产生的更少的电荷)获得的信号可被称为相对于PD 101上入射的光具有低灵敏度的信号。

在下文中，在第一传输晶体管102被打开之后在记忆部分105中累积/保留的信号电荷(在第一时段内累积/保留的信号电荷)将被称为高灵敏度数据信号 (在下文中，被称为高灵敏度数据信号SH)。此外，在第二传输晶体管103被打开之后在FD部分107中累积/保留的信号电荷(在第二时段内累积/保留的信号电荷)将被称为低灵敏度数据信号(在下文中，被称为低灵敏度数据信号 SL)。

因此，根据本发明，可以得到高灵敏度数据信号SH和低灵敏度数据信号 SL，且具有扩展动态范围的图像可以根据利用后面描述的高灵敏度数据信号 SH和低灵敏度数据信号SL的处理来成像。

如上所述的累积期结束，然后，程序进入读出期。在累积期内，如上所述的处理，换句话说，针对记忆部分105或FD部分107的从复位到传输的处理在像素阵列部分11的所有像素中同时进行，从而可以实现在所有像素中具有相同累积时间的全域快门。

其后，将描述读出期内的操作。选择信号SEL在时间t9被打开，从而选择晶体管109处于打开状态。选择晶体管109被打开，从而根据FD部分107 中累积电荷的程度(换句话说，FD部分107的电压)的像素信号通过放大晶体管108被输出到纵向信号线17。

紧接在累积期之后从FD部分107读出的像素信号是对应于通过第二传输晶体管103从PD 101传输到FD部分107的信号电荷的信号，换句话说，对应于第二时段内累积的信号电荷的信号。换句话说，该像素信号是低灵敏度数据信号SL。

低灵敏度数据信号SL被读出，然后高灵敏度数据信号SH被读出。首先，复位信号RST在时间t10被打开，从而复位晶体管106处于打开状态。此后，复位信号RST在时间t11被关闭，从而复位晶体管106处于关闭状态。复位晶体管106被打开和关闭，从而FD部分107被复位。

在时间t11之后，FD部分107被复位之后的信号(FD程度)通过选择晶体管109被输出到纵向信号线17。该信号将被称为低灵敏度复位信号NL。低灵敏度复位信号NL对应于针对记忆部分105中累积的接下来要被读出的信号的P相(被称为高灵敏度复位信号NH)。

传输信号TG3在时间t12被打开，从而第三传输晶体管104处于打开状态。第三传输晶体管104处于打开状态，从而记忆部分105中累积的信号电荷被传输到FD部分107。传输信号TG3在时间t13被关闭，从而第三传输晶体管104 处于关闭状态。

此时，选择晶体管109处于打开状态，从而根据FD部分107中累积电荷的程度(换句话说，FD部分107的电压)的像素信号通过放大晶体管108被输出到纵向信号线17。

此时，从FD部分107读出的像素信号一旦通过第一传输晶体管102从PD 101传输到记忆部分105，是对应于通过第三传输晶体管104从记忆部分105 传输到FD部分107的信号电荷的信号，换句话说，对应于第一时段内累积的信号电荷的信号。换句话说，该像素信号时高灵敏度数据信号SH。

因此，低灵敏度数据信号SL被读出，随后高灵敏度数据信号SH被读出。

如上所述，低灵敏度数据信号SL是在第二传输晶体管103被打开的第二时段内产生的信号电荷。第二时段是这样的时段，该时段取决于第二传输晶体管103被打开一次的时间(被称为时间T2)以及在累积期内第二传输晶体管 103被打开的次数。

此外，如上所述，高灵敏度数据信号SH是在第一传输晶体管102被打开的第一时段内产生的信号电荷。第一时段是这样的时段，该时段取决于第一传输晶体管102被打开一次的时间(被称为时间T1)以及在累积期内第一传输晶体管102被打开的次数。

时间T1和时间T2将参照图9和图10进行描述。图9示出第一传输晶体管102和第二传输晶体管103在时间T1和时间T2各自的打开时间交替被驱动的状态。图9中时间T1对应于图7中从时间t4到时间t5的时间，时间T2对应于从时间t5到时间t6的时间。

根据这种操作，仅仅经受下面的光电转换的信号电荷才能够通过第一传输晶体管102传输到记忆部分105：

总曝光时间×时间T1/(时间T1+时间T2)

另外，仅仅经受下面的光电转换的信号电荷才能够通过第二传输晶体管 103传输到FD部分107：

总曝光时间×时间T2/(时间T1+时间T2)

换句话说，灵敏度以T1：T2的比进行转换的信号数据有效地保留在记忆部分105和FD部分107的每个中。

这表明任意的灵敏度调节可以通过改变时间T1和时间T2来进行。换句话说，通过改变时间T1和时间T2，换句话说，通过调节传输信号TG1和传输信号TG2的打开时间和关闭时间，可以调节灵敏度。

此外，通过提供时间T1和时间T2(第一时段和第二时段)来进行捕捉，从而可以例如在不受发光二极管(LED)闪光等等的影响的情况下进行捕捉。 LED照明不是在所有时间都打开，而是在预定周期闪烁。为此，当用短快门进行捕捉时，在曝光定时与LED闪烁的关闭定时重叠的情况下，捕捉到LED关闭的图像。

例如，利用一个短快门可以实现快门时间内灵敏度下降，但是如上所述，在一个短快门与LED闪烁的关闭定时重叠的情况下，有图像不能够被成像的可能性。然而，根据本发明，捕捉是通过利用不同的时间诸如时间T1和时间 T2进行，因此即使在时间T1和时间T2中的一个时间与LED闪烁的关闭定时重叠的情况下，也可以在另一个时间进行捕捉。

因此，可以避免由于LED闪光等等导致的图像未成像。

在图9中示出如下实例，其中第一传输晶体管102和第二传输晶体管103 排他地操作，但只要能够进行完整传输的脉冲宽度能够获得，图10中示出的操作也可以进行。如图10中示出的，一个脉冲降低之后直到另一个脉冲降低的时段可以是时间T1和时间T2。

例如，传输信号TG2在时间t21被关闭，然后传输信号TG1在时间t22 被打开，传输信号TG1在时间t23被关闭。从时间t21到时间t23的时段是时间T1。在这种情况下，第一传输晶体管102在从时间t22到时间t23的时段期间被打开，然后在从时间t21到时间t23的时段期间(即，在时间T1期间)PD 101中累积的电荷从PD 101传输到记忆部分105。

传输信号TG2在时间t23之后的时间t24被打开，且传输信号TG2在时间 t25被关闭。从时间t23到时间t25的时段是时间T2。在这种情况下，第二传输晶体管103在从时间t24到时间t25的时段期间被打开，然后在从时间t23 到时间t25的时段期间(即，在时间T2期间)PD 101中累积的电荷从PD 101 传输到FD部分107。

在这种操作中，如上所述，例如，与参照图9所描述的情况一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH。

通过利用低灵敏度数据信号SL和高灵敏度数据信号SH(如上所述读出的) 进行的具有扩展动态范围的捕捉将参照图11进行描述。

图11示出高灵敏度数据信号SH和低灵敏度数据信号SL的输入/输出特性。换句话说，在从时间t4到时间t8的信号电荷累积期内在PD 101上入射的光的量以横轴表示，而由PD 101的光电转换获得的输出(由光电转换累积的电荷的量)以纵轴表示。在图11中，在由PD 101的光电转换获得的输出中，记忆部分105中保留的高灵敏度数据信号SH的特性通过标有“MEM保留”的实线示出。此外，FD部分107中保留的低灵敏度数据信号SL的特性通过标有“FD保留”的实线示出。

在图11中，记忆部分105中保留的高灵敏度数据信号SH的特性是通过图的原点的直线，其中，在入射光的量少的区域中，输出根据光的量的增加以定倾增加。此处，直线的倾角被设为k1。累积电荷根据光的量的增加而增加，在累积电荷达到记忆部分105的饱和电荷量的情况下，在高灵敏度数据信号SH 的特性中，输出变得恒定，即使在光的量增加到饱和电荷量以上的情况下。也就是说，输出是饱和的。此处，在累积电荷达到记忆部分105的饱和电荷量的时间点的光的量被设为L1。此外，记忆部分105的饱和电荷量被设为C1。

在图11中，FD部分107中保留的低灵敏度数据信号SL的特性是通过图的原点的直线，其中，在入射光的量少的区域中，输出根据光的量的增加以定倾增加。此处，直线的倾角被设为k2。累积电荷根据光的量的增加而增加，在累积电荷达到FD部分107的饱和电荷量的情况下，在低灵敏度数据信号SL 的特性中，输出变得恒定，即使在光的量增加到饱和电荷量以上的情况下。也就是说，输出是饱和的。此处，在累积电荷达到FD部分107的饱和电荷量的时间点的光的量被设为L2。此外，FD部分107的饱和电荷量被设为C2。

此处，与图7一样，图11中示出的高灵敏度数据信号SH和低灵敏度数据信号SL的特性是基于如下假设：在记忆部分105中累积电荷的第一时段T1 比在FD部分107中累积电荷的第二时段T2长，以及基于如下假设：FD部分 107的饱和电荷量比记忆部分105的饱和电荷量大。

为此，在图11中示出的高灵敏度数据信号SH和低灵敏度数据信号SL的特性中，记忆部分105中保留的高灵敏度数据信号SH的倾角k1比FD部分107 中保留的低灵敏度数据信号SL的倾角k2大。此外，使低灵敏度数据信号SL 饱和的输出电平(电荷量)比使高灵敏度数据信号SH饱和的输出电平(电荷量)高。

而且，图11中示出的高灵敏度数据信号SH和低灵敏度数据信号SL的特性是基于如下假设：FD部分107中保留的低灵敏度数据信号SL的倾角k2比记忆部分105中保留的高灵敏度数据信号SH的倾角k1小，且FD部分107的饱和电荷量C2比记忆部分105的饱和电荷量C1大，从而在低灵敏度数据信号SL饱和的时间点的光的量L2比在高灵敏度数据信号SH饱和的时间点的光的量L1大。

在高灵敏度数据信号SH比低灵敏度数据信号SL低的光的量中，输出是饱和的。低灵敏度数据信号SL根据PD 101上入射的光的量输出信号，即使在高灵敏度数据信号SH的输出是饱和的光的量中。也就是说，在图11示出的输入/输出特性中，与高灵敏度数据信号SH相比，在低灵敏度数据信号SL中，输入范围(可以根据PD 101上入射的光的量获得输出的光的量的范围)变宽，从而输出范围(可以根据PD 101上入射的光的量获得输出的范围)也变宽。换句话说，低灵敏度数据信号SL的特性的动态范围比高灵敏度数据信号SH 的特性的动态范围宽。

因此，单位像素100A通过利用信号处理器18中提供的用于执行乘算处理的放大器执行将低灵敏度数据信号SL与增益乘算在一起的处理。更具体地，在图11中，低灵敏度数据信号SL和增益被乘算在一起，使得饱和之前的高灵敏度数据信号SH的倾角k1与所谓的增益之后的倾角相同，在所谓的增益中饱和之前的低灵敏度数据信号SL和增益被乘算在一起。

图11中的虚线表示增益之后的信号。利用这种布置，单位像素100A具有如下特性：针对输入(PD 101上入射的光的量)在一个宽的范围获得线性输出 (由光电转换累积的电荷的量)，所述宽的范围是从高灵敏度数据信号SH根据入射光的量输出电荷的光的量的范围到低灵敏度数据信号SL根据入射光的量输出电荷的光的量的范围，并且动态范围是宽的。

在此，在图4示出的单位像素100A中，在记忆部分105和FD部分107 中交替累积电荷的操作的方面被假定为对比实例。换句话说，对比实例的单位像素具有与图4示出的单位像素100A在等效电路上相同的配置，以及将信号电荷累积期内由PD 101上入射的光产生的所有电荷传输到记忆部分105的操作，以及累积电荷的操作，不用执行单位像素100A中的记忆部分105和FD 部分107中交替累积电荷的操作。

在图11中，考虑了对比实例的输入/输出特性(针对入射光的量，由光电转换累积的电荷的量)(未示出)。对比实例的特性是通过图11的图的原点的直线，且其中在入射光的量少的范围内根据光的量的增加的输出以定倾增加，正如图11中实线示出的本发明第一实施方案的高灵敏度数据信号SH。此处，直线的倾角被设为k0。

进一步地，在对比实例的特性中，根据光量的增加累积的电荷增加，且在累积的电荷达到记忆部分105的饱和电荷量的情况下，输出变得恒定，即使在光的量增加到饱和电荷量以上的情况下。此处，在累积电荷达到记忆部分105 的饱和电荷量的时间点的光的量被设为L0。

上述对比实例的特性与图11中示出的本发明第一实施方案的特性进行对比。

在对比实例中，在信号电荷累积期内由PD 101产生的所有电荷被传输到记忆部分105，并且在记忆部分105中累积。

另一方面，在图11示出的本发明第一实施方案中，在信号电荷累积期内由PD 101产生的电荷总量中仅仅对应于T1/(T1+T2)的比的量被传输到记忆部分105，并且在记忆部分105中累积。这样的特性通过图11中标有“MEM 保留”的实线示出，作为高灵敏度数据信号SH的特性。高灵敏度数据信号SH 的特性的直线部分的倾角k1被抑制为T1/(T1+T2)倍的k0。此外，高灵敏度数据信号SH的特性饱和的时间点的光的量L1增加为(T1+T2)/T1倍的L0。

而且，在图11示出的本发明第一实施方案中，在信号电荷累积期内由PD 101产生的电荷总量中仅仅对应于T2/(T1+T2)的比的量被传输到FD部分 107，并且在FD部分107中累积。这样的特性通过图11中标有“FD保留”的实线示出，作为低灵敏度数据信号SL的特性。低灵敏度数据信号SL的特性的直线部分的倾角k2被抑制为T2/(T1+T2)倍的k0。此外，低灵敏度数据信号SL的特性饱和的时间点的光的量L2增加为(C2/C1)×(T1+T2)/T2 倍的L0。

为此，在本发明的第一实施方案的特性中，执行将低灵敏度数据信号SL 与增益乘算到一起的处理，使得饱和前的高灵敏度数据信号SH的倾角k1与所谓的增益之后的倾角相同，所谓的增益通过将饱和前的低灵敏度数据信号SL 与增益乘算到一起获得(图11中的虚线)，输入范围(可以获得根据PD 101 上入射的光的量的输出的光量的范围)扩展为对比实例的输入范围的(C2/C1) ×(T1+T2)/T2倍。此外，输出范围(可以获得根据PD 101上入射的光的量的输出的范围)变为(C2/C1)×(T1/T2)倍，这是乘算对比实例的输入范围中(C2/C1)×(T1+T2)/T2的比以及对比实例的倾角k0和高灵敏度数据信号SH的倾角k1中T1/(T1+T2)的比的结果。

要注意的是，图11中示出的本发明第一实施方案的特性的前提是T1>T2 且C2>C1。

因此，本发明实施方案的单位像素100A具有宽的动态范围，其中与对比实例相比，输入范围扩展为(C2/C1)×(T1+T2)/T2倍，输出范围扩展为(C2/C1)×(T1/T2)倍。

图11中示出的本发明的第一实施方案的特性的前提是T1>T2和C2>C1，但只要T1和T2这样设置使得获得(C2/C1)×(T1/T2)>1，即使在C2≤ C1的情况下，本发明第一实施方案的单位像素100A具有动态范围比对比实例的动态范围宽的特性。同样地，只要C1和C2被设定为使得获得(C2/C1)× (T1/T2)>1，即使在T1≤T2的条件下，本发明第一实施方案的单位像素 100A具有动态范围比对比实例的动态范围宽的特性。

要注意的是，在本发明的第一实施方案的单位像素100A中，在信号电荷累积期内PD 101上入射的光的量比L1少或与L1相等的情况下，作为输出，与低灵敏度数据信号SL和增益乘算在一起的增益之后输出低灵敏度数据信号 SL的情况相比，优选输出高灵敏度数据信号SH。这是因为在记忆部分105中保留的高灵敏度数据信号SH的噪声电平与FD部分107中保留的低灵敏度数据信号SL的噪声电平相等的情况下，未经增益乘算的高灵敏度数据信号SH 的噪声电平比噪声与增益乘算到一起的低灵敏度数据信号SL的噪声电平低，且未经增益乘算的高灵敏度数据信号SH具有极好的信噪比(S/N比)。

而且，例如，在日本专利申请公开第2011―199816号的图4(A)中示出的嵌入式MOS电容器被用作记忆部分105的结构，且包括简并半导体区(在其一部分存在多个自由电子)的PN-结电容被用作FD部分107的结构的情况下，存在高灵敏度数据信号SH的噪声电平比经增益乘算之前的低灵敏度数据信号SL的噪声电平低的可能性很大。在这种情况下，在信号电荷累积期内PD 101上入射的光的量比L1少或与L1相等的情况下输出高灵敏度数据信号SH 的优势进一步增加。

<第二实施方案>

下面将描述本发明所适用的第二实施方案。图12是示出第二实施方案中单位像素100的平面布置的图(在下文中，在第二实施方案中被称为单位像素 100B)，图13是示出截面结构的图。

图12中示出的第二实施方案中单位像素100B的基本配置与第一实施方案中单位像素100A的基本配置相同，相同的参考数字施加于相同的部分，且其描述将被适当地省略。

在图12中示出的第二实施方案中单位像素100B的平面布置与图3中示出的第一实施方案中单位像素100A的平面布置之间的对比中，单位像素100B 与第一实施方案中单位像素100A的不同之处在于第一传输晶体管102形成于记忆部分105上。

在图13示出的第二实施方案中单位像素100B的截面结构与图6示出的第一实施方案中单位像素100A的截面结构之间的对比中，第二实施方案中单位像素100B与第一实施方案中单位像素100A的不同之处在于单位像素100B中第一传输晶体管102不仅形成于PD 101和记忆部分105之间，而且通过延伸还形成于记忆部分105上。

参照图12和图13，第二传输晶体管103形成于FD部分107和PD 101之间。这样的配置与第一实施方案中的单位像素100A的配置相同。第一传输晶体管102B形成于PD 101和记忆部分105之间，以及形成于记忆部分105的上部。这样的配置与第一实施方案中的单位像素100A的配置不同。

此外，第三传输晶体管104形成于记忆部分105和FD部分107之间，且 FD部分107通过线路连接到放大晶体管108。这样的配置与第一实施方案中的单位像素100A的配置相同。

因此，本发明所适用的单位像素100B包括第一传输晶体管102B和第三传输晶体管104，一旦在记忆部分105中累积电荷之后将PD 101中累积的电荷传输到FD部分107。此外，单位像素100B包括第二传输晶体管103，用于将 PD 101中累积的电荷传输到FD部分107。此外，第一传输晶体管102B扩展到记忆部分105上。

因此，第一传输晶体管102B设置在记忆部分105的上部，从而在第一传输晶体管102B被打开的的情况下，记忆部分105的电势一起变深，从而可以使记忆部分105的电势加深。这将参照图14进行描述。

要注意的是，在第二实施方案中，单位像素100B的电路图与如图4示出的第一实施方案的单位像素100A的电路图相同，从而其描述将被省略。此外，基本操作也与参照图7中示出的时间图描述的基本操作类似，从而其描述将被省略。

图14与图8相同，并且是示出在图7的时间图的时间t4到时间t6的单位像素100B的操作细节的图。图14的A示出单位像素100B的截面结构，并且是为了参照图13示出的截面结构而示出的。

图14的B、图14的C和图14的D示出在时间t4至t6的各个时间单位像素100B的电势图。另外，在这些图中，黑色方块表示驱动信号被打开，白色方块表示驱动信号被关闭。

例如，图14的B示出在时间t4的电势状态，该状态是在PD 101中累积电荷之前的状态，并且示出记忆部分105和FD部分107被复位的状态。如图 14的B所示出的，第一传输晶体管102B设置在PD 101和记忆部分105之间，并且扩展到记忆部分105上，且记忆部分105的电势与PD 101的电势几乎在相同的水平。

在图14的B中示出的状态中，在电荷在PD 101中开始累积且第一传输晶体管102B被打开的情况下，如图14的C中示出的，PD 101的信号电荷被传输到记忆部分105。在第一传输晶体管102B被打开的情况下，PD 101和记忆部分105之间的势垒以及记忆部分105的电势一起变深，从而获得信号电荷可以从PD 101传输到记忆部分105的状态。

因此，在第一传输晶体管102B被打开的情况下，PD 101和记忆部分105 之间的势垒以及记忆部分105的电势一起变深，从而，如上所述的，记忆部分 105的电势与PD 101的电势可以几乎在相同的水平。

在第一实施方案中，如参照图8所描述的，记忆部分105的电势比PD 101 的电势低是必要的，但是，在第二实施方案中，记忆部分105的电势与PD 101 的电势可以几乎在相同的水平。

要注意的是，在第二实施方案中，明显的是记忆部分105的电势可以比PD 101的电势深。

在第一传输晶体管102B被关闭的情况下，势垒在PD 101和记忆部分105 之间形成，并且从PD 101到记忆部分105的信号电荷的传输停止。然后，在第一传输晶体管102B在时间t5被关闭且第二传输晶体管103被打开的情况下，信号电荷从PD 101传输到FD部分107。

这样的操作在曝光时段内交替重复，从而在曝光时段内经受PD 101的光电转换的信号电荷中，在第一传输晶体管102B被打开的时段(被称为第一时段)内产生的信号电荷被传输到记忆部分105，并累积/保留在记忆部分105中。此外，在曝光时段内经受PD 101的光电转换的信号电荷中，在第二传输晶体管103被打开的时段(被称为第二时段)内产生的信号电荷被传输到FD部分 107，并累积/保留在FD部分107中。

这样的操作与第一实施方案的那些操作类似。换句话说，在第二实施方案中，与第一实施方案一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH，并且可以执行动态范围扩展的成像。

<第三实施方案>

下面将描述本发明所适用的第三实施方案。图15是示出第三实施方案中单位像素100的平面布置的图(在下文中，在第三实施方案中被称为单位像素 100C)，图16是示出截面结构的图。

图15中示出的第三实施方案中单位像素100C的基本配置与第一实施方案或第二实施方案中单位像素100A(100B)的基本配置相同，因此相同的参考数字施加于相同的部分，且其描述将被适当地省略。

在图15中示出的第三实施方案的单位像素100C的平面布置与图3中示出的第一实施方案的单位像素100A的平面布置或图12中示出的第二实施方案的单位像素100B的平面布置之间的对比中，单位像素100C与第一实施方案中单位像素100A不同，不同之处在于第一传输晶体管102形成于记忆部分105 上，但是单位像素100C与第二实施方案中单位像素100B相同。

第三实施方案中的单位像素100C与第二实施方案中的单位像素100B的不同之处在于第一传输晶体管102分为两个传输晶体管。换句话说，单位像素 100C的第一传输晶体管102C包括第一传输晶体管102C-1和第一传输晶体管 102C-2。

在图16中示出的第三实施方案的单位像素100C的截面结构与图6中示出的第一实施方案的单位像素100A的截面结构或图13中示出的第二实施方案的单位像素100B的截面结构之间的对比中，单位像素100C与第一实施方案中单位像素100A不同，不同之处在于第一传输晶体管102也形成于记忆部分105 上，但是单位像素100C与第二实施方案中单位像素100B相同。

第三实施方案中的单位像素100C与第二实施方案中的单位像素100B的不同之处在于第一传输晶体管102分为两个传输晶体管。换句话说，单位像素 100C的第一传输晶体管102C包括第一传输晶体管102C-1和第一传输晶体管 102C-2。然后，第一传输晶体管102C-1设置在PD 101和记忆部分105之间，第一传输晶体管102C-2设置在记忆部分105上。

因此，第一传输晶体管102C-1形成于PD 101和记忆部分105之间，第一传输晶体管102C-2形成于记忆部分105上。第一传输晶体管102C-1和第一传输晶体管102C-2与第一实施方案中的第一传输晶体管102或第二实施方案中的第一传输晶体管102B相同，并且设置为将信号电荷从PD 101传输到记忆部分105的传输晶体管。

此外，第二传输晶体管103形成于FD部分107和PD 101之间，第三传输晶体管104形成于记忆部分105和FD部分107之间，且FD部分107通过线路连接到放大晶体管108。这样的配置与第一实施方案中单位像素100A(第二实施方案中单位像素100B)的配置相同。

因此，本发明所适用的单位像素100C包括第一传输晶体管102C和第三传输晶体管104，一旦在记忆部分105中累积电荷之后将PD 101中累积的电荷传输到FD部分107。此外，单位像素100C包括第三传输晶体管104，用于将 PD 101中累积的电荷传输到FD部分107。此外，第一传输晶体管102C被划分，第一传输晶体管102C-1形成于PD 101和记忆部分105之间，第一传输晶体管102C-2形成于记忆部分105上。

因此，配置第一传输晶体管102C的第一传输晶体管102C-2设置在记忆部分105的上部，从而，与第二实施方案一样，在第一传输晶体管102C-2被打开的情况下，记忆部分105的电势连续变深，从而可以使记忆部分105的电势加深。这将在后面参照图18进行描述。

在第三实施方案中，单位像素100C的电路图与如图4示出的第一实施方案的单位像素100A的电路图相同，从而其描述将被省略。此处，第一传输晶体管102C与图4中示出的第一传输晶体管102的不同之处在于第一传输晶体管102C包括第一传输晶体管102C-1和第一传输晶体管102C-2。

第三实施方案中的单位像素100C的操作将参照图17中示出的时间图进行描述。

图17示出第三实施方案的单位像素100C的驱动选择晶体管109的选择信号SEL，驱动复位晶体管106的复位信号RST，驱动第三传输晶体管104的传输信号TG3，驱动第二传输晶体管103的传输信号TG2，驱动第一传输晶体管 102C-2的传输信号TG1b和驱动第一传输晶体管102C-1的传输信号TG1a的时间图。

首先，复位晶体管106的栅部分被打开，在这一时段内第二传输晶体管103 和第三传输晶体管104的每个的栅部分也被打开。

参照图17中示出的时间图，复位信号RST在时间t41被打开，从而复位晶体管106被打开。传输信号TG2和传输信号TG3在时间t41之后的时间t42 分别被打开，从而第二传输晶体管103和第三传输晶体管104分别被打开。根据这样的操作，单位像素100C的PD 101、记忆部分105和FD部分107分别被复位。

参照图17中示出的时间图，传输信号TG2和传输信号TG3在时间t43分别被关闭，从而第二传输晶体管103和第三传输晶体管104分别被关闭。复位信号RST在时间t43之后的时间t44被关闭，从而复位晶体管106被关闭。

执行复位操作，然后，累积期开始，在该累积期内累积由于PD 101的光电转换产生的电荷。在累积期内，第二传输晶体管103和第一传输晶体管102C 交替被打开和关闭。

换句话说，传输信号TG1a和传输信号TG1b在时间t44被打开，从而第一传输晶体管102C-1和第一传输晶体管102C-2分别被打开，传输信号TG1a 在时间t45被关闭，从而第一传输晶体管102C-1被关闭。

另外，传输信号TG2在时间t45被打开，从而第二传输晶体管103被打开，传输信号TG2在时间t47被关闭，从而第二传输晶体管103被关闭。

传输信号TG1b在时间t46被关闭，该时间t46是时间t45之后且时间t47 之前的时间，从而第一传输晶体管102C-2被关闭。

因此，第一传输晶体管102C-1和第一传输晶体管102C-2同时被打开，且第一传输晶体管102C-1在第一传输晶体管102C-2之前被关闭。此外，当第一传输晶体管102C-1被关闭时，第二传输晶体管103被打开。

第一传输晶体管102C-1和第一传输晶体管102C-2一起被打开，从而在PD 101中累积的信号电荷被传输到记忆部分105。此后，在第一传输晶体管102C-1 被关闭的情况下，从PD 101到记忆部分105的传输停止。此外，第二传输晶体管103被打开，从而在PD 101中累积的信号电荷被传输到FD部分107。

因此，在累积期内，累积由于PD 101的光电转换产生的电荷，第一传输晶体管102C和第二传输晶体管103交替被打开，从而在PD 101中累积的信号电荷交替被传输到记忆部分105和FD部分107。

在时间t44到时间t49的时间段内第一传输晶体管102C重复地被打开和关闭，从而将信号电荷从PD 101传输到记忆部分105。此外，在时间t45到时间 t50的时间段内第二传输晶体管103重复地被打开和关闭，从而将信号电荷从 PD 101传输到FD部分107。

此处，将参照图18详细地描述图17的时间图的时间t44至t47的单位像素100C的操作。图18的A示出单位像素100C的截面结构，并且是为了参照图16示出的截面结构而示出的。

图18的B，图18的C，图18的D和图18的E示出在时间t44到时间t47 的每个时间单位像素100C的电势图。另外，在这些图中，黑色方块示出驱动信号被打开，白色方块示出驱动信号被关闭。

例如，图18的B示出在时间t44的电势状态，该状态是在PD 101中累积电荷之前的状态，并且示出记忆部分105和FD部分107被复位的状态。

如图18的B示出的，第一传输晶体管102C-1形成于PD 101和记忆部分 105之间，第一传输晶体管102C-2设置在记忆部分105上，从而，与第二实施方案一样，记忆部分105的电势与PD 101的电势可以几乎在相同的水平。

要注意的是，在第三实施方案中，明显的是记忆部分105的电势可以比PD 101的电势深。

在图18的B中示出的状态中，在电荷在PD 101中开始累积且第一传输晶体管102C-1和第一传输晶体管102C-2一起被打开的情况下，如图18的C中示出的，PD 101的信号电荷被传输到记忆部分105。

在第一传输晶体管102C-1被打开的情况下，PD 101和记忆部分105之间的势垒变深，在第一传输晶体管102C-2被打开的情况下，记忆部分105的电势变深。因此，在记忆部分105的电势比PD 101的电势深的情况下，信号电荷从PD 101传输到记忆部分105。

如图18的D示出的，在第一传输晶体管102C-1被关闭的情况下，势垒形成于PD 101和记忆部分105之间，从PD 101到记忆部分105的信号电荷的传输停止。此时(在时间t45)，第一传输晶体管102C-2仍然是打开的，从而维持记忆部分105的电势比PD 101的电势低的状态。

之后(在时间t46)，在第一传输晶体管102C-2被关闭的情况下，如图18 的E示出的，记忆部分105的电势恢复到最初的电势，但是，由于第一传输晶体管102C-1被关闭，势垒在PD 101和记忆部分105之间形成，从而可以阻止信号电荷从记忆部分105到PD 101的逆流。

然后，在第一传输晶体管102C-2在时间t46被关闭且第三传输晶体管104 被打开的情况下，信号电荷从PD 101传输到FD部分107。

这样的操作在曝光时段内交替重复，从而在曝光时段内经受PD 101的光电转换的信号电荷中，在第一传输晶体管102C被打开的时段(被称为第一时段)内产生的信号电荷被传输到记忆部分105，并累积/保留在记忆部分105中。此外，在曝光时段内经受PD 101的光电转换的信号电荷中，在第二传输晶体管103被打开的时段(被称为第二时段)内产生的信号电荷被传输到FD部分 107，并累积/保留在FD部分107中。

这样的操作与第一实施方案的那些操作类似。换句话说，在第三实施方案中，与第一实施方案一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH，并且可以执行动态范围扩展的成像。

此外，在第三实施方案中，第一传输晶体管102C被分为第一传输晶体管 102C-1和第一传输晶体管102C-2，且第一传输晶体管102C-1和第一传输晶体管102C-2一起被打开，从而电荷从PD 101被传输到记忆部分105，然后第一传输晶体管102C-1在第一传输晶体管102C-2之前被关闭，势垒在PD 101和记忆部分105之间形成。

于是，势垒形成，然后第一传输晶体管102C-2被关闭，从而，即使在第一传输晶体管102C-2下降的情况下，根据第三实施方案可以阻止电荷从记忆部分105到PD 101的逆流(尤其是在饱和的时间)。

读出期内的操作与第一实施方案的读出期的操作类似地进行，从而其描述将被省略。

在第三实施方案中，与第一实施方案和第二实施方案一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH，并且可以执行动态范围扩展的成像。

<第四实施方案>

下面将描述本发明所适用的第四实施方案。图19是第四实施方案中单位像素100的电路图(在下文中，在第四实施方案中，被称为单位像素100D)。

图19中示出的第四实施方案中的单位像素100D具有如下配置：将放电晶体管201添加到第一实施方案中的单位像素100A，且其它部分与第一实施方案中的单位像素100A的那些部分相同，从而相同的参考数字施加于相同的部分，其描述将被适当地被省略。

在图19示出的第四实施方案的单位像素100D的电路图与图4示出的第一实施方案的单位像素100A的电路图之间的对比中，单位像素100D与单位像素100A的不同之处在于将放电晶体管201添加到单位像素100A，且放电晶体管201被连接到PD 101的阴极端子。

当执行全域快门操作时，电荷保留在记忆部分105和FD部分107中，对每行执行读出，但在此时，在入射光被机械快门等阻断的情况下由PD 101产生信号电荷。在信号电荷在被读出之前流入记忆部分105和FD部分107的情况下，数据被损坏。为了防止数据被损坏，在完成累积之后放电晶体管201被打开，由PD 101产生的信号电荷被放电到漏极(VDD)。

图20是示出第四实施方案中单位像素100D的平面布置的图。除了添加放电晶体管201以外，图20中示出的单位像素100D的平面布置与图12中示出的第二实施方案中单位像素100B的平面布置基本上类似。

换句话说，PD 101、第一传输晶体管102、第二传输晶体管103、第三传输晶体管104、记忆部分105、复位晶体管106、FD部分107、与电源VDD的连接部分以及放电晶体管201形成于连续的第一活动区。此外，放电晶体管201 形成于与电源VDD的连接部分和PD 101之间。

在图20中，示出将放电晶体管201添加到第二实施方案的单位像素100B (图12)的配置，但是可以使用将放电晶体管201添加到第一实施方案的单位像素100A(图5)的配置。换句话说，在第四实施方案的单位像素100D中，如图5中示出的，第一传输晶体管102可以设置在PD 101和记忆部分105之间，并且，如图12中示出的，第一传输晶体管102可以设置在PD101和记忆部分105之间，并且可以延伸到记忆部分105的上部。

而且，可以使用将放电晶体管201添加到第三实施方案的单位像素100C (图15)的配置。换句话说，在第四实施方案的单位像素100D中，如图15 中示出的，第一传输晶体管102可以这样配置使得第一传输晶体管102C-1设置在PD 101和记忆部分105之间，第一传输晶体管102C-2设置在记忆部分105 的上部。

第四实施方案中的单位像素100D的操作将参照图21中示出的时间图进行描述。

图21示出第四实施方案的单位像素100D的驱动选择晶体管109的选择信号SEL，驱动复位晶体管106的复位信号RST，驱动第三传输晶体管104的传输信号TG3，驱动第二传输晶体管103的传输信号TG2，驱动第一传输晶体管 102B的传输信号TG1和驱动放电晶体管201的放电信号OFG的时间图。

第四实施方案中单位像素100D的操作是与第二实施方案中单位像素100B 的操作基本上类似的操作，并且是将放电晶体管201的操作添加到单位像素 100B的操作的操作。此处，将描述放电晶体管201的操作(增加的操作)，其它类似操作的描述将被适当地省略。

从时间t74到时间t79的时段是电荷的累积期，并且是由PD 101累积的电荷交替地被传输到记忆部分105和FD部分107并保留在记忆部分105和FD 部分107中的时段。复位在累积期之前的时间点进行，并且在复位期内，获得放电信号OFG被打开并且放电晶体管201被打开的状态。

换句话说，在复位期内放电晶体管201执行将由PD 101产生的信号电荷放电到漏极(VDD)的操作。然后，在累积期内，获得放电信号OFG被关闭并且放电晶体管201被关闭的状态。

在累积期之后程序进入读出期，并且在读出期内(在时间t80之后)，获得放电信号OFG被打开以及放电晶体管201被打开的状态。在读出期内，电荷没有从PD 101传输到记忆部分105或FD部分107，但是有PD 101接收光和累积电荷的可能性。在这样的时段内获得如下状态：放电晶体管201执行将由 PD 101产生的信号电荷放电到漏极(VDD)的操作。

在第四实施方案中，在累积由P 101的光电转换产生的电荷的累积期内，第一传输晶体管102B和第二传输晶体管103交替地被打开，从而由PD 101 累积的信号电荷交替地被传输到记忆部分105和FD部分107。

这样的操作与第一实施方案的那些操作类似。换句话说，在第四实施方案中，与第一实施方案至第三实施方案一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH，并且可以执行动态范围扩展的成像。

此外，在第四实施方案中，提供放电晶体管201，并且在复位期或读出期 (不同于累积期的时段)内执行将由PD 101产生的电荷放电到漏极(VDD) 的操作，从而可以阻止复位期或读出期内由PD 101产生的电荷流入记忆部分 105或FD部分107中，并且可以阻止数据被损坏。

<第五实施方案>

下面将描述第五实施方案。第五实施方案中的单位像素100具有与第四实施方案中单位像素100D的配置类似的配置，从而其描述将被省略。第五实施方案中的单位像素100D的操作将参照图22和图23进行描述。

图22示出第五实施方案的单位像素100D的驱动选择晶体管109的选择信号SEL，驱动复位晶体管106的复位信号RST，驱动第三传输晶体管104的传输信号TG3，驱动第二传输晶体管103的传输信号TG2，驱动第一传输晶体管 102B的传输信号TG1和驱动放电晶体管201的放电信号OFG的时间图。

在图23中，在累积由光电转换产生的电荷的累积操作期内由第五实施方案的像素接收的光的量以横轴表示，而由光电转换获得的输出(例如累积电荷的量)以纵轴表示。在图23中，实线表示相对于累积操作期内接收的光的量的PD 101中累积的电荷的量。在图23中，点划线表示相对于累积操作期内接收的光的量的记忆部分105中累积的电荷的量。

复位信号RST和放电信号OFG在时间t101分别被打开，从而复位晶体管 106和放电晶体管201的栅部分被打开。

然后，在复位晶体管106和放电晶体管201被打开的时段内传输信号TG1、传输信号TG2和传输信号TG3被打开(时间t102)，从而，第一传输晶体管 102B、第二传输晶体管103和第三传输晶体管104的每个的栅部分被打开。根据这样的操作，单位像素100D的PD 101、记忆部分105和FD部分107分别被复位。

PD 101、记忆部分105和FD部分107被复位，于是第二传输晶体管103、第三传输晶体管104和复位晶体管106的每个的栅部分被关闭。此外，第一传输晶体管102B和放电晶体管201的栅部分也被关闭。

在第五实施方案中，例如，在第一传输晶体管102B对栅部分施加第一电压(例如，负电压)的情况下，信道区域的杂质浓度被设定为使得溢出路径形成于栅电极下面的信道区域中。在高强度光入射到PD 101上且由入射光产生的电荷大于PD 101的饱和累积量的情况下，从PD 101溢出的电荷通过溢出路径传输到记忆部分105。

此外，与第一传输晶体管102B一样，放电晶体管201也在栅电极下面的信道区域中包括溢出路径。而且，如图22中示出的，放电晶体管201是三元驱动的。

也就是说，信道区域的杂质浓度被设定为使得在第一电压(例如，负电压) 施加到放电晶体管201的栅部分的情况下，放电晶体管201的溢出路径的电势变得比第一传输晶体管102B的溢出路径的电势浅，并且在第二电压(例如，地电压)施加到放电晶体管201的栅部分的情况下，放电晶体管201的溢出路径的电势变得比第一传输晶体管102B的溢出路径的电势深。而且，在第三电压(例如，VDD电源电压)施加到放电晶体管201的栅部分的情况下，放电晶体管201被打开。

然后，当执行复位操作时，第一传输晶体管102B和放电晶体管201的栅部分被关闭，栅部分被关闭使得放电晶体管201的栅电极下面的信道的电势变得比第一传输晶体管102B的栅电极下面的信道的电势深。为此，第二电压(例如，地电压)施加于放电晶体管201的栅部分。

根据这样的操作，第一传输晶体管102B和放电晶体管201被关闭以便在信道区域中包括溢出路径，第二传输晶体管103、第三传输晶体管104和复位晶体管106也被关闭，且第一传输晶体管102B和放电晶体管201被关闭使得信道的电势变得比第二传输晶体管103中的信道的电势深。

从这个时间点(时间t104)，开始累积由PD 101的光电转换产生的电荷的累积期。在图22中，开始累积由光电转换产生的电荷的定时是时间t104，并且将被适当地描述为Tstart.在累积操作开始的时间点，累积操作时段内接收光的量仍然是0，从而，在图23中，Tstart的定时对应于图的原点。

在累积由光电转换产生的电荷的时段内，驱动信号被施加到放电晶体管 201的栅电极，使得以下两个时段交替重复：

第一时段T11，其中放电晶体管201的信道的电势处于比第一传输晶体管 102B的信道的电势深的状态(在图22中，例如，从时间t104到时间t105的时段)；以及

第二时段T12，其中放电晶体管201的信道的电势处于比第一传输晶体管 102B的信道的电势浅的状态(在图22中，例如，从时间t105到时间t106的时段)。

累积期内由光电转换产生的电荷累积到PD 101中，直到累积期内由光电转换产生的电荷的量达到PD 101的饱和累积量。在图22中，在累积期内由光电转换产生的电荷的量达到PD 101的饱和累积量的定时被描述为Tsat。

另外，在图23中，在累积期内由光电转换产生的电荷的量达到PD 101的饱和累积量的光的量被描述为Lsat。

PD 101接收光的量Lsat的光的量直到时间Tsat，并且PD 101中累积的电荷通过由光电转换产生的电荷达到PD 101的饱和累积量。直到PD 101接收的光的量达到光的量Lsat，与接收的光的量成比例产生的电荷在PD 101中累积。此时，电荷未累积在记忆部分105中。

在累积期内由光电转换产生的电荷的量大于PD 101的饱和累积量的情况下，超过饱和累积量的产生的电荷：

在放电晶体管201的信道的电势变得比第一传输晶体管102B的信道的电势深的第一时段内，通过放电晶体管201的溢出路径被放电到放电晶体管201 前面的溢漏(例如，电源VDD)；以及

在放电晶体管201的信道的电势变得比第一传输晶体管102B的信道的电势浅的第二时段内，通过第一传输晶体管102B的溢出路径累积到记忆部分105 中。

根据这样的操作，上面描述的累积期内超过PD 101的饱和累积量的产生的电荷的一部分以恒定比累积到记忆部分105，所述恒定比是上面描述的第一时段T11和第二时段T12的比。

在图23中，在累积期比PD 101中时间Tsat长且累积期内接收的光的量比光的量Lsat大的情况下，PD 101达到饱和累积电荷量，从而，之后，PD 101 中累积的电荷量变得恒定，同时保持饱和电荷量。

另一方面，在累积期比PD 101中时间Tsat长且累积期内接收的光的量比光的量Lsat大的情况下，超过PD 101的饱和累积量的产生的电荷在第一时段 T11被放电到溢漏，并且在第二时段T12被累积到记忆部分105中。由于这样的操作，在累积期比时间Tsat长并且在累积期内接收的光的量比光的量Lsat 大的时段内，在该时段内产生的电荷的总量中对应于T12/(T11+T12)的比的量被累积到第一记忆部分105中。

为此，在示出累积电荷的量相对于接收的光的量的图23的图的倾角中，接收的光的量达到光的量Lsat之后记忆部分105中累积电荷的图中的倾角比接收的光的量达到光的量Lsat之前PD 101中累积电荷的图中的倾角小，并且在后的图中的倾角被抑制为在前的图中的倾角的T12/(T11+T12)倍。

在期望的累积期结束之前(在时间t108之前的时间点)放电晶体管201 的电平被设定为第二电压。此外，复位晶体管106的栅部分在时间t108被打开，并且FD部分107再次被复位。

FD部分107被复位，然后复位晶体管106的栅部分在时间t109被关闭。复位晶体管106的栅部分被关闭，然后在这一时间点FD部分107的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为读出PD 101 中累积的电荷的最近的高灵敏度复位信号NH。

高灵敏度复位信号NH被读出，然后第二传输晶体管103的栅电极在时间 t110被打开。利用这种布置，累积由PD 101产生的电荷的累积期结束，PD 101 中之前累积的电荷被传输到FD部分107。在图22中，电荷累积结束的定时被设定为时间t110，并且将被适当地描述为时间Tend。

如上所述，由于执行传输，如下状态的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为高灵敏度数据信号SH，在所述状态中由于电荷从PD 101传输到FD部分107而发生的电压变化被添加到FD部分 107的复位电平。

高灵敏度数据信号SH被读出，然后，复位晶体管106的栅部分在时间t112 被打开，且FD部分107再次被复位。

FD部分107被复位，然后复位晶体管106的栅部分在时间t113被关闭。复位晶体管106的栅部分被关闭，然后在这一时间点FD部分107的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为读出记忆部分 105中累积的电荷的最近的低灵敏度复位信号NL。

低灵敏度复位信号NL被读出，然后第三传输晶体管104的栅电极在时间 t114被打开。利用这种布置，记忆部分105中累积的电荷被传输到FD部分107。

如上所述，由于执行传输，如下状态的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为低灵敏度数据信号SL，在所述状态中由于电荷从记忆部分105传输到FD部分107而发生的电压变化被添加到FD 部分107的复位电平。

高灵敏度数据信号SH和高灵敏度复位信号NH之差被计算，从而通过累积期内PD101中累积的电荷获得信号量SH-NH。此外，低灵敏度数据信号SL 和低灵敏度复位信号NL之差被计算，从而通过累积期内记忆部分105中累积的电荷量获得信号量SL-NL。

通过累积期内在记忆部分105中累积的电荷量获得的信号量SL-NL和增益(第二时段与累积期之比的倒数，换句话说，累积期内灵敏度的T12/(T11 +T12)的比)被乘算在一起，并且通过累积期内在记忆部分105中累积的电荷量获得的信号量SL-NL被添加到通过累积期内PD 101中累积的电荷获得的信号量SH-NH，从而，获得对应于累积期内由光电转换产生的电荷量的信号量 (图23中粗的虚线)。

由第五实施方案获得的作用效果将参照图23进行描述。在下述(A)和(B) 之间的对比中，

(A)在接收的光的量达到光的量Lsat之前PD 101中累积电荷的时段；和

(B)在接收的光的量达到光的量Lsat之后记忆部分105中累积电荷的时段，

PD 101接收单位量的光时累积的电荷量被抑制为在(B)时段比在(A) 时段少。换句话说，像素的灵敏度被抑制为在(B)时段比在(A)时段低。

利用这种配置，与(A)时段相比，在(B)时段内，可以以更小的电荷累积单位容量在更宽的范围内以分级性质累积相对于光的量产生的电荷。

因此，在第五实施方案所适用的成像装置中，与通过相关技术获得的成像装置(该成像装置不包括记忆部分105，以及间歇地将电荷传输到记忆部分105 的机制)获得的图像相比，通过将(B)时段内累积的电荷和增益(该增益是 (A)时段与(B)时段的灵敏度之比的倒数)乘算在一起且然后将(A)时段内捕捉的像素数据添加到其中而获得的图像具有宽的动态范围。利用这种布置，第五实施方案的成像装置具有能够使具有宽的动态范围的图像被捕捉的作用效果。

<第六实施方案>

下面将描述第六实施方案。在第一实施方案到第五实施方案中，描述了如下情况作为实例：存在通过记忆部分105将来自PD 101的电荷传输到FD部分 107的路径以及将电荷从PD 101直接传输到FD部分107的路径。可以使用将电荷从PD 101直接传输到FD部分107的路径，并且也可以使用通过记忆部分将电荷间接传输到FD部分107的路径。

图24是第六实施方案中单位像素100的电路图(在下文中，在第六实施方案中，被称为单位像素100E)。在图24中示出的第六实施方案的单位像素 100E和图19中示出的第四实施方案的单位像素100D之间的对比中，单位像素100E与单位像素100D的不同之处在于第四传输晶体管301和记忆部分302 被添加到单位像素100D，其它部分与单位像素100D的那些部分相同。

在第六实施方案的单位像素100E中，来自PD 101的电荷一旦通过第一传输晶体管102保留到记忆部分105中，于是，通过第三传输晶体管104被传输到FD部分107。此外，在第六实施方案的单位像素100E中，来自PD 101的电荷一旦通过第二传输晶体管103保留到记忆部分302中，于是，通过第四传输晶体管301被传输到FD部分107。

在图24中示出包括放电晶体管201的配置，但是可以使用不包括放电晶体管201的配置，例如，第四传输晶体管301和记忆部分302被添加到图4中示出的第一实施方案的单位像素100A中的配置。

此外，与第二实施方案一样，在第六实施方案的单位像素100E中，第一传输晶体管102可以设置在记忆部分105的上部。同样地，第二传输晶体管103 可以设置在记忆部分302的上部。

此外，与第三实施方案一样，在第六实施方案的单位像素100E中，第一传输晶体管102可以分为两个传输晶体管，且一个传输晶体管可以设置在记忆部分105的上部。同样地，第二传输晶体管103可以分为两个晶体管，且一个传输晶体管可以设置在记忆部分302的上部。

单位像素100E的操作将参照图25进行描述。基本操作与参照图21描述的第四实施方案的单位像素100D的基本操作类似，并且是将第四传输晶体管 301的操作添加到单位像素100D的操作的操作。此处，将描述第四传输晶体管301的操作，从而与参照图21描述的第四实施方案的单位像素100D的操作描述类似的操作描述将被适当地省略。

图25示出第六实施方案的单位像素100E的驱动选择晶体管109的选择信号SEL，驱动复位晶体管106的复位信号RST，驱动第四传输晶体管301的传输信号TG4，驱动第三传输晶体管104的传输信号TG3，驱动第二传输晶体管 103的传输信号TG2，驱动第一传输晶体管102的传输信号TG1和驱动放电晶体管201的放电信号OFG的时间图。

复位信号RST在从时间t151到时间t154的时段内被打开，且复位晶体管 106处于打开状态，从而，执行复位操作。此时，在从时间t152到时间t153 的时段内，传输信号TG4和传输信号TG3被打开，从而，第四传输晶体管301 和第三传输晶体管104被一起打开。此外，放电晶体管201也处于打开状态。

执行复位操作，从而，PD 101、记忆部分105、记忆部分302和FD部分 107被复位。

执行复位操作，然后程序进入累积期。在从时间t154到时间t159的累积期内，第一传输晶体管和第二传输晶体管103交替被打开，从而PD 101中累积的信号电荷交替被传输到记忆部分105和记忆部分302。

要注意的是，与第一实施方案等一样，第一传输晶体管102被打开的时段可被设定为第一时段，第二传输晶体管103被打开的时段可被设定为第二时段。

这样的操作在曝光时段内交替重复，从而在曝光时段内经受PD 101的光电转换的信号电荷中，在第一传输晶体管102被打开的时段(被称为第一时段) 内产生的信号电荷被传输到记忆部分105，并累积/保留在记忆部分105中。此外，在曝光时段内经受PD 101的光电转换的信号电荷中，在第二传输晶体管 103被打开的时段(被称为第二时段)内产生的信号电荷被传输到记忆部分302，并累积/保留在记忆部分302中。

此处，与第一实施方案等一样，第一时段比第二时段长。换句话说，信号电荷从PD101传输到记忆部分105的时段是比信号电荷被传输到记忆部分302 的时段长的时段。因此，在第一时段和第二时段被设定的情况下，在第一时段内累积/保留在记忆部分105中的信号电荷可被处理为高灵敏度数据信号SH，在第二时段内累积/保留在记忆部分302中的信号电荷可被处理为低灵敏度数据信号SL。

在累积期在时间t159结束的情况下，程序进入读出期。获得这样的状态，其中高灵敏度数据信号SH在时间t159保留在记忆部分105中，低灵敏度数据信号SL保留在记忆部分302中。

可以预先从保留在记忆部分105中的高灵敏度数据信号SH执行读出，并且，可以预先从保留在记忆部分302中的低灵敏度数据信号SL执行读出，此处将继续描述可以预先从保留在记忆部分302中的低灵敏度数据信号SL执行读出。

选择信号SEL在时间t159被打开，从而选择晶体管109处于打开状态。复位信号RST在从时间t160到时间t161的时段内被打开，从而复位晶体管106 被打开，FD部分107被复位。

FD部分107被复位，然后在这一时间点FD部分107的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为读出记忆部分302中累积的电荷的最近的低灵敏度复位信号NL。

低灵敏度复位信号NL被读出，然后第四传输晶体管301的栅部分被打开 (时间t162)。第四传输晶体管301的栅部分被打开，从而，记忆部分302中累积的电荷被传输到FD部分107。

由于执行这种传输，如下状态的电压通过放大晶体管108和选择晶体管 109被读出到纵向信号线17，作为低灵敏度数据信号SL，在所述状态中由于电荷从记忆部分302传输到FD部分107而发生的电压变化被添加到FD部分 107的复位电平。

此后，复位信号RST在从时间t164到时间t165的时段内被打开，从而复位晶体管106被打开，FD部分107再次被复位。

FD部分107被复位，然后在这一时间点FD部分107的电压通过放大晶体管108和选择晶体管109被读出到纵向信号线17，作为读出记忆部分105中累积的电荷的最近的高灵敏度复位信号NH。

高灵敏度复位信号NH被读出，然后传输信号TG3在时间t166被打开，从而第三传输晶体管104的栅部分被打开。第三传输晶体管104的栅部分被打开，从而，记忆部分105中累积的电荷被传输到FD部分107。

由于执行这种传输，如下状态的电压通过放大晶体管108和选择晶体管 109被读出到纵向信号线17，作为高灵敏度数据信号SH，在所述状态中由于电荷从记忆部分105传输到FD部分107而发生的电压变化被添加到FD部分 107的复位电平。

通过累积期内在记忆部分105中累积的电荷量获得的信号量SL-NL和增益(校正第二时段与累积期之比的增益，换句话说，累积期内灵敏度的T1/(T1 +T2)的比)被乘算在一起，并且通过累积期内在记忆部分105中累积的电荷量获得的信号量SL-NL被添加到通过累积期内PD 101中累积的电荷获得的信号量SH-NH，从而，获得对应于累积期内由光电转换产生的电荷量的信号量。要注意的是，T1和T2是参照图9等描述的时间T1和时间T2。

因此，在第六实施方案中，与第一实施方案至第五实施方案一样，可以获得低灵敏度数据信号SL和高灵敏度数据信号SH，并且可以执行动态范围扩展的成像。

另外，在第六实施方案中，可以使用这样的配置，其中信号电荷保留在记忆部分105和记忆部分302的每个中，但是没有保留在FD部分107中。在信号保留在FD部分107中的情况和信号保留在记忆部分302中的情况的对比中，在信号保留在FD部分107中的情况下，存在噪声分量增加的趋势。因此，正如第六实施方案，信号保留在记忆部分302中，而没有保留在FD部分107中，从而，可以减少噪声。

此外，信号没有保留在FD部分107中，从而FD部分107之后的配置可以与其他像素共享。图26示出双像素共享的实例。在图26中，单位像素100E-1 和单位像素100E-2彼此共享FD部分107、复位晶体管106、放大晶体管108 和选择晶体管109。

要注意的是，在图26中，双像素共享的情况作为实例示出，FD部分107 等可以与两个像素或更多像素共享。

因此，FD部分107等与多个像素共享，从而，可以改善布局效率，以及可以进一步减小成像装置的尺寸。

<关于去噪处理和算术处理的描述>

在上述单位像素100A至单位像素100E中，低灵敏度数据信号SL、低灵敏度复位信号NL、高灵敏度复位信号NH和高灵敏度数据信号SH被输出到纵向信号线17。然后，在后面部分的信号处理器中，例如，图1至图3中示出的列处理器13或信号处理器18，针对低灵敏度数据信号SL、低灵敏度复位信号 NL、高灵敏度复位信号NH和高灵敏度数据信号SH进行预定的去噪处理和预定的信号处理。在下文中将描述后面部分的列处理器13中的去噪处理和信号处理器18中的算术处理的实例。

{去噪处理}

首先，将描述列处理器13的去噪处理。

(去噪处理的处理实例1)

首先，将描述去噪处理的处理实例1。

首先，列处理器13获得低灵敏度数据信号SL与低灵敏度复位信号NL之差，从而产生低灵敏度差信号SNL。因此，获得低灵敏度差信号SNL＝低灵敏度数据信号SL-低灵敏度复位信号NL。

然后，列处理器13获得高灵敏度数据信号SH与高灵敏度复位信号NH之差，从而产生高灵敏度差信号SNH。因此，获得高灵敏度差信号SNH＝高灵敏度数据信号SH-高灵敏度复位信号NH。

因此，在处理实例1中，对低灵敏度信号SL和NL执行DDS处理，在 DDS处理中像素特定的固定图形噪声诸如像素中放大晶体管的阈值变化被消除，但复位噪声没有被消除。对高灵敏度信号SH和NH执行CDS处理，在 CDS处理中复位噪声或像素特定的固定图形噪声诸如像素中放大晶体管的阈值变化被消除。

此外，在处理实例1中，处理是不需要使用帧存储器的算术处理，从而有简化电路配置以及降低成本的优势。

(去噪处理的处理实例2)

然后，将描述去噪处理的处理实例2。

在处理实例2中，为了使用之前的帧的信息，需要存储单元例如帧存储器。因此，处理实例2的算术处理例如通过使用数据存储单元19作为信号处理器 18中的存储单元或者通过使用外部DSP电路中的帧存储器来执行。

具体地，首先，列处理器13获得之前帧中的低灵敏度数据信号SL与低灵敏度复位信号NLA之差，从而产生低灵敏度差信号SNL。因此，获得低灵敏度差信号SNL＝低灵敏度数据信号SL-低灵敏度复位信号NLA。

因此，在处理实例2中，对低灵敏度信号SL和NL执行CDS处理，在 CDS处理中复位噪声或像素特定的固定图形噪声诸如像素中放大晶体管的阈值变化被消除。利用这种布置，需要存储单元诸如帧存储器，但是，与处理实例1相比，存在复位噪声可以被相当大程度抑制的优势。

{像素信号的算术处理}

下面将描述上述第一实施方案至第六实施方案中信号处理器18(图1)的像素信号的算术处理。

(像素信号的算术处理的处理实例1)

首先，将描述像素信号的算术处理的处理实例1。

首先，当低灵敏度差信号SNL在预定范围内时，信号处理器18对每个像素、对多个像素的每个像素、对每种颜色、对共享像素单位中的每个特定像素，或者对所有像素一律计算低灵敏度差信号SNL与高灵敏度差信号SNH之比，作为增益，并生成增益表。然后，信号处理器18计算低灵敏度差信号SNL和增益表之间的乘积作为低灵敏度差信号SNL的校正值。

此处，在增益被设定为G，低灵敏度差信号SNL的校正值(在下文中，被称为校正的低灵敏度差信号)被设定为SNL′的情况下，增益G和校正的低灵敏度差信号SNL′可以基于下述表达式(1)至(4)获得。

G＝SNH/SNL＝SENS_H/SENS_L...(1)

SENS_H＝T2/(T1+T2)...(2)

SENS_L＝T1/(T1+T2)...(3)

SNL′＝G×SNL...(4)

T1和T2是参照图9描述的时间T1和时间T2，并且对应于第一传输晶体管102或第二传输晶体管103被打开时的时间。增益G与灵敏度之比相等。

图27示出低灵敏度差信号SNL、高灵敏度差信号SNH和校正低灵敏度差信号SNL′与入射光的量的关系。

下面，如图28的A示出的，预先设定的预定阈值Vt被用于信号处理器 18中。在光响应特性中，阈值Vt被预先设定在高灵敏度差信号SNH仍未饱和且光响应特性为线性的范围内。

然后，在高灵敏度差信号SNH不大于预定阈值Vt的情况下，信号处理器 18输出高灵敏度差信号SNH作为当前像素的像素信号SN。换句话说，在SNH <Vt的情况下，获得像素信号SN＝高灵敏度差信号SNH。

另一方面，在高灵敏度差信号SNH大于预定阈值Vt的情况下，信号处理器18输出低灵敏度差信号SNL的校正低灵敏度差信号SNL′作为当前像素的像素信号SN。换句话说，在Vt≤SNH的情况下，获得像素信号SN＝校正低灵敏度差信号SNL′。

(像素信号的算术处理的处理实例2)

下面，将描述像素信号的算术处理的处理实例2。

具体地，如图28的B示出的，在高灵敏度差信号SNH在预定范围内的情况下，信号处理器18以预先设定的比合成校正低灵敏度差信号SNL′和高灵敏度差信号SNH，并输出合成的信号作为像素信号SN。

例如，如下所述，信号处理器18在预定阈值Vt之前和之后的范围内逐步变化校正低灵敏度差信号SNL′与高灵敏度差信号SNH的合成比。在光响应特性中，如上所述，预定阈值Vt是在高灵敏度差信号SNH仍未饱和且光响应特性为线性的范围内预先设定的值。

在SNH<Vt×0.90的情况下，SN＝SNH，

在Vt×0.90≤SNH<Vt×0.94的情况下，

SN＝0.9×SNH+0.1×SNL′，

在Vt×0.94≤SNH<Vt×0.98的情况下，

SN＝0.7×SNH+0.3×SNL′，

在Vt×0.98≤SNH<Vt×1.02的情况下，

SN＝0.5×SNH+0.5×SNL′，

在Vt×1.02≤SNH<Vt×1.06的情况下，

SN＝0.3×SNH+0.7×SNL′，

在Vt×1.06≤SNH<Vt×1.10的情况下，

SN＝0.1×SNH+0.9×SNL′，以及

在Vt×1.10≤SNH的情况下，SN＝SNL′。

通过执行如上所述的算术处理，可以将低照度时间下的信号更流畅地转换为高照度时间下的信号。

此外，在CMOS图像传感器10、CMOS图像传感器10A和CMOS图像传感器10B中，可以定制使低灵敏度数据信号SL饱和的水平。利用这种布置，可以增加动态范围的最大值，同时保持动态范围的最小值，并且可以扩展动态范围。

例如，在车载式图像传感器中，有发生称作LED闪光的现象的情况，称作LED闪光的现象是闪烁对象诸如LED光源未能根据闪烁定时进行成像。例如，由于相关技术的图像传感器的动态范围低，因此发生LED闪光，并且有必要为每个对象调整曝光时间。

换句话说，为了对应于各种照度的对象，相关技术的图像传感器将针对低照度的对象的曝光时间设定为长的，将针对高照度的对象的曝光时间设定为短的。利用这种布置，在低动态范围内，可以对应于各种照度的对象。另一方面，在曝光时间被设定为比读出时间短的单位以便不管曝光时间如何使读出速度恒定的情况下，使曝光时间以外光电转换器上入射的光经受光电转换，并且变为电荷，从而在未被读出的情况下被取消。

另一方面，在CMOS图像传感器10、CMOS图像传感器10A和CMOS 图像传感器10B中，如上所述，可以扩展动态范围，并且可以将曝光时间设定为长的，从而可以抑制LED闪光的发生。

此外，在CMOS图像传感器10、CMOS图像传感器10A和CMOS图像传感器10B中，如上所述，可以阻止人为因素的发生或清晰度的下降，人为因素的发生或清晰度的下降在通过时分方式或空分方式分隔数目增加的情况下发生。

<修改实例>

在以上描述中，与其中一个像素中提供具有不同灵敏度的两个光电转换器的配置相同的配置的情况已作为实例进行描述，但是也可以使用与其中一个像素中提供三个或更多个光电转换器的配置相同的配置。

此外，在上述实施方案中，施加于其中单位像素排列成矩阵形状的CMOS 图像传感器的情况已作为实例进行描述，但是本发明不限于施加于该CMOS 图像传感器的情况。换句话说，本发明可施加于X-Y寻址方案的一般的成像装置，其中单位像素是二维排列在矩阵形状中。

而且，本发明不限于施加于具有如下配置的成像装置的情况，该成像装置被配置为检测可见光的入射光的量的分布，并且使该分布以图像进行成像，但是本发明也可以施加于一般的成像装置，所述一般的成像装置被配置为使红外线或X射线、粒子等的入射量的分布以图像进行成像。

要注意的是，成像装置可以形成为单芯片，或者可以形成为具有成像功能的模块，在该模块中成像单元和信号处理器或光学系统被集中包装。

<成像装置的使用实例>

图29是示出上述成像装置的使用实例的图。

如下所述，上述成像装置例如可用于感觉可见光、红外光、紫外光、X射线等的各种情况。

·捕捉为查看提供的图像的设备，诸如数码相机或具有相机功能的移动设备

·为交通提供的设备，诸如捕捉汽车的前面、后面、周围、内部等的车载式传感器，监控行驶车辆或道路的监控相机，以及测量车辆之间距离的测距传感器，例如，为了安全驾驶诸如自动停机，识别驾驶员状态等

·为家用电器提供的设备，所述家用电器诸如TV、冰箱、空调，以便捕捉用户手势并根据手势执行设备操纵

·为医疗保健目的提供的设备，诸如内窥镜，或者通过接收红外光用于血管造影的设备

·为安全提供的设备，诸如用于犯罪预防的监控相机或用于个人识别的相机

·为美容护理提供的设备，诸如捕捉皮肤的皮肤测量设备，或者捕捉头皮的显微镜

·为运动提供的设备，诸如用于运动用途的运动相机或穿戴式相机等

·为农业提供的设备，诸如监控农场或庄稼状态的相机

{成像装置}

图30是示出成像装置(相机设备)1000的配置实例的框图，该成像装置 1000是本发明所适用的电子设备的实例。

如图30中示出的，成像装置1000包括光学系统(该光学系统包括透镜组 1001等)、成像元件1002、DSP电路1003(该DSP电路1003是相机信号处理器)、帧存储器1004、显示设备1005、记录设备1006、操纵系统1007、电源系统1008等。那么，DSP电路1003、帧存储器1004、显示设备1005、记录设备1006、操纵系统1007和电源系统1008通过总线1009彼此连接。

透镜组1001从对象捕捉入射光(图像光)，并在成像元件1002的成像表面上形成图像。成像元件1002将通过透镜组1001在成像表面上经受图像形成的入射光的量转换成像素单元中的电信号，并输出该电信号作为像素信号。

显示设备1005包括板式显示设备诸如液晶显示设备或有机电致发光(EL) 显示设备，并显示由成像元件1002成像的移动图像或静止图像。记录设备1006 在记录介质(诸如存储卡、录像磁带或数字通用光盘(DVD))中记录由成像元件1002成像的移动图像或静止图像。

操纵系统1007在用户的操纵下对该成像装置1000的各种功能输出操纵命令。电源系统1008将不同的电源适当地供应到供应目标，该不同的电源是DSP 电路1003、帧存储器1004、显示设备1005、记录设备1006和操纵系统1007 的操作电源。

这样的成像装置1000被施加到移动设备的相机模块，该移动设备是诸如摄影机或数位相机、智能电话和移动电话。那么，在成像装置1000中，根据上述实施方案的每个的成像装置可被用作成像元件1002。利用这种布置，可以改善成像装置1000的图像质量。

要注意的是，本发明的实施方案不限于上述实施方案，并且在不偏离本发明的要旨的范围内可以进行各种修改。例如，上述各实施方案可以在允许范围内进行组合。

此外，在此，系统表示配置有多个设备的整个设备。

要注意的是，在此，效果仅仅是实例，本发明的效果不限于此，且可以获得其它效果。

要注意的是，本发明的实施方案不限于上述实施方案，并且在不偏离本发明的要旨的范围内可以进行各种修改。

要注意的是，本发明还能够具有下面的配置。

(1)

一种成像装置，所述成像装置包括：

像素阵列部分，多个单位像素排列在所述像素阵列部分中；以及

驱动单元，所述驱动单元被配置为控制所述单位像素的操作，

其中所述单位像素包括

光电转换器，

电荷保留单元，所述电荷保留单元被配置为保留电荷，

电荷电压转换器，所述电荷电压转换器被配置为将所述电荷转换为电压，

第一传输单元，所述第一传输单元被配置为将所述电荷从所述光电转换器传输到所述电荷保留单元，

第二传输单元，所述第二传输单元被配置为将所述电荷从所述光电转换器传输到所述电荷电压转换器，以及

第三传输单元，所述第三传输单元被配置为将所述电荷从所述电荷保留单元传输到所述电荷电压转换器。

(2)

根据(1)所述的成像装置，

其中所述第一传输单元还形成于所述电荷保留单元上。

(3)

根据(1)所述的成像装置，

其中当所述第一传输单元被打开时，所述第一传输单元形成于其中所述电荷保留单元的电势变深的位置。

(4)

根据(1)至(3)中任一项所述的成像装置，

其中所述第一传输单元包括第一划分传输单元和第二划分传输单元，

所述第一划分传输单元形成于所述光电转换器和所述电荷保留单元之间，并且

所述第二划分传输单元形成于所述电荷保留单元上。

(5)

根据(1)至(4)中任一项所述的成像装置，还包括

电荷放电单元，所述电荷放电单元被连接到所述光电转换器。

(6)

根据(1)至(5)中任一项所述的成像装置，还包括：

第二电荷保留单元；和

第四传输单元，

其中所述第二传输单元将所述电荷从所述光电转换器传输到所述第二电荷保留单元，并且

所述第四传输单元将所述电荷从所述第二电荷保留单元传输到所述电荷电压转换器。

(7)

根据(1)至(6)中任一项所述的成像装置，

其中在曝光时段内，

所述电荷从所述光电转换器到所述电荷保留单元的传输和所述电荷从所述光电转换器到所述电荷电压转换器的传输交替执行。

(8)

根据(1)至(7)中任一项所述的成像装置，

其中在曝光时段内，

所述第一传输单元和所述第二传输单元交替处于打开状态。

(9)

根据(8)所述的成像装置，

其中所述第一传输单元在第一时段中被打开，所述第二传输单元在第二时段中被打开，所述第一时段比所述第二时段长。

(10)

根据(8)所述的成像装置，

其中，在所述第二传输单元从打开状态进入关闭状态的时间点到所述第一传输单元从打开状态进入关闭状态的时间点的时间段被设定为第一时段且所述第一传输单元从打开状态进入关闭状态的时间点到所述第二传输单元从打开状态进入关闭状态的时间点的时间段被设定为第二时段的情况下，所述第一时段比所述第二时段长。

(11)

根据(1)至(10)中任一项所述的成像装置，

其中，在对应于传输到所述电荷电压转换器的所述电荷的信号被读出之后，当所述第二传输单元处于打开状态时，所述第三传输单元被打开，

所述电荷从所述电荷保留单元传输到所述电荷电压转换器，并且

对应于传输到所述电荷电压转换器的所述电荷的所述信号被读出。

(12)

根据(4)所述的成像装置，

其中，所述第一划分传输单元和所述第二划分传输单元同时被打开，并且

在所述第一划分传输单元被关闭之后所述第二划分传输单元被关闭。

(13)

根据(12)所述的成像装置，

其中在所述第一划分传输单元被关闭之后所述第二传输单元被打开，

在所述第二传输单元被打开之后所述第二划分传输单元被关闭，并且

在所述第二划分传输单元被关闭之后所述第二传输单元被关闭。

(14)

根据(5)所述的成像装置，

其中所述电荷放电单元在除所述曝光时段以外的时段被打开。

(15)

根据(5)所述的成像装置，还包括：

第一溢出路径，所述第一溢出路径形成于所述第一传输单元的栅电极的下部，所述第一溢出路径将从所述光电转换器漏出的电荷传输到所述电荷保留单元；以及

第二溢出路径，所述第二溢出路径形成于所述电荷放电单元的栅电极的下部，所述第二溢出路径使从所述光电转换器漏出的所述电荷放电。

(16)

根据(15)所述的成像装置，

其中所述电荷放电单元是三元驱动的，

在施加第一电压的情况下，所述第二溢出路径的电势变得比所述第一溢出路径的电势浅，

在施加第二电压的情况下，所述第二溢出路径的电势变得比所述第一溢出路径的电势深，并且

在施加第三电压的情况下，所述电荷放电单元处于打开状态。

(17)

根据(6)所述的成像装置，

其中所述第四传输单元在累积期结束之后被打开，

所述电荷从所述第二电荷保留单元传输到所述电荷电压转换器，

对应于传输到所述电荷电压转换器的所述电荷的信号被读出，

所述第三传输单元被打开，

对应于传输到所述电荷电压转换器的所述电荷的信号被读出。

(18)

一种通过成像装置执行的驱动方法，所述成像装置包括

像素阵列部分，多个单位像素排列在所述像素阵列部分中，以及

所述单位像素包括

光电转换器，

电荷保留单元，所述电荷保留单元被配置为保留电荷，

第三传输单元，所述第三传输单元被配置为将所述电荷从所述电荷保留单元传输到所述电荷电压转换器，所述驱动方法包括

在曝光时段内通过交替打开所述第一传输单元和所述第二传输单元来交替执行所述电荷从所述光电转换器到所述电荷保留单元的传输和所述电荷从所述光电转换器到所述电荷电压转换器的传输。

(19)

一种电子设备，所述电子设备包括

成像装置，所述成像装置包括

其中所述单位像素包括

光电转换器，

电荷保留单元，所述电荷保留单元被配置为保留电荷，

参考标记列表

10、10A、10BCMOS 图像传感器

11 像素阵列部分

12 纵向驱动单元

13 列处理器

14 横向驱动单元

15 系统控制单元

16 像素驱动线

17 纵向信号线

18 信号处理器

19 数据存储单元

100A至100E 单位像素

101 PD

102 第一传输晶体管

103 第二传输晶体管

104 第三传输晶体管

105 记忆部分

106 复位晶体管

107 FD部分

108 放大晶体管

109 选择晶体管

201 放电晶体管

301 第四传输晶体管

302 记忆部分。

Claims

1.一种成像装置，所述成像装置包括：

像素阵列部分；

所述像素阵列部分中的多个单位像素；

电路，所述电路被配置为控制所述多个单位像素中的每个单位像素的操作，

其中所述多个单位像素中的每个单位像素包括：

光电转换器，

放电晶体管，所述放电晶体管连接至所述光电转换器，

第一存储器，所述第一存储器被配置为保留第一电荷，

电荷电压转换器，所述电荷电压转换器被配置为将电荷转换为电压，

第一传输晶体管，所述第一传输晶体管被配置为将所述第一电荷从所述光电转换器传输到所述第一存储器，

第二传输晶体管，所述第二传输晶体管被配置为将第二电荷从所述光电转换器传输到所述电荷电压转换器，以及

第三传输晶体管，所述第三传输晶体管被配置为将所述第一电荷从所述第一存储器传输到所述电荷电压转换器；

第一溢出路径，所述第一溢出路径位于所述第一传输晶体管的栅电极的下部，

其中，所述第一溢出路径被配置为将从所述光电转换器漏出的第三电荷传输到所述第一存储器；以及

第二溢出路径，所述第二溢出路径位于所述放电晶体管的栅电极的下部，

其中，所述第二溢出路径被配置为使从所述光电转换器漏出的所述第三电荷放电。

2.根据权利要求1所述的成像装置，

其中所述第一传输晶体管位于所述第一存储器上。

3.根据权利要求1所述的成像装置，

其中所述第一传输晶体管位于基于所述第一传输晶体管的打开所述第一存储器的电势深的位置。

4.根据权利要求1所述的成像装置，

其中所述第一传输晶体管包括第四传输晶体管和第五传输晶体管，

所述第四传输晶体管位于所述光电转换器和所述第一存储器之间，并且

所述第五传输晶体管位于所述第一存储器上。

5.根据权利要求1所述的成像装置，还包括：

第二存储器；和

第四传输晶体管，

其中所述第二传输晶体管还被配置为将所述第二电荷从所述光电转换器传输到所述第二存储器，并且

所述第四传输晶体管被配置为将所述第二电荷从所述第二存储器传输到所述电荷电压转换器。

6.根据权利要求1所述的成像装置，

其中，在曝光时段内，

所述第一电荷从所述光电转换器到所述第一存储器的传输和所述第二电荷从所述光电转换器到所述电荷电压转换器的传输交替执行。

7.根据权利要求1所述的成像装置，

其中，在曝光时段内，

所述第一传输晶体管和所述第二传输晶体管交替处于打开状态。

8.根据权利要求7所述的成像装置，

其中所述第一传输晶体管在第一时段中被打开，所述第二传输晶体管在第二时段中被打开，所述第一时段比所述第二时段长。

9.根据权利要求7所述的成像装置，

其中，所述第二传输晶体管还被配置为在第一时间点从打开状态进入关闭状态，

所述第一传输晶体管还被配置为在第二时间点从打开状态进入关闭状态，

所述第二传输晶体管还被配置为在第三时间点从打开状态进入关闭状态，并且

所述第一时间点与所述第二时间点之间的第一时间段比所述第二时间点与所述第三时间点之间的第二时间段长。

10.根据权利要求1所述的成像装置，

其中，所述电路还被配置为读出对应于传输到所述电荷电压转换器的所述第二电荷的第一信号，

所述第一信号的读出是基于所述第二传输晶体管的打开状态，

所述第三传输晶体管被配置为基于所述第一信号的读出而被打开，

基于所述第三传输晶体管的打开，所述第一电荷从所述第一存储器传输到所述电荷电压转换器，并且

所述电路还被配置为读出对应于传输到所述电荷电压转换器的所述第一电荷的第二信号。

11.根据权利要求4所述的成像装置，

其中，所述第四传输晶体管和所述第五传输晶体管被配置为同时被打开，并且

所述第五传输晶体管还被配置为在所述第四传输晶体管的关闭之后被关闭。

12.根据权利要求11所述的成像装置，

其中所述第二传输晶体管还被配置为在所述第四传输晶体管的关闭之后被打开，

所述第五传输晶体管还被配置为在所述第二传输晶体管的打开之后被关闭，并且

所述第二传输晶体管还被配置为在所述第五传输晶体管的关闭之后被关闭。

13.根据权利要求1所述的成像装置，

其中所述放电晶体管被配置为在不同于曝光时段的时段被打开。

14.根据权利要求1所述的成像装置，

其中所述放电晶体管被配置为被三元驱动，

在第一电压被施加到所述放电晶体管的情况下，所述第二溢出路径的电势比所述第一溢出路径的电势浅，

在第二电压被施加到所述放电晶体管的情况下，所述第二溢出路径的电势比所述第一溢出路径的电势深，并且

在第三电压被施加到所述放电晶体管的情况下，所述放电晶体管处于打开状态。

15.根据权利要求5所述的成像装置，

其中所述第四传输晶体管还被配置为基于累积期的结束而被打开，

基于所述第四传输晶体管的打开，所述第二电荷从所述第二存储器传输到所述电荷电压转换器，

所述电路还被配置为读出对应于传输到所述电荷电压转换器的所述第二电荷的第一信号，

所述第三传输晶体管还被配置为基于所述第一信号的读出而被打开，

16.一种驱动方法，所述驱动方法包括：

在成像装置中，在曝光时段内通过交替打开第一传输晶体管和第二传输晶体管来交替执行第一电荷从光电转换器到存储器的传输和第二电荷从所述光电转换器到电荷电压转换器的传输，

所述成像装置包括

像素阵列部分，

所述像素阵列部分中的多个单位像素，

其中，所述多个单位像素中的每个单位像素包括

所述光电转换器，

放电晶体管，所述放电晶体管连接至所述光电转换器，

所述存储器，所述存储器被配置为保留所述第一电荷，

所述电荷电压转换器，所述电荷电压转换器被配置为将电荷转换为电压，

所述第一传输晶体管，所述第一传输晶体管被配置为将所述第一电荷从所述光电转换器传输到所述存储器，

所述第二传输晶体管，所述第二传输晶体管被配置为将所述第二电荷从所述光电转换器传输到所述电荷电压转换器，以及

第三传输晶体管，所述第三传输晶体管被配置为将所述第一电荷从所述存储器传输到所述电荷电压转换器，

其中，所述第一溢出路径被配置为将从所述光电转换器漏出的第三电荷传输到所述存储器；以及

17.一种电子设备，所述电子设备包括：

成像装置，所述成像装置包括：

像素阵列部分；

所述像素阵列部分中的多个单位像素；

其中所述多个单位像素中的每个单位像素包括：

光电转换器，

放电晶体管，所述放电晶体管连接至所述光电转换器，

存储器，所述存储器被配置为保留第一电荷，

第一传输晶体管，所述第一传输晶体管被配置为将所述第一电荷从所述光电转换器传输到所述存储器，

第三传输晶体管，所述第三传输晶体管被配置为将所述第一电荷从所述存储器传输到所述电荷电压转换器；