CN108712168B - 一种适用于模拟锁相环的锁定检测电路 - Google Patents

一种适用于模拟锁相环的锁定检测电路 Download PDF

Info

Publication number
CN108712168B
CN108712168B CN201810834220.2A CN201810834220A CN108712168B CN 108712168 B CN108712168 B CN 108712168B CN 201810834220 A CN201810834220 A CN 201810834220A CN 108712168 B CN108712168 B CN 108712168B
Authority
CN
China
Prior art keywords
signal
trigger
phase
locked loop
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810834220.2A
Other languages
English (en)
Other versions
CN108712168A (zh
Inventor
张潭
周骏
王龙峰
山永启
姚评
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhisensor Technologies Inc
Original Assignee
Zhisensor Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhisensor Technologies Inc filed Critical Zhisensor Technologies Inc
Priority to CN201810834220.2A priority Critical patent/CN108712168B/zh
Publication of CN108712168A publication Critical patent/CN108712168A/zh
Application granted granted Critical
Publication of CN108712168B publication Critical patent/CN108712168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种适用于模拟锁相环的锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。

Description

一种适用于模拟锁相环的锁定检测电路
技术领域
本发明涉及模拟锁相环系统领域，具体地，涉及一种适用于模拟锁相环的锁定检测电路。
背景技术
锁相环是一种闭环控制电路，当处于锁定状态(稳定)时，能够保持反馈信号与输入参考信号频率相同，并且使其相位差恒定，现被广泛应用于各种时钟同步系统中。传统模拟锁相环如图1所示，一般由鉴相器(1)、电荷泵(2)、环路滤波器(3)、压控振荡器(4)、分频器(5)组成，其中常用的鉴相器如图2所示。系统工作时，系统的各种抖动均能导致锁相环失锁，因此需要专门的锁定检测电路来确定其工作状态(锁定/失锁)，以便系统其它部分做出相应的动作。
目前在模拟锁相环系统中，检测锁相环锁定状态的算法复杂，电路比较繁杂，成本高，可靠性低，可移植性低，不适于低成本集成。
发明内容
本发明提供了一种适用于模拟锁相环的锁定检测电路，解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。
为实现上述发明目的，本发明提出一种简单，可靠性高，可移植性高，成本低的模拟锁相环状态检测电路。本申请提供了本发明电路结构如图3所示，图中3为状态采样电路，4为状态扩展电路。其中，VUP(图1所示锁相环鉴相器的输出)、VDN(图1所示锁相环鉴相器的输出)、Fin(锁相环的输入时钟)、Fbck(锁相环的反馈时钟)、EN(使能信号)接状态采样电路的输入，状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、EN(使能信号)接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，高表示锁相环处于锁定状态，低表示锁相环处于失锁状态。
其中，状态采样电路如图4所示，VUP(图1所示锁相环鉴相器的输出)、VDN(图1所示锁相环鉴相器的输出)、Fin(锁相环的输入时钟)、Fbck(锁相环的鉴相器反馈时钟)、EN(使能信号)接状态采样电路的输入，状态采样电路输出信号为XPL0、FDD信号；Fin经过延时后接至D触发器的采样时钟端，VUP接D触发器的输入端；同样的，Fbck经过延时后接至D触发器的采样时钟端，VDN接D触发器的输入端；采样后的信号分别为SUP、SDN，经过或运算输出信号XPL0，Fbck经过延时后输出时钟FDD。
其中，状态扩展电路如图5所示，XPL0、时钟FDD、EN(使能信号)接状态扩展电路的输入，PLOCK为锁相检测电路输出信号。XPL0接第一个D触发器的输入，时钟FDD接D触发器的采样时钟端，EN接D触发器的使能端，第一个D触发器的输出XPL1再接至第二个D触发器的输入，依次类推，接入5个D触发器；D触发器的输入输出信号XPL0、XPL1、XPL2、XPL3、XPL4、XPL5经过或非运算后输出信号PL，信号PL接至D触发器的输入端，时钟FDD接D触发器的采样时钟端，EN接D触发器的使能端，PLOCK为输出信号。
可选地，延时单元4通常不足1us，根据实际对锁相精度要求选择具体延时。
可选地，状态延展电路5中D触发器个数确定状态延展时间，可根据实际锁相环稳定速度选择D触发器的个数来确定状态延展时间。
本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提出了一种新型的模拟锁相环锁定检测电路，电路结构如图3所示，图中3为状态采样电路，图中4为状态扩展电路。锁相环系统工作稳定时，锁相检测电路输出(PLOCK)为高，未锁定时输出为低。电路仅包含D触发器，或门、或非门、延时单元等通用的数字电路，电路简单，可靠性高，可移植性高，成本低。本发明仅适用于具有如图2所示边沿触发器类鉴相器的锁相环电路。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；
图1是模拟锁相环电路级锁定检测电路结构示意图；
图2是鉴相器电路结构示意图；
图3是本发明锁相检测电路结构示意图；
图4是状态采样电路结构示意图；
图5是状态扩展电路结构示意图；
图6是输入参考信号与反馈信号相位状态示意图；
图7是反馈信号相位滞后时检测电路状态示意图；
图8是反馈信号相位超前时检测电路状态示意图；
图9是未锁定→锁定时检测电路状态示意图；
图10是锁定→失锁时检测电路状态示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
本发明电路结构如图3所示，图中3为状态采样电路，4为状态扩展电路。其中，VUP(图1所示锁相环鉴相器的输出)、VDN(图1所示锁相环鉴相器的输出)、Fin(锁相环的输入时钟)、Fbck(锁相环的鉴相器反馈时钟)、EN(使能信号)接状态采样电路的输入，状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，高表示锁相环处于锁定状态，低表示锁相环处于失锁状态。
可选地，延时单元4通常不足1us，根据实际需求选择延时单元个数。
可选地，状态延展电路5中D触发器个数确定状态延展时间，可根据实际需求选择D触发器的个数，可以防止XPL0状态抖动引起PLOCK的抖动。
对于锁相环的输入参考信号来说，锁相环的反馈信号存在三种状态：滞后、超前、同步，图2鉴相器响应的响应分别如图6中A、B、C所示。
其中，当锁相环反馈信号滞后时，检测电路状态如图5所示，Fin信号经过延时单元4后信号为FID，检测电路中状态采样电路6中D触发器(上)在FID采样时钟作用下，能够采到VUP处于高的状态，而输出(SUP)为高；同理输出(SDN)为低。SUP、SDN相或后(XPL0)仍为高，经过5个FDD信号周期后XPL5为高。XPL0～XPL5或非后(PL)为低，PL经过FDD信号采样后PLOCK为低，PLOCK为低表示锁相环未锁定。
其中，当锁相环反馈信号超前时，检测电路状态如图8所示，FD信号经过延时单元4后信号为FDD，检测电路中状态采样电路6中D触发器(下)FDD采样时钟作用下，能够采到VDN处于高的状态，而输出(SDN)为高；同理输出(SUP)为低。SUP、SDN相或后(XPL0)仍为高，经过5个FDD信号周期后XPL5为高。XPL0～XPL5或非后(PL、PLK)为低，PL经过FDD信号采样后PLOCK为低，PLOCK为低表示锁相环未锁定。
其中，当锁相环锁定时，Fin、FD信号经过延时单元4后信号为FID、FDD，检测电路中状态采样电路6中D触发器FID、FDD采样时钟作用下，分别能够采到VUP、VDN处于低的状态，而输出(SUP、SDN)为低。SUP、SDN相或后(XPL0)仍为低，经过5个FDD信号周期后XPL5为低。XPL0～XPL5或非后(PL)为高，PL经过FDD信号采样后PLOCK为高，PLOCK为高表示锁相环锁定。
其中，当锁相环由未锁定→锁定时，检测电路状态如图9所示，XPL0为低后，经过5个FDD信号周期后XPL5为低。XPL0～XPL5或非后(PL)为高，PL经过FDD信号采样后PLOCK为高，PLOCK为高表示锁相环锁定。
其中，当锁相环由锁定→失锁时，检测电路状态如图10所示，XPL0为高后，XPL0～XPL5或非后(PL)为低，PL经过FDD信号采样后PLOCK为低，PLOCK为低表示锁相环未锁定。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种适用于模拟锁相环的锁定检测电路，其特征在于，所述锁定检测电路包括：状态采样电路、状态扩展电路；其中：
状态采样电路为：锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入端；锁相环的输入时钟信号 Fin经过延时后接至第一D触发器的采样时钟端，锁相环鉴相器的输出信号 VUP 接第一D触发器的输入端，第一D触发器的输出端输出采样后的信号 SUP；锁相环的反馈时钟信号 Fbck 经过延时后接至第二D触发器的采样时钟端，锁相环鉴相器的输出信号VDN接第二D触发器的输入端，第二触发器的输出端输出采样后的信号SDN；信号SUP和信号SDN经过或运算输出信号XPL0，锁相环的反馈时钟信号Fbck 经过延时后输出时钟 FDD；
状态扩展电路为：使能信号 EN、状态采样电路输出的信号 XPL0、时钟 FDD 接状态扩展电路的输入端，信号 PLOCK 为状态扩展电路的输出信号；状态扩展电路包括第三 D 触发器、第四 D 触发器、第五 D 触发器、第六 D 触发器、第七 D 触发器、第八 D 触发器；其中，时钟 FDD 接第三 D 触发器、第四 D 触发器、第五 D触发器、第六 D 触发器、第七 D触发器、第八 D 触发器的采样时钟端；使能信号 EN 接第三 D 触发器、第四 D 触发器、第五 D 触发器、第六 D 触发器、第七 D 触发器、第八 D 触发器的使能端，第三 D 触发器的输入端接信号 XPL0 并输出信号 XPL1，第四 D 触发器的输入端接信号 XPL1 并输出信号XPL2，第五 D 触发器的输入端接信号 XPL2 并输出信号 XPL3，第六 D 触发器的输入端接信号 XPL3 并输出信号 XPL4，第七 D 触发器的输入端接信号 XPL4 并输出信号 XPL5，信号 XPL0、XPL1、XPL2、XPL3、XPL4、XPL5 经过或非运算后输出信号 PL，信号 PL 接至第八 D触发器的输入端，第八 D 触发器的输出端输出信号 PLOCK；
状态扩展电路的输出信号PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态。
CN201810834220.2A 2018-07-26 2018-07-26 一种适用于模拟锁相环的锁定检测电路 Active CN108712168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810834220.2A CN108712168B (zh) 2018-07-26 2018-07-26 一种适用于模拟锁相环的锁定检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810834220.2A CN108712168B (zh) 2018-07-26 2018-07-26 一种适用于模拟锁相环的锁定检测电路

Publications (2)

Publication Number Publication Date
CN108712168A CN108712168A (zh) 2018-10-26
CN108712168B true CN108712168B (zh) 2023-09-26

Family

ID=63875313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810834220.2A Active CN108712168B (zh) 2018-07-26 2018-07-26 一种适用于模拟锁相环的锁定检测电路

Country Status (1)

Country Link
CN (1) CN108712168B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311388B (zh) * 2020-11-06 2022-09-27 海光信息技术股份有限公司 检测电路、锁相环系统、集成电路芯片及电子设备
WO2024059587A1 (en) * 2022-09-12 2024-03-21 Microchip Technology Incorporated Single and dual edge triggered phase error detection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380749A (zh) * 2001-04-10 2002-11-20 日本电气株式会社 锁相检测电路
CN101931402A (zh) * 2009-06-24 2010-12-29 中国科学院微电子研究所 一种对锁相环进行锁定检测的方法
CN101977053A (zh) * 2010-11-19 2011-02-16 长沙景嘉微电子有限公司 应用于动态可重配分频比的pll的锁定检测电路
KR101197462B1 (ko) * 2011-05-31 2012-11-09 주식회사 실리콘웍스 오동기 록 방지 회로, 방지 방법 및 그를 이용한 지연고정루프
CN104242920A (zh) * 2014-09-24 2014-12-24 上海华力微电子有限公司 用于锁相环电路的锁定检测电路
CN106357266A (zh) * 2016-08-26 2017-01-25 华为技术有限公司 锁定检测电路、方法及锁相电路
CN208046591U (zh) * 2018-07-26 2018-11-02 四川知微传感技术有限公司 一种锁定检测电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765444B2 (en) * 2002-11-18 2004-07-20 Neoaxiom Corporation Cross clocked lock detector circuit for phase locked loop
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
TWI328353B (en) * 2005-06-14 2010-08-01 Via Tech Inc Digital lock detector for phase-locked loop
TWI390853B (zh) * 2010-04-16 2013-03-21 Novatek Microelectronics Corp 鎖住偵測器與其方法，與應用其之鎖相迴路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380749A (zh) * 2001-04-10 2002-11-20 日本电气株式会社 锁相检测电路
CN101931402A (zh) * 2009-06-24 2010-12-29 中国科学院微电子研究所 一种对锁相环进行锁定检测的方法
CN101977053A (zh) * 2010-11-19 2011-02-16 长沙景嘉微电子有限公司 应用于动态可重配分频比的pll的锁定检测电路
KR101197462B1 (ko) * 2011-05-31 2012-11-09 주식회사 실리콘웍스 오동기 록 방지 회로, 방지 방법 및 그를 이용한 지연고정루프
CN102811053A (zh) * 2011-05-31 2012-12-05 硅工厂股份有限公司 防止假锁定的电路及方法以及使用该电路及方法的延迟锁定回路
CN104242920A (zh) * 2014-09-24 2014-12-24 上海华力微电子有限公司 用于锁相环电路的锁定检测电路
CN106357266A (zh) * 2016-08-26 2017-01-25 华为技术有限公司 锁定检测电路、方法及锁相电路
CN208046591U (zh) * 2018-07-26 2018-11-02 四川知微传感技术有限公司 一种锁定检测电路

Also Published As

Publication number Publication date
CN108712168A (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
US5483558A (en) Method and apparatus for detecting phase or frequency lock
EP2972598B1 (en) Mixed signal tdc with embedded t2v adc
CN109639271B (zh) 锁定指示电路及其构成的锁相环
US8040156B2 (en) Lock detection circuit and lock detecting method
US6765444B2 (en) Cross clocked lock detector circuit for phase locked loop
US7676014B2 (en) Digital lock detector for phase-locked loop
EP3799312A1 (en) Phase to digital converter
CN108712168B (zh) 一种适用于模拟锁相环的锁定检测电路
CN108306638B (zh) 一种适用于电荷泵锁相环的可配置锁定检测电路
CN110224697A (zh) 一种锁相环锁定方法、电路及通信收发系统
JPH01231430A (ja) Ｐｌｌロック検出回路
CN101247215B (zh) 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术
US10530563B2 (en) Clock synchronization device
CN111464180B (zh) 一种具有锁定检测功能的锁相环电路
CN109150171A (zh) 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路
CN103888131B (zh) 一种用于锁相环电路的锁定检测电路
CN107528584A (zh) 复用延迟线的高精度数字延时锁相环
US6747518B1 (en) CDR lock detector with hysteresis
CN115714596B (zh) 一种时钟数据恢复电路、显示芯片及显示设备
US20020094054A1 (en) Phase-locked loop lock detector circuit and method of lock detection
US6011412A (en) Frequency shift detection circuit with selectable granularity
KR101671568B1 (ko) 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
CN103986460B (zh) 一种使用无锁定指示锁相环的SoC片内时钟生成电路
JPS5957530A (ja) 位相同期回路
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant