CN108630690A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108630690A
CN108630690A CN201711025904.XA CN201711025904A CN108630690A CN 108630690 A CN108630690 A CN 108630690A CN 201711025904 A CN201711025904 A CN 201711025904A CN 108630690 A CN108630690 A CN 108630690A
Authority
CN
China
Prior art keywords
mentioned
region
insulating film
laminated body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711025904.XA
Other languages
English (en)
Inventor
织田达广
伊藤祥代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN108630690A publication Critical patent/CN108630690A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

实施方式提供一种可靠性较高的半导体装置。实施方式的半导体装置具备基板、层叠体和第2绝缘膜。上述层叠体设在上述基板上。在上述层叠体中，以在沿着上述基板的上表面的第1方向上延伸的方式交替地层叠有第1绝缘膜和电极膜。上述层叠体的上述第1方向的端部的形状是台阶状。上述第2绝缘膜设在设有上述端部的第1区域和在上述第1方向上与上述第1区域相邻的第2区域中。上述第2绝缘膜在上述第2区域中具有与上述第1方向交叉并沿着上述基板的上表面的第2方向的宽度比上述第1区域内的上述第2方向的宽度小的部分。

Description

半导体装置
关联申请
本申请享受以日本专利申请2017－53335号(申请日：2017年3月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明涉及半导体装置。
背景技术
三维构造的半导体存储装置具有将包含多个存储单元的存储单元阵列与周边电路集成化的构造。在存储单元阵列中，设有将电极膜层叠多个的层叠体，在层叠体上形成存储孔(memory hole)。层叠体的端部被加工为台阶状，各电极膜经由绝缘膜被向层叠体之外引出。具有通过在这样的台阶状的端部发生由绝缘膜带来的内部应力而层叠体变形的问题。
发明内容
实施方式提供一种可靠性较高的半导体装置。
实施方式涉及的半导体装置具备基板、层叠体和第2绝缘膜。上述层叠体设在上述基板上。在上述层叠体中，以在沿着上述基板的上表面的第1方向上延伸的方式交替地层叠有第1绝缘膜和电极膜。上述层叠体的上述第1方向的端部的形状是台阶状。上述第2绝缘膜设在设有上述端部的第1区域和在上述第1方向上与上述第1区域相邻的第2区域中。上述第2绝缘膜在上述第2区域中具有与上述第1方向交叉并沿着上述基板的上表面的第2方向的宽度比上述第1区域内的上述第2方向的宽度小的部分。
附图说明
图1是表示第1实施方式涉及的半导体装置的俯视图。
图2是图1的A1－A2线的剖视图。
图3是表示第1实施方式涉及的半导体装置的一部分的俯视图。
图4是图3的B1－B2线的剖视图。
图5是说明半导体装置中的发生内部应力的图。
图6是表示第2实施方式涉及的半导体装置的一部分的俯视图。
图7是图6的C1－C2线的剖视图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。此外，即使是表示相同部分的情况，也有根据图面而将相互的尺寸或比率不同地表示的情况。
另外，在本说明书和各图中，对关于已出现的图且上述同样的要素赋予相同的标号，适当省略详细的说明。
作为一例，对半导体装置是三维构造的半导体存储装置的情况进行说明。
(第1实施方式)
图1是表示半导体装置1的俯视图。图2是图1的A1－A2线的剖视图。
如图1及图2所示，在半导体装置1中，设有包含硅(Si)等的基板10。以下，在本说明书中，为了说明的方便而采用XYZ正交坐标系。设相对于基板10的上表面10a平行且相互正交的2个方向为“X方向”及“Y方向”，设相对于上表面10a垂直的方向为“Z方向”。
如图1所示，在半导体装置1中，设有单元区域Rmc和周边区域Rs。
在单元区域Rmc中，设有包括多个存储单元的存储单元阵列。从Z方向观察，单元区域Rmc的形状例如是矩形。单元区域Rmc包括接触区域Rc。例如，接触区域Rc位于单元区域Rmc内的两端。周边区域Rs位于单元区域Rmc的周围。在周边区域Rs中，设有行解码器及读出放大器等的周边电路(未图示)。
在图1所示的例子中，2个单元区域Rmc相互隔离，沿着X方向排列。接触区域Rc位于各单元区域Rmc内的X方向的两端。周边区域Rs位于各单元区域Rmc的周围。另外，单元区域Rmc及周边区域Rs的数量是任意的，形成在单元区域Rmc内的接触区域Rc的数量是任意的。例如，接触区域Rc既可以形成在单元区域Rmc内的X方向的一端上，也可以形成在X方向的两端及Y方向的两端上。
如图2所示，在单元区域Rmc中，设有层叠体15及硅柱20(半导体柱)。在层叠体15上设有多个绝缘膜16及多个电极膜17，绝缘膜16及电极膜17各1层交替地在Z方向上层叠。绝缘膜16及电极膜17的层叠数是任意的。绝缘膜16例如包含硅氧化物(SiO)。电极膜17例如包含钨(W)。此外，在层叠体15上设有包含硅氧化物等的绝缘膜11。
多个电极膜17中的位于最下层的电极膜17是源极侧选择栅极，隔着绝缘膜16设在基板10上。多个电极膜17中的位于最上层的电极膜17是漏极侧选择栅极。设在多个电极膜17中的最下层的电极膜17(源极侧选择栅极)与最上层的电极膜17(漏极侧选择栅极)之间的电极膜17是字线。
硅柱20在Z方向上延伸。硅柱20将绝缘膜11及层叠体15贯通，其下端接触在基板10上。硅柱20例如包含硅。硅柱20的形状例如是圆柱状。
硅柱20具有绝缘芯部20a。绝缘芯部20a例如包含硅氧化物。另外，也可以在硅柱20上不设置绝缘芯部20a。
在绝缘芯部20a上，设有包含硅等的插头部55。插头部55的周围即侧面被硅柱20包围。
在硅柱20的周围设有隧道绝缘膜21。隧道绝缘膜21例如包含硅氧化物。
在隧道绝缘膜21的周围设有电荷储存膜22。电荷储存膜22是用来储存电荷的膜，例如包含硅氮化物(SiN)。
在电荷储存膜22的周围设有块绝缘膜23。块绝缘膜23例如包含硅氧化物。
在硅柱20的正上方区域中设有触头60。在绝缘膜11上设有包含硅氧化物等的绝缘膜12。触头60在绝缘膜12内在Z方向上延伸。触头60例如包含钨等的导电材料。
在绝缘膜12上设有多个比特线30。比特线30在Y方向上延伸，经由触头60及插头部55与硅柱20连接。
在接触区域Rc中设有层叠体15的端部15t。层叠体15的端部15t的形状是在电极膜17上形成有梯台T的台阶状。这里，所谓台阶状的构造，是指交替地配置有台阶状的水平面及垂直面的梯台的构造。绝缘膜11将台阶状的端部15t覆盖。
在端部15t的梯台T上设有多个支承体50。支承体50将绝缘膜11及层叠体15贯通而达到基板10。支承体50的下端与基板10的上表面10a接触。支承体50例如包含硅氧化物。支承体50的形状例如是圆柱状或多角柱状。另外，支承体50的数量及支承体50相对于梯台T的位置是任意的。
在端部15t的梯台T上设有触头61。触头61在绝缘膜11及绝缘膜12内在Z方向上延伸。触头61的下端与电极膜17连接。触头61例如包含钨等的导电材料。触头61的形状例如是圆柱状或多角柱状。另外，触头61的数量及触头61相对于梯台T的位置是任意的。
在绝缘膜12上，设有在X方向上延伸的上层布线(未图示)。触头61的上端与上层布线连接。即，电极膜17经由触头61与上层布线连接。
在单元区域Rmc中，许多存储单元沿着X方向、Y方向及Z方向以三维矩阵状排列，能够在各存储单元中存储数据。此外，在接触区域Rc中，将各电极膜17引出，经由触头61及上层布线与周边电路连接。
图3是表示半导体装置1的一部分的俯视图。图4是图3的B1－B2线的剖视图。在图3中，将单元区域Rmc的接触区域Rc和周边区域Rs的边界附近放大表示。图4是元件分离部18的宽幅部分18a的Y－Z剖视图。
如图3所示，在半导体装置1上形成有多个狭缝ST。狭缝ST在层叠体15及绝缘膜11内在Z方向上延伸。
此外，狭缝ST在X方向上从单元区域Rmc延伸到周边区域Rs的一部分。在周边区域Rs内，在将形成有狭缝ST的区域设为区域Rs1的情况下，例如在与区域Rs1在X方向上相邻的区域Rs2中设有周边电路。即，在X方向上，周边区域Rs的区域Rs1位于单元区域Rmc的接触区域Rc与周边区域Rs的区域Rs2之间。
狭缝ST将层叠体15在Y方向上分离为多个。由狭缝ST分离的区域被称作“块”。单元区域Rmc内的硅柱20和接触区域Rc内的支承体50及触头61位于各块中。从各块中选择了各1个的硅柱20被电连接在1个比特线30上。此外，在图3所示的例子中，在各块中，4个支承体50位于1个触头61的周围，该配置被形成有多个。
在狭缝ST内设有元件分离部18。元件分离部18沿着Z方向及X方向延伸。元件分离部18具有布线部18A和侧壁18B。
布线部18A沿着Z方向及X方向延伸。布线部18A的下端与基板10接触。布线部18A的上端经由触头与在Y方向上延伸的源极线(未图示)连接。即，布线部18A构成源极线的一部分。布线部18A包含导电材料，例如包含钨、钛等的金属、硅。
侧壁18B设在布线部18A的侧面上。侧壁18B在单元区域Rmc中位于层叠体15及绝缘膜11的构造体与布线部18A之间，在周边区域Rs中位于绝缘膜11及布线部18A之间。侧壁18B具有绝缘性，在单元区域Rmc中将层叠体15的电极膜17和布线部18A电绝缘。侧壁18B例如包含硅氧化物。
如图3及图4所示，在元件分离部18中，设有宽幅部分18a及板状部分18b。宽幅部分18a是与板状部分18b相比Y方向的宽度较宽的部分。即，在狭缝ST中，形成有Y方向的宽度比其他部分宽的部分。
宽幅部分18a例如位于板状部分18b间。宽幅部分18a的形状是在Y方向两侧宽度变宽的柱状，例如是圆柱或椭圆柱。宽幅部分18a的形状是四角柱等的角柱。
宽幅部分18a的宽度W1比板状部分18b的宽度W2大。在图3及图4所示的例子中，宽度W1及宽度W2是宽幅部分18a及板状部分18b的Y方向的宽度。宽幅部分18a宽度在Y方向两侧变宽，但也可以在Y方向单侧宽度变宽。
在宽幅部分18a中，布线部18A的形状是宽度在Y方向两侧变宽的柱状，例如是圆柱或椭圆柱。布线部18A的形状也可以是四角柱等的角柱。在宽幅部分18a中，也可以在布线部18A内埋入硅氧化膜等的绝缘体。
在板状部分18b中，布线部18A的形状例如是板状。
宽幅部分18a的布线部18A的宽度W3比板状部分18b的布线部18A的宽度W4大。
另外，在宽幅部分18a中，也可以以将宽度在Y方向两侧扩大的方式设置侧壁18B。在此情况下，与板状部分18b相比，宽幅部分18a的侧壁18B的宽度变大。
设于在Y方向上相邻的元件分离部18间的绝缘膜11的宽度在宽幅部分18a及板状部分18b中不同。宽幅部分18a间的绝缘膜11的宽度W5比板状部分18b间的绝缘膜11的宽度W6小。即，绝缘膜11在宽幅部分18a间具有宽度变窄的窄幅部分11a。由于设有窄幅部分11a，所以在X方向上延伸的绝缘膜11不被宽幅部分18a完全分断。
以下，对本实施方式的效果进行说明。
图5是说明半导体装置中的发生内部应力的图。
在三维构造的半导体装置中，在台阶状的层叠体的端部，各电极膜经由绝缘膜被向层叠体外引出。在这样的台阶状的端部，有可能通过发生由绝缘膜带来的内部应力而层叠体变形。
如图5所示，通过将层叠体15的端部15t覆盖的绝缘膜11，在层叠体15上在箭头Ar的方向(－X方向)上发生内部应力(例如压缩应力)。例如，在形成电极膜17的情况下，在基板10上交替地层叠硅氧化膜及硅氮化膜之后，经由狭缝将硅氮化膜除去，向通过硅氮化膜的除去而形成的空洞内埋入包括钨等的金属膜。在这样的将硅氮化膜有选择地除去的工序中，由于层叠体15内为经由空洞形成了硅氧化膜的状态，所以通过由将层叠体15的端部15t覆盖的绝缘膜11带来的内部应力，层叠体15容易向箭头Ar的方向变形。此外，在层叠体15的台阶状的端部15t中，有可能位于触头61的周围的支承体50弯曲而支承体50及触头61接触。
另一方面，作为使由绝缘膜11带来的层叠体15的内部应力缓和的方法，有将在Y方向上相邻的狭缝ST在周边区域Rs内相连、将在X方向上延伸的绝缘膜11分断的方法。但是，在该方法中，虽然能够缓和由绝缘膜11带来的内部应力，但由层叠在层叠体15内的绝缘膜16带来的内部应力在与箭头Ar的方向相反方向(X方向)上发生，有由绝缘膜11带来的内部应力的缓和的结果，通过由绝缘膜16带来的内部应力而层叠体15向箭头Ar的相反方向变形的情况。
在本实施方式的半导体装置1中，在位于比单元区域Rmc的接触区域Rc靠外侧的周边区域Rs的区域Rs1中，元件分离部18具有宽幅部分18a。通过设置这样的宽幅部分18a，能够使宽幅部分18a附近的绝缘膜11(窄幅部分11a)的Y方向的宽度变窄。由此，在周边区域Rs的区域Rs1内，能够将在X方向上延伸的绝缘膜11一部分分断。这样的绝缘膜11的一部分分断使由绝缘膜11带来的内部应力缓和而抑制层叠体15的变形(－X方向的变形)，并且抑制通过由绝缘膜16带来的内部应力而层叠体15变形的情况(X方向的变形)。因而，抑制层叠体15的变形，抑制由层叠体15的变形带来的触头61的位置偏差。
根据本实施方式，提供一种可靠性较高的半导体装置。
(第2实施方式)
图6是表示半导体装置2的一部分的俯视图。图7是图6的C1－C2线的剖视图。
图6所示的区域对应于图3所示的区域，在图6中，将单元区域Rmc的接触区域Rc与周边区域Rs的边界附近放大表示。
在本实施方式中，本实施方式和第1实施方式在元件分离部18的构造及导电部40上不同。其以外的结构与第1实施方式相同，所以省略其他结构的详细的说明。
如图6及图7所示，在半导体装置1上形成有多个狭缝ST。狭缝ST在X方向上从单元区域Rmc延伸到周边区域Rs的区域Rs1。
在狭缝ST内设有元件分离部18。元件分离部18的形状例如是板状。元件分离部18具有布线部18A和侧壁18B。
在周边区域Rs的区域Rs1内设有导电部40。导电部40在Y方向上位于相邻的元件分离部18间。导电部40的下端位于基板10上。在导电部40的上端上设有绝缘膜(例如绝缘膜12)。导电部40例如包含钨、钛等的金属、硅。
导电部40的形状例如是圆柱或椭圆柱。导电部40的形状也可以是四角柱等的角柱。导电部40的Y方向的宽度W7比设在元件分离部18间的绝缘膜11的Y方向的宽度W8小。由此，在X方向上延伸的绝缘膜11不被导电部40完全分断。
以下，对本实施方式的效果进行说明。
在本实施方式的半导体装置2中，在作为位于比单元区域Rmc的接触区域Rc靠外侧的周边区域Rs的区域Rs1内、元件分离部18间，设有导电部40。通过设置这样的导电部40，能够将导电部40附近的绝缘膜11一部分分断。由此，使由绝缘膜11带来的内部应力缓和而抑制层叠体15的变形(－X方向的变形)，并且抑制通过由绝缘膜16带来的内部应力而层叠体15变形的情况(X方向的变形)。因而，抑制层叠体15的变形，抑制因层叠体15的变形带来的触头61的位置偏差。
根据本实施方式，提供一种可靠性较高的半导体装置。
如上述那样，作为一例，对有关各实施方式的半导体装置是三维构造的半导体存储装置的情况进行了说明，但有关各实施方式的半导体装置并不限定于三维构造的半导体存储装置。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、调换以及变更。这些实施方式及其变形包括在发明的范围和主旨内，同样，也包括在专利请求所记载的发明和与其等同的范围内。

Claims (8)

1.一种半导体装置，其特征在于，具备：
基板；
层叠体，设在上述基板上，以在沿着上述基板的上表面的第1方向上延伸的方式交替地层叠有第1绝缘膜和电极膜，该层叠体的上述第1方向的端部的形状是台阶状；以及
第2绝缘膜，设在设有上述端部的第1区域和在上述第1方向上与上述第1区域相邻的第2区域中，
上述第2绝缘膜在上述第2区域中具有第2方向的宽度比上述第1区域内的上述第2方向的宽度小的部分，该第2方向是与上述第1方向交叉并沿着上述基板的上表面的方向。
2.如权利要求1所述的半导体装置，其特征在于，
还具备元件分离部，该元件分离部的一部分设在上述层叠体内，
上述元件分离部在上述第1区域及上述第2区域内沿上述第1方向延伸，
上述元件分离部在上述第2区域中具有宽度变宽的宽幅部分。
3.如权利要求2所述的半导体装置，其特征在于，
上述宽幅部分在与上述第1方向交叉且沿着上述基板的上表面的第2方向上宽度变宽。
4.如权利要求2所述的半导体装置，其特征在于，
上述宽幅部分的形状是圆柱、椭圆柱及角柱的任一个。
5.如权利要求2所述的半导体装置，其特征在于，
上述元件分离部具有在上述第1方向上延伸的布线部和设在上述布线部的侧面上的侧壁，
上述布线部及上述侧壁的一方的宽度在上述宽幅部分中变宽。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
还具备设在上述层叠体内、在上述层叠体的层叠方向上延伸的半导体柱，
在上述第1方向上，上述第1区域位于设有上述半导体柱的第3区域与上述第2区域之间。
7.一种半导体装置，其特征在于，具备：
基板；
层叠体，设在上述基板上，以在沿着上述基板的上表面的第1方向上延伸的方式交替地层叠有第1绝缘膜和电极膜，该层叠体的上述第1方向的端部的形状是台阶状；
第2绝缘膜，设在设有上述端部的第1区域和在上述第1方向上与上述第1区域相邻的第2区域中，该第2绝缘膜在上述第1方向上延伸，
多个元件分离部，设在上述层叠体内，在上述第1区域及上述第2区域内分别沿上述第1方向延伸；以及
导电部，设在上述第2绝缘膜内；
上述导电部位于上述第2区域内的上述元件分离部间，将上述第2绝缘膜的一部分分断。
8.如权利要求7所述的半导体装置，其特征在于，
上述导电部的形状是圆柱、椭圆柱及角柱的任一个。
CN201711025904.XA 2017-03-17 2017-10-27 半导体装置 Withdrawn CN108630690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017053335A JP2018157096A (ja) 2017-03-17 2017-03-17 半導体装置
JP2017-053335 2017-03-17

Publications (1)

Publication Number Publication Date
CN108630690A true CN108630690A (zh) 2018-10-09

Family

ID=63520706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711025904.XA Withdrawn CN108630690A (zh) 2017-03-17 2017-10-27 半导体装置

Country Status (3)

Country Link
US (1) US20180269221A1 (zh)
JP (1) JP2018157096A (zh)
CN (1) CN108630690A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329062B2 (en) * 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
JP2020126938A (ja) 2019-02-05 2020-08-20 キオクシア株式会社 半導体記憶装置
JP2020141094A (ja) 2019-03-01 2020-09-03 キオクシア株式会社 半導体記憶装置
JP2020155492A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2021048298A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP2021150310A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2022014007A (ja) 2020-07-06 2022-01-19 キオクシア株式会社 半導体記憶装置
JP2022037583A (ja) 2020-08-25 2022-03-09 キオクシア株式会社 半導体装置およびフォトマスク
US11744069B2 (en) * 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
JP2018157096A (ja) 2018-10-04
US20180269221A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
CN108630690A (zh) 半导体装置
CN109860197B (zh) 三维存储器及形成三维存储器的方法
US10522228B2 (en) Storage device
CN108573978A (zh) 半导体存储装置
CN108063142A (zh) 半导体装置及其制造方法
CN115910160A (zh) 具有很细节距的三维nor存储器阵列：装置和方法
CN108538845A (zh) 包括应力消除区域的半导体存储器件
US11233043B2 (en) Three-dimensional semiconductor memory device
CN104347638B (zh) 非易失性存储装置
TW201939716A (zh) 記憶裝置
CN104037176B (zh) 接触结构以及采用所述接触结构的半导体存储元件
US20180277477A1 (en) Storage device
CN106531738A (zh) 半导体存储装置及其制造方法
TWI616985B (zh) Semiconductor device
US20190304993A1 (en) Three-dimensional semiconductor memory devices
CN113078116B (zh) 半导体结构的制备方法及半导体结构
CN106373964A (zh) 半导体存储装置及其制造方法
JP7303323B2 (ja) メモリデバイス
JP2019050243A (ja) 半導体記憶装置及びその製造方法
CN109148462A (zh) 三维半导体存储器装置
US10586805B2 (en) Semiconductor memory device
TWI512729B (zh) 改善位元線電容之半導體結構
US8779487B2 (en) Semiconductor devices including storage node landing pads separated from bit line contact plugs
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
CN106206442B (zh) 深沟式半导体装置的制造方法以及深沟式半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181009