CN108615688A - 一种集成电路芯片的金凸块制造工艺 - Google Patents

一种集成电路芯片的金凸块制造工艺 Download PDF

Info

Publication number
CN108615688A
CN108615688A CN201810431710.8A CN201810431710A CN108615688A CN 108615688 A CN108615688 A CN 108615688A CN 201810431710 A CN201810431710 A CN 201810431710A CN 108615688 A CN108615688 A CN 108615688A
Authority
CN
China
Prior art keywords
golden
etching
chip
gold
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810431710.8A
Other languages
English (en)
Other versions
CN108615688B (zh
Inventor
时庆楠
郑忠
周德榕
许原诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Union Semiconductor Co Ltd
Original Assignee
Jiangsu Union Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Union Semiconductor Co Ltd filed Critical Jiangsu Union Semiconductor Co Ltd
Priority to CN201810431710.8A priority Critical patent/CN108615688B/zh
Publication of CN108615688A publication Critical patent/CN108615688A/zh
Application granted granted Critical
Publication of CN108615688B publication Critical patent/CN108615688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体技术领域内一种集成电路芯片的金凸块制造工艺，具体过程为在集成电路芯片表面依次进行金属膜溅镀、光阻涂布，对生长金凸块位置的光阻进行曝光和显影处理使生长金凸块的位置形成开窗，对开窗位置电镀金形成金凸块，去除金凸块两侧光阻，并对集成电路芯片及金凸块表面进行电浆和蚀刻处理去除溅镀金属膜中的金层，再次对金凸块表面单独进行电浆和金蚀刻处理，最后对溅镀的钨钛膜进行蚀刻处理。本发明的金凸块制造工艺中，分两次对集成电路芯片表面进行电浆处理和金蚀刻处理，可以分别去除金凸块两侧溅镀的金层，并使金凸块表面发生一定程度的蚀刻，使金凸块表层颗粒缝隙加大，表面呈现疏松孔隙状，此种粗糙的结构使金凸块颜色变黑。

Description

一种集成电路芯片的金凸块制造工艺
技术领域
本发明涉及半导体技术领域，特别涉及一种集成电路芯片的金凸块制造工艺。
背景技术
液晶面板广泛存在于我们的日常生活中，例如手机，平板电脑，笔记本电脑，电视等。而液晶面板功能的实现，是通过封装在面板周围的驱动芯片。在半导体封装制造业，金凸块制造工艺广泛用于液晶面板驱动芯片的封装。常规工艺下，金凸块表面最终呈现接近黄金的色泽。随着封装工艺的发展，客户需求金凸块表面色泽黯淡发黑，使之后续封装在面板时，压合结果的确认可以更加清晰精准。
发明内容
本发明针对现有技术中集成电路芯片金凸块的颜色问题，提供一种集成电路芯片的金凸块制造工艺，通过对金凸块制造工艺的改进和调整，以使金凸块的颜色符合客户需求。
为实现本发明的目的，本发明的集成电路芯片的金凸块制造工艺，具体包括如下步骤：
第一步，溅镀：在集成电路芯片表面溅镀金属膜；所述金属膜为底层钛钨膜和上层的金膜；
第二步，光阻涂布：用光阻涂布机在芯片表面涂覆厚度为5-40微米的光阻；该步涂布的光阻主要成分为酚醛树脂和感光剂，是一种对特定波长的光有光溶解特性的有机物，以便于下步定点曝光，去除需要生长金凸块位置的光阻；
第三步，曝光：用曝光机，对需要生长金凸块位置的光阻使用波长405-436纳米的光照射10-150秒，使之发生光溶解反应；将需要生长金凸块位置的光阻通过特定波长的光波照射，使之发生光溶解反应；
第四步，显影：用显影机和显影液，通过浸泡产生化学反应，去除掉曝光区的光阻，将需要生长金凸块的位置打开开窗；所述显影液的质量含量为2.3-2.4%的四甲基氢氧化铵水溶液。
第五步，电镀金：在芯片上光阻开窗区镀10-15微米高度的金凸块；
第六步，光阻去除并对集成电路芯片及金凸块表面进行电浆处理和金蚀刻处理以去除溅镀金属膜中的金膜之后，再次对金凸块表面单独进行电浆处理和金蚀刻处理；本步中，分两次对集成电路芯片表面进行电浆处理和金蚀刻处理，可以分别去除金凸块两侧溅镀的金层，并使金凸块表面发生一定程度的蚀刻，使金凸块表层颗粒缝隙加大，表面呈现疏松孔隙状，此种粗糙的结构使金凸块颜色变黑。
第七步，钛钨蚀刻以去除溅镀金属膜中的钛钨膜。
通过本发明的集成电路芯片的金凸块制造工艺，可以使集成电路芯片表面的金凸块表面的呈现微纳米级疏松孔隙的结构，此种结构会导致，金凸块表面发生光的漫反射，回到人眼中的光减少了，发生这种效果的主要原理为根据能带理论，超微金属颗粒对光的吸收率很高，10纳米尺寸的金颗粒对太阳光谱的吸收率超过99%，金凸块表面的疏松孔隙结构吸收了部分光线回到人眼中的光减少了。因此，金凸块表面微纳米级疏松孔隙的结构导致了光的漫反射和部分光线的吸收，导致色泽发黑。
作为本发明的一种优选方案，第六步的具体过程细分为如下过程：光阻去除→电浆处理→第一次金蚀刻→电浆处理→第二次金蚀刻；
S1：光阻去除：通过光阻去除液将金凸块两侧的光阻溶解去除；
S2：电浆处理：在电浆机中用高频电场将氧气激发成氧等离子体，使氧等离子体轰击集成电路芯片表面去除表面的有机杂质；
S3，第一次金蚀刻,将集成电路芯片在金蚀刻机中，通过金蚀刻液对溅镀的金层和金凸块表面进行金蚀刻处理，去除掉溅镀的金层；
S4,对集成电路芯片及金凸块表面进行第二次电浆处理；
S5，第二次金蚀刻，对金凸块表面进行第二次金蚀刻处理。
上述二次金蚀刻过程中，通过第一次金蚀刻，去除掉金凸块两侧溅镀的金层，第2次金蚀刻只腐蚀金凸块，因金凸块电镀的晶向为颗粒堆积型，通过引入第2步金蚀刻，使金凸块表层颗粒缝隙加大，表面呈现疏松孔隙状，此种粗糙的结构使金凸块变黑。
作为本发明的另一种优选方案，第六步中具体过程细分为如下过程：电浆处理→第一次金蚀刻→光阻去除→电浆处理→第二次金蚀刻。本优选方案中，，将第一次的“电浆处理”和“金蚀刻”提前至“光阻去除”前，借由“金凸块低+光阻高”的凹坑结构，蚀刻反应时金凸块表层产生涡流，以及减少有效蚀刻面积，在总蚀刻时间不变的条件下，极大的增加了金凸块表面的蚀刻量，使得金凸块表面更粗糙更黑。
作为上述两种优选方案的更进一步改进，金蚀刻时所用的金蚀刻成分及工艺为：碘化钾质量含量10%-25%，碘质量含量5%-10%，其余为水，金蚀刻液温度为22-26℃；单次蚀刻时间为40-50秒。
附图说明
图1为本发明的集成电路芯片的金凸块制造工艺第一种实施例的流程图。
图2为本发明的集成电路芯片的金凸块制造工艺第二种实施例的流程图。
图3为本发明实施例1中制成的集成电路芯片的金凸块的光学显微镜照片图。
图4为本发明实施例1中制成的集成电路芯片的金凸块的扫描电子显微镜照片图。
图5为本发明实施例2中制成的集成电路芯片的金凸块的光学显微镜照片图。
图6为本发明实施例2中制成的集成电路芯片的金凸块的扫描电子显微镜照片图。
具体实施方式
如图1为本实施例的集成电路芯片的金凸块制造工艺，具体包括如下步骤：
第一步，溅镀：在集成电路芯片表面溅镀金属膜；该金属膜为底层钛钨膜和上层的金膜；
第二步，光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15微米的光阻；该步涂布的光阻主要成分为酚醛树脂和感光剂，是一种对特定波长的光有光溶解特性的有机物，以便于下步定点曝光，去除需要生长金凸块位置的光阻；
第三步，曝光：用曝光机，对需要生长金凸块的位置的光阻使用波长为430-436纳米的光照射50秒，使之发生光溶解反应；将需要生长金凸块位置的光阻通过特定波长的光波照射，使之发生光溶解反应；
第四步，显影：用显影机和显影液，通过浸泡产生化学反应，去除掉曝光区的光阻，使需要生长金凸块的位置打开开窗；本步所用的显影液的质量含量为2.3%的四甲基氢氧化铵水溶液，显影原理为显影液和曝光区域的光阻（酸性）发生酸碱中和反应；
第五步，电镀金：在芯片上光阻开窗区采用金盐电镀液镀10微米高度的金凸块，并且金凸块的厚度低于两侧光除的厚度；
第六步，光阻去除并对集成电路芯片及金凸块表面进行电浆处理并蚀刻去除溅镀金属膜中的金层之后，再次对金凸块表面单独进行金蚀刻处理；
本步的具体过程细分为：光阻去除→电浆处理→第一次金蚀刻→电浆处理→第二次金蚀刻；
S1：光阻去除：通过光阻去除液将金凸块两侧的光阻溶解去除；具体方法为是用光阻去除机和光阻去除液，通过浸泡，将芯片上的光阻溶解去除掉，因为光阻作为电镀模具的功能已经完成，光阻去除液主要成分为甲基吡咯烷酮和二甲基亚砜，去除原理为极性有机物互溶；
S2：电浆处理：在电浆机中用高频电场将氧气激发成氧等离子体，使氧等离子体轰击集成电路芯片表面去除表面的有机杂质；电浆即为氧等离子体，主要成分为氧自由基和氧离子，反应原理类似火焰燃烧，以氧化反应为主，经电浆处理后，芯片表面会有活性羟基基团，可以提高芯片表面的亲水性，继而使得蚀刻液浸润效果更好；
S3，第一次金蚀刻,将集成电路芯片在金蚀刻机中，通过金蚀刻液对溅镀的金层和金凸块表面进行金蚀刻处理，去除掉溅镀的金层；
S4,对集成电路芯片及金凸块表面进行第二次电浆处理；本步的电浆处理工艺同S2过程；
S5，第二次金蚀刻，对金凸块表面进行第二次金蚀刻处理。本次金蚀刻只腐蚀金凸块表层，因金凸块电镀的晶向为颗粒堆积型，通过引入第二次金蚀刻，使金凸块表层颗粒缝隙加大，表面呈现疏松孔隙状，从而产生光的漫反射和部分光线的吸收，导致金凸块表面色泽发黑的效果。通过控制本次金蚀刻的时间可以控制蚀刻量以控制表面颜色；
本步中，两次金蚀刻时所用的金蚀刻液成分及的蚀刻工艺为：碘化钾质量含量10%，碘质量含量5%，其余为水，金蚀刻液温度为23℃；单次蚀刻时间为50秒；
第七步，钛钨蚀刻以去除溅镀金属膜中的钛钨膜。
通过本实施例的集成电路芯片的金凸块制造工艺制成的集成电路芯片的金凸块的光学显微镜照片如图如图3所示，扫描电子显微镜照片如图4，金凸块表面几十和上百微米级大块结晶颗粒减少，一部分经由金蚀刻成为纳米级微观孔隙结构，增加了光的吸收和漫反射，使得凸块发黑。
实施例2
如图2所示为本实施例的集成电路芯片的金凸块制造工艺，具体包括如下步骤：
如图1为本实施例的集成电路芯片的金凸块制造工艺，具体包括如下步骤：
第一步，溅镀：在集成电路芯片表面溅镀金属膜；该金属膜为底层钛钨膜和上层的金膜；
第二步，光阻涂布：用光阻涂布机在芯片表面涂覆厚度为35微米的光阻；该步涂布的光阻主要成分为酚醛树脂和感光剂，是一种对特定波长的光有光溶解特性的有机物，以便于下步定点曝光，去除需要生长金凸块位置的光阻；
第三步，曝光：用曝光机，对需要生长金凸块的位置的光阻使用波长为405-410纳米的光照射150秒，使之发生光溶解反应；将需要生长金凸块位置的光阻通过特定波长的光波照射，使之发生光溶解反应；
第四步，显影：用显影机和显影液，通过浸泡产生化学反应，去除掉曝光区的光阻，使需要生长金凸块的位置打开开窗；本步所用的显影液的质量含量为2.4%的四甲基氢氧化铵水溶液，显影原理为显影液和曝光区域的光阻（酸性）发生酸碱中和反应；
第五步，电镀金：在芯片上光阻开窗区采用金盐电镀液镀15微米高度的金凸块，使金凸块的厚度低于两侧光除的厚度；
第六步，光阻去除并对集成电路芯片及金凸块表面进行电浆处理并蚀刻去除溅镀金属膜中的金层之后，再次对金凸块表面单独进行金蚀刻处理；本步中的具体过程细分为如下过程：电浆处理→第一次金蚀刻→光阻去除→电浆处理→第二次金蚀刻；
S1：电浆处理：在电浆机中用高频电场将氧气激发成氧等离子体，使氧等离子体轰击集成电路芯片表面去除表面的有机杂质；
S2：第一次金蚀刻,将集成电路芯片在金蚀刻机中，通过金蚀刻液对金凸块表面进行金蚀刻处理；本过程中，借由金凸块高度低于光阻的高度的凹坑结构，蚀刻时产生金凸块表层的涡流作用，以减少有效蚀刻的面积，增加金凸块表面的蚀刻量，使得金凸块表面更粗糙发黑效果更好；
S3，光阻去除：通过光阻去除液将金凸块两侧的光阻溶解去除；
S4,对集成电路芯片及金凸块表面进行第二次电浆处理；
S5，第二次金蚀刻，对集成电路芯片进行第二次金蚀刻处理，蚀刻金凸块表面的同时蚀刻掉溅镀层中的金层。
第七步，钛钨蚀刻以去除溅镀金属膜中的钛钨膜。
上次两次金蚀刻过程中，所用的金蚀刻液成分及的蚀刻工艺为：碘化钾质量含量25%，碘质量含量10%，其余为水，金蚀刻液温度为26℃；单次蚀刻时间为40秒。
通过本实施例的集成电路芯片的金凸块制造工艺制成的集成电路芯片金凸块的光学显微镜照片如图如图4所示，扫描电子显微镜照片如图6，金凸块表面几十和上百微米级大块结晶颗粒基本没有，纳米级微观孔隙结构多且深邃，极大的增加了光的吸收和漫反射，使得凸块颜色特别黑。

Claims (4)

1.一种集成电路芯片的金凸块制造工艺，包括如下步骤：
第一步，溅镀：在集成电路芯片表面溅镀金属膜；所述金属膜为底层钛钨膜和上层的金膜；
第二步，光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15-40微米的光阻；
第三步，曝光：用曝光机，对需要生长金凸块位置的光阻使用波长为405-436纳米的光进行照射10-150秒，使之发生光溶解反应；
第四步，显影：用显影机和显影液，通过浸泡产生化学反应，去除掉曝光区的光阻，将需要生长金凸块的位置打开开窗；所述显影液的质量含量为2.3-2.4%的四甲基氢氧化铵水溶液；
第五步，电镀金：在芯片上光阻开窗区镀10-15微米高度的金凸块；
第六步，光阻去除并对集成电路芯片及金凸块表面进行电浆处理和金蚀刻处理去除溅镀金属膜中的金层之后，然后再次对金凸块表面单独进行电浆处理和金蚀刻处理；
第七步，钛钨蚀刻以去除溅镀金属膜中的钛钨膜，本步钛钨蚀刻的作用是去除金凸块两侧溅镀的钛钨膜。
2.根据权利要求1所述的集成电路芯片的金凸块制造工艺，其特征在于，第六步的具体过程细分为如下过程：光阻去除→电浆处理→第一次金蚀刻→电浆处理→第二次金蚀刻；
S1：光阻去除：通过光阻去除液将金凸块两侧的光阻溶解去除；
S2：电浆处理：在电浆机中用高频电场将氧气激发成氧等离子体，使氧等离子体轰击集成电路芯片表面去除表面的有机杂质；
S3，第一次金蚀刻,将集成电路芯片在金蚀刻机中，通过金蚀刻液对溅镀的金层和金凸块表面进行金蚀刻处理，去除掉溅镀的金层；
S4,对集成电路芯片及金凸块表面进行第二次电浆处理；
S5，第二次金蚀刻，对金凸块表面进行第二次金蚀刻处理。
3.根据权利要求1所述的集成电路芯片的金凸块制造工艺，其特征在于，第六步中具体过程细分为如下过程：电浆处理→第一次金蚀刻→光阻去除→电浆处理→第二次金蚀刻。
4.根据权利要求2或3所述的集成电路芯片的金凸块制造工艺，其特征在于，所述金蚀刻时所用的金蚀刻成分及工艺为：碘化钾质量含量10%-25%，碘质量含量5%-10%，其余为水，金蚀刻液温度为22-26℃；单次蚀刻时间为40-50秒。
CN201810431710.8A 2018-05-08 2018-05-08 一种集成电路芯片的金凸块制造工艺 Active CN108615688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810431710.8A CN108615688B (zh) 2018-05-08 2018-05-08 一种集成电路芯片的金凸块制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810431710.8A CN108615688B (zh) 2018-05-08 2018-05-08 一种集成电路芯片的金凸块制造工艺

Publications (2)

Publication Number Publication Date
CN108615688A true CN108615688A (zh) 2018-10-02
CN108615688B CN108615688B (zh) 2020-07-17

Family

ID=63662329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810431710.8A Active CN108615688B (zh) 2018-05-08 2018-05-08 一种集成电路芯片的金凸块制造工艺

Country Status (1)

Country Link
CN (1) CN108615688B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545662A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种晶圆蚀刻制程中的电浆清洗
CN109545668A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种蚀刻制程中的光阻层显影处理方式
CN111739811A (zh) * 2020-06-30 2020-10-02 联立(徐州)半导体有限公司 一种适用于晶圆电镀的渗透改善工艺
CN112820658A (zh) * 2021-02-03 2021-05-18 合肥新汇成微电子有限公司 一种改善金凸块外观及压合状况的制造工艺
CN112992690A (zh) * 2021-02-08 2021-06-18 杭州航鹏机电科技有限公司 一种集成电路制造工艺
CN113782458A (zh) * 2021-09-10 2021-12-10 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法
CN114264260A (zh) * 2021-11-09 2022-04-01 合肥新汇成微电子股份有限公司 一种有效分析tiw结构的处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856221A (zh) * 2012-08-17 2013-01-02 江苏汇成光电有限公司 Ic封装凸块的制造工艺
CN103035981A (zh) * 2012-12-11 2013-04-10 电子科技大学 一种超薄金属膜太赫兹吸收层及其制备方法
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法
CN104465426A (zh) * 2014-12-25 2015-03-25 颀中科技（苏州）有限公司 凸块的制作方法及凸块组件
CN105048103A (zh) * 2015-06-25 2015-11-11 电子科技大学 一种用于吸收太赫兹波的超薄金属膜的制备方法
CN105609572A (zh) * 2016-03-22 2016-05-25 中利腾晖光伏科技有限公司 单晶电池片的制绒方法、单晶电池片及单晶光伏组件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856221A (zh) * 2012-08-17 2013-01-02 江苏汇成光电有限公司 Ic封装凸块的制造工艺
CN103035981A (zh) * 2012-12-11 2013-04-10 电子科技大学 一种超薄金属膜太赫兹吸收层及其制备方法
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法
CN104465426A (zh) * 2014-12-25 2015-03-25 颀中科技（苏州）有限公司 凸块的制作方法及凸块组件
CN105048103A (zh) * 2015-06-25 2015-11-11 电子科技大学 一种用于吸收太赫兹波的超薄金属膜的制备方法
CN105609572A (zh) * 2016-03-22 2016-05-25 中利腾晖光伏科技有限公司 单晶电池片的制绒方法、单晶电池片及单晶光伏组件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨丁: "《金属蚀刻技术》", 31 January 2008 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545662A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种晶圆蚀刻制程中的电浆清洗
CN109545668A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种蚀刻制程中的光阻层显影处理方式
CN111739811A (zh) * 2020-06-30 2020-10-02 联立(徐州)半导体有限公司 一种适用于晶圆电镀的渗透改善工艺
CN112820658A (zh) * 2021-02-03 2021-05-18 合肥新汇成微电子有限公司 一种改善金凸块外观及压合状况的制造工艺
CN112820658B (zh) * 2021-02-03 2024-07-02 合肥新汇成微电子股份有限公司 一种改善金凸块外观及压合状况的制造工艺
CN112992690A (zh) * 2021-02-08 2021-06-18 杭州航鹏机电科技有限公司 一种集成电路制造工艺
CN112992690B (zh) * 2021-02-08 2024-03-19 杭州航鹏机电科技有限公司 一种集成电路制造工艺
CN113782458A (zh) * 2021-09-10 2021-12-10 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法
CN113782458B (zh) * 2021-09-10 2024-01-26 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法
CN114264260A (zh) * 2021-11-09 2022-04-01 合肥新汇成微电子股份有限公司 一种有效分析tiw结构的处理方法

Also Published As

Publication number Publication date
CN108615688B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN108615688A (zh) 一种集成电路芯片的金凸块制造工艺
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
CN109023370A (zh) 用于铜钼金属膜层的蚀刻液及蚀刻方法
JP2004308006A (ja) 電気めっき組成物および方法
CN107923031A (zh) 蒸镀用金属掩模、蒸镀用金属掩模的制造方法及蒸镀用金属掩模形成基材
CN101363128A (zh) 用于形成突起的非氰类电解金电镀液
Asoh et al. Formation of periodic microbump arrays by metal-assisted photodissolution of InP
KR20060052415A (ko) 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프형성방법과 반도체장치의 제조방법, 및 반도체장치
TW201000687A (en) Method of producing electronic component
CN109254423A (zh) 一种铌酸锂电光器件厚膜导线电极的制作方法
CN105140140B (zh) 一种晶圆级焊锡微凸点的制作方法
CN112820658B (zh) 一种改善金凸块外观及压合状况的制造工艺
JP2643097B2 (ja) 金属コンタクト形成方法
JP2007165629A (ja) エッチング方法及びエッチング装置
CN109576735A (zh) 一种直流电沉积制备铟纳米线的方法
CN109545668A (zh) 一种蚀刻制程中的光阻层显影处理方式
Jun et al. Characteristics of electroplated Sn bumps fabricated without a PR mould on a Si chip for 3D packaging
CN111312679B (zh) 一种减小凸块底切的结构及其制造方法
KR20080071075A (ko) 전해니켈도금장치 및 반도체장치의 제조방법
Lee et al. Development of Fine Pitch Backside Redistribution Layer (BRDL) Process in Fan Out Panel Level Packaging (FOPLP)
CN106553992B (zh) 金属电极结构的制造方法
TW418470B (en) Method for forming solder bumps on flip chips and devices formed
CN117279484A (zh) 湿法刻蚀基于金属膜的超导量子比特芯片的方法
Beers et al. Thin Film Characterization on Cu/SnAg Solder Interface for 3D Packaging Technologies
JP2773635B2 (ja) Ｉｎバンプの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant