CN109545668A - 一种蚀刻制程中的光阻层显影处理方式 - Google Patents

一种蚀刻制程中的光阻层显影处理方式 Download PDF

Info

Publication number
CN109545668A
CN109545668A CN201811392397.8A CN201811392397A CN109545668A CN 109545668 A CN109545668 A CN 109545668A CN 201811392397 A CN201811392397 A CN 201811392397A CN 109545668 A CN109545668 A CN 109545668A
Authority
CN
China
Prior art keywords
photoresist
layer
golden
development treatment
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811392397.8A
Other languages
English (en)
Inventor
朱翔宇
张家伟
江富杰
李司元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Huicheng Electronics Co Ltd
Original Assignee
Hefei Huicheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Huicheng Electronics Co Ltd filed Critical Hefei Huicheng Electronics Co Ltd
Priority to CN201811392397.8A priority Critical patent/CN109545668A/zh
Publication of CN109545668A publication Critical patent/CN109545668A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种蚀刻制程中的光阻层显影处理方式，包括以下步骤：溅镀：在集成电路芯片表面溅镀金属膜；光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15‑40微米的光阻；曝光：用曝光机，对无需生长金凸块位置的光阻进行曝光；显影：用显影机和显影液去除掉未曝光区的光阻，将需要生长金凸块的位置打开开窗；电镀金：在芯片上光阻开窗区镀10‑15微米高度的金凸块；光阻去除；进行电浆处理和金蚀刻处理去除溅镀金属膜中的金层；钛钨蚀刻以去除溅镀金属膜中的钛钨膜；用蚀刻液处理上述得到的晶圆上形成待蚀刻层，在待蚀刻层上形成光阻层，在光阻层上形成抗反射层；对抗反射层和光阻层进行曝光显影处理。

Description

一种蚀刻制程中的光阻层显影处理方式
技术领域
本发明涉及半导体技术领域，具体涉及一种蚀刻制程中的光阻层显影处理方式。
背景技术
集成电路制造技术随着摩尔定律而快速向着微小化方向发展，晶片尺寸因集成度提高而不断缩小以增加晶片单位面积的元件数量。生产线上使用的线宽(criticaldimension，CD)已由次微米进入纳米领域，并且变得越来越重要，因此对于光刻工艺的要求也越来越高，所使用的曝光光源已由248nm逐步向193nm的波长发展，甚至更小的波长也在进一步研究之中。
现有光刻工艺中，通常会因为显影不充分而造成光阻残留，进而影响后续半导体器件的质量；为了评估显影机台的显影能力及显影光阻的效果，一般要在形成的半导体器件后进行切片，制作成电子扫描电镜样品，观察光阻是否有残留，使成本增加且影响半导体器件的成品率。
在某晶圆显影工艺中，当光罩的透射率小于2％时，在显影后的检查中会发现光阻残渣，造成这种残渣出现的原因是当光罩的透射率很低，甚至小于2％时，由于未曝光区的光阻不溶解于水，晶圆表面的亲水性很低，导致曝光区的光阻因为表面张力效果而不能完全的溶解掉，从而会导致晶圆表面图形区的光阻残渣降低了显影效果。由于光阻残渣的存在，严重影响了产品的良率。
发明内容
本发明旨在提供了一种蚀刻制程中的光阻层显影处理方式。
本发明提供如下技术方案：
一种蚀刻制程中的光阻层显影处理方式，其特征在于，包括以下步骤：
(1)溅镀：在集成电路芯片表面溅镀金属膜；
(2)光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15-40微米的光阻；
(3)曝光：用曝光机，对无需生长金凸块位置的光阻进行曝光；
(4)显影：用显影机和显影液去除掉未曝光区的光阻，将需要生长金凸块的位置打开开窗；
(5)电镀金：在芯片上光阻开窗区镀10-15微米高度的金凸块；
(6)光阻去除；
(7)进行电浆处理和金蚀刻处理去除溅镀金属膜中的金层；
(8)钛钨蚀刻以去除溅镀金属膜中的钛钨膜；
(9)用蚀刻液处理上述得到的晶圆上形成待蚀刻层，在待蚀刻层上形成光阻层，在光阻层上形成抗反射层；对抗反射层和光阻层进行曝光显影处理。
所述步骤(3)中曝光使用波长为405-436纳米的光进行照射10-150秒，使之发生光溶解反应。
所述蚀刻时所用的蚀刻成分及工艺为：碘化钾质量含量10％-25％，碘质量含量5％-10％,其余为水，金蚀刻液温度为22-26℃；单次蚀刻时间为40-50秒。
所述形成抗反射层是在光阻层上喷涂抗反射层，对上述结构进行甩胶处理以得到均匀厚度的抗反射层。
与现有技术相比，本发明的有益效果是：本发明在光阻层上增加了抗反射层，由于抗反射层既有较高的光透射率，能够增强光阻对光的吸收，同时抗反射层不溶解于水，但是其曝光后的部分在显影液中却有着更好的溶解性，从而提供晶圆表面曝光部分的亲水性，因此其能够消除显影后的光阻残渣，提高显影能力，从而大大提高产品良率；同时在形成抗反射层时通过均匀喷涂和甩胶处理，可在光阻层上均匀地覆盖一层抗反射层，通过喷涂抗反射层的剂量控制抗反射层的层厚，将其反射率降低到1％以下，从而减少驻波，提供蚀刻均匀性。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一种蚀刻制程中的光阻层显影处理方式，其特征在于，包括以下步骤：
(1)溅镀：在集成电路芯片表面溅镀金属膜；
(2)光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15-40微米的光阻；
(3)曝光：用曝光机，对无需生长金凸块位置的光阻进行曝光；
(4)显影：用显影机和显影液去除掉未曝光区的光阻，将需要生长金凸块的位置打开开窗；
(5)电镀金：在芯片上光阻开窗区镀10-15微米高度的金凸块；
(6)光阻去除；
(7)进行电浆处理和金蚀刻处理去除溅镀金属膜中的金层；
(8)钛钨蚀刻以去除溅镀金属膜中的钛钨膜；
(9)用蚀刻液处理上述得到的晶圆上形成待蚀刻层，在待蚀刻层上形成光阻层，在光阻层上形成抗反射层；对抗反射层和光阻层进行曝光显影处理。
所述步骤(3)中曝光使用波长为405-436纳米的光进行照射10-150秒，使之发生光溶解反应。
所述蚀刻时所用的蚀刻成分及工艺为：碘化钾质量含量10％-25％，碘质量含量5％-10％,其余为水，金蚀刻液温度为22-26℃；单次蚀刻时间为40-50秒。
所述形成抗反射层是在光阻层上喷涂抗反射层，对上述结构进行甩胶处理以得到均匀厚度的抗反射层。
对于本领域技术人员而言，显然本发明不限于所述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是所述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (4)

1.一种蚀刻制程中的光阻层显影处理方式，其特征在于，包括以下步骤：
(1)溅镀：在集成电路芯片表面溅镀金属膜；
(2)光阻涂布：用光阻涂布机在芯片表面涂覆厚度为15-40微米的光阻；
(3)曝光：用曝光机，对无需生长金凸块位置的光阻进行曝光；
(4)显影：用显影机和显影液去除掉未曝光区的光阻，将需要生长金凸块的位置打开开窗；
(5)电镀金：在芯片上光阻开窗区镀10-15微米高度的金凸块；
(6)光阻去除；
(7)进行电浆处理和金蚀刻处理去除溅镀金属膜中的金层；
(8)钛钨蚀刻以去除溅镀金属膜中的钛钨膜；
(9)用蚀刻液处理上述得到的晶圆上形成待蚀刻层，在待蚀刻层上形成光阻层，在光阻层上形成抗反射层；对抗反射层和光阻层进行曝光显影处理。
2.根据权利要求1所述的一种蚀刻制程中的光阻层显影处理方式，其特征在于：所述步骤(3)中曝光使用波长为405-436纳米的光进行照射10-150秒，使之发生光溶解反应。
3.根据权利要求1所述的一种蚀刻制程中的光阻层显影处理方式，其特征在于：所述蚀刻时所用的蚀刻成分及工艺为：碘化钾质量含量10％-25％，碘质量含量5％-10％,其余为水，金蚀刻液温度为22-26℃；单次蚀刻时间为40-50秒。
4.根据权利要求1所述的一种蚀刻制程中的光阻层显影处理方式，其特征在于：所述形成抗反射层是在光阻层上喷涂抗反射层，对上述结构进行甩胶处理以得到均匀厚度的抗反射层。
CN201811392397.8A 2018-11-21 2018-11-21 一种蚀刻制程中的光阻层显影处理方式 Pending CN109545668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811392397.8A CN109545668A (zh) 2018-11-21 2018-11-21 一种蚀刻制程中的光阻层显影处理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811392397.8A CN109545668A (zh) 2018-11-21 2018-11-21 一种蚀刻制程中的光阻层显影处理方式

Publications (1)

Publication Number Publication Date
CN109545668A true CN109545668A (zh) 2019-03-29

Family

ID=65849961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811392397.8A Pending CN109545668A (zh) 2018-11-21 2018-11-21 一种蚀刻制程中的光阻层显影处理方式

Country Status (1)

Country Link
CN (1) CN109545668A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782458A (zh) * 2021-09-10 2021-12-10 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305454A (zh) * 2005-11-07 2008-11-12 应用材料股份有限公司 形成光致电压接点和连线的方法
CN101873769A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN101894754A (zh) * 2009-05-19 2010-11-24 中芯国际集成电路制造(上海)有限公司 一种晶圆蚀刻工艺中的显影方法
CN104465426A (zh) * 2014-12-25 2015-03-25 颀中科技（苏州）有限公司 凸块的制作方法及凸块组件
CN108615688A (zh) * 2018-05-08 2018-10-02 江苏汇成光电有限公司 一种集成电路芯片的金凸块制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305454A (zh) * 2005-11-07 2008-11-12 应用材料股份有限公司 形成光致电压接点和连线的方法
CN101873769A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN101894754A (zh) * 2009-05-19 2010-11-24 中芯国际集成电路制造(上海)有限公司 一种晶圆蚀刻工艺中的显影方法
CN104465426A (zh) * 2014-12-25 2015-03-25 颀中科技（苏州）有限公司 凸块的制作方法及凸块组件
CN108615688A (zh) * 2018-05-08 2018-10-02 江苏汇成光电有限公司 一种集成电路芯片的金凸块制造工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782458A (zh) * 2021-09-10 2021-12-10 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法
CN113782458B (zh) * 2021-09-10 2024-01-26 合肥新汇成微电子股份有限公司 一种金凸块表面粗糙度改善方法

Similar Documents

Publication Publication Date Title
KR100503702B1 (ko) 포토레지스트용 박리액 및 이를 사용한 포토레지스트박리방법
CN108615688A (zh) 一种集成电路芯片的金凸块制造工艺
JPS5827653B2 (ja) レジストホウホウ
CN104698746B (zh) 抗蚀剂图案的形成方法
JP2008310315A (ja) フォトレジスト現像液
US20100009534A1 (en) Method for patterning a semiconductor device
CN109545668A (zh) 一种蚀刻制程中的光阻层显影处理方式
JP2002006514A (ja) 現像欠陥防止プロセス及び材料
WO2018032918A1 (zh) 薄膜晶体管及其制备方法、显示基板及显示装置
CN109655971B (zh) 一种在平面光波导表面制备微纳结构的方法
CN108962726A (zh) 半导体器件的形成方法
JPH11288877A (ja) レジストパターンの形成方法及び微細加工方法
JPH08255736A (ja) パターン形成方法およびレジスト塗布装置
US20040171275A1 (en) Semiconductor device and a fabrication method thereof
CN109545662A (zh) 一种晶圆蚀刻制程中的电浆清洗
TWI255496B (en) Method of forming resist patterns and method of producing semiconductor device
US6649525B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
JPH11214288A (ja) フォトレジストパターンの形成方法
CN112038287B (zh) 改善GaAs接地孔内金属应力的通孔及制备方法
US20220243149A1 (en) Thinner composition and method of processing surfaces of semiconductor substrates
TWI825770B (zh) 具有複合阻障結構的半導體裝置及其製備方法
JP2002174908A (ja) 現像方法およびデバイス製造方法
CN101894754A (zh) 一种晶圆蚀刻工艺中的显影方法
JP2522088B2 (ja) フォトマスクおよびその製造方法
US20090246705A1 (en) DI Water Rinse of Photoresists with Insoluble Dye Content

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230000 in Hefei Comprehensive Bonded Zone, Xinzhan District, Hefei City, Anhui Province

Applicant after: Hefei xinhuicheng Microelectronics Co.,Ltd.

Address before: 230000 in Hefei Comprehensive Bonded Zone, Xinzhan District, Hefei City, Anhui Province

Applicant before: Hefei Xinhuicheng Microelectronics Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329

RJ01 Rejection of invention patent application after publication