CN104465426A - 凸块的制作方法及凸块组件 - Google Patents

凸块的制作方法及凸块组件 Download PDF

Info

Publication number
CN104465426A
CN104465426A CN201410819236.8A CN201410819236A CN104465426A CN 104465426 A CN104465426 A CN 104465426A CN 201410819236 A CN201410819236 A CN 201410819236A CN 104465426 A CN104465426 A CN 104465426A
Authority
CN
China
Prior art keywords
projection
metal
wafer
pane
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410819236.8A
Other languages
English (en)
Other versions
CN104465426B (zh
Inventor
梅嬿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmore Technology Corp Ltd
Original Assignee
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmore Technology Corp Ltd filed Critical Chipmore Technology Corp Ltd
Priority to CN201410819236.8A priority Critical patent/CN104465426B/zh
Publication of CN104465426A publication Critical patent/CN104465426A/zh
Application granted granted Critical
Publication of CN104465426B publication Critical patent/CN104465426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种凸块的制作方法及凸块组件，其包括提供一晶圆，在晶圆上嵌入垫块，在垫块及晶圆上分别溅镀第一金属层和第二金属层；在第二金属层及晶圆上设置光阻层；曝光显影，调整聚焦参数和/或烘烤温度及时间参数，以形成所需窗格；在窗格内电镀并形成底部向外延伸的金属凸块，以避免在去除金属层时对金属凸块造成侧切，使得实际接触面积减小；或者本发明通过在去除靠近凸块的第二金属层时增加保护剂以部分保留第一金属层。另外，本发明还提供一种通过上述制作方法制作而成的凸块。本发明凸块组件及制作方法能够有效避免形成凸块后的结合面积减小，增强凸块与晶圆的结合力和连接的可靠度。

Description

凸块的制作方法及凸块组件
技术领域
本发明涉及一种凸块的制作方法及凸块组件，属于电子半导体领域。
背景技术
凸块常用于集成电路晶圆封装技术中，用于与液晶显示面板的底部相电性连接。目前在制作凸块的过程中，需要在晶圆上形成金属衬底层、金属种子层，然后在金属种子层上生成凸块待凸块制作完成后需要对二层金属层进行去除，然而在去除过程中，会造成对凸块底部的多次侧切，减小凸块与晶圆的接触面积，导致结合力减小，另外，由于凸块向细长化发展，凸块与液晶显示面板的接触面积进一步减小，若在去除金属层时产生侧切，则使得凸块容易剥离晶圆，最终使得液晶显示面板的接触不良，导致寿命降低。
有鉴于此，有必要提供一种改进的凸块制作方法及凸块组件以解决上述问题。
发明内容
本发明的目的在于提供一种凸块的制作方法及凸块组件，以避免在去除金属层时对凸块底部造成侧切，导致凸块与晶圆结合面积减小的现象。
为实现上述目的，本发明提供一种凸块的制作方法，包括以下步骤：
a) 提供一晶圆，所述晶圆上设有金属垫块；
b) 在所述晶圆及金属垫块的上表面溅镀第一金属层，并在第一金属层上溅镀第二金属层；
c) 在所述第二金属层的上表面设置光阻层；
d）曝光显影，在所述光阻层上制造所述凸块的窗格，所述窗格位于所述垫块的上方，且自上向下向外倾斜，以形成自底部边缘向外扩散延伸的延伸部； 
e) 电镀，使用电镀方法在所述窗格内电镀形成所述凸块，所述凸块自第二金属层向上生长，所述凸块贴合所述窗格的边缘以形成上小下大的外形； 
f ) 去除光阻层，用化学药剂去除所述窗格之外的光阻层；
g) 先后分别蚀刻去除第二金属层和第一金属层； 
作为本发明的进一步的改进，步骤d）中所述的光阻层为负光阻层，调整聚焦参数在0~-15之间，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
作为本发明的进一步的改进，步骤d）中通过将所述光阻层进行烘烤制成所述窗格，烘烤时间为10分钟~40分钟，烘烤温度为100摄氏度~160摄氏度，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
作为本发明的进一步的改进，通过调整聚焦参数在0~-15之间、烘烤时间为10分钟~40分钟及烘烤温度为100摄氏度~160摄氏度，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
作为本发明的进一步的改进，在所述步骤g）中蚀刻去除第二金属层时，在蚀刻剂内添加侧向保护剂，保留部分第一金属层。
作为本发明的进一步的改进，所述步骤a）中金属垫块的材质为铝。
作为本发明的进一步的改进，所述步骤g）中的第一金属层为衬底层，所述第一金属层为钛钨合金或钛。
作为本发明的进一步的改进，所述步骤g）中第二金属层为种子层，所述第二金属层的材质为金或铜。
作为本发明的进一步的改进，所述步骤h）中凸块的材质为金、铜或其他金属。
本发明还提供一种凸块组件，凸出形成于半导体晶圆组件上，所述凸块组件包括凸块、粘合在所述凸块与所述晶圆组件之间的金属层，所述晶圆组件上设有嵌合槽以及围绕在嵌合槽顶端四周的支撑面，所述凸块包括嵌合在所述嵌合槽内的第一部分以及与所述第一部分连接且被所述支撑面向上支撑的第二部分，所述第二部分包括位于顶部的上导接端、位于底部被所述支撑面支撑的粘合端以及上下连接上导接端与粘合端的侧壁，所述第二部分还包括自所述粘合端四周边缘向外扩张延伸并超出所述侧壁的延伸部。
本发明的有益效果是：本发明通过本制作方法在凸块与晶圆的粘合端形成有自四周边缘向外延伸的延伸部，当在蚀刻去除金属层的过程中对凸块底部造成多次侧切时，能够有效避免与晶圆的实际结合面积减小，从而增强凸块与晶圆的结合力和连接的可靠度。
附图说明
图1是本发明第一实施例的第一实施方式凸块形成窗格后示意图。
图2是本发明第一实施例的第二实施方式凸块形成窗格后示意图。
图3是本发明第二实施例凸块生长后去除金属层的示意图。
图4是图3金属层的局部放大图。
具体实施方式
以下结合附图对本发明进行详细描述。
本发明涉及一种凸块组件100，凸出形成于半导体晶圆组件（未标号）上。所述晶圆组件包括晶圆10及覆盖于晶圆10上方的钝化保护层60。所述晶圆组件上开设有嵌合槽101。所述嵌合槽101与晶圆10之间设有金属垫块20，所述金属垫块20的面积不小于所述嵌合槽101的面积。所述钝化保护层60四周部分覆盖所述金属垫块20，所述金属垫块20的材质为铝或其他金属。所述嵌合槽101顶端四周具有一支撑面102，所述支撑面102即为所述钝化保护层60的上表面。
所述嵌合槽101包括位于底部的底壁1011及自底壁1011边缘向上延伸的内壁1012，所述内壁1012连接在所述底壁1011和支撑面102之间，所述支撑面102高于所述底壁1011。
所述凸块组件100包括凸块140、粘合在所述凸块140与所述晶圆组件之间的金属层（未标号）。所述金属层包括第一金属层30及位于第一金属层30上方的第二金属层40。所述第一金属层30覆盖在所述晶圆10的上表面。所述第二金属层40覆盖在所述第一金属层30的上表面并与所述凸块140连接，所述第一金属层30的形状与所述第二金属层40的形状相对应。所述嵌合槽101的底壁1011为所述金属垫块20的部分上表面，所述第一金属层30覆盖在所述支撑面102、内壁1012及所述底壁1011上。
所述凸块140包括嵌合在所述嵌合槽101内的第一部分103以及与所述第一部分103连接且被所述支撑面102向上支撑的第二部分104。所述第二部分104包括位于顶部的上导接端120、位于底部被所述支撑面102支撑的粘合端110以及上下连接上导接端120与粘合端110的侧壁130，所述粘合端110四周边缘向外扩张延伸有超出所述侧壁130的延伸部52，所述延伸部52贴附设置在所述第二金属层40的上表面。 
所述第二部分104为自上而下延伸的长条状形体，所述侧壁130自上向下向外倾斜延伸，以使所述第二部分104的上导接端120向下投影的投影面位于所述延伸部52的投影面内；或者所述侧壁130自外向内凹陷呈C形（未图示），以使所述粘合端110四周边缘形成向外延伸超出所述侧壁130的延伸部52。
本发明提供一种制作上述凸块140的制作方法，请参照图1-2所示，为本发明的第一实施例，包括以下步骤：
第一步：提供一半导体晶圆10，所述晶圆10上设有金属垫块20，所述金属垫块20一部分嵌入至晶圆10内，并在所述金属垫块20的部分四周和晶圆10上设有钝化保护层60。
第二步：在所述晶圆10及金属垫块20上溅镀第一金属层30，并在第一金属层30上溅镀第二金属层40。所述第一金属层30为衬底层，所述第一金属层30的材质为钛钨合金、钛或其他金属。所述第二金属层40为种子层，所述第二金属层40的材质为金、铜或其他金属。
第三步：在所述第二金属层40的上表面上设置光阻层50，即光刻胶层。
第四步：作为本实施例的第一实施方式：曝光显影，在所述金属垫块20上方的光阻层50外增设光罩（未图示），所述光罩位于所述金属垫块20的正上方。通过紫外光照射，在光阻层50上烘烤出窗格51。所述窗格51位于金属垫块20的上方。通过调节聚焦参数在0~-15之间，以使所述窗格51自上而下向外倾斜，以使制成的凸块140自底部四周边缘向外扩散延伸形成有延伸部52。本实施方式中的光阻为负光阻，在紫外光照射到的光阻层50内部会被联结，被光罩遮挡的光阻层51则不会发生变化。对未被照射到的部分光阻层50进行溶解，从而形成有所述窗格51。
作为本实施例的第二实施方式：通过调节对所述光阻层50烘烤时间为10分钟~40分钟，烘烤温度为100摄氏度~160摄氏度，使得所述光阻层50的底部黏着适当，并使后续电镀液能够渗镀进入所述光阻层50底部，从而在所述凸块140的底部四周边缘形成向外延伸的延伸部52。在本实施方式中，所述对所述光阻层50烘烤时间为20分钟，烘烤温度为130摄氏度，以使所述窗格51自上而下向外倾斜，并使底部边缘形成向外扩散的延伸部52。
作为本实施例的第三实施方式：将上述第一实施方式和第二实施方式的制作方法进行结合，亦能够达到本发明的效果。
第五步：进行电镀，使用电镀方法在所述窗格51内电镀形成所述凸块140，所述凸块140自第二金属层40向上生长，所述凸块140贴合所述窗格51的边缘以形成上小下大的外形。
第六步：去除所述光阻层51，用化学药剂去除所述窗格51之外的光阻层50。
第七步：先后分别蚀刻去除第二金属层40和第一金属层30，通过所述延伸部52避免第二金属层40过度刻蚀，保证所述凸块140与所述金属层的结合面不会减小，保证所述凸块140与所述晶圆10的结合力。
参见图3-4，为本发明的第二实施例：本实施例具有如第一实施例中的步骤1-6。
第七步：在蚀刻去除第二金属层40’时，通过在蚀刻剂内添加对第一金属层30’进行保护的保护剂，以在蚀刻第二金属层40’时避免所述第一金属层30被过度侧切，从而部分保留第一金属层31，以使所述第一金属层30’的面积不小于所述第二金属层40’的面积，即所述第二部分的上导接端120’向下投影的投影面位于所述延伸部52的投影面内。
所述被保留的第一金属层31为自所述凸块140外侧边缘到被去除的所述第一金属层30’外端。所述被保留后的第一金属层30在前侧角度上的水平长度不小于所述第二部分104的宽度。
在本发明的第二实施例中，所述凸块140’的外形可为任意所需的形状。
综上所述，本发明通过将所述凸块140的粘合端110向外延伸形成有延伸部52，或者在蚀刻去除第二金属层40时，部分保留第一金属层31，以避免在蚀刻去除金属层的过程中造成对金属层的过度侧切，并且避免对所述凸块的粘合端110的过度侧切，从而能够有效保证所述凸块140与所述晶圆10之间结合面积，保证了所述凸块140与金属垫块20及晶圆10的之间可靠连接。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种凸块的制作方法，其特征在于，包括以下步骤：
a) 提供一晶圆，所述晶圆上设有金属垫块；
b) 在所述晶圆及金属垫块的上表面溅镀第一金属层，并在第一金属层上溅镀第二金属层；
c) 在所述第二金属层的上表面设置光阻层；
d）曝光显影，在所述光阻层上制造所述凸块的窗格，所述窗格位于所述金属垫块的上方，且自上向下向外倾斜，以形成自底部边缘向外扩散延伸的延伸部； 
e) 电镀，使用电镀方法在所述窗格内电镀形成所述凸块，所述凸块自第二金属层向上生长，所述凸块贴合所述窗格的边缘以形成上小下大的形状；
f ) 去除光阻层，用化学药剂去除所述窗格之外的光阻层；
g) 先后分别蚀刻去除第二金属层和第一金属层。 
2.根据权利要求1所述的凸块制作方法，其特征在于：步骤d）中所述的光阻层为负光阻层，调整聚焦参数在0~-15之间，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
3.根据权利要求1所述的凸块制作方法，其特征在于：步骤d）中通过将所述光阻层进行烘烤制成所述窗格，烘烤时间为10分钟~40分钟，烘烤温度为100摄氏度~160摄氏度，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
4.根据权利要求1所述的凸块制作方法，其特征在于：通过调整聚焦参数在0~-15之间、烘烤时间为10分钟~40分钟及烘烤温度为100摄氏度~160摄氏度，以使所述窗格自上向下向外倾斜，并使底部边缘形成向外扩散的延伸部。
5.根据权利要求1所述的凸块制作方法，其特征在于：在所述步骤g）中蚀刻去除第二金属层时，在蚀刻剂内添加侧向保护剂，保留部分第一金属层。
6.根据权利要求1所述的凸块制作方法，其特征在于：所述步骤a）中金属垫块的材质为铝。
7.根据权利要求1所述的制作方法，其特征在于：所述步骤g）中的第一金属层为衬底层，所述第一合金属层为钛钨合金或钛。
8.根据权利要求1所述的制作方法，其特征在于：所述步骤g）中第二金属层为种子层，所述第二金属层的材质为金或铜。
9.根据权利要求1所述的制作方法，其特征在于：所述步骤h）中凸块的材质为金、铜或其他金属。
10.一种凸块组件，凸出形成于半导体晶圆组件上，所述凸块组件包括凸块、粘合在所述凸块与所述晶圆组件之间的金属层，所述晶圆组件上设有嵌合槽以及围绕在嵌合槽顶端四周的支撑面，所述凸块包括嵌合在所述嵌合槽内的第一部分以及与所述第一部分连接且被所述支撑面向上支撑的第二部分，所述第二部分包括位于顶部的上导接端、位于底部被所述支撑面支撑的粘合端以及上下连接上导接端与粘合端的侧壁，其特征在于：所述第二部分还包括自所述粘合端四周边缘向外扩张延伸并超出所述侧壁的延伸部。
CN201410819236.8A 2014-12-25 2014-12-25 凸块的制作方法 Active CN104465426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410819236.8A CN104465426B (zh) 2014-12-25 2014-12-25 凸块的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410819236.8A CN104465426B (zh) 2014-12-25 2014-12-25 凸块的制作方法

Publications (2)

Publication Number Publication Date
CN104465426A true CN104465426A (zh) 2015-03-25
CN104465426B CN104465426B (zh) 2018-04-27

Family

ID=52911278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410819236.8A Active CN104465426B (zh) 2014-12-25 2014-12-25 凸块的制作方法

Country Status (1)

Country Link
CN (1) CN104465426B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355574A (zh) * 2015-11-13 2016-02-24 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
CN108615688A (zh) * 2018-05-08 2018-10-02 江苏汇成光电有限公司 一种集成电路芯片的金凸块制造工艺
CN109166791A (zh) * 2018-07-23 2019-01-08 上海集成电路研发中心有限公司 一种自对准混合键合结构及其制作方法
CN109545668A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种蚀刻制程中的光阻层显影处理方式

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282623A (ja) * 1988-09-20 1990-03-23 Hitachi Ltd 半導体集積回路装置
EP0469216A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
US5796168A (en) * 1996-06-06 1998-08-18 International Business Machines Corporation Metallic interconnect pad, and integrated circuit structure using same, with reduced undercut
US20030155408A1 (en) * 2002-02-19 2003-08-21 International Business Machines Corporation Sacrificial seed layer process for forming c4 solder bumps
CN101106114A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 芯片结构及其形成方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN102386158A (zh) * 2010-08-30 2012-03-21 台湾积体电路制造股份有限公司 半导体装置及其制法
US20140329382A1 (en) * 2013-05-02 2014-11-06 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having bump
CN104241234A (zh) * 2013-06-11 2014-12-24 索尼公司 半导体器件及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
JPH0282623A (ja) * 1988-09-20 1990-03-23 Hitachi Ltd 半導体集積回路装置
EP0469216A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5796168A (en) * 1996-06-06 1998-08-18 International Business Machines Corporation Metallic interconnect pad, and integrated circuit structure using same, with reduced undercut
US20030155408A1 (en) * 2002-02-19 2003-08-21 International Business Machines Corporation Sacrificial seed layer process for forming c4 solder bumps
CN101106114A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 芯片结构及其形成方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN102386158A (zh) * 2010-08-30 2012-03-21 台湾积体电路制造股份有限公司 半导体装置及其制法
US20140329382A1 (en) * 2013-05-02 2014-11-06 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having bump
CN104241234A (zh) * 2013-06-11 2014-12-24 索尼公司 半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355574A (zh) * 2015-11-13 2016-02-24 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
CN108615688A (zh) * 2018-05-08 2018-10-02 江苏汇成光电有限公司 一种集成电路芯片的金凸块制造工艺
CN109166791A (zh) * 2018-07-23 2019-01-08 上海集成电路研发中心有限公司 一种自对准混合键合结构及其制作方法
CN109545668A (zh) * 2018-11-21 2019-03-29 合肥新汇成微电子有限公司 一种蚀刻制程中的光阻层显影处理方式

Also Published As

Publication number Publication date
CN104465426B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
CN104465426A (zh) 凸块的制作方法及凸块组件
TW531862B (en) Semiconductor device and its manufacturing method
CN105097571B (zh) 芯片封装方法及封装组件
CN106784192B (zh) 一种发光二极管芯片及其制作方法
KR101953396B1 (ko) 반도체 패키지 및 그 제작 방법
TWI615071B (zh) 封裝基板之線路製作方法及利用該方法製作之封裝基板
JPH11274108A (ja) 半導体装置の製造方法および半導体装置
CN105655259A (zh) 引线框的制造方法
CN105355574B (zh) 镍金凸块的制作方法及镍金凸块组件
CN102983077B (zh) 一种二极管芯片的制备方法
TW201513285A (zh) 預包封導線架的製造方法
US8227332B2 (en) Method for fabricating electrical bonding pads on a wafer
CN204332911U (zh) 一种凸块组件
CN203859143U (zh) 一种led芯片p面厚铝电极
CN103547079B (zh) 一种软介质电路的制作方法
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
CN105489722A (zh) 发光二极管封装结构、发光二极管晶粒及其制造方法
US20120107962A1 (en) Method of fabricating epitaxial semiconductor devices
CN211350632U (zh) 一种缩小凸块底切的结构
CN105448871B (zh) 功率半导体器件及制备方法
CN107394027A (zh) 制造芯片安装基板的方法和芯片安装基板
CN103871842B (zh) 一种降低铝焊板突起的方法
JP6398143B2 (ja) リードフレーム及びその製造方法
CN103985805A (zh) 一种led芯片p面厚铝电极、制备厚铝电极用刻蚀液及厚铝电极制备方法
TWI404150B (zh) 改善凸塊結構封裝可行性的接合墊平坦化製程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant