CN108604980A - 用于补偿相位波动的装置和方法 - Google Patents

用于补偿相位波动的装置和方法 Download PDF

Info

Publication number
CN108604980A
CN108604980A CN201780011212.1A CN201780011212A CN108604980A CN 108604980 A CN108604980 A CN 108604980A CN 201780011212 A CN201780011212 A CN 201780011212A CN 108604980 A CN108604980 A CN 108604980A
Authority
CN
China
Prior art keywords
phase
signal
filter
digital
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780011212.1A
Other languages
English (en)
Other versions
CN108604980B (zh
Inventor
尤里·珀尔马特
迈克尔·肯纳
尤里·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN108604980A publication Critical patent/CN108604980A/zh
Application granted granted Critical
Publication of CN108604980B publication Critical patent/CN108604980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开涉及用于补偿载波或时钟信号相位波动的方法和装置。一种装置包括：数字锁相环(210)，其包括针对参考信号(218)和由数字锁相环产生的输出信号(212)之间的相位误差(216)的相位误差输出(214)；以及相位旋转器(220)，其耦合到相位误差输出(214)并且被配置为基于相位误差(216)来旋转数据信号的相位。

Description

用于补偿相位波动的装置和方法
技术领域
本公开一般涉及通信系统，并且更具体地，涉及用于补偿载波或时钟信号的相位波动的装置和方法。
背景技术
载波信号的相位噪声或相位抖动是许多射频(RF)通信系统中的主要限制因素，因为它可以显著影响系统的性能。虽然在理想的世界中可以看到没有相位噪声的完美载波信号，但在实际通信系统中却不是这样。相反，所有信号都有一些相位噪声或相位抖动。对于无线电接收器，系统内的本地振荡器上的相位噪声可以影响诸如相互混频和本底噪声之类的规格。对于发送器，它可以影响发送的宽带噪声水平。另外，它可以影响使用相位调制的系统上的误码率，因为相位抖动可能仅导致当时相位所表示的个别数据位被误读。
系统方面需要使用低成本晶体并严格控制。传统的相位噪声控制是基于模拟锁相环(APLL)。新兴的数字锁相环(DPLL)是APLL的数字实现，保留了功能和性能。然而，由于因果关系、环路延迟、和稳定性考虑，锁相环本质上是次优的。DPLL的一个益处是数字相位误差度量(EM)的可用性。
发送相位噪声传统上由PLL处理。接收器提供附加的相位噪声消除方案，这通常基于导频或解码数据。这些方案对抗热噪声和多径信道，并且在很大程度上取决于信号框架(framing)和适当的训练。
因此，需要改进的相位噪声或相位误差减轻的概念。
附图说明
以下将仅通过示例并参考附图来描述装置和/或方法的一些示例，其中：
图1示出了示例DPLL的基本框图；
图2示出了相位噪声消除装置的示意性框图；
图3示出了相位噪声消除方法的流程图；
图4示出了根据本公开的示例的收发器电路；
图5示出了根据本公开的示例的发送器电路；
图6示出了在DPLL的实际实现方式中的相位噪声控制的潜在增益；以及
图7示出了包括载波相位误差补偿的示例设备的框图。
具体实施方式
现在将参考附图更全面地描述各种示例，附图中示出了一些示例。在附图中，为了清楚起见，可以夸大线、层、和/或区域的厚度。
因此，虽然其他示例能够具有各种修改和替代形式，但是其一些示例在附图中以示例的方式示出并且将在本文中详细描述。然而，应理解的是，并不旨在将示例限制于所公开的具体形式，而是相反，示例将涵盖落入本公开范围内的所有修改、等同物、和替代物。在整个附图的描述中，相同的数字表示相同或相似的元件。
应理解的是，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。用于描述元件之间关系的其他词语应以类似的方式解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。
本文所使用的术语仅用于描述特定示例的目的，并不旨在限制其他示例。本文所使用的单数形式“一个(a)”、“一个(an)”、和“该(the)”旨在也包括复数形式，除非上下文另有明确说明。应进一步理解的是，术语“包括(comprise)”、“包括(comprising)”、“包含(include)”、和/或“包含(including)”在本文中使用时指定所述特征、整数、步骤、操作、元件、和/或组件的存在，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或它们的群组。
除非另外定义，否则本文所使用的所有术语(包括技术和科学术语)具有与示例所属领域的普通技术人员通常理解的含义相同的含义。应进一步理解的是，除非在本文中另有明确定义，否则术语(例如，在常用词典中定义的术语)应被解释为具有与其在相关领域的情境中的含义一致的含义。
可以根据计算机存储器内的数据位的操作的软件或算法和符号表示来呈现示例部分和相应的详细描述。这些描述和表示是本领域普通技术人员有效地将其工作实质传达给本领域其他普通技术人员的描述和表示。算法(如本文所使用的术语，并且如通常使用的算法)被认为是导致期望结果的自相一致的步骤序列。这些步骤是需要物理上操纵物理量的步骤。通常，尽管不是必须的，这些量采用能够被存储、传输、组合、比较、和以其他方式操纵的光的、电的、或磁信号的形式。已经证明有时主要出于通用的原因将这些信号称为位、值、元素、符号、字符、术语、数字等是方便的。
在以下描述中，将参考操作的动作和符号表示(例如，以流程图的形式)来描述说明性示例，这些操作可以被实现为包括例程、程序、对象、组件、数据结构等的执行特定任务或实现特定抽象数据类型的程序模块或功能过程，并且可以使用现有网络元件或控制节点处的现有硬件来实现。这种现有硬件可以包括一个或多个中央处理单元(CPU)、数字信号处理器(DSP)、专用集成电路、现场可编程门阵列(FPGA)、计算机等。
除非另外特别说明或者从讨论中显而易见，诸如“处理”或“计算(computing)”或“运算(calculating)”或“确定”或“显示”之类的术语指的是计算机系统或类似的电子计算设备的动作和处理，其将被表示为计算机系统的寄存器和存储器内的物理、电子量的数据操纵和转换为被类似地表示为计算机系统存储器或寄存器内或其他这样的信息存储装置、传输或显示设备内的物理量的其他数据。
此外，示例可以通过硬件、软件、固件、中间件、微代码、硬件描述语言、或它们的任何组合来实现。当在软件、固件、中间件、或微代码中实现时，用于执行必要任务的程序代码或代码段可以存储在诸如计算机可读存储介质之类的机器或计算机可读介质中。当在软件中实现时，一个或多个处理器将执行必要的任务。
全数字锁相环(ADPLL)是传统锁相环(PLL)的替代方案，用于在纳米级数字互补金属氧化物半导体(CMOS)中实现，尤其是作为片上系统(SoC)的一部分。ADPLL相对于其模拟对应物的关键优势之一是它们通过利用数字电路来实现所需的滤波功能，从而消除了环路滤波器中对大电容的需求。所产生的面积节省对于实现低成本解决方案而言非常重要。此外，ADPLL中的相位误差信号是数字字，其通过诸如累加器、采样器、和时间到数字转换器(TDC)之类的数字电路产生。因此，可以实现更具吸引力的主要是数字化的设计流程。此外，ADPLL的基本数字架构可以通过可重新配置的增益和滤波器来增强或使用软件辅助数字处理器进行校准来增强。
ADPLL的常见应用是频率合成。在频率合成中，ADPLL可用于产生基于已存在的参考时钟信号的时钟或载波信号。在一些实现方式中，新产生的时钟或载波信号可以是参考时钟信号频率的倍数。
图1示出了示例(A)DPLL 100的基本框图。
DPLL 100包括相位检测器110，用于检测输入信号102以及反馈和可选的分频输出信号132、132'之间的相位差(相位误差)，其中输入信号102可以用作参考信号。可以在ADPLL中使用的相位检测器的示例是数字相位频率检测器(PFD)，其可选地与时间到数字转换器(TDC)组合。例如，可以使用多个触发器来实现PFD。数字相位检测器或比较器的其他示例可以通过使用异或(XOR)逻辑门、采样及保持电路、电荷泵、或由触发器组成的逻辑电路来实现。
相位检测器110可以输出与检测到的信号102和132'之间的相位差相关联的数字信号或字112。该数字相位误差字112(也可以被称为相位误差度量样本)可以被馈送到数字环路滤波器120，该数字环路滤波器120可以在数字相位误差字112和用于耦合到环路滤波器120的输出的数字控制振荡器(DCO)或数值控制振荡器(NCO)130的(频率)控制字之间进行转换。注意，DCO 130也可以由DPLL中的压控振荡器(VCO)代替。DCO将用于ADPLL中。例如，数字环路滤波器120可以被实现为因果低通滤波器。数字环路滤波器120的一个功能可以是确定环路动态，确定环路100如何响应干扰(例如，参考信号102的频率变化、(可选的)反馈分频器140的变化、或者在启动)。另一个共同的考虑因素是限制在相位检测器输出处出现的、然后应用于DCO控制输入的参考频率能量(纹波)的量。该频率可以调制DCO 130并产生FM边带。
DCO 130可以是数字信号发生器，其可以产生波形132(通常是正弦波形)的同步(即，时钟控制的)离散时间离散值表示。在一个示例中，DCO 130可以使用一个或多个环形振荡器来实现。在一些示例中，DCO 130可以在其输出处与数模转换器(DAC)结合使用以提供模拟信号。如上所述，DCO 130还可以由DPLL设计中的压控振荡器(VCO)代替。
反馈路径中的可选分频器140可以对DPLL的输出信号132执行分频以产生信号132'，其具有输入或参考信号102的频率但具有输出信号132的相位。注意，该组件可能不存在于被设计为具有等于输出频率(例如，载波频率)的输入或参考频率的DPLL中。
受益于本公开的技术人员应理解的是，图1仅示出了DPLL的基本概念。各种改变和修改在本领域中是已知的，并且也适用于本公开的教导。然而，所有DPLL的共同特征是数字相位误差度量样本112的可用性。本公开建议使用这些误差度量样本来(反)旋转将要或已经与所产生的载波信号132相组合的数据路径样本的相位，从而补偿用DPLL产生的载波信号132的残余相位噪声。该附加逻辑可以被称为相位噪声消除器(PNC)并且可以被放置在无线通信设备(例如，移动电话、智能电话、平板PC、膝上型PC等)的发送器和/或接收器处。注意，所提出的PNC概念对于采用DPLL/ADPLL的任何电路都是有用的。任何基于DPLL的时钟发生器可以提供可以用于相位误差补偿的抖动/噪声估计。
图2中示出了示例PNC装置200的示意性框图。
装置200包括用于产生输出信号212的DPLL 210，输出信号212可以是例如载波或任何其他时钟信号。在下文中，出于说明性目的，输出信号212将被视为载波信号。载波信号212可以被视为波形(例如，正弦波形)，其可以用另一个信号来调制(修改)以传送信息。在一些示例中，载波信号212可以是在射频(RF)域中具有载波频率的RF载波信号。DPLL 210(其可以类似于DPLL 100)包括用于参考信号218和DPLL 210产生的载波信号212之间的相位误差信号216的相位误差输出214。如上所述，相位误差信号216可以包括相位误差度量样本。在一些示例实现方式中，参考信号218可以指示由标称(nominal)目标载波频率定义的标称目标相位。因此，相位误差信号216可以指示作为参考信号218的标称目标载波信号和由DPLL 210产生的载波信号212之间的相位差。装置200还包括相位旋转器220，相位旋转器220耦合到相位误差输出214并被配置为基于相位误差216(反)旋转数据信号222的相位以产生经补偿的数据信号224。换句话说，相位旋转器220改变数据信号222的相位以可能消除载波信号212相对于参考信号218的相位误差。注意，数据信号222或经补偿的数据信号224可以包括有用数据。换句话说，数据信号222或经补偿的数据信号224的幅度和/或相位可以承载用于两个或更多个参与者之间的信息交换的消息。
注意，经补偿的数据信号224可以或者已经与载波信号212相组合。因此，在一些示例中，装置200可以包括一个或多个信号组合器，其被配置为在旋转相位之前或之后将信号222与载波信号212相组合。例如，信号222和212的组合可以用于频率上变频或下变频。因此，在一些实现方式中，装置200还可以包括一个或多个混频器，其被配置为使用载波信号212对数据信号222或经补偿的数据信号224进行上变频和/或下变频。在第一种情况下(频率上变频)，数据信号222或经补偿的数据信号224可以是发送器中的发送信号，而在后一种情况下(频率下变频)数据信号222或经补偿的数据信号224可以是接收器中的接收信号。因此，可以在数据信号222或与载波信号212组合的经补偿的数据信号224中减少或甚至消除(实际)载波信号212与理想或标称载波信号218的相位偏差。
如图2所示，装置200还可以可选地包括滤波器电路230，其可以耦合在相位误差输出214和相位旋转器220之间。可选的滤波器电路230(其可以与DPLL 230的数字环路滤波器不同或分开)可以被配置为产生经平滑的相位误差值216'。换句话说，滤波器电路230可用于将信号216中的实际相位误差与信号216中由DPLL 210引起的其他误差或噪声效应(例如，参考时钟抖动或量化噪声)分离。由于DPLL 210引起的误差或噪声效应(例如，参考时钟的相位抖动、量化噪声等)可以具有实质上比参考信号218和载波信号212之间的实际相位误差更高的带宽，所以滤波器电路230可以包括低通滤波器，其截止频率被调节到参考信号218和载波信号212之间的实际相位误差的带宽。给定76.8MHz的参考时钟，截止频率可以在4MHz到6MHz的范围内(例如，5MHz)。
在一些实现方式中，滤波器电路230可以包括具有滤波器系数的数字滤波器，该滤波器系数可以基于相位误差样本和/或相位误差统计来计算。例如，滤波器可以基于最小均方误差(MMSE)标准。这种数字滤波器可以使期望的和有噪声的相位误差信号216之间的均方误差(MSE)最小化。对于实际的实现方式，可以选择线性MMSE(LMMSE)滤波器。LMMSE滤波器例如是Wiener-Kolmogorov滤波器或卡尔曼滤波器。在一些示例中，数字滤波器可以被实现为有限脉冲响应(FIR)滤波器。可以根据来计算第n个滤波器输出样本outn，其中coefk表示第k个pnc抽头滤波器系数，并且其中第n个滤波器输入样本被表示为inn。然而，受益于本公开的技术人员应理解的是，无限脉冲响应(IIR)滤波器设计也是可行的。
在一些示例中，滤波器电路230可以包括自适应数字滤波器。自适应滤波器可以适应相位误差信号216的变化的信号统计(例如，当DPLL210的设置被修改时(例如，不同的载波频率))。附加地或替代地，自适应滤波器可以包括基于判决反馈的自适应滤波器系数，例如，最小均方(LMS)滤波器被用于通过找到与产生期望的和有噪声的信号相位误差信号216之间的差的最小均方相关的滤波器系数来模拟期望的滤波器。
在一些示例中，滤波器电路230可以包括非因果滤波器，其输出取决于过去、现在、和将来的输入。非因果滤波器在误差最小化方面可以胜过因果滤波器。此外，非因果滤波器可以具有零相位，即，频域中在所有频率处具有零相位的响应。然而，非因果滤波器会导致滤波器延迟。在一些实现方式中，该滤波器延迟可以对应于数据信号222的数据路径中的固有信号处理延迟。替代地，数据信号222可以另外相应地被延迟以获得与经滤波或平滑的相位误差值216'的时间对准。
受益于本公开的技术人员应理解的是，装置200的示例实现方式可用于执行相应的方法。这种用于补偿载波相位波动的方法300的高级流程图在图3中示出。
方法300包括使用DPLL来产生载波信号并确定参考信号与载波信号之间的相位误差的动作310。方法300还包括在与载波信号组合之前或之后基于相位误差来旋转330数据信号的相位。在动作310和330之间，方法300还可以可选地包括利用数字低通滤波器来对DPLL的相位误差样本进行滤波320，该数字低通滤波器可以是非因果的。在这种情况下，可以基于经滤波的相位误差样本来旋转或改变数据信号的相位。
现在将参考图4和图5描述关于旋转正交调制信号和极化调制信号的相位的一些示例。
图4示出了包括接收器部分(Rx)460和发送器部分(Tx)450的收发器电路400。在所示出的示例中，Rx部分460以及Tx部分450使用具有同相(I)和正交(Q)分量的正交调制信号。根据本公开的相位校正或补偿可以应用于收发器电路400的Rx和Tx部分两者。
收发器电路400包括ADPLL 410，其与参考图1解释的DPLL 100相比具有类似的结构。这里，相位检测器110包括时间到数字转换器(TDC)411，用于产生由ADPLL 410产生的输出或载波信号412的数字表示。这里，载波信号412可以是方波，并且具有例如2.4GHz的载波频率或5GHz至6GHz范围内的载波频率。但是，任何载波频率都是可能的。注意，TDC 411通常将附加的量化噪声和抖动引入其数字输出信号，例如，指定从载波信号边缘到提供给TDC411的参考时钟的最近边缘的延迟(延迟或相位误差)的数字字。在一些实现方式中，该TDC参考时钟可以具有76.8MHz的频率。然后将TDC 411的数字输出与标称载波信号418的数字表示一起被馈送到误差度量计算块413。基于标称载波信号(参考信号)418和TDC 411的输出信号的比较，误差度量计算块413计算或产生原始相位误差度量样本416，其指示TDC 411的输出信号与标称载波信号418之间的瞬时相位差。换句话说，原始相位误差度量样本416反映TDC输出信号相对于标称频率目标的偏离。受益于本公开的技术人员应理解的是，原始相位误差度量样本416仍然受到TDC 411引入的量化和抖动效应的影响。在ADPLL 410内，可以使用数字环路滤波器120来优化跟踪误差、噪声抑制、和环路稳定性，从而减少这些影响。环路滤波器120的输出是控制DCO 130，其引入会带来相位误差的DCO噪声。
ADPLL 410包括用于原始相位误差度量样本416的输出414，原始相位误差度量样本416由专门设计的数字平滑滤波器430滤波。其滤波器系数可以是例如基于已知的功率谱密度(PSD)属性而预先计算的。在一些实现方式中，使用导频或解码数据的自适应计算或细化可能是可行的。在所示出的示例中，数字滤波器430被实现为数字非因果LMMSE FIR滤波器。例如，可以根据来获得基于滤波器输入信号的自相关矩阵Ryy与输入和期望信号的互相关矢量ryx的对滤波器系数w的计算。
滤波器430的输出处的经平滑的相位误差度量样本416'可用于(反)旋转收发器电路400的Tx路径450的IQ数据样本和/或(反)旋转收发器电路400的Rx路径460的IQ数据样本。Tx路径450包括数字基带处理器451，其根据正交调制方案(例如，正交幅度调制(QAM))提供IQ数据样本。每对IQ数据样本表示具有幅度和相位的复值数据符号。IQ数据样本被馈送到相位旋转器420以使用经平滑的相位误差度量样本416'来(反)旋转它们各自的相位值。换句话说，假设经平滑的相位误差估计是φ，相位旋转器420可以将一个或多个IQ数据样本的相位旋转-φ。该过程导致在相位旋转器420的输出处的经补偿的IQ数据样本。因此，每对经补偿的IQ数据样本表示具有幅度和经补偿或经(反)旋转的相位的复值数据符号。在所示出的示例中，使用数模转换器(DAC)452来对包括经补偿的IQ数据样本的数字基带信号进行数模转换。然后，通过将所得到的经补偿的模拟基带信号与由ADPLL 410产生的载波信号412混合来将该所得到的经补偿的模拟基带信号上变频到RF域。为此，Tx路径450可以包括混频器453，其被配置为将基带信号与载波信号412混合以产生RF发送信号454。由于基带域中的相位补偿，所以所得到的RF发送信号454将理想地相对于参考信号418没有或至少减少了载波相位误差。
受益于本公开的技术人员应理解的是，相位补偿不一定必须在基带域中执行，而是也可以在中频(IF)或RF域中完成，例如，在混合基带信号和载波信号412之后。
从图4的Tx部分450可以看出，本公开还提供了包括DPLL 410的发送器电路，其中DPLL 410被配置为产生载波信号412并确定参考信号418与载波信号412之间的相位误差416、416'。相位旋转器420耦合在DPLL 410和发送数据路径450之间，并被配置为基于相位误差416、416'来旋转发送信号的相位。
从图4中可以看出，相位误差补偿可以附加地或替代地在收发器设备400的Rx分支460中执行。这里，通过将包括经调制的数据的RF接收信号464与载波信号412相混合来将包括经调制的数据的RF接收信号464下变频到基带域，其中载波信号412相对于参考信号418具有相位误差。为此目的，Rx路径460可以包括混频器463，其被配置为将接收到的RF信号464与载波信号412混合以产生模拟基带信号。然后使用模数转换器(ADC)462对得到的模拟基带信号进行模数转换。然后将得到的数字基带信号的IQ数据样本馈送到相位旋转器420以使用经平滑的相位误差度量样本416'来(反)旋转它们各自的相位值。这使得在相位旋转器420的输出处得到经补偿的IQ数据样本。因此，可以至少减少由于与载波信号412的混合而导致的相位误差。然后，经补偿的IQ数据样本可以由数字Rx基带处理器461进一步处理。
从图4的Rx部分460可以看出，本公开还提供了包括DPLL 410的接收器电路，DPLL410被配置为产生载波信号412并且确定参考信号418和载波信号412之间的相位误差416、416'。接收器电路的相位旋转器420耦合在DPLL 410和接收数据路径460之间，并且被配置为基于相位误差416、416'旋转接收信号的相位。
特别是对于Rx部分460，滤波器430可以是基于导频信号和/或判决反馈的自适应数字滤波器。例如，自适应滤波器可以适应接收信号和/或相位误差信号416的变化的信号统计。附加地或替代地，滤波器430可以是自适应最小均方(LMS)滤波器，其用于通过找到与产生期望的和实际的信号相位误差信号416之间的差的最小均方相关的滤波器系数来模拟期望的滤波器。
使用本公开的相位误差补偿概念的发送器500的另一示例在图5中示出。
发送器500将相同或相似的ADPLL 410以及相同或相似的数字相位误差平滑滤波器430一起使用。代替参考图4所描述的IQ调制方案，发送器500采用使用极化调制的Tx路径550。极化调制可以被看作类似于正交调制，以同样的方式，极坐标类似于笛卡尔坐标。正交调制利用笛卡尔坐标x和y。在考虑正交调制时，x轴被称为I(同相)轴，y轴被称为Q(正交)轴。极化调制利用极坐标，r(幅度)和Θ(相位)。图4的正交调制器方法需要线性RF功率放大器，这可能会在提高功率效率或保持放大器线性度之间产生设计冲突。降低线性度会导致(通常由相邻信道衰减导致的)信号质量下降，这可能是限制网络性能和容量的基本因素。另一方面，降低功率效率会增加功耗(这会缩短手持设备的电池寿命)并产生更多热。通过要求功率放大器的输入信号是“恒定包络”(即，不包含幅度变化)，可以减轻功率放大器中的线性度问题。在极化调制系统中，功率放大器输入信号可以仅在相位上变化。然后可以通过改变或调制其电源电压直接控制功率放大器的增益来实现幅度调制。因此，极化调制系统允许使用高度非线性的功率放大器架构(例如，E类和F类)。
Tx路径550包括数字基带处理器551，其根据极化调制方案提供数字相位数据样本。将相位数据样本馈送到相位旋转器520以使用经平滑的相位误差度量样本416'和标称载波相位418来(反)旋转它们各自的相位值。假设经平滑的相位误差估计是φ，相位旋转器520例如可以将对应的标称载波相位改变-φ。在图5的示例中，相位旋转器520还可以可选地执行从DPLL参考时钟到Tx路径550的调制解调器时钟的相位速率转换。相位旋转器520在其输出处产生经补偿的相位数据样本。可以根据经补偿或调制的相位数据样本来调制载波信号412的相位。这可以通过借助于延迟-时间转换器(DTC)552将载波信号412与经补偿的相位数据样本相组合来完成。DTC 552基于载波信号412和来自相位旋转器520的经补偿或调制的相位数据样本来产生经调制的载波信号。因此，载波信号的调制补偿了载波信号412的相位误差，使得经调制的载波信号的相位理想地对应于(期望的)标称载波相位418。然后可以通过直接控制数字功率放大器553的增益来实现幅度调制，从而得到包括经调制的数据554的RF信号。
图6示出了根据DPLL的实际实现方式的示例的PNC的潜在增益。可以看出，集成相位噪声(IPN)余量高达8dB。
图7是设备(例如，移动设备)的示例的框图，其中可以实现根据示例实现方式的载波相位误差的补偿/消除。设备700表示移动计算设备，例如，计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、可穿戴计算设备、或其他移动设备。应理解的是，通常示出了某些组件，并且设备700中并未示出这种设备的全部组件。
设备700包括处理器710，其执行设备700的主要处理操作。处理器710可以包括一个或多个物理设备，例如，微处理器、应用处理器、微控制器、可编程逻辑器件、或其他处理装置。处理器710所执行的处理操作包括对在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或与其他设备的I/O(输入/输出)相关的操作、与电源管理相关的操作、和/或与将设备700连接到另一设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，设备700包括音频子系统720，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这些功能的设备可以集成到设备700中，或者连接到设备700。在一个实施例中，用户通过提供由处理器710接收和处理的音频命令来与设备700交互。
显示子系统730表示硬件(例如，显示设备)和软件(例如，驱动器)组件，其为用户提供与计算设备交互的视觉和/或触觉显示。显示子系统730包括显示接口732，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口732包括与处理器710分离的逻辑，以执行与显示相关的至少一些处理。在一个实施例中，显示子系统730包括向用户提供输出和输入两者的触摸屏设备。在一个实施例中，显示子系统730包括向用户提供输出的高清(HD)显示器。高清可以指具有约100PPI(每英寸像素)或更大的像素密度的显示，并且可以包括诸如全HD(例如，1080p)、视网膜显示、4K(超高清或UHD)、或其他格式之类的格式。
I/O控制器740表示与和用户的交互相关的硬件设备和软件组件。I/O控制器740可以操作以管理作为音频子系统720和/或显示子系统730的一部分的硬件。另外，I/O控制器740示出了连接到设备700的附加设备的连接点，用户可以通过该连接点与系统交互。例如，可以附接到设备700的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或与特定应用(例如，读卡器或其他设备)一起使用的其他I/O设备。
如上所述，I/O控制器740可以与音频子系统720和/或显示子系统730交互。例如，通过麦克风或其他音频设备的输入可以为设备700的一个或多个应用或功能提供输入或命令。代替显示输出或除显示输出之外，可以提供音频输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器740管理。设备700上还可以存在附加按钮或开关以提供由I/O控制器740管理的I/O功能。
在一个实施例中，I/O控制器740管理诸如加速计、摄像头、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)、或可包括在设备700中的其他硬件之类的设备。输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如，过滤噪声、调整亮度检测显示、为摄像头应用闪光灯、或其他功能)。在一个实施例中，设备700包括管理电池电力使用、电池充电、以及与省电操作相关的特征的功率管理750。
存储器子系统760包括用于在设备700中存储信息的(一个或多个)存储器设备762。存储器子系统760可以包括非易失性(如果对存储器设备的供电被中断则状态不会改变)和/或易失性(如果对存储器设备的供电被中断则状态是不确定的)存储器设备。存储器760可以存储应用数据、用户数据、音乐、照片、文档、或其他数据，以及与系统700的应用和功能的执行相关的系统数据(无论是长期的还是临时的)。在一个实施例中，存储器子系统760包括存储器控制器764(其也可以被认为是系统700的控制的一部分，并且可能被认为是处理器710的一部分)。存储器控制器764包括调度器，用于产生命令并向存储器设备762发出命令。
连接770包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)以使得设备700能够与外部设备通信。外部设备可以是单独的设备，例如，其他计算设备、无线接入点或基站、以及诸如耳机、打印机、或其他设备之类的外围设备。
连接770可以包括多种不同类型的连接。概括地说，设备700被示为具有蜂窝连接772和无线连接774。蜂窝连接772通常指无线运营商提供的(例如，经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、LTE(长期演进-也被称为“4G”)、或其他蜂窝服务标准提供的)蜂窝网络连接。无线连接774指的是非蜂窝的无线连接，并且可以包括个域网(例如，蓝牙)、局域网(例如，WiFi)、和/或广域网(例如，WiMax)、或其他无线通信(例如，NFC)。无线通信是指通过使用经调制的电磁辐射通过非固体介质传输数据。有线通信通过固体通信介质发生。
外围连接780包括硬件接口和连接器，以及用于进行外围连接的软件组件(例如，驱动器、协议栈)。应理解的是，设备700既可以是至其他计算设备的外围设备(“至”782)，也可以具有连接到其的外围设备(“来自”784)。设备700通常具有“对接”连接器以连接到其他计算设备以用于诸如管理(例如，下载和/或上载、改变、同步)设备700上的内容之类的目的。另外，对接连接器可以允许设备700连接到允许设备700控制内容输出(例如，控制视听或其他系统)的某些外围设备。
除了专有对接连接器或其他专有连接硬件之外，设备700还可以经由公共或基于标准的连接器进行外围连接780。常见类型可以包括通用串行总线(USB)连接器(其可以包括多个不同硬件接口中的任何一个)、包括Mini显示端口(MDP)的显示端口、高清多媒体接口(HDMI)、火线、或其他类型。
总而言之，本公开提出了一种基于可从DPLL获得的误差度量样本的数字相位噪声消除方案。可以对误差度量样本进行平滑以最小化数字估计噪声的影响。应用可以是数字发送器和接收器中的相位噪声消除。该方案可以支持LMMSE意义上的最佳非因果平滑。在接收器处可以进行平滑器的自适应数据/导频辅助的适应。PNC可以提供非因果滤波器的益处。不需要培训，因为噪声可以直接从DCO/VCO相位中估计。无论框架如何，都可以随时估计和恢复相位噪声。
在针对极化调制器的应用中，载波相位可以与数据相位相组合以产生用于数字功率放大器(DPA)的调制时钟信号。载波相位波动可以通过数据相位来补偿。DPLL误差度量可以通过LMMSE滤波器来平滑，并被应用于数据链。通过延迟载波相位可以支持最佳的非因果滤波器。在针对IQ调制器的应用中，数据可以通过载波相位被上混频。经平滑的相位误差估计可用于使基带信号反旋转。在针对IQ解调器的应用中，数据可以通过载波相位被下混频。经平滑的相位误差估计可用于使基带信号反旋转。附加的数据路径延迟可以支持最佳的非因果滤波器。
以下示例涉及其他实施例。
示例1是用于补偿载波或时钟信号相位波动的装置，其包括数字锁相环，该数字锁相环包括针对参考信号和由数字锁相环产生的输出信号(例如，载波信号或时钟信号)之间的相位误差的相位误差输出。该装置还包括相位旋转器，该相位旋转器耦合到相位误差输出并且被配置为基于相位误差来旋转数据信号的相位。
在示例2中，示例1的装置可以可选地还包括组合器，该组合器被配置为在旋转数据信号的相位之前或之后将数据信号与输出信号相组合。
在示例3中，示例1或2中的任一项的数据信号可以是发送信号。
在示例4中，示例1或2中的任一项的数据信号可以是接收信号。
在示例5中，任何前述示例的数据信号可以是数字基带信号。
在示例6中，示例5的数字基带信号可以可选地是正交调制信号或极化调制信号。
在示例7中，示例5或6的装置可以可选地还包括组合器，该组合器被配置为将接收到的RF信号与输出信号相组合以产生数字基带信号。
在示例8中，示例5或6的装置可以可选地还包括组合器，该组合器被配置为将数字基带信号与输出信号相组合以产生RF发送信号。
在示例9中，任何前述示例的装置可以可选地还包括滤波器电路，该滤波器电路耦合在相位误差输出和相位旋转器之间并被配置为将相位误差从噪声中分离。
在示例10中，示例9的滤波器电路可以可选地包括数字滤波器，该数字滤波器包括基于相位误差样本和/或相位误差统计的滤波器系数。
在示例11中，示例9或10的滤波器电路可以可选地包括自适应数字滤波器，该自适应数字滤波器包括基于判决反馈的自适应滤波器系数。
在示例12中，示例9至11中任一项的滤波器电路可以可选地包括非因果滤波器。
在示例13中，示例9至12中任一项的滤波器电路可以可选地包括低通滤波器。
在示例14中，示例9至13中任一项的滤波器电路可以可选地包括线性滤波器。
在示例15中，示例9至14中任一项的滤波器电路可以可选地包括线性MMSE滤波器。
示例16是发送器电路，其包括数字锁相环，该数字锁相环被配置为产生载波信号并确定参考信号和载波信号之间的相位误差。发送器电路还包括相位旋转器，其耦合在数字锁相环和发送数据路径之间并被配置为基于相位误差来旋转发送信号的相位。
在示例17中，示例16的发送器电路可以可选地还包括信号组合器，该组合器被配置为将发送信号与载波信号相组合以产生RF发送信号。
在示例18中，示例16或17的发送器电路可以可选地还包括数字非因果线性滤波器，该数字非因果线性滤波器耦合在数字锁相环和发送数据路径之间并且被配置为产生经平滑的相位误差样本。
示例19是接收器电路，其包括数字锁相环，该数字锁相环被配置为产生载波信号并确定参考信号和载波信号之间的相位误差。接收器电路还包括相位旋转器，该相位旋转器耦合在数字锁相环和接收数据路径之间并被配置为基于相位误差来旋转接收信号的相位。
在示例20中，示例19的接收器电路可以可选地还包括信号组合器，该组合器被配置为将接收到的RF信号与载波信号相组合以产生接收信号。
在示例21中，示例19或20的接收器电路可以可选地还包括数字非因果线性滤波器，该数字非因果线性滤波器耦合在数字锁相环和接收数据路径之间并且被配置为产生经平滑的相位误差样本。
在示例22中，示例21的数字非因果线性滤波器可以基于检测到的数据样本的判决反馈而自适应。
示例23是用于补偿载波或时钟信号相位波动的装置。该装置包括用于确定参考信号和由数字锁相环产生的输出信号(例如，载波或时钟信号)之间的相位误差的装置，以及用于在将数据信号与输出信号相组合之前或之后基于相位误差来旋转数据信号的相位的装置。
在示例24中，示例23的装置可以可选地还包括用于使用非因果数字低通滤波器来对数字锁相环的相位误差样本进行滤波的装置，以及用于基于经滤波的相位误差样本来旋转数据信号的相位的装置。
示例25是用于补偿相位波动的方法。该方法包括确定参考信号和由数字锁相环产生的输出信号之间的相位误差，以及在与输出信号相组合之前或之后基于相位误差来旋转数据信号的相位。
在示例26中，示例25的方法可以可选地还包括用数字低通滤波器来对数字锁相环的相位误差样本进行滤波，以及基于经滤波的相位误差样本来旋转数据信号的相位。
在示例27中，示例26的滤波可以包括用非因果滤波器对相位误差样本进行滤波。
在示例28中，示例25至27中任一项的旋转数据信号的相位可以包括旋转正交调制信号和/或极化调制信号的相位。
示例29是一种计算机程序产品，包括具有包含有计算机可读程序代码的非暂态计算机可读介质，其中计算机可读程序代码在被加载到计算机、处理器、或可编程硬件组件上时被配置为实现补偿相位波动的方法。该计算机实现的方法包括确定参考信号和由数字锁相环产生的输出信号之间的相位误差，以及基于相位误差来旋转数据信号的相位。
说明书和附图仅说明了本公开的原理。因此应理解的是，本领域技术人员将能够设计根据本公开的各种替代布置。此外，本文所记载的所有示例主要旨在明确地仅用于教学目的以帮助读者理解本公开的原理和(一个或多个)发明人为促进本领域所贡献的概念，并且它们应被解释为不限于这些具体记载的示例和条件。此外，本文记载本公开的原理、方面、和实施例的所有陈述以及其具体示例旨在涵盖其等同物。
本领域技术人员应理解的是，本文的任何框图表示体现本公开原理的说明性电路的概念图。类似地，应理解的是，任何流程图表、流程图、状态转换图、伪代码等表示可以基本上在计算机可读介质中表示并且因此由计算机或处理器执行的各种处理，无论这样的计算机或处理器是否被明确示出。
此外，以下权利要求在此并入到具体实施方式中，其中每个权利要求可以作为单独的示例实施例独立存在。虽然每个权利要求可以作为单独的示例实施例独立存在，但应注意的是，尽管从属权利要求可以在权利要求中提及与一个或多个其他权利要求的特定组合，但其他示例实施例也可以包括从属权利要求与其他从属权利要求或独立权利要求的主题的组合。除非声明不意图有特定组合，否则本文提出了这样的组合。此外，即使权利要求不是直接从属于独立权利要求，也意图将该权利要求的特征包括到任何其他独立权利要求。
还应注意的是，说明书或权利要求中公开的方法可以由具有用于执行这些方法的每个相应动作的装置的设备来实现。
此外，应理解的是，说明书或权利要求中公开的多个动作或功能的公开内容可以不被解释为在特定顺序内。因此，多个动作或功能的公开不会将这些限制于特定顺序，除非由于技术原因这些动作或功能不可互换。此外，在一些实施例中，单个动作可以包括或可以分成多个子动作。除非明确排除，否则这种子动作可以被包括并且可以是该单个动作的公开的一部分。

Claims (25)

1.一种用于补偿相位波动的装置，包括：
数字锁相环，包括针对参考信号和由所述数字锁相环产生的输出信号之间的相位误差的相位误差输出；以及
相位旋转器，耦合到所述相位误差输出并且被配置为基于所述相位误差来旋转数据信号的相位。
2.根据权利要求1所述的装置，还包括：
信号组合器，被配置为在旋转所述数据信号的所述相位之前或之后将所述数据信号与所述输出信号相组合。
3.根据权利要求1或2所述的装置，其中，所述数据信号是发送信号。
4.根据权利要求1或2所述的装置，其中，所述数据信号是接收信号。
5.根据权利要求1或2所述的装置，其中，所述数据信号是数字基带信号。
6.根据权利要求5所述的装置，其中，所述数字基带信号是正交调制信号或极化调制信号。
7.根据权利要求5或6所述的装置，还包括：
信号组合器，被配置为将接收到的RF信号与所述输出信号相组合以产生所述数字基带信号。
8.根据权利要求5或6所述的装置，还包括：
信号组合器，被配置为将所述数字基带信号与所述输出信号相组合以产生RF发送信号。
9.根据权利要求1所述的装置，还包括：
滤波器电路，耦合在所述相位误差输出和所述相位旋转器之间并被配置为将所述相位误差从噪声中分离。
10.根据权利要求9所述的装置，其中，所述滤波器电路包括数字滤波器，该数字滤波器包括基于相位误差样本和/或相位误差统计的滤波器系数。
11.根据权利要求9或10所述的装置，其中，所述滤波器电路包括自适应数字滤波器，该自适应数字滤波器包括基于判决反馈的自适应滤波器系数。
12.根据权利要求9或10所述的装置，其中，所述滤波器电路包括非因果滤波器。
13.根据权利要求9或10所述的装置，其中，所述滤波器电路包括低通滤波器。
14.根据权利要求9或10所述的装置，其中，所述滤波器电路包括线性滤波器，特别是线性MMSE滤波器。
15.发送器电路，包括：
数字锁相环，被配置为产生载波信号并确定参考信号和所述载波信号之间的相位误差；以及
相位旋转器，耦合在所述数字锁相环和发送数据路径之间并被配置为基于所述相位误差来旋转发送信号的相位。
16.根据权利要求15所述的发送器电路，还包括：
信号组合器，被配置为将所述发送信号与所述载波信号相组合以产生RF发送信号。
17.根据权利要求15或16所述的发送器电路，还包括数字非因果线性滤波器，该数字非因果线性滤波器耦合在所述数字锁相环和所述发送数据路径之间并且被配置为产生经平滑的相位误差样本。
18.接收器电路，包括：
数字锁相环，被配置为产生载波信号并确定参考信号和所述载波信号之间的相位误差；以及
相位旋转器，耦合在所述数字锁相环和接收数据路径之间并被配置为基于所述相位误差来旋转接收信号的相位。
19.根据权利要求18所述的接收器电路，还包括：
信号组合器，被配置为将接收到的RF信号与所述载波信号相组合以产生所述接收信号。
20.根据权利要求18或19所述的接收器电路，还包括数字非因果线性滤波器，该数字非因果线性滤波器耦合在所述数字锁相环和所述接收数据路径之间并且被配置为产生经平滑的相位误差样本。
21.根据权利要求20所述的接收器电路，其中，所述数字非因果线性滤波器基于检测到的数据样本的判决反馈而自适应。
22.一种用于补偿相位波动的方法，包括：
确定参考信号和由数字锁相环产生的输出信号之间的相位误差；以及
在将数据信号与所述输出信号相组合之前或之后，基于所述相位误差来旋转所述数据信号的相位。
23.根据权利要求22所述的方法，还包括：
用数字低通滤波器来对所述数字锁相环的相位误差样本进行滤波；以及
基于经滤波的相位误差样本来旋转所述数据信号的所述相位。
24.根据权利要求23所述的方法，其中，滤波包括用非因果滤波器对所述相位误差样本进行滤波。
25.根据权利要求22所述的方法，其中，旋转所述数据信号的所述相位包括旋转正交调制信号和/或极化调制信号的相位。
CN201780011212.1A 2016-03-11 2017-01-26 用于补偿相位波动的装置和方法 Active CN108604980B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16159874.3A EP3217554B1 (en) 2016-03-11 2016-03-11 Apparatuses and methods for compensating phase fluctuations
EP16159874.3 2016-03-11
PCT/IB2017/050409 WO2017153853A1 (en) 2016-03-11 2017-01-26 Apparatuses and methods for compensating phase fluctuations

Publications (2)

Publication Number Publication Date
CN108604980A true CN108604980A (zh) 2018-09-28
CN108604980B CN108604980B (zh) 2021-12-14

Family

ID=55527407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011212.1A Active CN108604980B (zh) 2016-03-11 2017-01-26 用于补偿相位波动的装置和方法

Country Status (6)

Country Link
US (1) US10615953B2 (zh)
EP (1) EP3217554B1 (zh)
JP (1) JP7377603B2 (zh)
KR (1) KR20180115265A (zh)
CN (1) CN108604980B (zh)
WO (1) WO2017153853A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110445610A (zh) * 2019-08-26 2019-11-12 上海循态信息科技有限公司 连续变量量子密钥分发系统的偏振追踪方法、系统及介质
CN111722520A (zh) * 2019-03-21 2020-09-29 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
CN113595640A (zh) * 2020-04-30 2021-11-02 华为技术有限公司 一种信号处理方法及装置
CN114051255A (zh) * 2021-11-15 2022-02-15 贵州电网有限责任公司 一种盲区弱区的移动通信信号优化方法
CN115499098A (zh) * 2022-09-14 2022-12-20 中国科学院空间应用工程与技术中心 自适应的物理层网络编码传输方法、装置、设备及介质
TWI788658B (zh) * 2020-04-15 2023-01-01 瑞昱半導體股份有限公司 具自干擾校正能力的傳送器和具自干擾校正能力的傳送方法
CN116232319A (zh) * 2023-05-08 2023-06-06 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2566748B (en) * 2017-09-26 2022-08-17 Focal Point Positioning Ltd A method and system for calibrating a system parameter
GB201804867D0 (en) 2018-03-27 2018-05-09 Ocado Innovation Ltd A transporting device
WO2019190558A1 (en) * 2018-03-30 2019-10-03 Niranjan Karandikar Techniques for adressing phase noise and phase lock loop performance
WO2020125790A1 (en) * 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. Polar transmitter with feedthrough compensation
KR102189256B1 (ko) * 2019-07-10 2020-12-09 인하대학교 산학협력단 고속 직렬 인터페이스용 카운팅 기반의 눈-열림 모니터링 시스템
US20230384373A1 (en) * 2022-05-30 2023-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Electronic circuit and method of error correction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1208652B1 (en) * 2000-02-04 2004-03-31 Philips Electronics N.V. Radio fm receiver
US20070160168A1 (en) * 2006-01-11 2007-07-12 Beukema Troy J Apparatus and method for signal phase control in an integrated radio circuit
CN102332935A (zh) * 2011-09-21 2012-01-25 北京华力创通科技股份有限公司 载波补偿系统和方法
US20130003568A1 (en) * 2011-06-29 2013-01-03 Broadcom Corporation Frequency offset estimation scheme in scheduled based wireless system
US20150085960A1 (en) * 2012-04-24 2015-03-26 Nec Corporation Carrier wave reproduction device and carrier wave reproduction method
CN104539567A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种基于相位调制的1090es信号扩容方法
US20150311908A1 (en) * 2014-04-29 2015-10-29 Telefonaktiebolaget L M Ericsson (Publ) Local oscillator interference cancellation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425060A (en) * 1993-01-25 1995-06-13 Harris Corporation Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals
US6914934B1 (en) * 1999-09-03 2005-07-05 Agere Systems Inc. Multiplier-free methods and apparatus for signal processing in a digital communication system
US6549561B2 (en) * 2001-02-21 2003-04-15 Magis Networks, Inc. OFDM pilot tone tracking for wireless LAN
US6856191B2 (en) * 2003-02-21 2005-02-15 Optichron, Inc. Nonlinear filter
EP2503704B1 (en) * 2003-05-16 2016-11-30 Marvell International, Ltd. Method and apparatus for equalization and crosstalk mitigation
US7447278B2 (en) * 2003-05-21 2008-11-04 International Business Machines Corporation Apparatus for transmitting and receiving data
DE102004047424A1 (de) * 2004-09-28 2006-04-06 Micronas Gmbh Schaltung und Verfahren zur Trägerrückgewinnung
DE102005001696B4 (de) * 2005-01-13 2013-04-25 Wipro Limited Spreizspektrum Empfänger und Verfahren zur Kompensation des Trägerfrequenzversatzes in einem solchen Spreizspektrum Empfänger
EP1934587B1 (en) * 2005-09-22 2013-07-17 Avantium International B.V. System and method for solubility curve and metastable zone determination
US7613260B2 (en) * 2005-11-21 2009-11-03 Provigent Ltd Modem control using cross-polarization interference estimation
TW200832925A (en) * 2007-01-26 2008-08-01 Sunplus Technology Co Ltd Phase locked loop with phase rotation for spreading spectrum
JP4623182B2 (ja) * 2008-09-24 2011-02-02 ソニー株式会社 受信装置、受信方法、およびプログラム
JP5394882B2 (ja) * 2009-10-27 2014-01-22 シャープ株式会社 受信機及び受信方法
US7986190B1 (en) * 2009-10-30 2011-07-26 Pmc-Sierra, Inc. Jitter attenuation with a fractional-N clock synthesizer
JP5578601B2 (ja) 2009-11-05 2014-08-27 日本電気株式会社 搬送波再生回路、復調回路および搬送波再生方法
US8619755B2 (en) * 2010-09-10 2013-12-31 Broadcom Corporation Systems and methods for providing a dual-master mode in a synchronous ethernet environment
US8983309B2 (en) * 2012-02-13 2015-03-17 Ciena Corporation Constrained continuous phase modulation and demodulation in an optical communications system
US9094028B2 (en) 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
US9041444B1 (en) * 2013-11-27 2015-05-26 Broadcom Corporation Time-to-digital convertor-assisted phase-locked loop spur mitigation
US9927489B2 (en) * 2014-01-15 2018-03-27 International Business Machines Corporation Testing integrated circuit designs containing multiple phase rotators

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1208652B1 (en) * 2000-02-04 2004-03-31 Philips Electronics N.V. Radio fm receiver
US20070160168A1 (en) * 2006-01-11 2007-07-12 Beukema Troy J Apparatus and method for signal phase control in an integrated radio circuit
US20130003568A1 (en) * 2011-06-29 2013-01-03 Broadcom Corporation Frequency offset estimation scheme in scheduled based wireless system
CN102332935A (zh) * 2011-09-21 2012-01-25 北京华力创通科技股份有限公司 载波补偿系统和方法
US20150085960A1 (en) * 2012-04-24 2015-03-26 Nec Corporation Carrier wave reproduction device and carrier wave reproduction method
US20150311908A1 (en) * 2014-04-29 2015-10-29 Telefonaktiebolaget L M Ericsson (Publ) Local oscillator interference cancellation
CN104539567A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种基于相位调制的1090es信号扩容方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111722520A (zh) * 2019-03-21 2020-09-29 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
CN111722520B (zh) * 2019-03-21 2022-04-05 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
CN110445610A (zh) * 2019-08-26 2019-11-12 上海循态信息科技有限公司 连续变量量子密钥分发系统的偏振追踪方法、系统及介质
CN110445610B (zh) * 2019-08-26 2021-11-30 上海循态量子科技有限公司 连续变量量子密钥分发系统的偏振追踪方法、系统及介质
TWI788658B (zh) * 2020-04-15 2023-01-01 瑞昱半導體股份有限公司 具自干擾校正能力的傳送器和具自干擾校正能力的傳送方法
CN113595640A (zh) * 2020-04-30 2021-11-02 华为技术有限公司 一种信号处理方法及装置
CN114051255A (zh) * 2021-11-15 2022-02-15 贵州电网有限责任公司 一种盲区弱区的移动通信信号优化方法
CN114051255B (zh) * 2021-11-15 2024-04-09 贵州电网有限责任公司 一种盲区弱区的移动通信信号优化方法
CN115499098A (zh) * 2022-09-14 2022-12-20 中国科学院空间应用工程与技术中心 自适应的物理层网络编码传输方法、装置、设备及介质
CN116232319A (zh) * 2023-05-08 2023-06-06 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备
CN116232319B (zh) * 2023-05-08 2023-07-28 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备

Also Published As

Publication number Publication date
WO2017153853A1 (en) 2017-09-14
EP3217554B1 (en) 2019-10-02
CN108604980B (zh) 2021-12-14
KR20180115265A (ko) 2018-10-22
JP7377603B2 (ja) 2023-11-10
US20190052452A1 (en) 2019-02-14
EP3217554A1 (en) 2017-09-13
JP2019516260A (ja) 2019-06-13
US10615953B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN108604980A (zh) 用于补偿相位波动的装置和方法
US11387852B2 (en) Time encoded data communication protocol, apparatus and method for generating and receiving a data signal
EP3043477B1 (en) Apparatus and methods for clock and data recovery
CN104734697B (zh) 使用异步数字采样的时钟校准
TWI398142B (zh) 積體無線電電路中訊號相位控制之裝置及方法
US8050375B2 (en) Digital phase locked loop with integer channel mitigation
US7142624B2 (en) Analog unidirectional serial link architecture
Staszewski et al. Spur-free multirate all-digital PLL for mobile phones in 65 nm CMOS
CN104378112A (zh) 用于生成相位调制信号的数字时间转换器和方法
CN103427835B (zh) 频率调制器
US11349486B1 (en) High-order phase tracking loop with segmented proportional and integral controls
TWI439043B (zh) 在電路中處理信號的方法及系統
US11595028B2 (en) Frequency doubler with duty cycle correction
CN108337203B (zh) 时钟校正方法及蓝牙芯片
US11979177B2 (en) Time encoded data communication protocol, apparatus and method for generating and receiving a data signal
US9634694B2 (en) Transmitter with a reduced complexity digital up-converter
Reddy Experimental validation of timing, frequency and phase correction of received signals using software defined radio testbed
Lee et al. A Power-and-Area Efficient $10\times 10$ Gb/s Bootstrap Transceiver in 40 nm CMOS for Referenceless and Lane-Independent Operation
TWI726390B (zh) 用於全數位鎖相迴路的裝置和方法
JP3927452B2 (ja) マルチキャリア変調信号を送信する送信装置およびこの送信装置を使用する方法
Murphy Design of prototyping platforms for multiple antenna wireless communications
CN106936470A (zh) 一种宽带数字解跳装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200327

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

Effective date of registration: 20200327

Address after: California, USA

Applicant after: Apple Inc.

Address before: California, USA

Applicant before: INTEL Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant