CN108538916A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN108538916A
CN108538916A CN201810172995.8A CN201810172995A CN108538916A CN 108538916 A CN108538916 A CN 108538916A CN 201810172995 A CN201810172995 A CN 201810172995A CN 108538916 A CN108538916 A CN 108538916A
Authority
CN
China
Prior art keywords
metal oxide
layer
insulating layer
oxide layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810172995.8A
Other languages
English (en)
Inventor
肥冢纯
肥冢纯一
冈崎健
冈崎健一
岛行德
中泽安孝
保坂泰靖
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN108538916A publication Critical patent/CN108538916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本公开涉及半导体装置及半导体装置的制造方法。本发明提供一种电特性良好的半导体装置、可靠性高的半导体装置、功耗低的半导体装置。本发明是一种半导体装置，包括：栅电极；栅电极上的第一绝缘层；第一绝缘层上的金属氧化物层；金属氧化物层上的一对电极；以及一对电极上的第二绝缘层，其中，第一绝缘层包括第一区域及第二区域，第一区域与金属氧化物层接触，且包括其氧含量比第二区域多的区域，第二区域包括其氮含量比第一区域多的区域，金属氧化物层在膜厚度方向上至少具有氧的浓度梯度，并且，氧浓度在第一区域一侧及第二绝缘层一侧较高。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。本发明的一个方式涉及一种晶体管及晶体管的制造方法。本发明的一个方式涉及一种显示装置及显示装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、照明装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、照明装置、蓄电装置、存储装置、其驱动方法或者其制造方法。
背景技术
作为可用于晶体管的半导体材料，氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且使铟的比率比镓的比率高，而场效应迁移率(有时，简单地称为迁移率或μFE)得到提高的半导体装置。
由于能够用于半导体层的氧化物半导体可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。另外，使用氧化物半导体的晶体管具有高场效应迁移率，所以可以实现一体形成有驱动电路的高功能的显示装置。
[专利文献1]日本专利申请公开第2014-7399号公报
发明内容
随着显示装置的高清晰化或半导体装置的高集成化，晶体管被要求微型化。作为晶体管的微型化，具体可以举出使沟道长度缩短。然而，在沟道长度短的晶体管中，沟道区域的载流子密度及缺陷能级显著影响到电特性及可靠性。
鉴于上述课题，本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。本发明的一个方式的目的之一是提供一种功耗低的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。本发明的一个方式的目的之一是提供一种生产率高的半导体装置的制造方法。本发明的一个方式的目的之一是提供一种成品率高的半导体装置的制造方法。本发明的一个方式的目的之一是提供一种新颖的半导体装置的制造方法。
注意，这些目的的记载并不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
本发明的一个方式是一种半导体装置，包括：栅电极；栅电极上的第一绝缘层；第一绝缘层上的金属氧化物层；金属氧化物层上的一对电极；以及一对电极上的第二绝缘层，其中，金属氧化物层包含铟、元素M(M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一个以上)及锌，第一绝缘层包括第一区域及第二区域，第一区域与金属氧化物层接触，且包括其氧含量比第二区域多的区域，第二区域包括其氮含量比第一区域多的区域，金属氧化物层在膜厚度方向上至少具有氧的浓度梯度，并且，浓度梯度在第一区域一侧及第二绝缘层一侧较高。
在上述半导体装置中，优选的是第一区域包括在膜厚度方向1nm以上且10nm以下的区域。
在上述半导体装置中，优选的是，在In的原子个数比为1时，在金属氧化物层中M的原子个数比为0.5以上且1.5以下，且Zn的原子个数比为0.1以上且2以下。
在上述半导体装置中，优选的是在In的原子个数比为4时，在金属氧化物层中M的原子个数比为1.5以上且2.5以下，且Zn的原子个数比为2以上且4以下。
在上述半导体装置中，优选的是在In的原子个数比为5时，在金属氧化物层中原子个数比为0.5以上且1.5以下，且Zn的原子个数比为5以上且7以下。
在上述半导体装置中，优选的是金属氧化物层包括第一金属氧化物层及第一金属氧化物层上的第二金属氧化物层，并且第一金属氧化物层包括其结晶性比第二金属氧化物层低的区域。
在上述半导体装置中，优选的是金属氧化物层包括第一金属氧化物层、第一金属氧化物层上的第二金属氧化物层以及与第一金属氧化物层的下侧接触的第三金属氧化物层，并且第一金属氧化物层包括其结晶性比第二金属氧化物层和第三金属氧化物层中的一个或两个低的区域。
在上述半导体装置中，优选的是在第二绝缘层上还包括第三绝缘层，并且第三绝缘层包含硅及氮。
在上述半导体装置中，优选的是在第二绝缘层上还包括第三绝缘层，并且第三绝缘层包含元素X(X为铝、铟、镓和锌中的一个以上)及氧。
本发明的一个方式是一种半导体装置的制造方法，包括：形成栅电极的工序；在栅电极上形成第一绝缘层的工序；对第一绝缘层的表面附近添加氧的工序；在第一绝缘层上形成金属氧化物层的工序；在金属氧化物层上形成一对电极的工序；以及在一对电极上形成第二绝缘层的工序，其中，在形成金属氧化物层的工序中，工序分为第一工序及第二工序，在真空中连续进行成膜，第一工序在第二工序之前进行，并且，在第二工序中成膜气体整体中的氧流量比高于第一工序。
本发明的一个方式是一种半导体装置的制造方法，包括：形成栅电极的工序；在栅电极上形成第一绝缘层的工序；对第一绝缘层的表面附近添加氧的工序；在第一绝缘层上形成金属氧化物层的工序；在金属氧化物层上形成一对电极的工序；以及在一对电极上形成第二绝缘层的工序，其中，在形成金属氧化物层的工序中，工序分为第一工序至第三工序，在真空中连续进行成膜，第一工序在第二工序之前进行，在第二工序中成膜气体整体中的氧流量比高于第一工序，并且，第三工序在第一工序之前进行，且成膜气体整体中的氧流量比高于第一工序。
根据本发明的一个方式，可以提供一种电特性良好的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置。根据本发明的一个方式，可以提供一种功耗低的半导体装置。根据本发明的一个方式，可以提供一种新颖的半导体装置。根据本发明的一个方式，可以提供一种生产率高的半导体装置的制造方法。根据本发明的一个方式，可以提供一种成品率高的半导体装置的制造方法。根据本发明的一个方式，可以提供一种新颖的半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
图1A至图1C是半导体装置的结构实例；
图2A至图2C是示出扩散在半导体层中的氧的路径的示意图；
图3A及图3B是示出空隙部的一个例子的截面图；
图4A至图4C是半导体装置的结构实例；
图5A至图5C是半导体装置的结构实例；
图6A至图6C是半导体装置的结构实例；
图7A至图7C是半导体装置的结构实例；
图8A至图8C是半导体装置的结构实例；
图9A至图9C是半导体装置的结构实例；
图10A至图10C是说明半导体装置的制造方法的图；
图11A至图11C是说明半导体装置的制造方法的图；
图12A及图12B是说明半导体装置的制造方法的图；
图13A及图13B是说明半导体装置的制造方法的图；
图14A至图14C是说明半导体装置的制造方法的图；
图15A及图15B是显示装置的结构实例；
图16是显示装置的结构实例；
图17是显示装置的结构实例；
图18是显示装置的结构实例；
图19是显示装置的结构实例；
图20是显示装置的结构实例；
图21A至图21C是显示装置的方框图及电路图；
图22是显示装置的方框图；
图23A至图23D是电子设备的结构实例；
图24A及图24B是电视装置的结构实例；
图25是根据实施例1的XPS光谱；
图26A至图26C是根据实施例1的截面TEM图像；
图27A及图27B是根据实施例1的截面TEM图像；
图28是说明根据实施例2的样品的测定坐标的图；
图29是根据实施例2的XPS光谱；
图30是根据实施例2的XPS光谱；
图31是根据实施例2的XPS光谱；
图32是根据实施例2的XPS光谱；
图33A及图33B是根据实施例3的晶体管的Id-Vg特性；
图34A及图34B是根据实施例3的晶体管的Id-Vg特性；
图35A及图35B是根据实施例3的晶体管的Id-Vg特性；
图36A及图36B是根据实施例3的晶体管的Id-Vg特性；
图37是根据实施例3的晶体管的GBT测试结果。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过源极与漏极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流(off-state current)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时是指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指：当Vgs为预定的值时的关闭状态；当Vgs为预定的范围内的值时的关闭状态；或者当Vgs为能够获得充分低的关态电流的值时的关闭状态等。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的次元的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds时或者包括该晶体管的半导体装置等所使用的Vds时的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保证包括该晶体管的半导体装置的可靠性的Vds或包括该晶体管的半导体装置等被使用的Vds下存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
注意，在本说明书等中，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。此外，“半导体”与“绝缘体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。
另外，在本说明书等中，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。此外，“半导体”和“导电体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用及开关作用中的至少一个时，该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)，简称为OS。此外，可以将OS FET换称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
此外，在本说明书等中，CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，在本说明书等中，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。
在CAC-OS或CAC-metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流(on-state current)及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
下面，对金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])且通过溅射法形成的金属氧化物为一个例子进行说明。将使用上述靶材在100℃以上且130℃以下的衬底温度下通过溅射法形成的金属氧化物称为sIGZO，将使用上述靶材在室温(R.T.)的衬底温度下通过溅射法形成的金属氧化物称为tIGZO。例如，sIGZO具有nc(nano crystal)和CAAC中的一方或双方的结晶结构。此外，tIGZO具有nc的结晶结构。注意，在此指的室温(R.T.)包括对衬底不进行意图性的加热时的温度。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
另外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(FlexiblePrinted Circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
另外，在本说明书等中，触摸传感器是指能够检测出手指或触屏笔等被检测体的接触、推压或靠近等的传感器。另外，也可以具有检测其位置信息的功能。因此，触摸传感器是输入装置的一个方式。例如，触摸传感器可以采用具有一个以上的传感器元件的结构。
另外，在本说明书等中，有时将包括触摸传感器的衬底称为触摸传感器面板，或者简称为触摸传感器等。另外，在本说明书等中，有时将在触摸传感器面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸传感器面板模块、触摸传感器模块、传感器模块，或者简称为触摸传感器等。
注意，在本说明书等中，显示装置的一个方式的触摸屏具有如下功能：在显示面显示(输出)图像等的功能；以及检测出手指或触屏笔等被检测体接触、被压或靠近显示面的作为触摸传感器的功能。因此，触摸屏是输入输出装置的一个方式。
触摸屏例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。
触摸屏也可以包括显示面板及触摸传感器面板。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
另外，在本说明书等中，有时将在触摸屏的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸屏模块、显示模块，或者简称为触摸屏等。
实施方式1
在本实施方式中，对本发明的一个方式的半导体装置及其制造方法进行说明。这里，对半导体装置的一个方式的晶体管进行说明。
本发明的一个方式的晶体管包括被用作栅电极的第一导电层、被用作栅极绝缘层的第一绝缘层、半导体层、被用作源电极或漏电极的第二导电层及第三导电层、被用作保护层的第二绝缘层及第三绝缘层。
作为半导体层优选使用金属氧化物膜。尤其是，优选包含铟、元素M(M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一个以上)、锌。尤其是，元素M优选为铝、镓、钇或锡。
通过作为半导体层使用杂质浓度低且缺陷态密度低的金属氧化物膜，可以制造具有良好的电特性的晶体管，所以是优选的。这里，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的半导体层的载流子发生源少，所以有时可以降低载流子密度。因此，可以抑制在该半导体层中形成有沟道区域的晶体管具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的半导体层具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。此外，高纯度本征或实质上高纯度本征的半导体层的关态电流显著小。
晶体管的沟道区域的载流子密度及缺陷能级影响到晶体管的电特性及可靠性。尤其是，在沟道长度短的晶体管中，沟道区域的载流子密度及缺陷能级显著影响到电特性及可靠性。因此，通过降低沟道区域的载流子密度及缺陷能级，即使是沟道长度短的晶体管也可以得到良好的电特性及可靠性。
有时氧从半导体层所包括的金属氧化物膜脱离，由此形成氧空位(以下，有时记作Vo)。若半导体层中的氧空位较多时，半导体层中的缺陷态密度增大，由此对晶体管的电特性及可靠性造成负面影响。因此，在晶体管制造工序中，在半导体层中引入充分量的氧，降低氧空位，由此可以制造电特性良好且可靠性高的晶体管。此外，除了氧空位的降低以外，在晶体管制造工序中氧空位的发生的抑制也很重要。
当在半导体层中存在氧空位及氢时，有时在氧空位中引入氢(以下，有时记为VoH)。VoH成为载流子发生源，有时对晶体管的电特性及可靠性造成负面影响。因此，通过降低半导体层中的氢及VoH，可以降低载流子密度，由此可以制造电特性良好且可靠性高的晶体管。此外，除了氢及VoH的降低以外，包含氢的杂质从外部向半导体层中扩散的抑制也很重要。作为包含氢的杂质，例如有氢、水等。
作为降低半导体层中的氧空位的方法之一，可以使用如下方法：将通过加热有可能释放氧的层配置在半导体层附近且进行加热处理，由此从该层向半导体层供应氧。
被用作保护层的第二绝缘层与半导体层的顶面接触。第二绝缘层优选包含氧。第二绝缘层更优选为氧含量超过化学计量组成的绝缘膜。例如，优选使用包含硅及氧的绝缘膜或者包含硅、氧、氮的绝缘膜等。
在本说明书等中，有时将包含超过化学计量组成的氧称为过剩氧(exO)。或者，过剩氧是指例如通过加热从包含氧的膜或层释放的氧。过剩氧例如移动在膜或层的内部。过剩氧的移动包括在膜或层的原子之间移动的情况以及以与构成膜或层的氧置换的方式一个接一个移动的情况等。此外，在本说明书等中，有时将过剩氧(exO)简称为氧。
通过在半导体层上设置第二绝缘膜之后进行加热处理，氧从第二绝缘层扩散至半导体层，在半导体层中供应氧。供应给半导体层中的氧接近半导体层中的氧空位，氧被氧空位俘获而填补氧空位。此外，氧接近半导体层所包含的氢，氧与氢起作用而成为水(H2O)，从半导体层作为水分子脱离。此外，氧接近半导体层所包含的VoH，氧填补VoH的氧空位。此外，该VoH所包含的氢与其他氧起作用而成为水，从半导体层作为水脱离。如此，第二绝缘层所包含的氧可以降低半导体层中的氧空位、氢及VoH。
被用作保护层的第三绝缘层与第二绝缘层的顶面接触。第三绝缘层优选使用氮浓度比第二绝缘层高的材料。例如，优选包括以硅及氮为主要成分的绝缘膜。以硅及氮为主要成分的绝缘膜具有水、氢及氧等不容易扩散的特征。因此，通过在第二绝缘层上设置第三绝缘层，可以抑制氧从半导体层及第二绝缘层向外部扩散(脱离)。因此，可以抑制半导体层中的氧空位的增大。
作为第三绝缘层例如可以使用包含元素X(X为铝、铟、镓和锌中的一个以上)的氧化物。尤其是，优选使用包含金属及氧作为主要成分的绝缘膜。例如，作为第三绝缘层可以使用氧化铝或In-Ga-Zn氧化物。
有时在上述第二绝缘层中产生空隙部。若存在空隙部，则有时水、氢等杂质经过空隙部从外部扩散至半导体层，半导体层中的氢增加。通过在第二绝缘层上设置第三绝缘层，覆盖空隙部，可以抑制杂质经过空隙部从外部扩散至半导体层，由此可以抑制半导体层中的氢的增加。
通过在第二绝缘层上设置第三绝缘层，可以降低半导体层中的氧空位、氢及VoH。因此，可以制造电特性良好且可靠性高的晶体管。
下面，参照附图说明本发明的一个方式的更具体的例子。以下，作为半导体装置的一个例子，以晶体管为例进行说明。
<结构实例1>
图1A示出本发明的一个方式的半导体装置的晶体管100A的俯视图，图1B及图1C示出其截面图。图1B相当于沿着图1A所示的点划线X1-X2切断的截面图，图1C相当于沿着图1A所示的点划线Y1-Y2切断的截面图。此外，在图1A中，为了方便起见，省略晶体管100A的构成要素的一部分(栅极绝缘层等)。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。此外，有时在后面的晶体管的俯视图中也与图1A同样地省略构成要素的一部分。
晶体管100A包括衬底102上的导电层104、衬底102及导电层104上的绝缘层106、绝缘层106上的金属氧化物层108、与金属氧化物层108的顶面接触且在金属氧化物层108上有间隔地设置的导电层112a及导电层112b。此外，包括导电层112a、导电层112b及金属氧化物层108上的绝缘层114、绝缘层114上的绝缘层116。
导电层104的一部分被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。导电层112a被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。绝缘层114及绝缘层116被用作保护层。
晶体管100A是所谓沟道蚀刻型单栅结构的晶体管。
如图1A、图1B及图1C所示，金属氧化物层108优选具有第一金属氧化物层108a、第一金属氧化物层108a上的第二金属氧化物层108b的层叠结构。
第一金属氧化物层108a及第二金属氧化物层108b都优选包含金属氧化物。作为第一金属氧化物层108a及第二金属氧化物层108b都可以使用上述材料。
当第一金属氧化物层108a及第二金属氧化物层108b分别包括In的原子个数比大于M的原子个数比的区域时，可以提高晶体管的场效应迁移率，所以是优选的。作为一个例子，第一金属氧化物层108a及第二金属氧化物层108b的In、M及Zn的原子个数比优选分别为In：M：Zn＝4：2：3或其附近、或者In：M：Zn＝5：1：7或其附近。这里，“附近”包括如下情况：在In为4时，M为1.5以上且2.5以下，Zn为2以上且4以下的情况；以及在In为5时，M为0.5以上且1.5以下，Zn为5以上且7以下的情况。通过使第一金属氧化物层108a及第二金属氧化物层108b具有大致相同的组成，可以使用相同的溅射靶材，所以可以抑制制造成本。
第一金属氧化物层108a及第二金属氧化物层108b作为In、M及Zn的原子个数比分别可以采用In：M：Zn＝1：1：1或其附近。这里，“附近”包括如下情况：在In为1时，M为0.5以上且1.5以下，Zn为0.1以上且2以下。通过使In及M的原子个数比大致相同，可以抑制在第一金属氧化物层108a及第二金属氧化物层108b中产生氧空位，所以是优选的。由于可以抑制氧空位的发生，所以可以制造电特性良好且可靠性高的晶体管。
第一金属氧化物层108a及第二金属氧化物层108b也可以利用使用组成不同的靶材形成的膜，但是尤其是优选使用以不暴露于大气的方式使用相同的组成的靶材连续形成的叠层膜。通过连续形成，除了可以在一个成膜装置中进行处理以外，还可以抑制在第一金属氧化物层108a与第二金属氧化物层108b之间残留杂质。由于金属氧化物层的杂质有可能成为载流子源，所以通过抑制杂质的增加，可以制造电特性良好且可靠性高的晶体管。
第二金属氧化物层108b优选包括其结晶性比第一金属氧化物层108a高的区域。当第二金属氧化物层108b包括结晶性高的区域时，可以使第二金属氧化物层108b为其蚀刻耐性比第一金属氧化物层108a高的膜。因此，可以防止在形成导电层112a及导电层112b时因蚀刻而第二金属氧化物层108b消失。因此，可以实现如图1A、图1B及图1C所示的沟道蚀刻结构的晶体管。再者，通过作为晶体管的背沟道一侧的第二金属氧化物层108b使用结晶性高的膜，可以降低向导电层104一侧的第一金属氧化物层108a有可能扩散的杂质，所以可以制造电特性良好且可靠性高的晶体管。
通过作为第一金属氧化物层108a使用包括其结晶性比第二金属氧化物层108b低的区域的膜，氧可以容易在第一金属氧化物层108a中扩散，因此可以使第一金属氧化物层108a中的氧空位的比率降低。尤其是，第一金属氧化物层108a近于导电层104一侧，是主要容易形成沟道的层。因此，通过作为第一金属氧化物层108a使用氧空位少的膜，可以制造电特性良好且可靠性高的晶体管。
第一金属氧化物层108a及第二金属氧化物层108b例如通过使成膜条件不同可以分别形成。例如，第一金属氧化物层108a及第二金属氧化物层108b可以使其成膜气体中的氧气体的流量不同。
此时，作为第一金属氧化物层108a的成膜条件，将气体流量的总量中的氧气体流量的比率(也称为氧流量比或氧分压)设定为0％以上且30％以下，优选为5％以上且15％以下。通过采用上述范围内的氧流量比，可以降低第一金属氧化物层108a的结晶性。
另一方面，作为第二金属氧化物层108b的成膜条件，将氧流量比设定大于30％且100％以下，优选为50％以上且100％以下，更优选为70％以上且100％以下。通过采用上述范围内的氧流量比，可以提高第二金属氧化物层108b的结晶性。
当氧流量比较高时，有时在金属氧化物层中产生具有尖晶石型结晶结构的区域。当包括具有尖晶石型结晶结构的区域时，有时该区域及/或该区域与其他区域的界面氧空位密度增高。因此，可以采用不产生具有尖晶石型结晶结构的区域的氧流量比，例如是大于30％且50％以下的氧流量比。
形成第一金属氧化物层108a及第二金属氧化物层108b时的衬底温度优选为室温(25℃)以上且200℃以下，更优选为室温以上且130℃以下。通过采用上述范围的衬底温度，在使用大面积玻璃衬底时，可以抑制衬底的弯曲或歪曲。这里，通过使第一金属氧化物层108a及第二金属氧化物层108b的衬底温度相同，可以提高生产率。此外，例如在使第一金属氧化物层108a及第二金属氧化物层108b的衬底温度不同时，通过增高形成第二金属氧化物层108b时的衬底温度，可以进一步提高第二金属氧化物层108b的结晶性。
例如，优选的是，作为第一金属氧化物层108a使用CAC-OS(Cloud-AlignedComposite oxide semiconductor)膜，作为第二金属氧化物层108b使用CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)膜。
第一金属氧化物层108a及第二金属氧化物层108b的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)、透射电子显微镜(TEM：Transmission ElectronMicroscope)、电子衍射(Electron Diffraction)等分析。
第一金属氧化物层108a的厚度为1nm以上且50nm以下，优选为5nm以上且30nm以下。此外，第二金属氧化物层108b的厚度大于10nm且100nm以下，优选为20nm以上且50nm以下。
有时无法明确地确认到第一金属氧化物层108a与第二金属氧化物层108b的边界(界面)。于是，在说明本发明的一个方式的附图中，以虚线示出这些边界。
在金属氧化物层108中，在金属氧化物层108中的氧空位与氢起作用而形成VoH时，有时增加载流子密度。因此，优选金属氧化物层108中的氧空位少。此外，优选金属氧化物层108中的杂质少。尤其是，优选金属氧化物层108中的包含氢的杂质少。通过氧空位及杂质少，可以抑制在金属氧化物层108中形成VoH。因此，载流子密度可以得到降低，由此可以得到电特性良好且可靠性高的晶体管。
金属氧化物层108也可以具有单层结构。通过金属氧化物层108采用与金属氧化物层108a相同的结构，可以提高晶体管的通态电流。此外，通过金属氧化物层108采用与金属氧化物层108b相同的结构，可以提高晶体管的可靠性。
作为绝缘层114可以使用在含氧的气氛下形成的包含氧的绝缘膜。在含氧的气氛下形成的绝缘膜可以是通过加热容易释放多量的氧的膜。此外，绝缘层114优选使用其氮浓度比绝缘层116低的材料。例如，优选使用包含硅及氧的绝缘膜、包含硅、氧及氮的绝缘膜等。尤其是，更优选使用氧化硅膜或氧氮化硅膜。
在本说明书等中，氧氮化硅是指包含硅、氧及氮且在其组成中氧含量比氮含量多的膜。氮氧化硅是指包含硅、氧及氮且在其组成中氮含量比氧含量多的膜。可以使用卢瑟福背散射光谱学法(RBS:Rutherford Backscattering Spectrometry)等来测定组成。
当作为绝缘层114使用氧化硅膜、氧氮化硅膜等时，优选利用等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)装置形成。PECVD装置可以形成被形成面的台阶覆盖性高且致密的缺陷少的绝缘膜，所以是优选的。
绝缘层114也可以具有绝缘层114a、绝缘层114a上的绝缘层114b的叠层结构。绝缘层114a及绝缘层114b优选分别包括过剩氧区域。通过绝缘层114a及绝缘层114b包括过剩氧区域，可以使氧供应给金属氧化物层108中。由于可以使用氧而填补有可能形成在金属氧化物层108中的氧空位，可以提供电特性良好且可靠性高的晶体管。
与金属氧化物层108的背沟道一侧接触的绝缘层114a可以使用其氮含量比绝缘层114b少的氧化物膜。通过作为绝缘层114a使用氮含量少的氧化物膜，在与金属氧化物层108接触的绝缘层114a中，可以不容易形成有可能形成能级的氮氧化物(NOx，x大于0且2以下，优选为1以上且2以下。典型为NO2或NO)。绝缘层114a可以使用PECVD装置形成。绝缘层114a可以在其功率及其腔室压力比形成绝缘层114b时的功率及腔室压力低的成膜条件下形成。
绝缘层114a是能够使氧透过的绝缘膜。此外，绝缘层114a也被用作形成后面形成的绝缘层114b时的对金属氧化物层108的损伤的缓和膜。
设置于绝缘层114a上的绝缘层114b可以具有使用包含多于绝缘层114a的过剩氧(exO)的氧化物膜的结构。绝缘层114b可以使用PECVD装置形成。绝缘层114b可以在其功率及其腔室压力比形成绝缘层114a时的功率及腔室压力高的成膜条件下形成。此外，形成绝缘层114b时的衬底温度优选为180℃以上且280℃以下。以上述衬底温度形成的膜由于硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。其结果，可以形成氧含量超过化学计量组成且由于被加热而其一部分的氧脱离的绝缘膜，因此是优选的。
当绝缘层114a及绝缘层114b使用相同种类的材料时，有时无法明确地确认到绝缘层114a及绝缘层114b的界面。因此，在本实施方式中，以虚线示出绝缘层114a与绝缘层114b的界面。此外，在本实施方式中，说明绝缘层114a及绝缘层114b的两层结构，但是本发明的一个方式不局限于此，例如，也可以采用绝缘层114a或绝缘层114b的单层结构或者三层以上的叠层结构。
将参照图2A及图2B对从绝缘层114扩散至金属氧化物层108中的氧的路径进行说明。图2A及图2B是示出扩散至金属氧化物层108中的氧的路径的示意图，图2A是沟道长度方向的示意图，图2B是沟道宽度方向的示意图。
绝缘层114a及绝缘层114b所包含的氧从上方一侧，即经过第二金属氧化物层108b扩散至第一金属氧化物层108a(图2A及图2B所示的Route 1)。
或者，绝缘层114a及绝缘层114b所包含的氧从第一金属氧化物层108a及第二金属氧化物层108b的每个侧面扩散至金属氧化物层108中(图2B所示的Route 2)。
例如，在图2A及图2B所示的Route 1中，在第二金属氧化物层108b的结晶性高时，有时妨碍氧的扩散。另一方面，在图2B所示的Route 2中，可以使氧从第一金属氧化物层108a及第二金属氧化物层108b的每个侧面扩散至第一金属氧化物层108a及第二金属氧化物层108b。
在图2B所示的Route 2中，在第一金属氧化物层108a包括其结晶性比第二金属氧化物层108b的结晶性低的区域时，该区域成为氧的扩散路径，可以使氧扩散至其结晶性比第一金属氧化物层108a高的第二金属氧化物层108b。此外，在图2A及图2B中未图示，但是在绝缘层106、区域106a包含氧时，氧从绝缘层106、区域106a会扩散至金属氧化物层108中。
如上所述，通过使金属氧化物层108具有结晶结构不同的膜的叠层结构，且使结晶性低的区域为氧的扩散路径，可以提供电特性良好且可靠性高的晶体管。
通过采用在金属氧化物层108上设置绝缘层114的结构，金属氧化物层108在膜厚度方向上具有氧的浓度梯度，有时在绝缘层114一侧氧浓度较高。作为元素分析的方法，例如有能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)、二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)、X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)、俄歇电子能谱(AES：Auger Electron Spectroscopy)等。
将参照图2C对从绝缘层114a及绝缘层114b扩散至第一金属氧化物层108a及第二金属氧化物层108b的氧进行说明。如图2C所示，在第一金属氧化物层108a及第二金属氧化物层108b中有可能存在有氧空位(Vo)、氢(H)及氧空位与氢键合的状态(VoH)。当绝缘层114a及绝缘层114b所包含的氧接近第一金属氧化物层108a及第二金属氧化物层108b中的氧空位时，氧被氧空位俘获，填补氧空位。此外，在氧接近氢时，氧与氢起作用而成为水(H2O)，从第一金属氧化物层108a及第二金属氧化物层108b作为水分子脱离。此外，在氧接近VoH时，氧填补氧空位。此外，该VoH所包含的氢与其他氧起作用而成为水，从第一金属氧化物层108a及第二金属氧化物层108b作为水脱离。如此，由于绝缘层114a及绝缘层114b所包含的氧，可以降低第一金属氧化物层108a及第二金属氧化物层108b中的氧空位、氢及VoH。因此，可以制造电特性良好且可靠性高的晶体管。
这里，考虑在不设置包含过剩氧的绝缘层114的状态下氢从第一金属氧化物层108a及第二金属氧化物层108b脱离的情况。有时第一金属氧化物层108a及第二金属氧化物层108b所包含的氢与第一金属氧化物层108a及第二金属氧化物层108b所包含的氧键合，作为水分子脱离。此时，因第一金属氧化物层108a及第二金属氧化物层108b所包含的氧脱离而产生氧空位，所以不是优选的。
另一方面，在如本实施方式所示设置包含过剩氧的绝缘层114的状态下氢从第一金属氧化物层108a及第二金属氧化物层108b脱离的情况。第一金属氧化物层108a及第二金属氧化物层108b所包含的氢与从绝缘层114供应的氧起作用而作为水分子脱离。通过氢与从绝缘层114供应的氧起作用，可以抑制在第一金属氧化物层108a及第二金属氧化物层108b中产生新的氧空位，所以是优选的。
通过使氧从绝缘层114a及绝缘层114b供应给第一金属氧化物层108a及第二金属氧化物层108b，可以降低第一金属氧化物层108a及第二金属氧化物层108b中的氧空位、氢及VoH。此外，可以抑制在第一金属氧化物层108a及第二金属氧化物层108b中产生氧空位及VoH。通过抑制氧空位及VoH的产生，可以制造电特性良好且可靠性高的晶体管。
优选在形成绝缘层114a之后，以不使绝缘层114a的表面暴露于大气的方式在真空中连续形成绝缘层114b。通过连续形成，可以抑制在绝缘层114a的表面附着来源于大气成分的杂质。
形成于绝缘层114b上的绝缘层116优选使用不容易扩散、透过氧的绝缘膜。此外，绝缘层116优选使用杂质的释放少且不容易扩散、透过杂质的绝缘膜。尤其是，绝缘层116优选包含氢的杂质的释放少且不容易扩散、透过杂质。通过设置绝缘层116，降低金属氧化物层108的载流子密度，由此可以得到电特性良好且可靠性高的晶体管。
作为绝缘层116，可以使用包含硅及氮的绝缘膜。尤其是，优选使用包含硅及氮作为主要成分的绝缘膜。例如，可以使用氮化硅、氮氧化硅等的单层或叠层。
或者，作为绝缘层116可以使用包含元素X(X为铝、铟、镓和锌中的一个以上)的氧化物。尤其是，优选使用包含金属及氧作为主要成分的绝缘膜。例如，作为绝缘层116可以使用氧化铝或In-Ga-Zn氧化物。更优选使用包含氧的气体形成绝缘层116。通过使用包含氧的气体，可以使氧供应给绝缘层116的被形成层的绝缘层114b，所以是优选的。供应给绝缘层114b的氧如上所述可以降低金属氧化物层108中的氧空位、氢及VoH。因此，可以提供电特性良好且可靠性高的晶体管。
通过层叠作为绝缘层114a及绝缘层114b的释放氧的绝缘膜及作为绝缘层116的不容易扩散、透过氧的绝缘膜的状态下进行加热处理，可以高效地使氧供应给金属氧化物层108。其结果，可以填补金属氧化物层108中的氧空位及金属氧化物层108与绝缘层114的界面的缺陷，由此可以降低缺陷能级。因此，可以制造电特性良好且可靠性高的晶体管。
上述绝缘层114a及绝缘层114b有时在绝缘层114a及绝缘层114b中产生空隙部180。如图3A所示，尤其是在由导电层112a及导电层112b形成的绝缘层114a及绝缘层114b的台阶部分容易产生空隙部180。当在绝缘层114a及绝缘层114b中存在有空隙部180时，有时杂质从外部或后面形成的层扩散至金属氧化物层108。如图3B所示，通过在绝缘层114a及绝缘层114b上设置绝缘层116，可以抑制杂质扩散至金属氧化物层108。此外，可以抑制氧从金属氧化物层108脱离而扩散至外方。通过抑制氧扩散至外方，可以抑制金属氧化物层108中的氧空位、氢及VoH的增加，由此可以制造电特性良好且可靠性高的晶体管。
优选在形成绝缘层114b之后，以不使绝缘层114b的表面暴露于大气的方式在真空中连续形成绝缘层116。通过连续形成，可以抑制在绝缘层114b的表面附着来源于大气成分的杂质。此外，通过在真空中连续形成绝缘层114a、绝缘层114b及绝缘层116，可以抑制来源于大气成分的杂质附着绝缘层114a及绝缘层114b的表面，所以是更优选的。
作为绝缘层106可以使用不容易扩散氢或氧等杂质的绝缘膜。例如，可以使用氮化绝缘膜等阻挡性高的绝缘膜。尤其是，优选使用包含硅及氮作为主要成分的绝缘膜。
绝缘层106在其顶面附近包括区域106a。在图1B及图1C中，以虚线示出区域106a的界面。区域106a是其氧浓度比绝缘层106中的其他区域高的区域。此外，区域106a以外的绝缘层106的区域优选作为主要成分不包含氧。此外，区域106a优选为其氢浓度比绝缘层106中的其他区域低的区域。金属氧化物层108以与区域106a接触的方式设置。
区域106a的厚度可以为1nm以上且10nm以下。
通过采用包含多量的氧的区域106a与金属氧化物层108接触的结构，可以抑制在这些界面形成缺陷能级。因此，通过具有区域106a及金属氧化物层108的叠层结构，可以使晶体管100A的电特性良好。
通过采用在区域106a上设置金属氧化物层108的结构，金属氧化物层108在膜厚度方向上具有氧的浓度梯度，有时在区域106a一侧氧浓度较高。此外，如上所述，有时金属氧化物层108的绝缘层114一侧氧浓度较高。也就是说，有时金属氧化物层108在膜厚度方向上具有氧的浓度梯度，在区域106a一侧及绝缘层114一侧氧浓度较高。作为元素分析的方法，例如有能量分散型X射线分析法(EDX)、二次离子质谱分析法(SIMS)、X射线光电子能谱(XPS)、俄歇电子能谱(AES)等。
再者，晶体管100A具有将区域106a、金属氧化物层108及绝缘层114的叠层结构由绝缘层106及绝缘层116夹住的结构。绝缘层106及绝缘层116由于是不容易扩散水、氢及氧等的层，所以可以防止水或氢从外部扩散至金属氧化物层108且氧从金属氧化物层108扩散(脱离)至外部。其结果，不仅使晶体管100A的电特性良好，而可以提高可靠性。
例如可以通过进行绝缘层106中的包括与金属氧化物层108的界面的区域的元素分析确认到区域106a的存在。此时，在绝缘层106的近于金属氧化物层108的区域有可能检测出多量的氧。此外，有时在绝缘层106与金属氧化物层108的界面附近观察到氧浓度高的区域。此外，在绝缘层106的近于金属氧化物层108的区域有可能观察到其氢浓度比其他部分低的区域。作为元素分析的方法，例如有能量分散型X射线分析法(EDX)、二次离子质谱分析法(SIMS)、X射线光电子能谱(XPS)、俄歇电子能谱(AES)等。此外，区域106a的存在有时可以在截面的透射电子显微镜(TEM：Transmission Electron Microscopy)图像等中作为与其他部分不同的对比的区域被观察。
以上是结构实例1的说明。
以下，对其一部分的结构与上述结构实例1不同的晶体管的结构实例进行说明。此外，以下有时省略与上述结构实例1重复的部分的说明。此外，在以下所示的附图中，关于具有与上述结构实例1相同的功能的部分使用相同的阴影线，而有时不附加附图标记。
<结构实例2>
图4A示出本发明的一个方式的半导体装置的晶体管100B的俯视图，图4B及图4C示出其截面图。图4B相当于沿着图4A所示的点划线X1-X2切断的截面图，图4C相当于沿着图4A所示的点划线Y1-Y2切断的截面图。
晶体管100B与结构实例1所示的晶体管100A的不同之处在于金属氧化物层108包括第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c。
如图4A、图4B及图4C所示，金属氧化物层108优选具有第三金属氧化物层108c、第三金属氧化物层108c上的第一金属氧化物层108a、第一金属氧化物层108a上的第二金属氧化物层108b的叠层结构。
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c优选分别包含金属氧化物。作为第三金属氧化物层108c可以应用能够用于第一金属氧化物层108a及第二金属氧化物层108b的材料。
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c也可以利用使用组成不同的靶材形成的膜，但是尤其是优选使用以不暴露于大气的方式使用相同的组成的靶材连续形成的叠层膜。通过连续形成，除了可以在一个成膜装置中进行处理以外，还可以抑制在第三金属氧化物层108c与第一金属氧化物层108a之间以及第一金属氧化物层108a与第二金属氧化物层108b之间残留杂质。由于金属氧化物层的杂质有可能成为载流子源，所以通过抑制杂质的增加，可以制造电特性良好且可靠性高的晶体管。
第三金属氧化物层108c及第二金属氧化物层108b优选包括其结晶性比第一金属氧化物层108a高的区域。通过第三金属氧化物层108c包括结晶性高的区域，可以抑制杂质从第三金属氧化物层108c的下方的层(例如绝缘层106、导电层104、衬底102)扩散至第一金属氧化物层108a。
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c例如通过使成膜条件不同可以分别形成。例如，第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c可以使其成膜气体中的氧气体的流量不同。
此时，作为第一金属氧化物层108a的成膜条件，将气体流量的总量中的氧气体流量的比率(也称为氧流量比或氧分压)设定为0％以上且30％以下，优选为5％以上且15％以下。通过采用上述范围内的氧流量比，可以降低第一金属氧化物层108a的结晶性。
另一方面，作为第二金属氧化物层108b及第三金属氧化物层108c的成膜条件，将氧流量比设定大于30％且100％以下，优选为50％以上且100％以下，更优选为70％以上且100％以下。通过采用上述范围内的氧流量比，可以提高第二金属氧化物层108b及第三金属氧化物层108c的结晶性。此外，第二金属氧化物层108b及第三金属氧化物层108c的氧流量比既可以相同又可以不同。
此外，通过采用上述范围内的氧流量比，在形成第三金属氧化物层108c时，向第三金属氧化物层108c的被形成面的绝缘层106中添加氧。添加到绝缘层106中的氧作为过剩氧扩散至金属氧化物层108中。因此，可以降低金属氧化物层中的氧空位、氢及VoH。
形成第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c时的衬底温度优选为室温(25℃)以上且200℃以下，更优选为室温以上且130℃以下。通过采用上述范围的衬底温度，在使用大面积玻璃衬底时，可以抑制衬底的弯曲或歪曲。这里，通过使第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c的衬底温度相同，可以提高生产率。此外，例如在使第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c的衬底温度不同时，通过增高形成第二金属氧化物层108b及第三金属氧化物层108c时的衬底温度，可以进一步提高第二金属氧化物层108b及第三金属氧化物层108c的结晶性。
例如，优选的是，作为第一金属氧化物层108a使用CAC-OS膜，作为第二金属氧化物层108b及第三金属氧化物层108c使用CAAC-OS膜。
第三金属氧化物层108c的厚度为1nm以上且50nm以下，优选为1nm以上且10nm以下。此外，第一金属氧化物层108a的厚度为1nm以上且50nm以下，优选为5nm以上且20nm以下。另外，第二金属氧化物层108b的厚度大于5nm且100nm以下，优选为5nm以上且30nm以下。
有时无法明确地确认到第一金属氧化物层108a、第二金属氧化物层108b、第三金属氧化物层108c的边界(界面)。于是，在说明本发明的一个方式的附图中，以虚线示出这些边界。
<结构实例3>
图5A示出本发明的一个方式的半导体装置的晶体管100C的俯视图，图5B及图5C示出其截面图。图5B相当于沿着图5A所示的点划线X1-X2切断的截面图，图5C相当于沿着图5A所示的点划线Y1-Y2切断的截面图。
晶体管100C与结构实例1所示的晶体管100A的不同之处在于导电层112a及导电层112b具有叠层结构。
导电层112a具有依次层叠导电层121a、导电层122a、导电层123a的叠层结构。导电层112b具有依次层叠导电层121b、导电层122b、导电层123b的叠层结构。
导电层121a及导电层121b以覆盖第一金属氧化物层108a的侧面以及金属氧化物层108b的顶面及侧面的方式设置。此外，导电层121a及导电层121b在绝缘层106的区域106a上且与其接触地设置。导电层122a及导电层122b分别设置在导电层121a及导电层121b上。导电层122a及导电层122b在平面中位于导电层121a及导电层121b的内侧。导电层123a及导电层123b分别设置在导电层122a及导电层122b上。导电层123a及导电层123b分别以覆盖导电层122a及导电层122b的顶面及侧面的方式设置。此外，导电层123a及导电层123b的一部分分别以与导电层121a及导电层121b的顶面接触的方式设置。导电层121a及导电层123a的端部在平面中被加工为大致一致。导电层121b及导电层123b的端部在平面中被加工为大致一致。
通过采用上述结构，导电层122a可以被导电层121a及导电层123a围绕。导电层122b可以被导电层121b及导电层123b围绕。换言之，可以具有不使导电层122a及导电层122b的表面露出的结构。由此，可以作为导电层122a及导电层122b使用导电层122a及导电层122b所包含的成分容易扩散至金属氧化物层108中的材料。
导电层122a及导电层122b优选使用其电阻比导电层121a、导电层121b、导电层123a及导电层123b低的材料。此外，导电层121a、导电层121b、导电层123a及导电层123b可以使用与导电层122a及导电层122b相比导电层121a、导电层121b、导电层123a及导电层123b所包含的成分不容易扩散至金属氧化物层108的材料。
导电层122a及导电层122b可以使用其导电性至少与导电层121a、导电层121b、导电层123a及导电层123b不同的材料。此外，导电层121a、导电层121b、导电层123a及导电层123b也可以使用不同的导电性材料。尤其是，通过导电层121a、导电层121b、导电层123a及导电层123b使用相同的导电性材料，可以共同使用制造装置，还可以降低这些的端部的接触电阻，所以是优选的。
例如，导电层121a、导电层121b、导电层123a及导电层123b优选使用钛膜或钼膜。此外，导电层122a及导电层122b优选使用铝膜或铜膜。通过采用上述结构，可以在降低导电层112a及导电层112b的布线电阻的同时，实现电特性良好的晶体管。
以上是结构实例3的说明。
<结构实例4>
图6A示出本发明的一个方式的半导体装置的晶体管100D的俯视图，图6B及图6C示出其截面图。图6B相当于沿着图6A所示的点划线X1-X2切断的截面图，图6C相当于沿着图6A所示的点划线Y1-Y2切断的截面图。
晶体管100D与上述结构实例3所示的晶体管100C的不同之处在于包括导电层120a、导电层120b及导电层112c。
导电层120a设置在绝缘层116上且包括与金属氧化物层108重叠的部分。此时，导电层104被用作第一栅极，导电层120a被用作第二栅极。绝缘层106的一部分被用作第一栅极绝缘层，绝缘层114及绝缘层116的一部分被用作第二栅极绝缘层。晶体管100D是包括一对栅电极的晶体管。
晶体管100D是所谓沟道蚀刻型双栅结构的晶体管。
导电层120b通过连接部142b与导电层112b的导电层123b电连接。在连接部142b中，导电层120b通过设置在绝缘层116及绝缘层114中的开口部与导电层112b的导电层123b电连接。
如图6C所示，优选导电层120a与导电层104通过连接部142a电连接。在连接部142a中设置有导电层121c、导电层122c及导电层123c。在连接部142a中，导电层120a通过设置在绝缘层114及绝缘层116中的开口与导电层123c电连接，导电层121c通过设置在绝缘层106中的开口与导电层104电连接。
晶体管100D中的金属氧化物层108夹在导电层104与导电层120a之间。导电层104及导电层120a的沟道长度方向的长度及沟道宽度方向的长度比金属氧化物层108的沟道长度方向的长度及沟道宽度方向的长度长。因此，金属氧化物层108以夹着绝缘层106、绝缘层114及绝缘层116被导电层104及导电层120a覆盖。换言之，在晶体管100D的沟道宽度方向上导电层104及导电层120a围绕金属氧化物层108。
通过采用这种结构，可以利用导电层104及导电层120a的电场电围绕晶体管100D所包括的金属氧化物层108。可以将如晶体管100D那样利用导电层104及导电层120a的电场电围绕形成有沟道区域的金属氧化物层的晶体管的装置结构称为Surrounded channel(S-channel：围绕沟道)结构。
因为晶体管100D具有S-channel结构，所以可以使用导电层104及导电层120a对金属氧化物层108有效地施加用来引起沟道的电场。由此，晶体管100D的驱动能力得到提高，从而可以得到高的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管100D微型化。另外，由于晶体管100D具有金属氧化物层108被导电层104及导电层120a围绕的结构，所以可以提高晶体管100D的机械强度。
通过采用上述结构，在金属氧化物层108中，载流子流过的区域形成在金属氧化物层108的导电层104一侧及金属氧化物层108的导电层120a一侧的双方，载流子流过广泛的区域，因此晶体管100D的载流子迁移量得到增加。其结果，与对导电层104和导电层120a中的任一个供应规定的电位的情况相比，可以增加晶体管100D的通态电流。
如图7A、图7B及图7C所示的晶体管100E，金属氧化物层108也可以具有第三金属氧化物层108c、第三金属氧化物层108c上的第一金属氧化物层108a、第一金属氧化物层108a上的第二金属氧化物层108b的叠层结构。
如图8A、图8B及图8C所示的晶体管100F，也可以不设置导电层112c。在连接部142a中，导电层120a通过设置在绝缘层106、绝缘层114及绝缘层116中的开口部与导电层104电连接。
以上是结构实例4的说明。
<结构实例5>
图9A示出本发明的一个方式的半导体装置的晶体管100G的俯视图，图9B及图9C示出其截面图。图9B相当于沿着图9A所示的点划线X1-X2切断的截面图，图9C相当于沿着图9A所示的点划线Y1-Y2切断的截面图。
晶体管100G与上述结构实例4所示的晶体管100F的不同之处在于在金属氧化物层108与导电层120a及导电层120b之间包括绝缘层150。
绝缘层150以覆盖金属氧化物层108的顶面及侧面以及绝缘层106的方式设置。绝缘层150被用作在对导电层112a及导电层112b进行加工时用来保护金属氧化物层108的沟道保护层。
晶体管100G是所谓沟道保护型双栅结构的晶体管。
绝缘层150可以使用与上述绝缘层114a相同的材料。
导电层112a及导电层112b分别设置在绝缘层150上。导电层112a通过连接部152a与金属氧化物层108电连接。在连接部152a中导电层112a通过设置在绝缘层150中的开口部与金属氧化物层108电连接。导电层112b通过连接部152b与金属氧化物层108电连接。在连接部152b中，导电层112b通过设置在绝缘层150中的开口部与金属氧化物层108电连接。
通过采用上述结构，在金属氧化物层108被绝缘层150覆盖的状态下进行用来加工导电层112a及导电层112b的蚀刻工序，因此可以具有金属氧化物层108不容易受到蚀刻的损伤的结构。此外，通过采用上述结构，可以扩大导电层112a及导电层112b的材料选择范围，所以是优选的。
注意，这里绝缘层150不仅覆盖金属氧化物层108的顶面而且覆盖侧面，不局限于此。例如，也可以采用绝缘层150被加工为岛状，且位于金属氧化物层108的沟道形成区域上的结构。
以上是结构实例5的说明。
<半导体装置的构成要素>
下面，对本实施方式的半导体装置所包括的构成要素进行详细说明。
[衬底]
虽然对衬底102的材料等没有特别的限制，但是至少需要能够承受后续的加热处理的耐热性。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator：绝缘体上硅)衬底等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底102。当作为衬底102使用玻璃衬底时，通过使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面积衬底，可以制造大型显示装置。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管。或者，也可以在衬底102与晶体管之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。
[导电层]
导电层104、导电层112a、导电层112b、导电层120a、导电层120b可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
另外，作为导电层104、导电层112a、导电层112b、导电层120a、导电层120b，也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或氧化物半导体。
在此，说明氧化物导电体。在本说明书等中，也可以将氧化物导电体称为OC(OxideConductor)。例如，氧化物导电体是通过如下步骤而得到的：在具有半导体特性的金属氧化物中形成氧空位，对该氧空位添加氢而在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。一般而言，由于具有半导体特性的金属氧化物的能隙大，因此对可见光具有透光性。另一方面，氧化物导电体是在导带附近具有施主能级的金属氧化物。因此，在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与具有半导体特性的金属氧化物大致相同的透光性。
另外，作为导电层104、导电层112a、导电层112b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以通过湿蚀刻工序进行加工，从而可以抑制制造成本。
此外，导电层112a、导电层112b尤其优选包含上述金属元素中的铜、钛、钨、钽和钼中的一个或多个。此外，当作为导电层112a、导电层112b使用铜膜或铝膜时，可以降低导电层112a、112b的电阻，所以是优选的。
[绝缘层]
作为被用作栅极绝缘层的绝缘层106可以使用包括利用等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的氮氧化硅膜、氮化硅膜、氮化铝膜、氮化氧化铝膜等中的一种以上的绝缘层。此外，绝缘层106也可以具有两层以上的叠层结构。
作为设置在金属氧化物层108上的绝缘层114a及绝缘层114b可以使用包括使用PECVD法、溅射法、ALD(Atomic Layer Deposition)法等形成的氧化硅膜、氧氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜等中的一种以上的绝缘层。尤其是，优选使用利用PECVD法形成的氧化硅膜或氧氮化硅膜。
作为绝缘层114a可以适当地使用厚度为5nm以上且150nm以下、优选为5nm以上且50nm以下的绝缘膜。
此外，优选使绝缘层114a中的缺陷量较少，典型的是，通过ESR(Electron SpinResonance：电子自旋共振)测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为若绝缘层114a的缺陷密度高，氧则与该缺陷键合，而使绝缘层114a中的氧透过性减少。
在绝缘层114a中，有时从外部进入绝缘层114a的氧不是全部移动到绝缘层114a的外部，而是其一部分残留在绝缘层114a的内部。另外，有时在氧进入绝缘层114a的同时，绝缘层114a中含有的氧移动到绝缘层114a的外部，而在绝缘层114a中发生氧的移动。在形成能够使氧透过的绝缘膜作为绝缘层114a时，可以使从设置在绝缘层114a上的绝缘层114b脱离的氧经由绝缘层114a移动到金属氧化物层108a及金属氧化物层108b中。
此外，绝缘层114a可以使用起因于氮氧化物的态密度低的绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在金属氧化物膜的价带顶的能量(Ev_os)与金属氧化物的导带底的能量(Ec_os)之间。作为上述绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析(TDS：Thermal Desorption Spectroscopy)中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨释放量为1×1018cm/3以上且5×1019cm/3以下。注意，该氨释放量为在进行膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)，典型的是NO2或NO，在绝缘层114a等中形成能级。该能级位于金属氧化物层108a及金属氧化物层108b的能隙中。由此，当氮氧化物扩散到绝缘层114a与金属氧化物层108b的界面时，有时该能级在绝缘层114a一侧俘获电子。其结果是，被俘获的电子留在绝缘层114a与金属氧化物层108b的界面附近，由此使晶体管的阈值电压向正方向漂移。
另外，当进行加热处理时，氮氧化物与氨及氧起反应。当进行加热处理时，绝缘层114a所包含的氮氧化物与绝缘层114b所包含的氨起反应，由此绝缘层114a所包含的氮氧化物减少。因此，在绝缘层114a与金属氧化物层108b的界面中不容易俘获电子。
通过作为绝缘层114a使用上述绝缘膜，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性的变动。
另外，上述绝缘膜的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述绝缘膜，可以形成致密且硬度高的膜。
绝缘层114b为包含超过化学计量组成的氧的绝缘膜。该绝缘膜由于被加热而其一部分的氧脱离。上述绝缘膜包括通过TDS分析测得的氧释放量为1.0×1019atoms/cm3以上，优选为3.0×1020atoms/cm3以上的区域。上述氧释放量为TDS分析中的加热处理温度为50℃以上且650℃以下或50℃以上且550℃以下的范围的总量。此外，上述氧释放量为在TDS中换算为氧原子的总量。
作为绝缘层114b可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘层114b中的缺陷量较少，典型的是，通过ESR测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘层114b与绝缘层114a相比离金属氧化物层108a及金属氧化物层108b更远，所以绝缘层114b的缺陷密度也可以高于绝缘层114a。
被用作保护层的绝缘层116可以使用上述材料。绝缘层116也可以具有两层以上的叠层结构。绝缘层116优选使用不容易扩散、透过氧的绝缘膜。此外，绝缘层116优选使用杂质的释放少且不容易扩散、透过杂质的绝缘膜。尤其是，绝缘层116优选包含氢的杂质的释放少且不容易扩散、透过杂质。
作为绝缘层116可以适当地使用厚度为5nm以上且200nm以下、优选为10nm以上150nm以下的绝缘膜。
[半导体层]
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c可以使用上述材料。
当第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c为In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In>M。作为这种溅射靶材的金属元素的原子个数比，可以举出In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、In：M：Zn＝2：1：3、In：M：Zn＝3：1：2、In：M：Zn＝4：2：4.1、In：M：Zn＝5：1：6、In：M：Zn＝5：1：7、In：M：Zn＝5：1：8、In：M：Zn＝6：1：6、In：M：Zn＝5：2：5等。
此外，当第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c为In-M-Zn氧化物时，作为溅射靶材优选使用包含多晶In-M-Zn氧化物的靶材。通过使用包含多晶In-M-Zn氧化物的靶材，容易形成具有结晶性的金属氧化物层108。注意，所形成的金属氧化物层108的原子个数比包含在上述溅射靶材中的金属元素的原子个数比的±40％的范围内的变动。例如，在用于金属氧化物层108的溅射靶材的组成为In：Ga：Zn＝4：2：4.1[原子个数比]时，有时所形成的金属氧化物层108的组成为In：Ga：Zn＝4：2：3[原子个数比]的附近。
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙较宽的金属氧化物，可以降低晶体管的关态电流。
第一金属氧化物层108a、第二金属氧化物层108b及第三金属氧化物层108c优选具有非单晶结构。非单晶结构例如包括CAAC-OS(C Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
<晶体管的制造方法1>
下面，对本发明的一个方式的晶体管的制造方法实例进行说明。这里，以上述结构实例3所示的晶体管100C为例进行说明。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulse LaserDeposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。此外，作为热CVD法之一，有有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
当形成构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)时可以使用旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)的方法以及刮刀、辊涂机、幕式涂布机、刮刀式涂布机等的器具。
当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。另外，还可以使用紫外光、KrF激光或ArF激光等。另外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV：Extreme Ultra-Violet light)或X射线。另外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。另外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
图10A至图13B所示的各附图是说明晶体管100C的制造方法的图。在各附图中，左侧示出沟道长度方向的截面，右侧示出沟道宽度方向的截面。
[导电层104的形成]
在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成被用作栅电极的导电层104。
[绝缘层106的形成]
接着，形成覆盖导电层104及衬底102的绝缘层106(图10A)。绝缘层106例如可以使用PECVD法等形成。
在本实施方式中，作为绝缘层106可以使用厚度为400nm的氮化硅膜。上述氮化硅膜具有包括第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层叠层结构。该三层叠层结构的一个例子为如下。
可以在如下条件下形成厚度为50nm的第一氮化硅膜：例如，作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
第三氮化硅膜使用与第一氮化硅膜相同的成膜条件，以50nm的厚度形成即可。
另外，可以将形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜时的衬底温度设定为350℃以下。
通过作为氮化硅膜采用上述三层叠层结构，例如在作为导电层104使用包含铜的导电膜的情况下，能够发挥如下效果。第一氮化硅膜可以抑制铜元素从导电层104扩散。第二氮化硅膜具有释放氢的功能，可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少且可以抑制从第二氮化硅膜释放的氢扩散的膜。
[区域106a的形成]
接着，优选对绝缘层106添加氧130a，在表面附近形成包含氧的区域106a(图10B)。
作为对绝缘层106添加的氧130a，有氧自由基、氧原子、氧原子离子、氧分子离子等。此外，作为添加方法，有离子掺杂法、离子注入法、等离子体处理等。另外，也可以在绝缘层106上形成抑制氧的脱离的膜之后，经过该膜对绝缘层106添加氧130a。该膜优选在添加氧130a之后去除。
上述抑制氧脱离的膜可以使用具有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨中的一种以上的导电膜或半导体膜。
当利用等离子体处理添加氧130a时，通过利用微波使氧激发而产生高密度的氧等离子体，可以增加对绝缘层106添加的氧量。此外，通过在含氧的气氛下进行等离子体处理，可以去除附着在绝缘层106的表面的水或氢等。由此，可以降低有可能存在于后面形成的金属氧化物层108中或金属氧化物层108与绝缘层106的界面的水或氢。
当作为绝缘层106使用氮化硅或氮氧化硅等时，有时在绝缘层106中包含氢。此时，通过进行上述等离子体处理等，至少可以减低与金属氧化物层108接触的区域106a的氢浓度。
此外，在添加氧130a之前，也可以进行用来从绝缘层106的表面及膜中脱离水或氢的加热处理。例如，在氮气氛下以300℃以上且低于导电层104的耐热温度，优选为300℃以上且450℃以下的温度进行加热处理。
[金属氧化物层108的形成]
接着，在绝缘层106上形成金属氧化物膜128a及金属氧化物膜128b(图10C)。
金属氧化物膜128a及金属氧化物膜128b优选利用使用金属氧化物靶材的溅射法形成。
当形成金属氧化物膜128a及金属氧化物膜128b时，除了氧气体以外还可以混合惰性气体(例如，氦气体、氩气体、氙气体等)。此外，在形成金属氧化物膜时的成膜气体整体中氧气体所占的比率(以下，也称为氧流量比)为0％以上且100％以下，优选为5％以上且20％以下。
通过降低氧流量比形成结晶性较低的金属氧化物膜，可以得到导电性高的金属氧化物膜。另一方面，通过增高氧流量比形成结晶性较高的金属氧化物膜，可以得到蚀刻耐性高且电稳定的金属氧化物膜。
例如，金属氧化物膜128a及金属氧化物膜128b的形成条件为如下：将衬底温度设定为室温以上且180℃以下，优选为将衬底温度设定为室温以上且140℃以下。在将形成金属氧化物膜时的衬底温度例如设定为室温以上且低于140℃时生产率得到提高，所以是优选的。
更具体而言，形成金属氧化物膜128a时的氧流量比为0％以上且低于50％，优选为0％以上且30％以下，更优选为0％以上且20％以下，典型为10％。金属氧化物膜128a的厚度为1nm以上且50nm以下，优选为5nm以上且30nm以下。
形成金属氧化物膜128b时的氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。此外，也可以使金属氧化物膜128a与金属氧化物膜128b的成膜时的压力、温度、功率等的条件不同，通过使氧流量比以外的条件相同，可以缩短成膜工序所需要的时间，所以是优选的。金属氧化物膜128b的厚度大于10nm且100nm以下，优选为20nm以上且50nm以下。
金属氧化物膜128a及金属氧化物膜128b的组成也可以互不相同。此时，当金属氧化物膜128a及金属氧化物膜128b都使用In-Ga-Zn氧化物时，金属氧化物膜128a优选使用其In的组成比金属氧化物膜128b高的氧化物靶材。
接着，通过在金属氧化物膜128b上形成抗蚀剂掩模，利用蚀刻对金属氧化物膜128a及金属氧化物膜128b进行加工之后，去除抗蚀剂掩模，来形成金属氧化物层108a及金属氧化物层108b(图11A)。
在形成金属氧化物层108a及金属氧化物层108b之后，也可以进行加热处理(以下称为第一加热处理)。通过进行第一加热处理，可以降低包含在金属氧化物层108a及金属氧化物层108b中的氢、水等。此外，以氢、水等的降低为目的的加热处理也可以在将金属氧化物膜128a及金属氧化物膜128b加工为岛状之前进行。注意，第一加热处理是金属氧化物层的高纯度化处理之一。
第一加热处理的温度例如为150℃以上且低于衬底的应变点，优选为200℃以上且450℃以下，更优选为250℃以上且350℃以下。
此外，第一加热处理可以使用电炉、RTA装置等。通过使用RTA装置，可只在短时间内以衬底的应变点以上的温度进行加热处理。由此，可以缩短加热时间。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。此外，在氮或稀有气体气氛下进行加热处理之后，也可以在氧或超干燥空气气氛下进行加热。其结果是，在可以使金属氧化物层中的氢、水等脱离的同时，可以将氧供应到金属氧化物层中。其结果是，可以降低金属氧化物层中的氧空位。
[导电层112a、导电层112b的形成]
接着，层叠将后面成为导电层121a及导电层121b的导电膜121以及将后面成为导电层122a及导电层122b的导电膜122形成。
接着，在导电膜122上形成抗蚀剂掩模131(图11B)。抗蚀剂掩模131在有可能形成金属氧化物层108的沟道的区域上有间隔地设置。
然后，通过利用蚀刻对导电膜122进行加工，形成导电层122a及导电层122b(图11C)。此时，如图11C所示，优选以导电层122a及导电层122b的端部位于抗蚀剂掩模131的端部的内侧的方式进行加工。
作为导电膜122的蚀刻优选使用各向同性蚀刻。优选的是，可以使用湿蚀刻法。由此，可以以导电层122a及导电层122b的端部缩退的方式进行蚀刻。
在形成导电层122a及导电层122b之后去除抗蚀剂掩模131。
接着，以覆盖导电层121a、导电层122a及导电层122b的方式形成导电膜123。导电膜123是将后面成为导电层123a及导电层123b的导电膜。
接着，在导电膜123上形成抗蚀剂掩模132(图12A)。此时，抗蚀剂掩模132可以使用与抗蚀剂掩模131相同的光掩模形成。由此，由于可以使用相同的光掩模，所以可以抑制制造成本。
接着，通过利用蚀刻对导电膜121及导电膜123进行加工，形成导电层121a、导电层121b、导电层123a及导电层123b。此时，优选以导电层121a与导电层123a的端部接触且不使导电层122a露出的方式进行加工。此时，优选以导电层121b与导电层123b的端部接触且不使导电层122b露出的方式进行加工。
作为导电膜121及导电膜123的蚀刻优选使用各向异性蚀刻法。优选的是，使用干蚀刻法。由此，可以以不使导电层121a、导电层121b、导电层123a及导电层123b的端部缩退的方式进行加工。由此，可以以围绕导电层122a的方式形成导电层121a及导电层123a。可以以围绕导电层122b的方式形成导电层121b及导电层123b。此外，可以抑制晶体管的沟道长度的偏差。
通过作为导电层121a、导电层121b、导电层123a及导电层123b使用相同的导电膜，可以容易进行蚀刻。此外，由于不容易在导电层121a、导电层121b、导电层123a及导电层123b的端部形成凹凸，所以是优选的。
然后，去除抗蚀剂掩模132。通过上述工序，可以形成导电层112a及导电层112b(图12B)。
[绝缘层114、绝缘层116的形成]
接着，以覆盖导电层112a、导电层112b及金属氧化物层108等的方式形成绝缘层114及绝缘层116。
绝缘层114例如优选在含氧的气氛下形成。尤其是，优选使用PECVD法形成。
作为绝缘层114例如优选在含氧的气氛下使用PECVD装置形成氧化硅膜或氧氮化硅膜等氧化物膜。由此，可以形成缺陷少的绝缘层114。此时，作为源气体，优选使用含硅的沉积气体及氧化性气体。作为含硅的沉积气体的典型例子，有硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体，有氧、臭氧、一氧化二氮、二氧化氮等。
绝缘层114可以使用绝缘层114a及绝缘层114a上的绝缘层114b的叠层结构。
在形成绝缘层114a时，相对于上述沉积气体的氧化性气体的流量大于20倍且小于100倍，优选为40倍以上且80倍以下，处理室内的压力小于100Pa，优选为50Pa以下。
在本实施方式中，作为绝缘层114a，在如下条件下使用PECVD法形成氧氮化硅膜：保持衬底102的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，供应到平行板电极的高频功率为13.56MHz、100W(功率密度为1.6×10-2W/cm2)。
作为绝缘层114b，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为180℃以上且280℃以下，优选为200℃以上且240℃以下，将源气体引入处理室中并将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并且，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
在绝缘层114b的成膜条件中，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，且促进源气体的氧化，使得绝缘层114b中的氧含量超过化学计量组成。另一方面，在以上述温度范围内的衬底温度形成的膜中，由于硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。其结果，可以形成氧含量超过化学计量组成且由于被加热而其一部分的氧脱离的绝缘膜。
在绝缘层114b的形成工序中，绝缘层114a被用作金属氧化物层108的保护膜。因此，可以在减少对金属氧化物层108造成的损伤的同时使用功率密度高的高频功率形成绝缘层114b。
另外，在绝缘层114b的成膜条件中，通过增加相对于氧化性气体的含硅的沉积气体的流量，可以减少绝缘层114b中的缺陷量。其结果，可以提高晶体管的可靠性。
上述说明绝缘层114具有绝缘层114a及绝缘层114b的两层结构，但是本发明的一个方式不局限于此，例如绝缘层114也可以具有绝缘层114a和绝缘层114b中的一个的单层结构。通过使绝缘层114具有单层结构，可以提高生产率，所以是优选的。此外，绝缘层114也可以具有三层以上的叠层结构。
接着，以覆盖绝缘层114b的方式形成绝缘层116。绝缘层116可以通过与绝缘层106相同的方法形成。
作为绝缘层116，例如优选使用氮化硅膜。绝缘层116例如可以通过溅射法或PECVD法形成。例如，当通过PECVD法形成绝缘层116时，使衬底温度低于400℃，优选为低于375℃，进一步优选为180℃以上且350℃以下。通过将绝缘层116的成膜时的衬底温度设定为上述范围，可以形成致密的膜，所以是优选的。另外，通过将绝缘层116的成膜时的衬底温度设定为上述范围，可以将绝缘层114a及绝缘层114b中的氧或者过剩氧移动到金属氧化物层108。
当作为绝缘层116使用PECVD法形成氮化硅膜时，作为源气体优选使用含硅的沉积气体、氮及氨。通过使用少于氮的氨，在等离子体中氨离解而产生活性种。该活性种将包括在含硅的沉积气体中的硅与氢之间的键合及氮分子之间的三键切断。其结果，可以促进硅与氮的键合，而可以形成硅与氢的键合少、缺陷少且致密的氮化硅膜。另一方面，在氨量比氮量多时，含硅的沉积气体及氮的分解不进展，硅与氢的键合会残留下来，而导致形成氢及缺陷较多且不致密的氮化硅膜。由此，在源气体中，将相对于氨的氮流量比设定为5倍以上且50倍以下，优选为10倍以上且50倍以下。通过采用上述流量比，可以形成氢及缺陷少且致密的氮化硅。
在本实施方式中，作为绝缘层116，通过使用PECVD装置并使用硅烷、氮及氨作为源气体，形成厚度为100nm的氮化硅膜。硅烷的流量为50sccm，氮的流量为5000sccm，氨的流量为100sccm。将处理室的压力设定为100Pa，将衬底温度设定为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。PECVD装置是电极面积为6000cm2的平行板型PECVD装置，并且，将所供应的功率的换算为每单位面积的功率(功率密度)为1.7×10-1W/cm2。
可以使绝缘层116的成膜温度比绝缘层114a及绝缘层114b的成膜温度高。通过设定为高温度，可以减少绝缘层116中的氢等杂质。此外，可以将形成绝缘层116时的衬底温度设定为与绝缘层114a及绝缘层114b相同的温度。通过采用相同的温度，可以提高生产率。
优选在形成绝缘层114a之后，以不使绝缘层114a的表面暴露于大气的方式在真空中连续形成绝缘层114b。通过连续形成，可以抑制在绝缘层114a的表面附着来源于大气成分的杂质。优选在形成绝缘层114b之后，以不使绝缘层114b的表面暴露于大气的方式在真空中连续形成绝缘层116。通过连续形成，可以抑制在绝缘层114b的表面附着来源于大气成分的杂质。更优选连续形成绝缘层114a、绝缘层114b及绝缘层116。通过连续形成，可以抑制在绝缘层114a及绝缘层114b的表面附着来源于大气成分的杂质。
在形成绝缘层114a、绝缘层114b及绝缘层116之后，优选进行加热处理(以下称为第二加热处理)。通过第二加热处理，可以降低包含在绝缘层114a、绝缘层114b及绝缘层116中的氮氧化物。或者，通过第二加热处理，可以将绝缘层114a及绝缘层114b中的氧的一部分移动到金属氧化物层108以降低金属氧化物层108中的氧空位及VoH。
例如将第二加热处理的温度典型地设定为低于400℃，优选低于375℃，进一步优选为150℃以上且350℃以下。
第二加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA等来进行。
通过上述工序，可以制造晶体管100C。
<晶体管的制造方法2>
以下，对与晶体管的制造方法1所示的制造方法不同的晶体管100C的制造方法进行说明。此外，直到形成导电层112a及导电层112b的步骤与上述晶体管的制造方法1相同(参照图12B)。
[绝缘层114的形成]
接着，以覆盖导电层112a、导电层112b及金属氧化物层108等的方式形成绝缘层114(图13A)。关于绝缘层114的形成方法，可以参照晶体管的制造方法1的记载，因此可以省略其详细说明。此外，绝缘层114也可以具有绝缘层114a及绝缘层114b的两层结构。本发明的一个方式不局限于此，例如也可以具有绝缘层114a和绝缘层114b中的一个的单层结构。通过使绝缘层114具有单层结构，可以提高生产率，所以是优选的。此外，绝缘层114也可以具有三层以上的叠层结构。
[加热处理]
在形成绝缘层114之后进行加热处理。通过在形成绝缘层114之后进行加热处理，可以降低包含在绝缘层114中的氮氧化物。此外，通过加热处理，可以将绝缘层114中的氧的一部分移动到金属氧化物层108以降低金属氧化物层108中的氧空位及VoH。
例如将加热处理的温度典型地设定为低于400℃，优选低于375℃，进一步优选为150℃以上且350℃以下。
加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA等来进行。
[绝缘层116的形成]
接着，以覆盖绝缘层114的方式形成绝缘层116。关于绝缘层116的形成方法可以参照晶体管的制造方法1的记载，因此省略其详细说明。
关于形成绝缘层116之后的加热处理可以参照晶体管的制造方法1的记载，因此省略其详细说明。
通过上述工序，可以制造晶体管100C。
<晶体管的制造方法3>
以下，对与晶体管的制造方法1所示的制造方法不同的晶体管100C的制造方法进行说明。此外，直到形成导电层112a及导电层112b的步骤上述晶体管的制造方法1相同(参照图12B)。
[绝缘层114的形成]
接着，以覆盖导电层112a、导电层112b及金属氧化物层108等的方式形成绝缘层114a及绝缘层114b(图13A)。关于绝缘层114a及绝缘层114b的形成方法，可以参照晶体管的制造方法1的记载，因此可以省略其详细说明。
优选在形成绝缘层114a之后，以不使绝缘层114a的表面暴露于大气的方式在真空中连续形成绝缘层114b。通过连续形成，可以抑制在绝缘层114a的表面附着来源于大气成分的杂质。
[绝缘层116的形成]
接着，以覆盖绝缘层114的方式形成绝缘层116。
绝缘层116可以使用上述材料。例如，绝缘层116可以使用氧化铝。此外，例如绝缘层116可以使用In-Ga-Zn氧化物。In-Ga-Zn氧化物在其组成中镓的比例比铟的比例大(例如原子个数比为In：Ga：Zn＝1：3：2)时，绝缘层116的带隙大，所以是优选的。绝缘层116可以使用溅射装置形成。图13B示出在绝缘层114b上形成绝缘层116时的成膜装置内部的截面示意图。图13B示意性地示出设置在溅射装置内部的靶材191及产生在靶材191的下方的等离子体192。
首先，在形成绝缘层116时，在含氧气体的气氛下进行等离子体放电。此时，氧130b添加到成为绝缘层116的被形成面的绝缘层114b中。此外，在形成绝缘层116时，除了氧气体以外还可以混合惰性气体(例如，氦气体、氩气体、氙气体等)。氧130b有时供应给绝缘层114a及绝缘层114b。
形成绝缘层116时的成膜气体整体中所占的氧气体的比率大于0％且100％以下，优选为10％以上且100％以下，更优选为30％以上且100％以下。
优选在形成绝缘层114a之后，以不使绝缘层114a的表面暴露于大气的方式在真空中连续形成绝缘层114b。通过连续形成，可以抑制在绝缘层114a的表面附着来源于大气成分的杂质。优选在形成绝缘层114b之后，以不使绝缘层114b的表面暴露于大气的方式在真空中连续形成绝缘层116。通过连续形成，可以抑制在绝缘层114b的表面附着来源于大气成分的杂质。更优选连续形成绝缘层114a、绝缘层114b及绝缘层116。通过连续形成，可以抑制在绝缘层114a及绝缘层114b的表面附着来源于大气成分的杂质。
在形成绝缘层114a、绝缘层114b及绝缘层116之后，优选进行加热处理。通过该加热处理，可以降低包含在绝缘层114a、绝缘层114b及绝缘层116中的氮氧化物。或者，通过该加热处理，可以将绝缘层114a及绝缘层114b中的氧的一部分移动到金属氧化物层108以降低金属氧化物层108中的氧空位及VoH。
关于形成绝缘层116之后的加热处理可以参照晶体管的制造方法1的记载，因此省略其详细说明。
通过上述工序，可以制造晶体管100C。
<晶体管的制造方法4>
以下，对与晶体管的制造方法1及晶体管的制造方法3所示的制造方法不同的晶体管100C的制造方法进行说明。此外，直到形成导电层112a及导电层112b的步骤与上述晶体管的制造方法1相同(参照图12B)。
[绝缘层114的形成]
接着，以覆盖导电层112a、导电层112b及金属氧化物层108等的方式形成绝缘层114a及绝缘层114b(图13A)。关于绝缘层114a及绝缘层114b的形成方法，可以参照晶体管的制造方法1的记载，因此可以省略其详细说明。
优选在形成绝缘层114a之后，以不使绝缘层114a的表面暴露于大气的方式在真空中连续形成绝缘层114b。通过连续形成，可以抑制在绝缘层114a的表面附着来源于大气成分的杂质。
也可以在形成绝缘层114b之后进行加热处理。通过该加热处理，可以降低包含在绝缘层114a及绝缘层114b中的氮氧化物。此外，通过该加热处理，可以将包含在绝缘层114a、绝缘层114b中的氧的一部分移动到金属氧化物层108以降低包含在金属氧化物层108中的氧空位、VoH。
将该加热处理的温度典型地设定为150℃以上且400℃以下，优选为300℃以上且400℃以下，更优选为320℃以上且370℃以下。该加热处理可以在氮、氧、超干燥空气(水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA装置等来进行。
[氧供应处理]
接着，以覆盖绝缘层114b的方式形成导电膜134(图14A)。
作为导电膜134可以使用金属氧化物膜、金属膜或合金膜。导电膜134的厚度优选极薄，例如为1nm以上且20nm以下，优选为2nm以上且15nm以下，更优选为3nm以上且10nm以下，典型为5nm左右。
作为能够用于导电膜134的金属氧化物，例如可以举出In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等。
作为导电膜134，可以使用包含铝、钛、铬、铁、钴、镍、铜、锌、镓、钼、银、铟、锡、钽、钨等的金属膜或合金膜。
此外，作为导电膜134也可以使用除了硅或锗等以外还包含这些的化合物半导体、氧化物半导体等的半导体膜。
这里，使用金属氧化物，在含氧的气氛下利用溅射法等形成导电膜134，在形成时也可以向绝缘层114a及绝缘层114b中供应氧，所以是优选的。
导电膜134的形成工序中的最高温度为350℃以下，优选为340℃以下，更优选为330℃以下，进一步优选为300℃以下。
接着，进行经过导电膜134向绝缘层114a及绝缘层114b供应氧130c的处理(以下，也称为氧供应处理)(图14B)。
作为氧供应处理，优选利用氧气氛下的等离子体处理(也称为氧等离子体处理)。通过使氧等离子体化，可以将氧自由基、氧原子或氧离子经过导电膜134添加到绝缘层114a及绝缘层114b。引入到装置的气体中的氧流量比越高越好，氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为100％。
尤其是，作为处理装置优选使用包括平行板型的一对电极的处理装置。此时，通过在一对电极之间施加偏置电压的状态下进行等离子体处理，可以将更多的氧供应给绝缘层114a及绝缘层114b。偏置电压例如以氧等离子体中的氧离子容易移动到衬底一侧的方式施加。氧等离子体中的氧离子例如由于带O+或O2+等正电荷，所以以位于衬底一侧的电极成为负电位的方式施加偏置电压，氧离子容易移动在衬底一侧。
这里，在对绝缘层114a及绝缘层114b直接进行氧供应处理而不设置导电膜134时，有时供应给绝缘层114a及绝缘层114b的氧的一部分再次脱离到外部。但是，在本制造方法实例中，通过在绝缘层114a及绝缘层114b上设置导电膜134，可以防止供应给绝缘层114a及绝缘层114b的氧再次脱离到外部。此外，通过具有导电膜134，可以缓和对绝缘层114a及绝缘层114b的损伤。
此外，绝缘层114a及绝缘层114b上的导电膜134在氧供应处理中对一对电极之间施加偏置电压时，具有容易吸引离子化了的氧的效果。因此，通过设置导电膜134，可以相乘提高偏置电压的施加所带来的效果。
此外，当作为处理装置使用干蚀刻装置、灰化装置、PECVD装置等时，可以使用与其他处理相同的装置，所以是优选的。尤其是，优选使用灰化装置。
氧供应处理例如优选在室温以上且350℃以下，优选为150℃以上且低于350℃，更优选为200℃以上且340℃以下的温度下进行。
在处理装置所包括的一对电极之间施加偏置电压时，例如将偏置电压设定为10V以上且1kV以下即可。或者，例如将偏置电压的功率密度设定为1W/cm2以上且5W/cm2以下即可。
氧供应处理不局限于上述处理，可以使用经过导电膜134向绝缘层114a及绝缘层114b能够供应氧的方法。例如也可以利用离子注入法、离子掺杂法或等离子体浸没离子注入法等经过导电膜将氧供应给绝缘膜。或者，也可以在氧气氛下进行加热处理。当使用这种处理时，导电膜134也可以被用作防止供应给绝缘层114a及绝缘层114b的氧脱离的覆盖膜以及缓和对绝缘层114a及绝缘层114b的损伤的缓和层。
因进行氧供应处理而有时导电膜134变脆。此外，尤其是在作为导电膜134使用金属或合金时，导电膜134有时因氧供应处理被氧化而电阻值变高或其一部分被蚀刻而薄膜化。在这种情况下，优选利用蚀刻去除导电膜134。
图14C示出对导电膜134进行蚀刻之后的截面图。
导电膜134的蚀刻工序中的最高温度为350℃以下，优选为340℃以下，更优选为330℃以下，进一步优选为300℃以下。
作为氧供应处理也可以进行含氧的气氛下的等离子体处理而不设置导电膜134。通过不设置导电膜134，可以提高生产率。
[绝缘层116的形成]
接着，以覆盖绝缘层114的方式形成绝缘层116。关于绝缘层116的形成方法可以参照晶体管的制造方法1的记载，因此省略其详细说明。
通过上述工序，可以制造晶体管100C。
以上是晶体管的制造方法实例的说明。
本实施方式所示的结构实例、制造方法实例及对应于这些实例的附图等的至少一部分可以与其他结构实例、制造方法实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，对包括在上述实施方式中例示的晶体管的显示装置的一个例子进行说明。
<结构实例>
图15A是示出显示装置的一个例子的俯视图。图15A所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图15A中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704、栅极驱动电路部706及栅极驱动电路部706的FPC(Flexible printed circuit：柔性印刷电路)端子部708。另外，FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如，由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)形成于第一衬底701的结构。另外，对另行形成的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管，作为该晶体管可以适用本发明的一个方式的半导体装置的晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管元件(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)、显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，除了经过滤色片将来自上述白色光的发光的一部分转换为红色、绿色及蓝色的方式(滤色片方式)之外，还可以使用分别使用红色、绿色及蓝色的发光的方式(三色方式)以及将来自蓝色光的发光的一部分转换为红色或绿色的方式(颜色转换方式或量子点方式)。
图15B所示的显示装置700A是能够适当地用于具有大型屏幕的电子设备的显示装置。例如，能够适当地用于电视装置、显示器装置、数字标牌等。
显示装置700A包括多个源极驱动器IC721、一对栅极驱动器电路722。
多个源极驱动器IC721分别安装在FPC723上。此外，多个FPC723的一个端子与衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，将印刷电路板724配置在像素部702的背面，安装在电器设备中。
另一方面，栅极驱动器电路722形成在衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高清晰显示装置。例如，可以应用于屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现分别率为全高清、4K2K、8K4K等极为高清晰的显示装置。
<截面结构实例>
下面，使用图16至图18说明作为显示元件使用液晶元件及EL元件的结构。图16及图17是沿着图15A所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。另外，图18是沿着图15A所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图16至图18所示的共同部分，接着说明不同的部分。
[显示装置的共同部分的说明]
图16至图18所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
作为晶体管750及晶体管752也可以使用实施方式1所示的晶体管。
在本实施方式中使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容器790包括：通过对与晶体管750所包括的被用作第一栅电极的导电膜相同的导电膜进行加工而形成的下部电极；以及通过对与晶体管750所包括的被用作第二栅电极的导电膜相同的导电膜进行加工而形成的上部电极。另外，在下部电极与上部电极之间设置有：通过形成与晶体管750所包括的被用作第一栅极绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜；以及通过形成与晶体管750上的被用作保护绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图16至图18中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
在图16至图18中示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752使用相同的结构的晶体管的结构，但是不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以举出像素部702使用顶栅极型晶体管，且源极驱动电路部704使用底栅极型晶体管的结构，或者像素部702使用底栅极型晶体管，且源极驱动电路部704使用顶栅极型晶体管的结构等。此外，也可以将上述源极驱动电路部704换称为栅极驱动电路部。
信号线710与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。作为信号线710，例如，当使用包含铜元素的材料时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外，作为结构体778，也可以使用球状的间隔物。
另外，在第二衬底705一侧，设置有被用作黑矩阵的遮光膜738、被用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
[使用液晶元件的显示装置的结构实例]
图16所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。图16所示的显示装置700可以通过由施加到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750所具有的被用作源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银的材料。
在导电膜772使用对于可见光具有反射性的导电膜时，显示装置700为反射式液晶显示装置。此外，在导电膜772使用对于可见光具有透光性的导电膜时，显示装置700为透射式液晶显示装置。当采用反射式液晶显示装置时，在可见一侧设置偏振片。另一方面，当采用透射式液晶显示装置时，设置夹住液晶元件的一对偏振片。
通过改变导电膜772上的结构，可以改变液晶元件的驱动方式。图17示出此时的一个例子。此外，图17所示的显示装置700是作为液晶元件的驱动方式使用水平电场方式(例如，FFS模式)的结构的一个例子。在图17所示的结构的情况下，导电膜772上设置有绝缘膜773，绝缘膜773上设置有导电膜774。此时，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。
注意，虽然在图16及图17中未图示，但是也可以分别在导电膜772和导电膜774中的一个或两个与液晶层776接触的一侧设置取向膜。此外，虽然在图16及图17中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。由此，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
另外，显示装置700也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过式液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
[使用发光元件的显示装置]
图18所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图18所示的显示装置700通过设置在每个像素中的发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(CoreShell)型量子点材料、核型量子点材料等。另外，也可以使用包含第12族与第16族、第13族与第15族或第14族与第16族的元素群的材料。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
在图18所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用于向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图18所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过在每个像素中将EL层786形成为岛状，即分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
[在显示装置中设置输入输出装置的结构实例]
也可以在图16至图18所示的显示装置700中设置输入输出装置。作为该输入输出装置例如可以举出触摸屏等。
图19示出对图17所示的显示装置700设置触摸屏791的结构，图20示出对图18所示的显示装置700设置触摸屏791的结构。
图19是在图17所示的显示装置700中设置触摸屏791的截面图，图20是在图18所示的显示装置700中设置触摸屏791的截面图。
首先，以下说明图19及图20所示的触摸屏791。
图19及图20所示的触摸屏791是设置在衬底705与着色膜736之间的所谓In-Cell型触摸屏。触摸屏791在形成遮光膜738及着色膜736之前形成在衬底705一侧即可。
触摸屏791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，可以检测出通过接近手指或触屏笔等被检测体而产生的电极793与电极794之间的电容的变化。
此外，在图19及图20所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过设置在绝缘膜795中的开口部与夹住电极794的两个电极793电连接。此外，在图19及图20中示出设置有电极796的区域设置在像素部702中的结构，但是不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。此外，如图19所示，电极793优选以不与发光元件775重叠的方式设置。此外，如图20所示，电极793优选以不与液晶元件782重叠的方式设置。换言之，电极793在与发光元件782及液晶元件775重叠的区域具有开口部。也就是说，电极793具有网格形状。通过采用这种结构，电极793可以具有不遮断发光元件782所发射的光的结构。或者，电极793也可以具有不遮断透过液晶元件775的光的结构。因此，由于因配置触摸屏791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
电极793及电极794由于不与发光元件782重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。或者，电极793及电极794由于不与液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸屏的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。此外，作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极664、665、667中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图19及图20中示出In-Cell型触摸屏的结构，但是不局限于此。例如，也可以采用形成在显示装置700上的所谓On-Cell型触摸屏或贴合于显示装置700而使用的所谓Out-Cell型触摸屏。
如此，本发明的一个方式的显示装置可以与各种方式的触摸屏组合而使用。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式3
在本实施方式中，参照图21A至图21C说明具有本发明的一个方式的半导体装置的显示装置。
<显示装置的电路结构>
图21A所示的显示装置包括：具有显示元件的像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以采用不设置保护电路506的结构。
驱动电路部504的一部分或全部优选形成在与像素部502同一的衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部504的一部分或全部与像素部502不形成在同一衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括输出选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)、用来供应用来驱动像素的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等的驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507被输入用来驱动移位寄存器的信号并将该信号输出。例如，栅极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有能够供应初始化信号的功能。但是，不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b具有移位寄存器等。除了用来驱动移位寄存器的信号之外，作为数据信号的基础的信号(图像信号)也通过端子部507被输入到源极驱动器504b。源极驱动器504b具有以图像信号为基础生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照输入起始脉冲信号、时钟信号等而得到的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有能够供应初始化信号的功能。但是，不局限于此，源极驱动器504b也可以供应其他信号。
源极驱动器504b例如使用多个模拟开关等来构成。通过依次使多个模拟开关成为导通状态，源极驱动器504b可以输出对图像信号进行时间分割而成的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器504b。
多个像素电路501的每一个分别通过被供应扫描信号的多个扫描线GL之一而被输入脉冲信号，并通过被供应数据信号的多个数据线DL之一而被输入数据信号。另外，多个像素电路501的每一个通过栅极驱动器504a来控制数据信号的数据的写入及保持。例如，通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a对第m行第n列的像素电路501输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b对第m行第n列的像素电路501输入数据信号。
图21A所示的保护电路506例如与作为栅极驱动器504a和像素电路501之间的布线的扫描线GL连接。或者，保护电路506与作为源极驱动器504b和像素电路501之间的布线的数据线DL连接。或者，保护电路506可以与栅极驱动器504a和端子部507之间的布线连接。或者，保护电路506可以与源极驱动器504b和端子部507之间的布线连接。此外，端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号的端子的部分。
保护电路506是在自身所连接的布线被供应一定范围之外的电位时使该布线和其他布线导通的电路。
如图21A所示，通过对各像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的电阻。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图21A中示出由栅极驱动器504a和源极驱动器504b形成驱动电路部504的例子，但是不局限于此结构。例如，也可以采用只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路衬底)的结构。
这里，图22示出与图21A不同的结构。在图22中，以围绕排列在源极线方向上的多个像素的方式配置有一对源极线(例如，源极线DLa1及源极线DLb1)。此外，相邻的两个栅极线(例如，栅极线GL_1及栅极线GL_2)彼此电连接。
此外，与栅极线GL_1连接的像素与一个源极线(源极线DLa1、源极线DLa2等)连接，与栅极线GL_2连接的像素与另一个源极线(源极线DLb1、源极线DLb2等)连接。
通过采用上述结构，可以同时选择两个栅极线。由此，可以使一水平期间的长度为图21A所示的结构的2倍。由此，容易实现显示装置的高清晰化及大屏幕化。
此外，图21A所示的多个像素电路501例如可以采用图21B所示的结构。
图21B所示的像素电路501包括液晶元件570、晶体管550以及电容元件560。作为晶体管550，可以应用上述实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应不同电位。
例如，作为具备液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络型液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件570的一对电极中的另一个电连接。此外，晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过成为导通状态或关闭状态而对数据信号的数据的写入进行控制的功能。
电容元件560的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个与液晶元件570的一对电极中的另一个电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位的值。电容元件560被用作储存被写入的数据的存储电容器。
例如，在具有图21B的像素电路501的显示装置中，例如，通过图21A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550成为导通状态而写入数据信号的数据。
当晶体管550成为关闭状态时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图21A所示的多个像素电路501例如可以采用图21C所示的结构。
另外，图21C所示的像素电路501包括晶体管552及554、电容元件562以及发光元件572。可以将上述实施方式所示的晶体管应用于晶体管552和晶体管554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为信号线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过成为开启状态或关闭状态而对数据信号的写入进行控制的功能。
电容元件562的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL_a)电连接，另一个与晶体管552的源电极和漏电极中的另一个电连接。
电容元件562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个与电位供应线VL_a电连接。并且，晶体管554的栅电极与晶体管552的源电极和漏电极中的另一个电连接。
发光元件572的阳极和阴极中的一个与电位供应线VL_b电连接，另一个与晶体管554的源电极和漏电极中的另一个电连接。
作为发光元件572，可以使用例如有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以为由无机材料构成的无机EL元件。
此外，高电源电位VDD施加到电位供应线VL_a和电位供应线VL_b中的一个，低电源电位VSS施加到另一个。
例如，在具有图21C的像素电路501的显示装置中，例如，通过图21A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552成为导通状态而写入数据信号的数据。
当晶体管552成为关闭状态时，被写入数据的像素电路501成为保持状态。并且，流在晶体管554的源电极与漏电极之间的电流量根据被写入的数据信号的电位被控制，发光元件572以对应于流动的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式4
在本实施方式中，参照附图对本发明的一个方式的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高清晰的电子设备。此外，可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、对角线30英寸以上、对角线50英寸以上、对角线60英寸以上或对角线70英寸以上。
作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
可以将本发明的一个方式的电子设备或照明装置沿着房屋或高楼的内壁或外壁、汽车的内部装饰或外部装饰的曲面组装。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或数据等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
图23A示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
可以对显示部7000适用本发明的一个方式的显示装置。
可以通过利用外壳7101所具备的操作开关、另外提供的遥控操作机7111进行图23A所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，通过用手指等触摸显示部7000可以进行显示部7000的操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的数据的显示部。通过利用遥控操作机7111所具备的操作键或触摸屏，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。
另外，电视装置7100采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图23B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000适用本发明的一个方式的显示装置。
图23C、图23D示出数字标牌(Digital Signage)的例子。
图23C所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图23D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图23C、图23D中，可以对显示部7000适用本发明的一个方式的显示装置。
显示部7000越大，显示装置一次能够提供的信息量越多。显示部7000越大，容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸屏用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
如图23C、图23D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告的信息可以显示在信息终端设备7311或信息终端设备7411的屏幕。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此，非特定多数的用户可以同时参加游戏，享受游戏的乐趣。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式5
在本实施方式中，将参照附图对能够适用本发明的一个方式的显示装置的电视装置的实例进行说明。
图24A示出电视装置600的方框图。
本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据功能被清楚地划分,一个构成要素有时具有多个功能。
电视装置600包括控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、影像信号接收部606、时序控制器607、源极驱动器608、栅极驱动器609、显示面板620等。
上述实施方式所示的显示装置可以适用于图24A中的显示面板620。由此，可以实现大型、高分辨率且可见度优异的电视装置600。
控制部601例如可以被用作中央处理器(CPU：Central Processing Unit)。例如控制部601具有通过系统总线630控制存储部602、通信控制部603、图像处理电路604、译码器电路605及影像信号接收部606等的组件的功能。
在控制部601与各组件之间通过系统总线630传输信号。此外，控制部601具有对从通过系统总线630连接的各组件输入的信号进行处理的功能、生成向各组件输出的信号的功能等，由此可以总体控制连接于系统总线630的各组件。
存储部602被用作控制部601及图像处理电路604能够访问的寄存器、高速缓冲存储器、主存储器、二次存储器等。
作为能够用作二次存储器的存储装置例如可以使用应用可重写的非易失性存储元件的存储装置。例如，可以使用快闪存储器、MRAM(Magnetoresistive Random AccessMemory：磁阻随机存取存储器)、PRAM(Phase change RAM：相变随机存取存储器)、ReRAM(Resistive RAM：电阻随机存取存储器)、FeRAM(Ferroelectric RAM：铁电随机存取存储器)等。
作为能够被用作寄存器、高速缓冲存储器、主存储器等暂时存储器的存储装置，也可以使用DRAM(Dynamic RAM：动态随机存取存储器)、SRAM(Static Random AccessMemory：静态随机存取存储器)等非易失性存储元件。
例如，设置在主存储器中的RAM，例如可以使用DRAM，虚拟地分配并使用作为控制部601的工作空间的存储空间。储存在存储部602中的操作系统、应用程序、程序模块、程序数据等在执行时被加载于RAM中。被加载于RAM中的这些数据、程序或程序模块被控制部601直接访问并操作。
另一方面，可以在ROM中容纳不需要改写的BIOS(Basic Input/Output System：基本输入/输出系统)或固件等。作为ROM，可以使用遮罩式ROM、OTPROM(One TimeProgrammable Read Only Memory：一次可编程只读存储器)、EPROM(ErasableProgrammable Read Only Memory：可擦除可编程只读存储器)等。作为EPROM，可以举出通过紫外线照射可以消除存储数据的UV-EPROM(Ultra-Violet Erasable ProgrammableRead Only Memory：紫外线-可擦除可编程只读存储器)、EEPROM(Electrically ErasableProgrammable Read Only Memory：电子式可抹除可编程只读存储器)以及快闪存储器等。
此外，可以采用除了存储部602以外还能够连接可拆卸存储装置的结构。例如，优选包括与被用作存储设备(storage device)的硬盘驱动器(Hard Disk Drive：HDD)或固态驱动器(Solid State Drive：SSD)等记录媒体驱动器、快闪存储器、蓝光光盘、DVD等记录介质连接的端子。由此，可以记录影像。
通信控制部603具有控制通过计算机网络进行的通信的功能。例如，控制部601根据来自控制部601的指令控制用来连接到计算机网络的控制信号，而向计算机网络发出该信号。由此，可以连接于World Wide Web(WWW：环球网)的基础的因特网、内联网、外联网、PAN(Personal Area Network：个人网)、LAN(Local Area Network：局域网)、CAN(CampusArea Network：校园网)、MAN(Metropolitan Area Network：城域网)、WAN(Wide AreaNetwork：广域网)、GAN(Global Area Network：全球网)等计算机网络，来进行通信。
通信控制部603具有使用Wi-Fi(注册商标)、Bluetooth(注册商标)、ZigBee(注册商标)等通信标准与计算机网络或其他电子设备进行通信的功能。
通信控制部603也可以具有以无线方式通信的功能。例如可以设置天线及高频电路(RF电路)，进行RF信号的发送和接收。高频电路是用来将各国法制所规定的频带的电磁信号与电信号彼此变换且使用该电磁信号以无线方式与其他通信设备进行通信的电路。作为实用性的频带，一般使用几十kHz至几十GHz的频带。连接于天线的高频电路具有对应于多个频带的高频电路部，该高频电路部可以具有放大器、混频器、滤波器、DSP、RF收发器等。
影像信号接收部606例如包括天线、解调电路及A-D转换电路(模拟-数字转换电路)等。解调电路具有解调从天线输入的信号的功能。此外，A-D转换电路具有将被解调的模拟信号转换为数字信号的功能。将由影像信号接收部606处理的信号发送到译码器电路605。
译码器电路605具有如下功能：对从影像信号接收部606输入的数字信号所包括的影像数据根据被发送的广播规格进行译码，生成发送到图像处理电路的信号。例如，作为8K广播的广播规格，有H.265|MPEG-H High Efficiency Video Coding(高效率视频编码)(简称：HEVC)等。
作为影像信号接收部606所包括的天线能够接收的广播电波，可以举出地面广播或从卫星发送的电波等。此外，作为天线能够接收的广播电波，有模拟广播、数字广播等，还有影像及声音的广播或只有声音的广播等。例如，可以接收以UHF频带(大约300MHz至3GHz)或VHF频带(30MHz至300MHz)中的指定的频带发送的广播电波。例如，通过使用在多个频带中接收的多个数据，可以提高传输率，从而可以获得更多的信息。由此，可以将具有超过全高清的分辨率的影像显示在显示面板620上。例如，可以显示具有4K2K、8K4K、16K8K或更高的分辨率的影像。
另外，影像信号接收部606及译码器电路605也可以具有如下结构：利用通过计算机网络的数据传送技术发送的广播数据而生成发送到影像处理电路604的信号。此时，在接收的信号为数字信号的情况下，图像信号接收部606也可以不包括解调电路及A-D转换电路等。
图像处理电路604具有根据从译码器电路605输入的影像信号生成输入到时序控制器607的影像信号的功能。
时序控制器607具有如下功能：基于被图像处理电路604处理的影像信号等中的同步信号生成对栅极驱动器609及源极驱动器608输出的信号(时钟信号、起始脉冲信号等信号)，并将其输出。此外，时序控制器607具有除了上述信号以外生成输出到源极驱动器608的视频信号的功能。
显示面板620包括多个像素621。各像素621利用从栅极驱动器609及源极驱动器608供应的信号驱动。这里示出像素数为7680×4320的具有对应于8K4K规格的分辨率的显示面板的例子。此外，显示面板620的分辨率不局限于此，也可以为对应于全高清(像素数为1920×1080)或4K2K(像素数为3840×2160)等的规格的分辨率。
作为图24A所示的控制部601或图像处理电路604的结构，例如可以采用包括处理器的结构。例如，控制部601可以使用被用作中央处理器(CPU：Central Processing Unit)的处理器。此外，作为图像处理电路604例如可以使用DSP(Digital Signal Processor：数字信号处理器)、GPU(Graphics Processing Unit：图形处理器)等其他处理器。此外，控制部601或图像处理电路604也可以具有由FPGA(Field Programmable Gate Array：现场可编程门阵列)或FPAA(Field Programmable Analog Array：现场可编程模拟阵列)等PLD(Programmable Logic Device：可编程逻辑器件)实现这种处理器的结构。
处理器通过解释且执行来自各种程序的指令，进行各种数据处理或程序控制。有可能由处理器执行的程序可以被储存在处理器中的存储器区域，也可以被储存在另外设置的存储装置中。
也可以将控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、影像信号接收部606及时序控制器607的各个具有的功能中的两个以上的功能集中于一个IC芯片上，构成系统LSI。例如，也可以采用包括处理器、译码器电路、调谐器电路、A-D转换电路、DRAM及SRAM等的系统LSI。
此外，也可以将在沟道形成区域中使用氧化物半导体而实现了极小的关态电流的晶体管用于控制部601或其他构成要素所包括的IC等。由于该晶体管的关态电流极小，所以通过将该晶体管用作保持流入被用作存储元件的电容器的电荷(数据)的开关，可以确保较长的数据保持期间。通过将该特性用于控制部601等寄存器或高速缓冲存储器，可以仅在必要时使控制部601工作，而在其他情况下使之前的处理信息储存在该存储元件中，从而可以实现常闭运算(normally off computing)。由此，可以实现电视装置600的低功耗化。
注意，图24A所示的电视装置600的结构是一个例子，并不需要包括所有构成要素。电视装置600包括在图24A所示的构成要素中需要的构成要素即可。此外，电视装置600也可以包括图24A所示的构成要素以外的构成要素。
例如，电视装置600也可以具有对图24A所示的结构追加外部接口、声音输出部、触摸屏单元、传感单元、照相单元等的结构。例如，作为外部接口，有USB(Universal SerialBus：通用串行总线)端子、LAN(Local Area Network：局域网)连接用端子、电源接收用端子、声音输出用端子、声音输入用端子、影像输出用端子、影像输入用端子等外部连接端子、使用红外线、可见光、紫外线等的光通信用收发机、设置在外壳中的物理按钮等。此外，例如作为声音输入输出部，有音响控制器、麦克风、扬声器等。
下面，对图像处理电路604进行更详细的说明。
图像处理电路604优选具有根据从译码器电路605输入的影像信号执行图像处理的功能。
作为图像处理，例如可以举出噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等。作为色调校正处理或亮度校正处理，例如有伽马校正等。
此外，图像处理电路604优选具有执行如下处理的功能：随着分辨率的上变频(up-conversion)的像素间补充处理；以及随着帧频率的上变频的帧间补充等的处理。
例如，在噪声去除处理中，去除各种噪声诸如产生在文字等的轮廓附近的蚊状噪声、产生在高速的动态图像中的块状噪声、产生闪烁的随机噪声、分辨率的上变频所引起的点状噪声等。
灰度转换处理是指将图像的灰度转换为对应于显示面板620的输出特性的灰度的处理。例如，在使灰度数增大时，通过对以较小的灰度数输入的图像补充且分配对应于各像素的灰度值，可以进行使直方图平滑化的处理。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度变化处理中。
像素间补充处理在使分辨率上变频时补充本来不存在的数据。例如，参照目标像素附近的像素通过补充数据以显示该像素的中间颜色。
色调校正处理是指校正图像的色调的处理。此外，亮度校正处理是指校正图像的亮度(亮度对比)的处理。例如，检测设置有电视装置600的空间的照明的种类、亮度或颜色纯度等，根据这种信息将显示在显示面板620的图像的亮度或色调校正为最适合的亮度或色调。或者，也可以具有对照所显示的图像和预先储存的图像一览表中的各种场景的图像，而将显示的图像校正为适合于最接近的场景的图像的亮度或色调的功能。
在帧间补充中，当增大显示的影像的帧频率时，生成本来不存在的帧(补充帧)的图像。例如，利用某两个图像的差异生成插入在两个图像之间的补充帧的图像。或者，也可以在两个图像之间生成多个补充帧的图像。例如，当从译码器电路605输入的影像信号的帧频率为60Hz时，通过生成多个补充帧，可以将输入到时序控制器607的影像信号的帧频率增大为两倍的120Hz、四倍的240Hz或八倍的480Hz等。
图像处理电路604优选具有利用神经网络执行图像处理的功能。在图24A中示出图像处理电路604包括神经网络610的例子。
例如，通过利用神经网络610，例如可以从包括在影像中的图像数据提取特征。此外，图像处理电路604可以根据被提取的特征选择最适合的校正方法或选择用来校正的参数。
或者，神经网络610本身也可以具有进行图像处理的功能。换言之，也可以采用通过将进行图像处理之前的图像数据输入到神经网络610，输出进行了图像处理的图像数据的结构。
此外，用于神经网络610的权系数的数据作为数据表储存在存储部602中。包括该权系数的数据表例如通过利用通信控制部603经过计算机网络更新为最新的数据表。或者，图像处理电路604具有学习功能，能够更新包括权系数的数据表。
图24B示出图像处理电路604所包括的神经网络610的示意图。
在本说明书等中，神经网络是指模拟生物的神经回路网，通过学习决定神经元之间的结合强度，由此具有问题解决能力的所有模型。神经网络包括输入层、中间层(也称为隐藏层)、输出层。将神经网络中的包括两层以上的中间层的神经网络称为深度学习(或深度神经网络(DNN))。
此外，在本说明书等中，在说明神经网络时，有时将根据已经有的信息决定神经元与神经元的结合强度(也称为权系数)称为“学习”。另外，在本说明书等中，有时将使用通过学习得到的结合强度构成神经网络，从该结构导出新的结论称为“推论”。
神经网络610包括输入层611、一个以上的中间层612及输出层613。对输入层611输入输入数据。从输出层613输出输出数据。
输入层611、中间层612及输出层613分别包括神经元615。这里，神经元615是指能够实现积和运算的电路元件(积和运算元件)。在图24B中以箭头示出两个层所包括的两个神经元615间的数据输入输出方向。
各层的运算处理通过前层所包括的神经元615的输出与权系数的积和运算执行。例如，在输入层611的第i个神经元的输出为xi，且输出xi与下一个中间层612的第j神经元的结合强度(权系数)为wji时，该中间层的第j神经元的输出为yj＝f(Σwji·xi)。注意，i、j是1以上的整数。这里，f(x)为激活函数，作为激活函数可以使用sigmoid函数、阈值函数等。以下，同样地，对各层的神经元615的输出为前一段层的神经元615的输出与权系数的积和运算结果利用激活函数进行运算而得到的值。此外，层与层的结合既可以是所有神经元彼此结合的全结合，又可以是一部分的神经元彼此结合的部分结合。
图24B示出包括三个中间层612的例子。此外，中间层612的个数不局限于此，也可以包括一个以上的中间层。此外，一个中间层612所包括的神经元的个数根据规格适当地改变即可。例如，一个中间层612所包括的神经元615的个数既可以多于输入层611或输出层613所包括的神经元615的个数，又可以少于输入层611或输出层613所包括的神经元615的个数。
神经元615彼此的结合强度的指标的权系数根据学习决定。学习可以由电视装置600所包括的处理器执行，优选由专用服务器或云等运算处理能力高的计算机执行。根据学习决定的权系数作为表格储存在上述存储部602中，由图像处理电路604读出而使用。此外，该表格可以根据需要经过计算机网络更新。
以上是神经网络的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施例1
在本实施例中，对本发明的一个方式的绝缘层进行评价。在本实施例中，制造样品A1、样品A2及样品A3。样品A1及样品A2是本发明的一个方式的绝缘层，相当于实施方式所示的绝缘层106及区域106a。样品A3是用于比较的绝缘层。
<样品A1、样品A2、样品A3>
首先，在本实施例中制造的各样品进行说明。
样品A1、样品A2及样品A3在玻璃衬底上使用PECVD装置形成厚度为400nm的氮化硅膜。氮化硅膜的成膜条件为如下：衬底温度为350℃；将流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应2000W的RF功率，形成厚度为50nm的氮化硅膜，接着，将氨气体流量改变为2000sccm形成厚度为300nm的氮化硅膜，接着，将氨气体流量改变为100sccm形成厚度为50nm的氮化硅膜。
接着，在含氧的气氛下进行等离子体处理。对样品A1进行的等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量为3000sccm；处理时间为300秒。对样品A2进行的等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；一氧化二氮流量为3000sccm；处理时间为300秒。对样品A3不进行等离子体处理。此外，对样品A1及样品A2分别在形成氮化硅膜之后在真空中连续进行等离子体处理。
作为用于上述各样品的玻璃衬底的尺寸为600mm×720mm。
<X射线光电子能谱>
接着，对样品A1、样品A2及样品A3进行X射线光电子能谱(XPS)。
图25示出通过XPS测定得到的Si2p、O1s及N1s的光谱。在图25中，横轴示出键合能量(Binding Energy)[eV]，纵轴示出光电子的强度(Intensity)(任意单位)。
在XPS测定中，使用ULVAC-PHI公司制造的Quantera SXM。作为X射线源使用单色的Al Kα线(1486.6eV)。检测区域为100μmφ。提取角为45°。检测深度可认为大约4nm至5nm。
如图25所示，可知与样品A3相比，样品A1及样品A2的来源于Si-N键合的峰值小，来源于Si-O键合的峰值大。因此，可确认到样品A1及样品A2通过上述等离子体处理氮化硅膜表面附近被氧化，形成其氧含量比氮化硅多的区域。
<TEM观察>
接着，利用聚焦离子束(FIB：Focused Ion Beam)对样品A1至样品A3进行薄片化，利用TEM观察样品的截面。TEM观察使用日立高新技术公司制造的透射电子显微镜H-9500，加速电压为300kV。
图26A示出样品A1的截面TEM图像，图26B示出样品A2的截面TEM图像，图26C示出样品A3的截面TEM图像。图26A至图26C是倍率200万倍的透射电子图像(TE图像：TransmissionElectron Image)。
如图26A及图26B所示，在样品A1及样品A2的表面附近可确认到TEM图像的浓度(亮度)不同的区域。鉴于上述XPS测定结果可认为在样品A1及样品A2中氮化硅的表面被氧化，形成其氧含量比氮化硅多的区域(以下称为氧化区域)。此外，在样品A3的表面附近确认不到TEM图像的浓度(亮度)不同的层。
对样品A1及样品A2的氧化区域的厚度进行测长。图27A示出样品A1的测长部分，图27B示出样品A2的测长部分。在图27A及图27B中，以箭头示出测长的部分。对样品A1及样品A2的三个区域进行测长。表1示出测长结果。在表1中，记载为“氧化区域”的列示出每个测长部分的值。记载为“平均”的列示出每个样品的平均值。此外，可知样品A1、样品A2的氧化区域的厚度都是6nm左右。
[表1]
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例2
在本实施例中，对本发明的一个方式的金属氧化物膜的结晶性进行评价。此外，在本实施例中，制造样品B1至样品B29、样品C1至样品C25。另外，样品B1至样品B29及样品C1至样品C25是本发明的一个方式的金属氧化物膜。
<样品B1至样品B29、样品C1至样品C25>
首先，对在本实施例中制造的各样品进行说明。
样品B1至样品B29具有在玻璃衬底上形成有厚度为100nm的金属氧化物膜的结构。使用溅射装置形成金属氧化物膜，作为溅射靶材使用In-Ga-Zn氧化物(In：Ga：Zn＝4：2：3[原子个数比])。在溅射处理中，压力控制为0.6Pa，施加2500W的AC功率。样品B1至样品B29的成膜时的衬底温度(Tsub.)、Ar流量及O2流量不同。表2示出成膜条件的主要内容。
样品C1至样品C25具有在玻璃衬底上形成有厚度为100nm的金属氧化物膜的结构。使用溅射装置形成金属氧化物膜，作为溅射靶材使用In-Ga-Zn氧化物(In：Ga：Zn＝1：1：1.2[原子个数比])。在溅射处理中，压力控制为0.6Pa，施加2500W的AC功率。样品C1至样品C25的成膜时的衬底温度(Tsub.)、Ar流量及O2流量不同。表3示出成膜条件的主要内容。
在表2及表3中，衬底温度(Tsub.)的项目中的室温(R.T.)的记载意味着在成膜时不对衬底进行加热。此外，记载有氧流量比的列示出对于气体总流量(Ar流量及O2流量的总和)的O2流量的比率。
样品B1至样品B29、样品C1至样品C25都利用平行板型溅射装置形成。作为在上述各样品的成膜中施加到靶材的电源，使用AC电源。另外，作为用于上述各样品的玻璃衬底的尺寸为600mm×720mm。
[表2]
[表3]
<利用XRD测定的结晶性评价>
接着，对样品B1至样品B29及样品C1至样品C25进行X射线分析(XRD)测定。图28示出进行XRD的玻璃衬底的坐标。图28示出600mm×720mm尺寸的玻璃衬底中的进行XRD的部分的坐标。在图28中，由白色圆圈表示的B、E、H示出进行XRD分析的坐标。
图29示出样品B1至样品B17的XRD光谱，图30示出样品B18至样品B29。图31示出样品C1至样品C15的XRD光谱，图32示出样品C16至样品C25的XRD光谱。
图29至图32示出利用out-of-plane法的一种的θ-2θ扫描法得到的光谱，横轴示出衍射强度2θ[deg.]，纵轴示出衍射X射线强度(任意单位)。θ-2θ扫描法是如下方法：在改变X射线的入射角的同时，使与X射线源对置地设置的检测器的角度与入射角相同，来测定出X射线衍射强度的方法。θ-2θ扫描法有时称为粉末法。
在XRD测定中，使用Bruker AXS公司制造的X射线衍射装置D8ADVANCE。作为X射线源使用波长为0.15418nm的CuKα线，扫描范围为2θ＝15deg.至50deg.，步进宽度为0.01deg.，扫描速度为6.0deg./分钟。
如图29及图30所示，在样品B2至样品B29中确认到示出CAAC-OS的2θ＝31°附近的峰值。由此可知样品B2至样品B29具有良好的结晶性。在样品B1中确认不到2θ＝31°附近的明确的峰值。由此可知样品B1的结晶性比样品B2至样品B29低。
如图29及图30所示，成膜时的衬底温度或氧气体流量比越高，2θ＝31°附近的峰值强度则越大。此外，在样品B1至样品B29中确认不到可认为来源于尖晶石相的2θ＝36°附近的峰值。
如图31及图32所示，在样品C3至样品C5、样品C7至样品C10、样品C12至样品C25中确认到示出CAAC-OS的2θ＝31°附近的峰值。由此可知样品C3至样品C5、样品C7至样品C10、样品C12至样品C25具有良好的结晶性。此外，在样品C2及样品C11中确认到示出CAAC-OS的2θ＝31°附近的微小的峰值。由此可知样品C2及样品C11也具有结晶性。在样品C1及样品C6中确认不到2θ＝31°附近的明确的峰值。由此可知样品C1及样品C6的结晶性比样品C2至样品C5、样品C7至样品C25低。
如图31及图32所示，成膜时的衬底温度或氧气体流量比越高，2θ＝31°附近的峰值强度则越大。此外，在样品C3至样品C5、样品C8至样品C10、样品C12至样品C15、样品C17至样品C20、样品C22至样品C25中确认到可认为来源于尖晶石相的2θ＝36°附近的峰值。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
实施例3
在本实施例中，制造晶体管并进行该晶体管的电特性的评价。在本实施例中，制造下面所示的样品D1至样品D4进行评价。样品D1至样品D4的金属氧化物层108的结构不同。此外，在样品D1至样品D4中，晶体管的沟道宽度W为50μm，沟道长度L为2μm及3μm。在样品D1至样品D4中，作为每个沟道长度L的晶体管分别形成10个晶体管。
<样品D1的制造方法>
首先，在衬底102上形成导电层104。作为衬底102使用玻璃衬底。此外，使用溅射装置形成厚度为100nm的钨膜，对其进行加工来形成导电层104。
接着，在衬底102及导电层104上形成绝缘层106。作为绝缘层106，使用PECVD装置形成厚度为400nm的氮化硅膜及该氮化硅上的厚度为5nm的氧氮化硅膜。
绝缘层106的成膜条件为如下：衬底温度为350℃；将流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应2000W的RF功率，形成厚度为50nm的氮化硅膜，接着，将氨气体流量改变为2000sccm形成厚度为300nm的氮化硅膜，接着，将氨气体流量改变为100sccm形成厚度为50nm的氮化硅膜。在形成氮化硅膜之后，在PECVD装置的腔室内连续形成氧氮化硅膜。该氧氮化硅膜的成膜条件为如下：衬底温度为350℃；将流量为20sccm的硅烷气体、流量为3000sccm的一氧化二氮气体引入到腔室内；压力为40Pa；以及对设置在PECVD装置内的平行板电极供应500W的RF功率。
接着，在绝缘层106上形成金属氧化物层108。此外，样品D1的金属氧化物层108具有第一金属氧化物层IGZOa1及第一金属氧化物层IGZOa1上的第二金属氧化物层IGZOb1的叠层结构。第一金属氧化物层IGZOa1及第二金属氧化物层IGZOb1使用溅射装置在真空中连续形成。对该层叠的金属氧化物层进行加工来得到金属氧化物层108。
作为IGZOa1，形成厚度为20nm的In-Ga-Zn氧化物膜。此外，IGZOa1的成膜条件为如下：衬底温度为室温；将流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In:Ga:Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOb1，形成厚度为30nm的IGZO膜。此外，IGZOb1的成膜条件为如下：衬底温度为室温；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
接着，在氮气氛下以350℃进行一个小时的加热处理之后，在氮及氧的混合气体气氛下以350℃进行一个小时的加热处理。
接着，在绝缘层106及金属氧化物层108上形成导电膜，对该导电膜进行加工，形成导电层112a、导电层112b。这里，作为导电膜，使用溅射装置依次形成厚度为30nm的第一钛膜及厚度为200nm的铜膜。接着，通过光刻法对铜膜进行蚀刻，然后使用溅射装置形成厚度为100nm的第二钛膜。接着，通过光刻法，对第一钛膜及第二钛膜进行蚀刻，由此形成导电层112a、导电层112b。
接着，使用磷酸对露出的金属氧化物层108的表面(背沟道一侧)进行洗涤。在磷酸洗涤中，使用将浓度为85weight％的磷酸稀释为100分之1的水溶液，在室温下进行15秒钟的处理。
接着，在含氧气体的气氛下进行第一等离子体处理。在第一等离子体处理中使用PECVD装置。第一等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量为3000sccm(氧流量比为100％)；以及处理时间为300秒。
接着，在绝缘层106、金属氧化物层108、导电层112a及导电层112b上形成绝缘层114。作为绝缘层114使用PECVD装置形成厚度为50nm的氧氮化硅膜。
绝缘层114的成膜条件为如下：衬底温度为350℃；将流量为100sccm的硅烷气体、流量为2500sccm的一氧化二氮气体引入到腔室内；压力为400Pa；以及对设置在PECVD装置内的平行板电极之间供应500W的RF功率。
在形成绝缘层114之后在PECVD装置的腔室内连续进行第二等离子体处理。第二等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量为3000sccm(氧流量比为100％)；以及处理时间为600秒钟。
接着，在含氧气体的气氛下进行第三等离子体处理。在第三等离子体处理中使用PECVD装置。第三等离子体处理的条件为如下：温度为220℃；压力为40Pa；电源功率为3000W；氧流量为3000sccm(氧流量比为100％)；以及处理时间为600秒钟。
接着，在绝缘层114上形成绝缘层116。作为绝缘层116，使用PECVD装置形成厚度为100nm的氮化硅膜。
此外，绝缘层116的成膜条件为如下：衬底温度为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体、流量为100sccm的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的平行板电极之间供应1000W的RF功率。
然后，在绝缘层116上形成厚度大约为1.5μm的丙烯酸树脂膜，对该膜进行加工得到平坦化膜。丙烯酸树脂膜使用丙烯酸类感光性树脂，在氮气氛下以250℃进行一个小时的烧成来形成。然后，在氮气氛下，以250℃进行一个小时的加热处理。
通过上述工序制造本实施例的样品D1。
<样品D2的制造方法>
样品D2与上述样品D1的不同之处在于金属氧化物层108的成膜条件。其他工序与样品D1相同。
样品D2的金属氧化物层108具有第三金属氧化物层IGZOc2、第三金属氧化物层IGZOc2上的第一金属氧化物层IGZOa2、第一金属氧化物层IGZOa2上的第二金属氧化物层IGZOb2的叠层结构。第三金属氧化物层IGZOc2、第一金属氧化物层IGZOa2及第二金属氧化物层IGZOb2使用溅射装置在真空中连续形成。对该层叠的金属氧化物层进行加工来得到金属氧化物层108。
作为IGZOc2，形成厚度为5nm的IGZO膜。此外，IGZOc2的成膜条件为如下：衬底温度为室温；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOa2，形成厚度为20nm的In-Ga-Zn氧化物膜。此外，IGZOa2的成膜条件为如下：衬底温度为室温；将流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOb2，形成厚度为30nm的IGZO膜。此外，IGZOb2的成膜条件为如下：衬底温度为室温；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
通过上述工序制造本实施例的样品D2。
<样品D3的制造方法>
样品D3与上述样品D1的不同之处在于金属氧化物层108的成膜条件。其他工序与样品D1相同。
样品D3的金属氧化物层108具有第一金属氧化物层IGZOa3、第一金属氧化物层IGZOa3上的第二金属氧化物层IGZOb3的叠层结构。第一金属氧化物层IGZOa3及第二金属氧化物层IGZOb3使用溅射装置在真空中连续形成。对该层叠的金属氧化物层进行加工来得到金属氧化物层108。
作为IGZOa3，形成厚度为20nm的In-Ga-Zn氧化物膜。此外，IGZOa3的成膜条件为如下：衬底温度为70℃；将流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOb3，形成厚度为30nm的IGZO膜。此外，IGZOb3的成膜条件为如下：衬底温度为70℃；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
通过上述工序制造本实施例的样品D3。
<样品D4的制造方法>
样品D4与上述样品D1的不同之处在于金属氧化物层108的成膜条件。其他工序与样品D1相同。
样品D4的金属氧化物层108具有第三金属氧化物层IGZOc4、第三金属氧化物层IGZOc4上的第一金属氧化物层IGZOa4、第一金属氧化物层IGZOa4上的第二金属氧化物层IGZOb4的叠层结构。第三金属氧化物层IGZOc4、第一金属氧化物层IGZOa4及第二金属氧化物层IGZOb4使用溅射装置在真空中连续形成。对该层叠的金属氧化物层进行加工来得到金属氧化物层108。
作为IGZOc4，形成厚度为5nm的IGZO膜。此外，IGZOc4的成膜条件为如下：衬底温度为70℃；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOa4，形成厚度为20nm的In-Ga-Zn氧化物膜。此外，IGZOa4的成膜条件为如下：衬底温度为70℃；将流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
作为IGZOb4，形成厚度为30nm的IGZO膜。此外，IGZOb4的成膜条件为如下：衬底温度为70℃；将流量为100sccm的氩气体及流量为100sccm的氧气体(氧流量比为50％)引入到腔室内；压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原子个数比])施加2500W的AC功率。
通过上述工序制造本实施例的样品D4。
<晶体管的电特性>
下面，对上述制造的样品的晶体管的Id-Vg特性进行测定。作为晶体管的Id-Vg特性的测定条件，栅极电压(Vg)从-15V每隔0.25V变化到+20V。此外，将源极电压(Vs)设定为0V，将漏极电压(Vd)设定为0.1V及15V。另外，各样品的测定个数为10个。
接着，对上述制造的样品D1至样品D4的Id-Vg特性进行测定。图33A及图33B示出样品D1的Id-Vg特性结果，图34A及图34B示出样品D2的Id-Vg特性结果，图35A及图35B示出样品D3的Id-Vg特性结果，图36A及图36B示出样品D4的Id-Vg特性结果。图33A、图34A、图35A及图36A示出沟道长度L为2μm、沟道宽度W为50μm的晶体管的测定结果，图33B、图34B、图35B及图36B示出沟道长度L为3μm、沟道宽度W为50μm的晶体管的测定结果。此外，在图33A、图33B、图34A、图34B、图35A、图35B、图36A及图36B中，第一纵轴表示Id[A]，第二纵轴表示μFE[cm2/Vs]，横轴表示Vg[V]。
如图33A、图33B、图34A、图34B、图35A、图35B、图36A及图36B所示，在样品D1至样品D4的沟道长度L为3μm时，确认到偏差少的良好的电特性。此外，在样品D2及样品D4的沟道长度L为2μm时，也确认到偏差少的良好的电特性。
接着，对上述制造的样品D1至样品D4进行可靠性评价。作为可靠性评价，利用偏压-热应力测试(以下，称为GBT测试)。
本实施例的GBT测试的条件为如下：栅极电压(Vg)为±30V；漏极电压(Vd)及源极电压(Vs)都为0V(comm)；应力温度为70℃；以及应力施加时间为一个小时；测定条件为黑暗环境及光照射环境(使用白色LED照射10000lx左右的光)的两种环境。就是说，将晶体管的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此为一个小时)内对栅电极施加与源电极及漏电极不同的电位。用于GBT测试的晶体管的沟道长度L为3μm，沟道宽度W为50μm。
另外，将施加到栅电极的电位比源电极及漏电极的电位高的情况称为正应力，而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负应力。因此，根据应力的情况及测定环境，在正GBT(黑暗)、负GBT(黑暗)、正GBT(光照射)以及负GBT(光照射)的四种条件下进行可靠性评价。另外，下面有时将正GBT(黑暗)表示为PBTS(Positive BiasTemperature Stress)，将负GBT(黑暗)表示为NBTS(Negative Bias TemperatureStress)，将正GBT(光照射)表示为PBITS(Positive Bias Illumination TemperatureStress)，将负GBT(光照射)表示为NBITS(Negative Bias Illumination TemperatureStress)。
图37示出样品D1至样品D4的GBT测试结果。此外，在图37中，纵轴表示晶体管的阈值电压的变化量(△Vth)，横轴表示样品名称。
如图37所示，样品D1至样品D4的各GBT测试下的阈值电压的变化量(△Vth)都为±2V以内。因此，确认到包括本发明的一个方式的金属氧化物膜的晶体管具有高可靠性。
本实施例所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
符号说明
100A 晶体管
100B 晶体管
100C 晶体管
100D 晶体管
100E 晶体管
100F 晶体管
100G 晶体管
102 衬底
104 导电层
106 绝缘层
106a 区域
108 金属氧化物层
108a 金属氧化物层
108b 金属氧化物层
108c 金属氧化物层
112a 导电层
112b 导电层
112c 导电层
114 绝缘层
114a 绝缘层
114b 绝缘层
116 绝缘层
120a 导电层
120b 导电层
121 导电膜
121a 导电层
121b 导电层
121c 导电层
122 导电膜
122a 导电层
122b 导电层
122c 导电层
123 导电膜
123a 导电层
123b 导电层
123c 导电层
128a 金属氧化物膜
128b 金属氧化物膜
130a 氧
130b 氧
130c 氧
131 抗蚀剂掩模
132 抗蚀剂掩模
134 导电膜
142a 连接部
142b 连接部
150 绝缘层
152a 连接部
152b 连接部
180 空隙部
501 像素电路
502 像素部
504 驱动电路部
504a 栅极驱动器
504b 源极驱动器
506 保护电路
507 端子部
550 晶体管
552 晶体管
554 晶体管
560 电容元件
562 电容元件
570 液晶元件
572 发光元件
600 电视装置
601 控制部
602 存储部
603 通信控制部
604 图像处理电路
605 译码器电路
606 影像信号接收部
607 时序控制器
608 源极驱动器
609 栅极驱动器
610 神经网络
611 输入层
612 中间层
613 输出层
615 神经元
620 显示面板
621 像素
630 系统总线
664 电极
665 电极
667 电极
700 显示装置
700A 显示装置
701 衬底
702 像素部
704 源极驱动电路部
705 衬底
706 栅极驱动电路部
708 FPC端子部
710 信号线
711 布线部
712 密封剂
716 FPC
721 源极驱动器IC
722 栅极驱动器电路
723 FPC
724 印刷电路板
730 绝缘膜
732 密封膜
734 绝缘膜
736 着色膜
738 遮光膜
750 晶体管
752 晶体管
760 连接电极
770 平坦化绝缘膜
772 导电膜
773 绝缘膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
782 发光元件
786 EL层
788 导电膜
790 电容元件
791 触摸屏
792 绝缘膜
793 电极
794 电极
795 绝缘膜
796 电极
797 绝缘膜
7000 显示部
7100 电视装置
7101 外壳
7103 支架
7111 遥控操作机
7200 笔记型个人计算机
7211 外壳
7212 键盘
7213 指向装置
7214 外部连接端口
7300 数字标牌
7301 外壳
7303 扬声器
7311 信息终端设备
7400 数字标牌
7401 柱子
7411 信息终端设备

Claims (12)

1.一种半导体装置，包括：
栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的金属氧化物层；
所述金属氧化物层上的一对电极；以及
所述一对电极上的第二绝缘层，
其中，所述金属氧化物层包含In、元素M及锌，
其中所述元素M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的至少一个，
所述第一绝缘层包括第一区域及第二区域，
所述第一区域包括与所述金属氧化物层接触的区域并包含比所述第二区域多的氧，
所述第二区域包括包含比所述第一区域多的氮的区域，
所述金属氧化物层在膜厚度方向上至少具有氧的浓度梯度，
并且，所述浓度梯度在第一区域一侧及第二绝缘层一侧较高。
2.根据权利要求1所述的半导体装置，
其中所述第一区域包括1nm以上且10nm以下的厚度的区域。
3.根据权利要求1所述的半导体装置，
其中在所述In的原子个数比为1时，在所述金属氧化物层中所述M的原子个数比为0.5以上且1.5以下，且所述Zn的原子个数比为0.1以上且2以下。
4.根据权利要求1所述的半导体装置，
其中在所述In的原子个数比为4时，在所述金属氧化物层中所述M的原子个数比为1.5以上且2.5以下，且所述Zn的原子个数比为2以上且4以下。
5.根据权利要求1所述的半导体装置，
其中在所述In的原子个数比为5时，在所述金属氧化物层中所述M的原子个数比为0.5以上且1.5以下，且所述Zn的原子个数比为5以上且7以下。
6.根据权利要求1所述的半导体装置，
其中所述金属氧化物层包括第一金属氧化物层及所述第一金属氧化物层上的第二金属氧化物层，
并且所述第一金属氧化物层包括其结晶性比所述第二金属氧化物层低的区域。
7.根据权利要求1所述的半导体装置，
其中所述金属氧化物层包括第一金属氧化物层、所述第一金属氧化物层上的第二金属氧化物层以及与所述第一金属氧化物层的下侧接触的第三金属氧化物层，
并且所述第一金属氧化物层包括其结晶性比所述第二金属氧化物层和所述第三金属氧化物层中的一个或两个低的区域。
8.根据权利要求1所述的半导体装置，还包括所述第二绝缘层上的第三绝缘层，
其中所述第三绝缘层包含硅及氮。
9.根据权利要求1所述的半导体装置，还包括所述第二绝缘层上的第三绝缘层，
其中所述第三绝缘层包含元素X及氧，
并且所述元素X为铝、铟、镓和锌中的至少一个。
10.一种半导体装置，包括：
栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的氧化物半导体层；以及
所述氧化物半导体层上的第二绝缘层，
其中，所述第一绝缘层包括第一区域及第二区域，
所述第一区域与所述氧化物半导体层接触且包括其氧含量比所述第二区域多的区域，
所述第二区域的氮含量比所述第一区域多，
所述氧化物半导体层在膜厚度方向上至少具有氧的浓度梯度，
并且，所述浓度梯度在第一区域一侧及所述第二绝缘层一侧较高。
11.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成第一绝缘层；
对所述第一绝缘层的表面附近添加氧；
在所述第一绝缘层上形成金属氧化物层；
在所述金属氧化物层上形成一对电极；以及
在所述一对电极上形成第二绝缘层，
其中，形成所述金属氧化物层的工序分为第一工序及第二工序，以便通过连续进行所述第一工序及所述第二工序在真空中沉积所述金属氧化物层，
所述第一工序在所述第二工序之前进行，
并且，所述第二工序的沉积气体整体中的氧流量比高于所述第一工序。
12.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成第一绝缘层；
对所述第一绝缘层的表面附近添加氧；
在所述第一绝缘层上形成金属氧化物层；
在所述金属氧化物层上形成一对电极；以及
在所述一对电极上形成第二绝缘层，
其中，形成所述金属氧化物层的工序分为第一工序、第二工序及第三工序，以便通过连续进行所述第一工序、所述第二工序及所述第三工序在真空中沉积所述金属氧化物层，
所述第一工序在所述第二工序之前进行，
所述第二工序的沉积气体整体中的氧流量比高于所述第一工序，
所述第三工序在所述第一工序之前进行，
并且，所述第三工序的沉积气体整体中的氧流量比高于所述第一工序。
CN201810172995.8A 2017-03-03 2018-03-02 半导体装置及半导体装置的制造方法 Pending CN108538916A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-041019 2017-03-03
JP2017041019 2017-03-03
JP2017-047019 2017-03-13
JP2017047019 2017-03-13

Publications (1)

Publication Number Publication Date
CN108538916A true CN108538916A (zh) 2018-09-14

Family

ID=63355313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810172995.8A Pending CN108538916A (zh) 2017-03-03 2018-03-02 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (3) US10985283B2 (zh)
JP (2) JP7138451B2 (zh)
KR (3) KR20180101148A (zh)
CN (1) CN108538916A (zh)
TW (1) TWI778959B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210398809A1 (en) * 2018-10-26 2021-12-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of metal oxide and manufacturing method of semiconductor device
JP7101608B2 (ja) * 2018-12-21 2022-07-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306221A1 (en) * 2013-04-12 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160190330A1 (en) * 2014-12-26 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US20160284854A1 (en) * 2015-03-24 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101803554B1 (ko) 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6426379B2 (ja) 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102411905B1 (ko) 2013-12-02 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20170109237A (ko) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
US10439068B2 (en) * 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10372274B2 (en) * 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306221A1 (en) * 2013-04-12 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160190330A1 (en) * 2014-12-26 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US20160284854A1 (en) * 2015-03-24 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device

Also Published As

Publication number Publication date
KR20180101148A (ko) 2018-09-12
US20180254352A1 (en) 2018-09-06
US10985283B2 (en) 2021-04-20
JP7138451B2 (ja) 2022-09-16
KR102639848B1 (ko) 2024-02-27
TWI778959B (zh) 2022-10-01
JP2018148211A (ja) 2018-09-20
US20240079502A1 (en) 2024-03-07
KR20220123199A (ko) 2022-09-06
KR20240028381A (ko) 2024-03-05
US20210167223A1 (en) 2021-06-03
TW201838179A (zh) 2018-10-16
US11817508B2 (en) 2023-11-14
JP2022180417A (ja) 2022-12-06

Similar Documents

Publication Publication Date Title
TWI831743B (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
TWI743187B (zh) 顯示裝置及電子裝置
CN108738364A (zh) 半导体装置、其制造方法、显示装置以及电子设备
CN108292683A (zh) 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN106537604A (zh) 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP7082465B2 (ja) 表示装置
CN109121438A (zh) 半导体装置以及包括该半导体装置的显示装置
CN108780757A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107111985A (zh) 半导体装置以及包括该半导体装置的显示装置
CN108475700A (zh) 半导体装置以及包括该半导体装置的显示装置
CN106471610A (zh) 半导体装置以及包括该半导体装置的显示装置
CN109075209A (zh) 半导体装置或包括该半导体装置的显示装置
CN107210226A (zh) 半导体装置的制造方法
CN107408579A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN106409919A (zh) 半导体装置以及包括该半导体装置的显示装置
CN108292684A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN109075206A (zh) 半导体装置及包括该半导体装置的显示装置
KR102639848B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2023011576A (ja) 半導体装置
CN107004602A (zh) 半导体装置、其制造方法、显示装置以及显示模块
CN107658229A (zh) 半导体装置及该半导体装置的制造方法
CN107735725A (zh) 液晶显示装置及电子设备
JP2018133508A (ja) 半導体装置、及び半導体装置の作製方法
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
WO2017125797A1 (ja) 金属酸化物膜及びその形成方法、ならびに半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination