CN108538846A - 在堆叠体开口中形成存储器单元薄膜 - Google Patents

在堆叠体开口中形成存储器单元薄膜 Download PDF

Info

Publication number
CN108538846A
CN108538846A CN201810151699.XA CN201810151699A CN108538846A CN 108538846 A CN108538846 A CN 108538846A CN 201810151699 A CN201810151699 A CN 201810151699A CN 108538846 A CN108538846 A CN 108538846A
Authority
CN
China
Prior art keywords
layer
oxide
silicon nitride
memory hole
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810151699.XA
Other languages
English (en)
Other versions
CN108538846B (zh
Inventor
A.巴拉斯卡
L.庞
Y.张
C-H.卢
董颖达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN108538846A publication Critical patent/CN108538846A/zh
Application granted granted Critical
Publication of CN108538846B publication Critical patent/CN108538846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在本文中公开了形成非易失性储存器的方法。可以通过两个交替材料的堆叠体将开口蚀刻到半导体基板。可以在开口的垂直侧壁上形成硅氮化物薄膜。可以清洗半导体基板以从半导体基板移除氧化物。在清洗半导体基板时，硅氮化物薄膜保护堆叠体中的材料。在清洗半导体基板之后，硅氮化物薄膜可以转化为氧化物。可以形成与清洗过的半导体基板接触的半导体区域。可以在开口中的氧化物之上形成存储器单元薄膜。可以通过用导电材料替换堆叠体中的材料之一形成控制栅极。氧化物可以用作存储器单元薄膜中的控制栅极和电荷储存区域之间的阻挡层。

Description

在堆叠体开口中形成存储器单元薄膜
技术领域
本申请涉及制造非易失性储存器的方法。
背景技术
近来，已经提出使用具有存储器单元的串的3D堆叠存储器结构的超高密度存储装置。一种这样的储存装置有时也称为位成本可扩展(BiCS)架构。例如，3D NAND堆叠存储器装置可以由交替的导体和绝缘体层的阵列形成。在一项技术中，在层中钻取存储器孔来同时限定多个存储器层。然后通过以合适的材料填充存储器孔来形成NAND串。存储器单元的控制栅极由导体层提供。在存储器孔的任一端部处形成选择栅极。
发明内容
在本文中公开的一个实施例包含制造非易失性储存器的方法。该方法包括通过第一材料和第二材料的交替层的堆叠体形成开口。该开口具有侧壁并且延伸至半导体基板。该方法包括在开口的侧壁之上形成硅氮化物的层。该方法包括清洗在开口中暴露的半导体基板的部分。在硅氮化物的层在侧壁之上在位的情况下进行清洗。该方法包括在清洗半导体基板之后，在开口中形成存储器单元薄膜。
在一个实施例中，除了前一段的步骤，在清洗半导体基板之后，将开口中的硅氮化物的层的暴露部分转化为氧化物。在一个实施例中，该氧化物包括硅氧化物。
在本文中公开的一个实施例包括制造三维存储器阵列的方法。该方法包括通过第一材料和第二材料的交替层的堆叠体形成存储器孔。该存储器孔具有侧壁并且延伸至晶体半导体基板。该方法包括在一些存储器孔的侧壁之上形成硅氮化物的层，并且移除存储器孔中的硅氮化物的覆盖晶体半导体基板的部分。该方法包括从存储器孔中的暴露的晶体半导体基板的部分移除氧化物。在硅氮化物的层在存储器孔的侧壁之上在位的情况下移除氧化物。该方法包括在从晶体半导体基板移除氧化物之后，在存储器孔中形成晶体半导体并且与晶体半导体基板直接接触。该方法包括在存储器孔中形成晶体半导体之后，在一些存储器孔中形成存储器单元薄膜。
在本文中公开的一个实施例包含制造非易失性储存器的方法，其包括下列内容。硅氧化物和硅氮化物的交替层的堆叠体形成在晶体硅基板之上。硅氧化物和硅氮化物的层相对于晶体硅基板的主表面水平地延伸。在硅氧化物和硅氮化物的交替层中蚀刻存储器孔，存储器孔中的每一个具有侧壁。存储器孔相对于晶体硅基板的主表面垂直地延伸。硅氮化物沉积在存储器孔的每一个中的侧壁之上。覆盖存储器孔的底部处的晶体硅基板的硅氮化物被移除。在硅氮化物的层在存储器孔的侧壁之上在位的情况下，从晶体硅基板移除氧化物。在从晶体硅基板移除硅氧化物之后，晶体硅形成在存储器孔的底部处并且与晶体硅基板直接接触。在存储器孔的底部处形成晶体硅之后，将存储器孔中的硅氮化物的层的暴露部分转化为硅氧化物。在存储器孔中的硅氧化物上形成电荷俘获层。在存储器孔中的电荷俘获层上形成隧穿电介质。在存储器孔中的隧穿电介质上形成NAND串的沟道。
附图说明
相同编号的元件在不同附图中指代共同的部件。
图1为NAND串的电路示意图。
图2为3D堆叠式非易失性存储器装置的透视图。
图3为三维单片存储器结构的一部分的透视图。
图4A为解释存储器结构的一个示例组织的框图。
图4B描绘了表示垂直列的多个圆。
图4C描绘了的三维存储器结构的实施例的一部分，其示出了沿着图4B的线AA的截面图。
图4D描绘了图4C的区域429的截面图。
图5A-5D示出了以存储器开口形成存储器单元薄膜的可能问题。
图6是制造3D非易失性储存器的过程600的一个实施例的流程图。
图7A-7I描绘了过程600的各个步骤的实施例的细节。
图8是在硅氧化物和硅氮化物的交替层的堆叠体中的存储器孔中形成存储器单元薄膜的过程800的一个实施例的流程图。
图9A-9J描绘了图8的过程800的各个步骤之后的结果。
具体实施方式
在本文中公开了在两种不同的材料的堆叠体中的开口中形成存储器单元薄膜的方法。在一个实施例中，堆叠体是牺牲材料和硅氧化物的交替层。在一个实施例中，牺牲材料是硅氮化物。在一个实施例中，在半导体基板之上形成堆叠体。在一个实施例中，开口被蚀刻通过堆叠体到半导体基板。开口具有垂直侧壁，在该垂直侧壁中暴露第一材料和第二材料。可以在开口中形成存储器单元薄膜。
如将在下面更加完全地进行讨论，清洗步骤(例如稀释的氢氟酸(DHF)清洗)可以开口的垂直侧壁的一种材料中导致腔体。这些腔体可能使得开口的轮廓为有些波状(从顶部到底部)。应注意到，可以在开口中形成存储器单元薄膜。存储器单元薄膜可以在开口的垂直侧壁之上形成共形层。因此，存储器单元薄膜的轮廓可能有些波状，其可能影响存储器阵列操作。例如，波状存储器单元薄膜轮廓可以导致寄生电荷俘获在存储器单元薄膜的部分中。寄生电荷俘获可能导致邻近的存储器单元之间的干扰。
在一个实施例中，在开口的垂直侧壁上形成硅氮化物薄膜。在半导体材料基板被清洗时，硅氮化物薄膜保护堆叠体中的第一材料和/或第二材料。例如，可以从半导体基板移除氧化物，使得半导体基板处于良好的条件，以用作外延生长的晶体基板。注意到，如果硅氮化物薄膜不在位，从半导体基板移除氧化物的工艺则可能潜在地损坏第一材料和/或第二材料。例如，如果硅氮化物薄膜不在位，当从半导体基板清洗氧化物时，堆叠体中的硅氧化物可能潜在地被部分蚀刻掉。
在一个实施例中，在清洗半导体基板之后，用于源极侧选择晶体管的本体形成为与半导体基板直接接触。可以使用半导体基板作为外延生长的晶体基板来形成该本体。保护性硅氮化物薄膜可以转化为氧化物。该氧化物可以最终用作存储器单元的控制栅极和电荷储存区域之间的阻挡层。在一个实施例中，在氧化物之上的开口中形成存储器单元薄膜。在一个实施例中，通过用导电材料替换堆叠体中的材料之一来形成控制栅极。
本文公开的实施例减少或防止沿着开口的垂直侧壁的第二材料中的腔体。根据实施例，开口具有从顶部到底部的笔直的或几乎笔直的轮廓。本文公开的实施例制造存储器单元薄膜，其在开口中从顶部到底部是笔直的或几乎笔直的。本文公开的制造技术是经济的，并且可以简单地集成到半导体制造工艺中。本文公开的实施例导致存储器单元薄膜不像在开口中形成的具有波状轮廓的存储器单元薄膜那样易受寄生电荷俘获的影响。本文公开的实施例以减少(或防止)邻近存储器单元的干扰的方式制造3D存储器。
可以以本文所述的技术制造的非易失性存储系统的一个示例为使用NAND结构的闪存系统，其包括夹在两个选择晶体管之间的串联布置的多个存储器单元晶体管。然而，可以通过本文所述的技术制造其他类型的存储器。
串联的存储器单元晶体管以及选择晶体管被称为NAND串。图1为NAND串的电路示意图。在图1中描绘的NAND串包含串联的四个存储器单元晶体管100、102、104和106，并且其夹在(漏极侧)选择晶体管120和(源极侧)选择晶体管122之间。选择晶体管120将NAND串连接到位线111。选择晶体管122将NAND串连接到源极线128。通过向选择线SGD施加适当的电压来控制选择晶体管120。选择线(SGD)连接到选择晶体管120的控制栅极端子120CG。通过向选择线SGS施加适当的电压来控制选择晶体管122。选择线(SGS)连接到选择晶体管122的控制栅极端子122CG。注意到，在NAND串的每个端部处可以存在多于一个选择晶体管，其一起工作作为开关，以将NAND串向和从位线和源极线连接/断开。例如，可以在NAND串的每个端部处存在多个串联的选择晶体管。
存储器单元晶体管100、102、104和106中的每一个存储器单元晶体管具有控制栅极(CG)和电荷储存区域(CSR)。例如，存储器单元晶体管100具有控制栅极100CG、电荷储存区域100CSR。存储器单元晶体管102包括控制栅极102CG和电荷储存区域102CSR。存储器单元晶体管104包括控制栅极104CG和电荷储存区域104CSR。存储器单元晶体管106包括控制栅极106CG和电荷储存区域106CSR。控制栅极100CG连接到字线WL3，控制栅极102CG连接到字线WL2，控制栅极104CG连接到字线WL1，并且控制栅极106CG连接到字线WL0。
注意到，尽管图1示出了NAND串中的四个存储器单元，但四个存储器单元的使用仅作为示例提供。NAND串可以具有少于四个存储器单元或多于四个存储器单元。在本文中的讨论不限于NAND串中的任何特定数量的存储器单元。一个实施例使用NAND串，其中一些存储器单元用于存储数据，并且存储器单元中的一个或多个被称为虚设存储器单元，因为它们不存储数据。
使用NAND结构的闪存系统的典型架构将包含许多NAND串。每个NAND串可以通过其由选择线SGS控制的源极选择晶体管连接到共同的源极线，并且通过其由选择线SGD控制的漏极选择晶体管连接到其相关联的位线。位线可以由多个NAND串共享。位线可以连接到感测放大器。
电荷储存区域(CSR)可以利用不导电的电介质材料以非易失性方式储存电荷。在一个实施例中，由氧化物-氮化物-氧化物(“ONO”)组成的三层电介质夹在导电控制栅极和存储器单元沟道之间。作为一个示例，ONO是硅氧化物、硅氮化物和硅氧化物。作为另一个实施例，ONO可以是Al2O3-SiN-SiO2。在从控制栅极朝向NAND沟道的方向上，第一氧化物(例如Al2O3)形成阻挡层的至少一部分，其阻挡电子从CSR到控制栅极或从控制栅极到CSR的不期望的隧穿。在一个实施例中，硅氮化物为电荷俘获层或电荷储存区域(CSR)。第二氧化物(例如，SiO2)为隧穿电介质，电子可以在编程期间通过该隧穿电介质从沟道隧穿到CSR。在一个实施例中，阻挡层可以是电介质的堆叠体，例如在从控制栅极朝向NAND沟道的方向上为Al2O3-SiO。在一个实施例中，隧穿层可以是例如SiO2-SiN-SiO2的不同电介质薄膜的堆叠体。通过将来自单元沟道(或NAND串沟道)的电子注入到氮化物中(在氮化物中，它们被俘获并且储存在受限的区域中)来对单元进行编程。该储存的电荷然后以可探测的方式改变单元的阈值电压。可以通过注入空穴到氮化物中来擦除单元。可以通过将空穴注入到氮化物中来擦除单元，在氮化物中，空穴与电子重新结合，并且从而“消除”或减少储存的电荷。单元还可以通过从氮化物析出电子(例如通过施加使得电子从氮化物隧穿到沟道的电场)被擦除。可以通过将这两种机理结合来擦除单元。
许多类型的材料可以用于电荷储存区域(CSR)。在一个实施例中，电荷储存区域是导电浮置栅极。作为一个示例，导电浮置栅极由多晶硅组成。其可以是重掺杂的多晶硅。还可以使用其他类型的非易失性存储器技术。
图2为3D堆叠式非易失性存储器装置的透视图。3D存储器器件200包括基板201。在一个实施例中，基板201由硅形成。因此，基板201可以是半导体基板。基板201可以是晶体半导体。晶体半导体可以是单晶半导体。基板201可以是半导体晶片。在一个实施例中，基板201具有在x-y平面中延伸的主表面。
在基板上的是存储器单元的示例块BLK0和BLK1、以及由块使用的电路的外围区域206。基板201还可以在块下方承载电路以及一个或多个下部金属层，所述下部金属层被图案化为导电路径来承载电路的信号。块形成在存储器器件的中间区域202中。与存储器单元的操作相关联的电路可以在基板201的上方或内部。在一个实施例中，非易失性存储器器件单片地形成在存储器单元的阵列的一个或多个物理级中，所述存储器单元具有设置在基板201的上方的有源区域。
在存储器器件的上部区域203中，一个或多个上部金属层图案化为导电路径来承载电路的信号。每个块包括存储器单元的堆叠区域，在这种情况下，堆叠体的交替级表示字线。在一个可能方法中，每个块具有相对的分层侧面，垂直接触从所述相对的分层侧面向上延伸到上部金属层以形成到导电路径的连接。描绘了x-y-z坐标系，其示出了y方向(或位线(BL)方向)、x方向(或字线(WL)方向)，以及z方向。尽管两个块作为示例描绘，可以使用在x方向和/或y方向上延伸的附加的块。
在一个可能方法中，平面在x方向上的长度表示到字线的信号路径在一个或多个上部金属层中延伸的方向，以及平面在y方向上的宽度表示到位线的信号路径在一个或多个上部金属层中延伸的方向。z方向表示存储器器件的高度。
图3为三维单片存储器结构350的一部分的透视图，其包含多个存储器单元。例如，图3示出了存储器的一个块的一部分。为了示例的目的，电介质层中的一个标记为D，并且导电层(也称为字线层)中的一个标记为W。交替的电介质层和导电层的数量可以基于特定实现方法需求而改变。一组实施例包含在108个到216个之间的交替的电介质层和导电层，例如96个数据字线层、八个选择层、四个虚设字线层和108个电介质层。也可以使用多于或少于108-216个层。通过局部源极线344将交替的电介质层和导电层划分成“指状物”。注意到，局部源极线344也可以称为局部互连体L1。图3仅示出了两个指状物和两个局部互连体L1。局部源极线344是导电元件。在交替的电介质层和字线层下方是基板201。在一个实施例中，每个局部源极线344与基板201的n+扩散区域电接触。注意到，局部源极线344各自具有在x-z平面中延伸的主平面。
存储器孔形成在交替的电介质层和导电层的堆叠体中。例如，存储器孔中的一个标记为MH。注意到，在图3中，电介质层描绘为透视的，使得读者可以看到设置在交替的电介质层和导电层的堆叠体中的存储器孔。在一个实施例中，通过用包含电荷俘获层的材料填充存储器孔来形成NAND串，以形成存储器单元的垂直列。每个存储器单元可以储存一位或多位数据。
图4A为解释存储器结构350的一个示例组织的框图，其被划分为两个平面302和304。每个平面然后被划分成M个块。在一个示例中，每个平面具有大约2000个块。然而，还可以使用不同数量的块和平面。在一个实施例中，就两个平面存储器而言，块ID通常为使得偶数块属于一个平面且奇数块属于另一平面，因此，平面302包含块0、2、4、6…且平面304包含块1、3、5、7…。
图4B-4D描绘了示例性3D NAND结构。图4B是描绘来自存储器结构126的一个块的一部分的顶视图的框图。图4B中描绘的块的部分对应于图4A的块2中的部分306。如可以从图4B中所见，在图4B中描绘的块在332的方向上延伸。在一个实施例中，存储器阵列将具有60层。其他实施例具有多于或少于60层。然而，图4B仅示出顶层。
图4B描绘了表示垂直列的多个圆。垂直列中的每一个包含多个选择晶体管和多个存储器单元。在一个实施例中，每个垂直列实现NAND串。例如，图4B描绘了垂直列422、432、442和452。垂直列422实现NAND串482。垂直列432实现NAND串484。垂直列442实现NAND串486。垂直列452实现NAND串488。下面提供垂直列的其他细节。由于在图4B中描绘的块在箭头332的方向上延伸，因而块包含比在图4B中所描绘的更多垂直列。
图4B还描绘了一组位线415，其包含位线411、412、413、414、…、419。因为仅描绘块的一部分，图4B示出了24个位线。多于24个位线连接到块的垂直列是可预期的。表示垂直列的圆中的每一个具有“x”，以说明其连接到一个位线。例如，位线414连接到垂直列422、432、442和452。
在图4B中描绘的块包含一组局部源极线344a、344b、344c、344d、344e。局部源极线也可以称为“局部互连体”。局部互连体344还用于将块的每层划分成四个区域，例如在图4B中描绘的顶层被划分成区域420、430、440和450，该区域被称为指状物。在实现存储器单元的块的层中，四个区域被称为由局部互连体分离的字线指状物。在一个实施例中，在块的共同级上的字线指状物在块的端部处连接在一起以形成单个字线。在另一个实施例中，在相同级上的字线指状物不连接在一起。在一个示例实现方式中，位线仅连接到区域420、430、440和450中的每一个区域中的一个垂直列。在该实现方式下，每个块具有十六行有源列并且每个位线连接到每个块中的四行。在一个实施例中，连接到共同的位线的四行中的所有行连接到相同的字线(经由连接在一起的相同级上的不同字线指状物)，因此系统使用源极侧选择线和漏极侧选择线来选择待经受存储器操作(编程、验证、读取和/或擦除)的四行中的一行(或另一子集)。
尽管图4B示出了具有四行垂直列的每个区域、在块中的四个区域和十六行垂直列，这些精确数量是示例实现方式。其他实施例可以包含每个块的更多或更少的区域，每个区域的更多或更少行的垂直列，以及每个块更多或更少行的垂直列。
图4B还示出了交错的垂直列。在其他实施例中，可以使用不同图案的交错。在一些实施例中，垂直列不交错。
图4C描绘了的三维存储器结构350的实施例的一部分，其示出了沿着图4B的线AA的截面图。该截面图通过垂直列432和434以及区域430(见图4B)切开。图4C的结构包括四个漏极侧选择层SGD0、SGD1、SGD2和SGD3；一个源极侧选择层SGS；四个虚设字线层DWLL1a、DWLL1b、DWLL2a和DWLL2b；以及用于连接到数据存储器单元的四十八个数据字线层WLL0-WLL47。其他实施例可以实现多于或少于四个漏极侧选择层、多于一个源极侧选择层、多于或少于四个虚设字线层，以及多于或少于四十八个数据字线层(例如96个字线层)。垂直列432和434描绘为通过漏极侧选择层、源极侧选择层、虚设字线层和字线层突出。在一个实施例中，每个垂直列包括NAND串。例如，垂直列432包括NAND串484。在下文列出的垂直列和层的下方是基板201。局部源极线344a、344c与基板201直接电接触。基板201在接触点处具有n+区域。垂直列432的NAND串具有在堆叠体底部的源极端和在堆叠体顶部漏极端。如与图4B保持一致的是，图4C示出了经由连接器415连接到位线414的垂直列432。
为了便于引述，漏极侧选择层SGD0、SGD1、SGD2和SGD3；源极侧选择层SGS；虚设字线层DWLL1a、DWLL1b、DWLL2a和DWLL2b；以及数据字线层WLL0-WLL47共同被称为导电层。在一个实施例中，导电层由TiN和钨的组合制成。在其他实施例中，其他材料(例如掺杂的多晶硅、诸如钨或金属硅化物的金属)可以用于形成导电层。在一些实施例中，不同的导电层可以由不同的材料形成。在导电层之间的是电介质层DL0-DL57。例如，电介质层DL50是在字线层WLL46的上方并且在字线层WLL47的下方。在一个实施例中，电介质层由SiO2制成。在其他实施例中，其他电介质材料可以用于形成电介质层。
沿着垂直列形成非易失性存储器单元，该垂直列通过堆叠体中的交替的导体和电介质层延伸。在一个实施例中，存储器单元布置在NAND串中。字线层WLL0-WLL47连接到存储器单元(也称为数据存储器单元)。虚设字线层DWLL1a、DWLL1b、DWLL2a和DWLL2b连接至虚设存储器单元。虚设存储器单元不存储用户数据，而数据存储器单元有资格存储用户数据。漏极侧选择层SGD0、SGD1、SGD2和SGD3用于将NAND串与位线电连接和断开。源极侧选择层SGS用于将NAND串与局部源极线344电连接和断开。
图4D描绘了图4C的区域429的截面图，其包含垂直列432的一部分。在一个实施例中，垂直列是圆的并且包含四个层；然而，在另一个实施例中，可以包含多于或少于四个层并且可以使用其他形状。在一个实施例中，垂直列432包含由电介质(例如SiO2)制成的内芯层470。还可以使用其他材料。围绕内芯层470的是半导体沟道471。在一个实施例中，半导体沟道471为多晶硅。还可以使用除了多晶硅之外的材料。注意到，连接到位线的是沟道471。围绕半导体沟道471的是隧穿电介质472。在一个实施例中，隧穿电介质472具有ONO结构。围绕隧穿电介质472的是电荷俘获层473，例如硅氮化物。还可以使用其他存储器材料和结构。本文所述的技术不限于任何特殊材料和结构。
图4D描绘了电介质层DL47、DL48、DL49、DL50和DL51，以及字线层WLL43、WLL44、WLL45、WLL46和WLL47。字线层中的每一个包含由氧化铝层477围绕的字线区域476。字线层与垂直列的物理交互形成存储器单元。因此，在一个实施例中，存储器单元包括沟道471、隧穿电介质472、电荷俘获层473、氧化物层(例如硅氧化物、硅氮氧化物)478、氧化铝层477和字线区域476。氧化铝层477和氧化物层478可以被共同称为阻挡层。例如，字线层WLL47和垂直列432的部分垂直列包括存储器单元MC1。字线层WLL46和垂直列432的一部分包括存储器单元MC2。字线层WLL45和垂直列432的一部分包括存储器单元MC3。字线层WLL44和垂直列432的一部分包括存储器单元MC4。字线层WLL43和垂直列432的一部分包括存储器单元MC5。在其他架构中，存储器单元可以具有不同结构；然而，存储器单元将仍是储存单元。
当对存储器单元进行编程时，电子储存在与存储器单元相关联的电荷俘获层473的一部分中。响应于在字线区域476上适当的电压，这些电子从沟道471通过隧穿电介质472进入电荷俘获层473。存储器单元的阈值电压(Vth)与储存电荷的数量成比例地增加。在一个实施例中，通过电子福勒-诺得海姆(Fowler-Nordheim)隧穿到电荷俘获层中来实现编程。在擦除操作期间，电子回到沟道或者将空穴注入到电荷俘获层中以与电子重新结合。在一个实施例中，经由例如栅致漏极泄漏(GIDL)的物理机制，使用空穴注入到电荷俘获层中来实现擦除。
尽管在上文讨论的示例存储器系统为包含具有电荷俘获材料的垂直NAND串的三维存储器结构，但是其他(2D和3D)存储器结构也可以使用本文所述的技术。例如，还可以使用浮置栅极存储器。
图4D的实施例的替代例是在垂直列432内完全地形成氧化铝层477。因此，氧化铝层477可以大致形成在描绘氧化物层478的位置。其他层471、472、473、478可以朝内移动。
在一些实施例中，制造3D存储器包括形成硅氧化物和硅氮化物的交替层。然后，在交替层中形成存储器孔。在存储器孔中形成存储器单元薄膜。硅氮化物是牺牲层，将其移除并且替换为作为存储器单元的控制栅极的导电材料。图5A-5D描绘了具有存储器孔的硅氧化物和硅氮化物的交替层的近视图。图5A-5D将用于解释以存储器开口形成存储器单元薄膜的可能问题。
图5A描绘了氧化物(例如硅氧化物)和牺牲材料(SAC)(例如硅氮化物(SiN)、多晶硅等等)的交替层，其具有在堆叠体500中形成的存储器孔(MH)。可以在晶体硅基板(未在图5A中示出)上形成交替层。基板可以是除了硅之外的半导体。存储器孔可以大致具有圆柱的形状。在形成存储器孔之后，可以期望执行清洗步骤以准备在存储器孔内形成材料。例如，晶体硅基板的表面可能具有从各种处理步骤得到的一些氧化物。该表面在这里被称为在存储器孔的底部暴露的表面。可以期望清洗晶体硅基板的表面。例如，可以期望从晶体硅基板的表面移除氧化物。
清洗步骤的一个类型是稀释的氢氟酸(DHF)清洗(或DHF浸泡)。DHF清洗移除残余氧化物。例如，DHF清洗可以用于从例如硅基板的硅的表面移除硅氧化物。然而，DHF清洗可能蚀刻存储器孔的垂直侧壁上的氧化物的暴露部分。对存储器孔的垂直侧壁上的氧化物的暴露部分的该蚀刻可能是不期望的。
图5B示出了因为DHF清洗而可能在氧化物中形成的腔体502。如上文提到的，DHF清洗的意图可以是从例如半导体基板的表面清洗氧化物。因此，腔体502可能是DHF清洗的无意的结果。在该示例中，腔体留下具有凹形形状的氧化物。腔体502的该形状可以归因于氧化物(例如硅氧化物)和牺牲材料(例如硅氮化物)之间的界面处有些较缓慢的蚀刻。注意到，DHF清洗还可以很小程度地蚀刻牺牲材料。然而，DHF清洗可以以比牺牲材料更快的速率蚀刻氧化物(例如硅氧化物)。存储器孔的垂直侧壁具有从顶部到底部的方向上的“波状”轮廓。
图5C示出了在DHF清洗之后，在存储器孔中形成的存储器单元薄膜。为了比较，图5C中的存储器单元薄膜的层与图4D中的所描绘的那些相似。因此，图5C描绘了芯470、沟道471、隧穿电介质472、电荷俘获层473和氧化物层478。在该情景下，层471、472、473、478可以被称为“存储器单元薄膜”。
当沉积氧化物层478时，其可以在存储器孔的垂直侧壁上形成共形层。因为存储器孔的垂直侧壁的氧化物中的腔体502，氧化物层478可能在氧化物层和牺牲层之间的每个界面处具有不连续512a。同样地，当沉积电荷俘获层473时，其可以在氧化层478上形成共形层。因为氧化层478中的不连续512a，电荷俘获层473可能在氧化物层和牺牲层之间的每个界面处具有不连续512b。同样地，当沉积隧穿电介质层472时，其可以在电荷俘获层473上形成共形层。因为电荷俘获层473中的不连续513b，电介质层472可能在氧化物层和牺牲层之间的每个界面处具有不连续512c。此外，存储器单元薄膜具有波状轮廓。
图5D示出了在牺牲材料(例如硅氮化物、多晶硅)已经被字线(或控制栅极)的钨替换之后的堆叠体。字线(WL)可以由除了钨以外的导电材料形成。另外，可以在存储器孔的外面存在阻挡层，例如在图4D中描绘的氧化铝区域477。因此，存储器单元薄膜可以由与图5D中描绘相比不同的层形成。
描绘了若干存储器单元510。在例如编程、读取或擦除的操作期间，可以将第一电压施加到字线(WL)并且将第二电压施加到沟道471。对于某些操作，WL电压高于沟道电压。然而，沟道电压可以高于WL电压。在任一种情况下，电压可以导致电场。图5D中的箭头表示当较高的电压施加到字线时(如在例如编程或读取操作中)的电场的方向。存储器单元薄膜的波状轮廓也可以导致“边缘”电场。在图5D中未描绘边缘电场。
图5D描绘了在电荷俘获层473中的一些俘获的寄生电荷(由电子或“e-”表示)，其可能由边缘电场产生。这种俘获寄生电荷可能发生在操作(例如编程、读取或擦除)期间。注意到，俘获电子的实际数量可以与图5D中表示的完全不同。另外，俘获寄生电荷的分布不是必须均匀的。例如，对于不同的存储器单元，可以存在不同数量的电子。另外，在直接邻接字线的区域中的电荷俘获层473中可以存在电子，其由对存储器单元进行编程而产生。然而，在图5D中未描绘这些电子。
俘获寄生电荷可以影响存储器单元的阈值电压。在一种情景下，编程为高阈值电压的存储器单元可以是“攻击者”，并且编程为低阈值电压的存储器单元可以是“受害者”。例如，由于俘获寄生电荷靠近受害者存储器单元，可以增加受害者存储器单元的阈值电压。这可以被称为近邻字线干扰。
图6是制造3D非易失性储存器的过程600的一个实施例的流程图。过程600可以用于制造3D NAND存储器，但不受此限制。通常，过程600可以用于形成3D存储器，其中存储器单元薄膜形成在存储器孔的垂直侧壁上，该存储器孔形成在第一材料和第二材料的交替层中。图7A-7I描绘了过程600的各个步骤的实施例的细节。在一个实施例中，当形成NAND串时使用过程600。当形成的结构为图3的三维单片存储结构350或者图4B-4D的示例3D NAND结构时，可以使用过程600。然而，过程600不限于这些示例。
在步骤602中，通过第一材料和第二材料的交替层的堆叠体形成开口。图7A描绘了半导体基板201上的第一材料702和第二材料704的交替层的堆叠体700。在一个实施例中，第一材料702为例如硅氮化物或多晶硅的牺牲材料。在一个实施例中，第二材料704为硅氧化物。第二材料704的硅氧化物可以与第一材料702的硅氮化物或多晶硅一起使用，但不限于此。在一个实施例中，半导体基板201具有主表面，在该主表面上方形成堆叠体700。在一个实施例中，第一材料702和第二材料704的交替层相对于半导体基板的主表面水平地延伸。在图7A中，交替层在x-y平面中延伸。
图7B描绘了在步骤602的一个实施例之后的结果。描绘了堆叠体700中的开口。开口向下延伸至半导体基板201。开口可以被称为存储器孔(MH)。开口在z方向上(或相对于交替层垂直地)延伸。开口具有由第一材料702和第二材料704的交替层限定的垂直侧壁。在一个实施例中，开口是圆柱形的。圆柱形开口的水平截面可以(但不限于)圆形、卵形或椭圆形。开口不需要为圆柱形的。例如，开口可以具有棱柱形的形状。如在本文中限定的棱柱形开口具有n边多边形的水平截面。棱柱形开口可以具有n边多边形基底、另一个全等的基底(具有相同的旋转取向)、以及结合两个基底的n个其他面(所述面可以是平行四边形)。“n”的数值可以是三个或更多个。开口(圆柱形、棱柱形等等)的直径可以从堆叠体的顶部到底部稍微变化。例如，开口可以在堆叠体的底部(靠近基板201的底部)处较窄。
注意到，可以执行过程600以同时在堆叠体700中形成多个开口。在一个实施例中，通过使用掩模形成开口。在掩模的布局中，开口可以是矩形(或正方形)。然而，由于光刻和工艺效应，在水平截面中，存储器孔开口的水平截面可能最初呈圆形或者接近于圆形。因此，开口(从顶部到底部)不必是完美的圆柱或完美的棱柱。例如，水平截面可以具有直线(或非常接近于直线)的一些部分和弧状(或非常接近于弧状)的一些部分。因此，可以理解的是，在一个实施例中，过程600中的与开口相关的工艺的各个步骤可以并行进行以用于堆叠体中的多个开口。
步骤604包含在开口的侧壁上形成硅氮化物的层。可以例如由化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、或任何适当的沉积技术来形成硅氮化物。图7C描绘了在步骤604的一个实施例之后的结果。硅氮化物的层706覆盖了相邻于层702、704的垂直侧壁，并且还覆盖了半导体基板201的先前暴露部分。半导体基板201的该部分可以描述为在存储器孔的“底部处”。在一个实施例中，硅氮化物的层是开口(MH)的垂直侧壁上的共形层。
步骤606包含在开口中移除覆盖堆叠体下方的半导体基板201的硅氮化物。在一个实施例中，使用反应离子蚀刻(RIE)从半导体基板201移除硅氮化物。步骤606可以包含定向RIE，其主要从半导体基板201蚀刻硅氮化物，而从MH的侧壁很少移除或不移除硅氮化物。
图7D描绘了在步骤606的一个实施例之后的结果。图7D示出了已经从半导体基板201的一部分移除硅氮化物706。例如，已经从开口的底部处的半导体基板201移除硅氮化物706。然而，硅氮化物706在开口的垂直侧壁上保持在位。因此，硅氮化物706保持为第一材料702和第二材料704上的保护层。注意到，半导体基板201可能在表面处具有一些氧化物。例如，半导体基板201可以是硅基板，其在存储器孔中的表面上具有硅氧化物。氧化物的可能原因是由于通过堆叠体700蚀刻以形成开口的工艺。氧化物的其他可能原因是由于将从半导体基板201移除硅氮化物的工艺。
步骤608包含在开口中清洗半导体基板201的暴露的部分。步骤608可以包含从半导体基板201清洗(或移除)氧化物。在一个实施例中，在开口内进行稀释的氢氟酸(DHF)浸泡(或清洗)以清洗半导体基板201的表面。例如，可以从硅半导体基板的表面移除硅氧化物。注意到，在步骤608期间，保护性硅氮化物层706在开口的垂直侧壁上在位。从而，第一材料和第二材料受保护。在一个实施例中，第二材料为硅氧化物。因此，保护堆叠体700中的该硅氧化物在清洗半导体基板201(例如从其移除氧化物)时免受不期望的蚀刻。
步骤610包含在开口中形成半导体，并且与半导体基板201接触。在一个实施例中，半导体将作为形成在开口中的存储器单元的串的选择晶体管的本体。图7E描绘了在步骤610的一个实施例之后的结果。图7E描绘了与半导体基板201接触的半导体区域708。在一个实施例中，半导体区域708与半导体基板201直接接触。“直接接触”意味着在半导体区域708和半导体基板201之间不存在介于中间的材料。
在一个实施例中，步骤610包含外延生长，使用半导体基板201作为半导体区域708的外延生长的晶体基板。因此，半导体区域708可以是晶体半导体。在一个实施例中，半导体区域708是单晶半导体。在一个实施例中，半导体基板201和半导体区域708二者是晶体硅。然而，半导体基板201和半导体区域708二者可以是除了硅以外的晶体半导体。
半导体区域708不需要是单晶半导体。也不需要使用外延生长形成半导体区域708。例如，半导体区域708可以是非晶半导体，如沉积的。在某些点处可以使用热退火以由非晶半导体形成多晶半导体。
半导体区域708和半导体基板201不需要是相同材料。例如，半导体基板201可以是硅，并且半导体区域708可以是除了硅之外的半导体，例如锗或III-V族半导体。
步骤612包含将硅氮化物706的至少一部分转化为氧化物。氧化物可以包括(但不限于)硅氧化物。在一个实施例中，步骤612可以包括在开口中将硅氮化物的层的暴露部分转化为氧化物。硅氮化物706的层的“暴露部分”是指在开口中的硅氮化物706的未被半导体区域708覆盖的部分。在一个实施例中，在开口中的硅氮化物706的暴露部分中的至少一些转化为硅氧化物。在一个实施例中，在开口中的硅氮化物706的基本上整个暴露部分转化为硅氧化物。注意到，一些硅氮化物706可以保持未被转化。例如，根据时间、温度、反应物和可能的其他因素，最接近于堆叠体的一些硅氮化物706可以保持为硅氮化物。然而，可以建立工艺条件使得在步骤612中暴露于反应物的硅氮化物706的基本上全部转化为氧化物，例如硅氧化物。
在一个实施例中，步骤612包括湿法氧化工艺。在一个实施例中，步骤612包括将氧和卤素的混合物引入到开口中。在一个实施例中，步骤612包括将氧反应物和含氟化合物的混合物引入到开口中。在一个实施例中，引入氧和卤素时的温度至少为500摄氏度。在一个实施例中，引入氧和卤素时的温度至少为600摄氏度。在一个实施例中，引入氧和卤素时的温度至少为700摄氏度。较高的温度可以加速暴露的硅氮化物的氧化速率。
不需要将开口中的暴露的硅氮化物706的全部转化为硅氧化物。在一个实施例中，开口中的暴露的硅氮化物706的至少一部分转化为硅氮氧化物。
图7F描绘了在步骤612的一个实施例之后的结果。在该实施例中，硅氮化物的一部分已经转化为氧化物478。在该示例中，硅氮化物的暴露部分已经转化为氧化物478。在一个实施例中，注意到，氧化物478可以用作存储器单元(其将随后形成)的控制栅极和电荷储存区域之间的阻挡层。例如，在开口的垂直侧壁上暴露的硅氮化物706可以转化为，例如硅氧化物、硅氮氧化物、硅氧化物和硅氮氧化物的组合等等。另外，已经在半导体区域708的暴露表面上形成一些氧化物710。在半导体区域708上的氧化物710可以是半导体氧化物。例如，如果半导体区域708是硅，则氧化物710可以是硅氧化物。注意到，硅氮化物层706的不暴露于反应物的混合物的一部分可以保持为硅氮化物。在图7F中，硅氮化物层706的与半导体区域708的侧壁相邻的一部分不暴露于反应物的混合物，并且不转化为氧化物。
步骤614包含在开口中形成存储器单元。在一个实施例中，在开口中形成存储器单元的至少部分的串。例如，可以在开口中形成存储器单元的串的串沟道(例如NAND串沟道)和电荷储存区域的电荷储存薄膜(或层)。在一个实施例中，电荷储存薄膜是作为存储器单元的电介质电荷区域的电介质电荷薄膜。在一个实施例中，电荷储存薄膜是作为存储器单元的导电浮置栅极的导电薄膜。存储器单元薄膜还可以包括在电荷储存薄膜和串沟道之间的隧穿电介质薄膜(或层)。
步骤614可以包含从半导体区域708移除氧化物710。在一个实施例中，反应离子蚀刻(RIE)用于从半导体区域708移除氧化物710。步骤614可以包含各向异性蚀刻工艺以蚀刻氧化物710。步骤614可以包含各向同性蚀刻工艺以蚀刻氧化物710。图7G描绘了在从半导体区域708移除氧化物710之后的结果。可选地，从半导体区域708移除氧化物可以等待，直到在形成存储器单元薄膜的各种层之后。
步骤614还可以包含形成存储器单元薄膜的各种层。注意到，“形成存储器单元薄膜的层”不需要在步骤614中形成存储器单元薄膜的全部层。图7H描绘了在步骤614的一个实施例之后的结果。在该示例中，存储器单元薄膜包含沟道471、隧穿电介质472、电荷俘获层473和氧化物层(例如硅氧化物、硅氮氧化物等等)478。存储器单元薄膜可以包括不同材料的层。存储器单元薄膜具有在z方向上笔直的、或接近笔直的轮廓。这防止或减少电荷在电荷俘获层473中发生俘获。此外，近邻字线干扰被防止或减少。注意到，可以由字线的导电材料(或控制栅极)替换硅氮化物。
总体上，形成存储器单元薄膜的各种层可以包括沉积连续的材料层。与图8结合描述形成存储器单元薄膜的各种层的一个实施例的其他细节。
步骤616包含形成存储器单元的控制栅极。在一个实施例中，步骤616包括用控制栅极的导电材料替换第一材料702。步骤616还可以包含在半导体区域708上形成栅极氧化物。
图7I描绘了在步骤616的一个实施例之后的结果。第一材料702已经由控制栅极的导电材料712替换。与半导体区域708相邻的硅氮化物已经被移除。氧化物714已经形成在移除硅氮化物的位置。氧化物714可以是从半导体区域708的表面区域形成的半导体氧化物。例如，如果半导体区域708是硅，则氧化物714可以是硅氧化物。
在过程600之后，可以进行其他步骤，例如形成位线和到串沟道的位线接触。
图8是在硅氧化物和硅氮化物的交替层的堆叠体中的存储器孔中形成存储器单元薄膜的过程800的一个实施例的流程图。过程800提供了图6的过程600的一个实施例的进一步细节。图9A-9J描绘了图8的过程800的各个步骤之后的结果。图9A-9J描绘了与图4C的实施例相似的示例。在过程800中，存储器单元薄膜可以用于形成NAND串。过程800可以适用于形成具有在存储器孔中形成的存储器单元薄膜的其他类型的存储器单元。
在图8中，步骤不需要必须按照指示的次序的离散步骤来进行。可以进行各种修改。此外，还可以进行从半导体制造的领域是已知的但是未在文中明确描述的其他步骤。图8表示“字线最后(word line last)”技术，其中在形成NAND串之后形成字线。例如，在形成NAND串之后，牺牲硅氮化物可以至少部分地用金属替换。
在过程800之前，可以在基板201中形成堆叠体下面的电路和金属层。可以在半导体基板201中形成各种电路。例如，金属层M0可以用于例如电力线和全局控制信号，并且金属层M1可以用于例如位线和总线信号。在一些情况下，为了使得信号布线较容易并且为了节省面积，还可以使用第三金属(M2)，例如在阵列下面总共三个(或更多个)金属层。可以由图案化的金属薄膜制造金属层。例如，铝可以用于顶部金属层，而其他层为钨。可能地，采用对应的集成方案，可以使用铜代替上层的铝。对于硅化而言，例如可以使用Ni、Ti、Co或W。注意到不需要在基板201上形成电路。另外，在过程800完成后，电路中的至少一些可以形成在阵列的顶部之上。例如，前文所述的金属层M0、M1和可选的M2可以形成在存储器阵列上。
步骤802包含在半导体基板201的上方沉积交替的硅氧化物(例如SiO2)/硅氮化物(例如SiN)层。硅氮化物是牺牲层，其将至少部分地由金属替换以形成字线(以及源极选择线(SGS)和漏极选择线(SGD或SG))。阻挡层(例如图4D，477)的一部分可以与字线相邻地形成。将使用硅氧化物用于在金属字(和选择)线之间的绝缘层。可以使用其他绝缘体代替硅氧化物。可以使用其他牺牲材料代替硅氮化物。在一个实施例中，牺牲材料为多晶硅。
步骤804包含在交替的硅氧化物(SiO2)/硅氮化物(SiN)层中蚀刻狭缝。步骤806包含在用绝缘体填充狭缝。注意到，稍后在过程800中，该绝缘体的至少一部分将被移除。最终可以使用这些狭缝作为过程800中所提到的第二开口。因此，这些狭缝可以具有与在图3中描绘的局部源极线344相似的形状。注意到，这种狭缝可以延伸块的整个长度。
步骤808包含在硅氮化物和硅氧化物的交替层中蚀刻存储器孔(MH)。反应离子蚀刻可以用于蚀刻存储器孔。在存储器阵列区域，密集地放置存储器孔。例如，存储器孔可以具有70-110纳米(nm)(70-110x 10-9米)的直径。这是示例范围，也可以使用其他范围。另外注意到，可以从顶部到底部改变直径。步骤808是来自图6的过程600的步骤602的一个实施例。
图9A描绘了在步骤808的一个实施例之后的结果。图9A示出了在半导体基板201上的堆叠体900中与绝缘层(DL0-DL7和DL57)交替分布的牺牲材料(SAC0–SAC6和SAC56)。在该示例中可以存在更多或更少的层。牺牲层SAC7至SAC55未在图9A中描绘。绝缘层DL8至DL56未在图9A中描绘。图9A与图4C的器件的形成一致，其示出了两个存储器孔432、434和两个源极线344b、344c。在图9A中的两个垂直存储器孔(MH)对应于存储器孔432、434。在图9A中，区域902a、902b是已经使用绝缘体填充狭缝的位置。源极线344b、344c将最终形成在区域902a、902b中。
在该实施例中，牺牲层是硅氮化物(SiN)并且将最终是层SGS、DWLL2a、DWWL2b、WLL0-WLL47、DWLL1b、DWWL2a、SGD3、SGD2、SGD1和SGD0(需要注意的是，在一个实施例中氧化铝层477也可以形成在由牺牲层空出的区域中)。在该实施例中绝缘层为硅氧化物。两个存储器孔(MH)描述为通过交替的牺牲层和绝缘层垂直地延伸。存储器孔向下延伸至半导体基板201，其在一个实施例中由硅形成。蚀刻存储器孔可以在半导体基板201中蚀刻到中途。描述了示出形成的方向的x-y-z坐标系。存储器孔各自具有平行于z轴的主轴线。
图9B示出了步骤808之后的来自图9A的牺牲层SAC56的截面视图，其示出了存储器孔(MH)的一种可能图案。这不是仅有的可能图案。例如，存储器孔不需要如所描绘的那样交错。描述了示出形成的方向的x-y-z坐标系。注意到，线A-A’指示图9A是沿着图9B的线A-A’的截面。在该示例中，还注意到，存储器孔在水平方向(例如x-y平面)上具有圆形截面。存储器孔在水平截面中不需要是圆形的。注意到，存储器孔可以在不同的层中具有不同的直径。例如，存储器孔可以在下层处具有较小直径。图9B示出了绝缘体填充的狭缝902a、902b在x方向上延伸。
步骤810是将硅氮化物的层沉积到存储器孔的每一个中。步骤810是来自过程600的步骤604的一个实施例。可以例如由化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、或任何适当的沉积技术来形成硅氮化物。图9C描绘了在步骤810的一个实施例之后的结果。图9C示出了在每个存储器孔的垂直侧壁上的硅氮化物706的层。硅氮化物706的层还覆盖半导体基板201的之前暴露的部分。硅氮化物706的层在存储器孔的外面覆盖堆叠体900的顶部，但这不是要求。
步骤812是反应离子蚀刻(RIE)，以从存储器孔的底部移除硅氮化物。在一个实施例中，使用反应离子蚀刻(RIE)从半导体基板201移除硅氮化物。图9D描绘了在步骤812的一个实施例之后的结果。步骤812是来自过程600的步骤606的一个实施例。图9D示出了已经从半导体基板201的一部分移除硅氮化物706。例如，已经在开口的底部处从半导体基板201移除硅氮化物706。
步骤814是DHF清洗(也称为“预清洗”)。步骤814为外延生长准备半导体基板201的表面。步骤814可以包含从半导体基板201清洗(或移除)氧化物。例如，可以从硅半导体基板的表面移除硅氧化物。注意到，在步骤814期间，保护性硅氮化物层706在存储器孔的垂直侧壁上在位。因此，堆叠体900中的硅氧化物和硅氮化物受到保护。因此，在一个实施例中，在从半导体基板201移除氧化物时，保护硅氧化物层免受非期望的蚀刻。
步骤816包含使用半导体基板201作为晶体基板的晶体硅的外延生长。步骤816是来自过程600的步骤610的一个实施例。图9E描绘了步骤816之后的结果，其示出了在存储器孔(MH)的底部中的硅区域908。注意到，硅区域908将作为源极侧选择晶体管的本体。硅区域908可以覆盖底部附近(例如在DL0、牺牲层SAC0、以及DL1的部分处)的存储器孔的垂直侧壁。在实施例中，硅区域908与基板201直接接触。注意到，步骤816可以针对本体形成除了硅以外的半导体。
步骤818包含硅氮化物706的至少一部分的氧化，以形成阻挡层。步骤818是来自过程600的步骤612的一个实施例。在一个实施例中，步骤818包括将氧和卤素的混合物引入到存储器孔中。在一个实施例中，步骤818包括将氧反应物和含氟化合物的混合物引入到存储器孔中。在一个实施例中，温度至少为500摄氏度。在一个实施例中，温度至少为600摄氏度。在一个实施例中，温度至少为700摄氏度。较高的温度可以加速暴露的硅氮化物的氧化速率。不需要将存储器孔中暴露的硅氮化物706全部转化为硅氧化物。在一个实施例中，在存储器孔中暴露的硅氮化物706的至少一部分转化为硅氮氧化物。
图9F描绘了在步骤818的一个实施例之后的结果。转化为氧化物的硅氮化物层706的部分被标记为478。还在硅区域908上描绘了一些氧化物。该氧化物可以是硅氧化物，其可以在步骤818期间从硅氧化物区域908的表面区域的氧化得到。硅氮化物层706的未转化的部分描绘为与每个硅区域908的侧壁相邻。
步骤820是在存储器孔中沉积电荷俘获层(CTL)473。在一个实施例中，例如SiN的氮化物沉积为电荷俘获层473。其可以在阻挡层478上沉积为共形层。电荷俘获层可以覆盖垂直侧壁上的阻挡层478，以及硅区域908的表面上的氧化物。可以例如由化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、或任何适当的沉积技术来形成电荷俘获层473。
步骤822为在存储器孔中沉积隧穿电介质472的层中的至少一个。隧穿电介质472可以在电荷俘获层473上沉积为共形层。因此，隧穿电介质472可以覆盖电荷俘获层473的垂直侧壁，以及电荷俘获层473在硅区域908上的部分。可以例如由化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、或任何适当的沉积技术来形成隧穿电介质472。
步骤822可以包含沉积多个层，例如SiO2和SiON，其中SiO2最接近电荷俘获区域(例如SiN)。隧穿电介质还可以包含SiO2和ISSG(原位蒸汽生成)形成的氧化物，其中SiO2最接近电荷俘获区域。隧穿电介质还可以包含三个层：SiO2、SiON和ISSG形成的氧化物。
步骤824是在隧穿介质层之上沉积保护层。在一个实施例中，沉积硅氧化物的层。作为两个示例，这可以使用CVD或ALD来沉积。硅氧化物的厚度可以大约为5nm。然而，它可以更厚或更薄。在随后的蚀刻步骤期间，保护层可以用于保护隧穿电介质。
步骤826包含在存储器孔的底部处蚀刻以暴露硅区域908。在一个实施例中，这是反应离子蚀刻(RIE)。步骤826可以包含一个或多个各向异性蚀刻工艺以顺序地蚀刻各种层。蚀刻可以包含零个或更多个各向同性蚀刻工艺和零个或更多个各向异性蚀刻工艺。
步骤828是湿法蚀刻后清洁。该步骤移除了(来自步骤824的)保护层。在一个实施例中，湿法蚀刻用于移除硅氧化物保护层。另外，来自步骤826的蚀刻的聚合物残余物被蚀刻掉。
图9G示出了在步骤828之后的结果。该蚀刻已经在存储器孔的底部处的存储器薄膜中形成间隙以暴露硅区域908的顶部。蚀刻已经穿过(多个)隧穿介质层472的水平部分、穿过电荷俘获层473的水平部分，并且穿过存储器孔的底部处的氧化物的水平部分。
步骤830是在存储器单元的半导体沟道的存储器孔中形成半导体层。半导体层包含半导体材料，诸如至少一种单质半导体材料、至少一种III-V族化合物半导体材料、至少一种II-VI族化合物半导体材料、至少一种有机半导体材料、或者在本领域已知的其他半导体材料。在一个实施例中，半导体层包含非晶硅或者多晶硅。可以由共形沉积方法(例如低压化学气相沉积(LPCVD))形成半导体层。半导体层的厚度可以在从2nm到101nm的范围中，但还可以采用更小和更大的厚度。半导体层可以部分地填充每个存储器开口中的腔体，或者可以完全填充每个存储器开口中的腔体。
步骤832是形成半导体沟道的内部的电介质芯的可选步骤。电介质芯层包含例如硅氧化物或者有机硅酸盐玻璃的电介质材料。可以由共形沉积方法(例如低压化学气相沉积(LPCVD))或者自平坦化沉积工艺(例如旋涂)沉积电介质芯层。
过程800的某些步骤在存储器孔中形成存储器单元薄膜。例如，步骤820、822、830是在存储器孔中形成存储器单元薄膜的至少一部分的一个实施例。形成存储器单元薄膜不限于步骤820、822、830。
步骤834是将存储器孔外面的存储器单元薄膜的一部分移除。例如可以通过凹陷蚀刻或化学机械平坦化(CMP)移除各种层的水平部分。可选地，可以在半导体沟道的漏极端部中植入n型掺杂物。在一个实施例中，这形成了漏极端部处的n+区域，其减少了与位线接触的接触电阻。图9H描绘了在步骤834之后的结果。图9H示出了在存储器孔中添加半导体沟道471和可选的芯电介质470。
步骤836是蚀刻狭缝902。这移除了狭缝中的材料，并且被完成以允许移除牺牲硅氮化物并沉积金属。
步骤838包含经由狭缝进行蚀刻以移除堆叠体900中的硅氮化物层的部分。步骤838还移除了在步骤810中被沉积但未在步骤818中转化为氧化物的硅氮化物的部分。
蚀刻可以涉及经由狭缝引入蚀刻剂(其对硅氮化物具有较高选择性)，而移除硅氮化物层。湿法蚀刻对硅氧化物的选择性相对不是很高，使得实质上不移除硅氧化物。蚀刻可以对于硅氮化物比对于硅氧化物具有相对更高的选择性(例如，1000倍，或更通常的，100倍或更多倍)。还注意到，蚀刻不应当移除NAND串。
湿法蚀刻应当基本上移除其中正在形成NAND串(存储器单元区域)的整个硅氮化物层，使得当移除的硅氮化物的区域至少部分地由金属替换时，该金属将基本上在存储器单元区域中的整个层中延伸。因此，不同级的字线层应当相互隔离开且不短接在一起。这与蚀刻方法无关，例如不论蚀刻剂是否经由狭缝、存储器孔、其他孔或空隙、或者其组合被引入。存储器孔中的NAND串作为锚(anchor)，其在由通过狭缝的蚀刻移除硅氮化物时支撑硅氧化物层。
各种蚀刻技术可以用于蚀刻硅氮化物。在一个实施例中，可以由加热或热磷酸(H3PO4)蚀刻氮化物。作为示例，磷酸的沸点随着酸的浓度而改变。例如，对于在79.5％–94.5％之间的酸浓度的范围，沸点可以从140℃-200℃改变。硅氮化物的蚀刻速率随着温度和酸的浓度而改变。因为在高温下操作浴，所以水容易从溶液蒸发，并且磷酸的浓度改变。因此，这可以认为是“湿法”蚀刻的类型。然而，由于可以应用其他蚀刻技术，对于氮化物不是必须需要湿法蚀刻。在其他实施例中，堆叠体中的牺牲材料可以是除了硅氮化物以外的材料。因此，可以使用不同类型的蚀刻工艺和蚀刻剂。
图9I描绘了在步骤838的一个实施例之后的结果。凹陷(REC0-REC6，REC56)被示出在牺牲层SAC0-SAC6和SAC56的所在位置。还注意到，已经移除与硅区域908的侧壁相邻的硅氮化物层706的未转化部分。
步骤840是形成源极侧选择晶体管的栅氧化物的可选步骤。步骤840可以包含对硅区域908的侧壁进行氧化以形成栅氧化物。
在可选的步骤842中，在凹陷中形成阻挡层的一部分。在一个实施例中，阻挡层的该部分是Al2O3层。可以通过狭缝从存储器孔的外面由ALD沉积阻挡层的该部分。
步骤844包含经由狭缝在凹陷中沉积金属(例如一个或多个层)。在一个实施例中，金属是钨。这形成了金属/氧化物堆叠体。在狭缝中提供金属以填充在移除牺牲材料时留下的凹陷。化学气相沉积(CVD)或原子层沉积(ALD)可以用于沉积金属。
步骤846是在狭缝中形成材料以用于局部源极线(也被称为局部互连体)。步骤846可以包含在狭缝中沉积绝缘体层以覆盖狭缝的垂直侧壁。最初，绝缘层还可以覆盖狭缝的底部处的基板。狭缝中的绝缘层可以被蚀刻以形成源极线的开口。在一个实施例中，由于蚀刻绝缘层而暴露基板201。步骤846可以包含在狭缝中沉积一个或多个导电填充材料。导电填充材料用作源极线。例如，第一导电填充材料可以包含掺杂的半导体材料例如掺杂的多晶硅。可以在狭缝的下部部分中使用第一导电填充材料。第二导电填充材料可以包含至少一个金属材料，例如导电金属氮化物材料(例如TiN)和金属(例如W、Co或Ru)的组合。步骤846还可以包含一个或多个蚀刻步骤以移除过量的填充材料(对于第一填充材料和第二填充材料二者而言)。
图9J描绘了在步骤846的一个实施例之后的结果。在硅区域908的侧壁上描绘了栅氧化物区域962。已经用导电材料填充堆叠体中的凹陷。因此，凹陷层被重现标记为SGS、DWLL2a、DWLL2b、WLL0、WLL1、WLL2、WLL3和SGD0。因为氧化铝层被描述为可选的，它未在图9I中描绘。然后，在一个实施例中，如在图4D中，存储器孔的外面存在氧化铝层477。
源极线344目前形成在狭缝中。绝缘层944提供源极线344和导电层(SGS、DWLL2a、DWLL2b、WLL0、WLL1、WLL2、WLL3和SGD0)之间的电绝缘体。
在步骤846之后，可以进行附加步骤以形成位线接触、源极线接触、位线、全局源极线等等。
为了图示和描述的目的，已经呈现了前述的详细描述。不旨在穷举或受限于所公开的精确形式。鉴于上述教导，可以进行多个修改和变形。选择所描述的实施例，以便最佳地解释原理及其实际应用，从而使得本领域其他技术人员能够最佳地利用各种实施例以及如适合于预期的特定用途的各种修改。旨在由所附的权利要求限定范围。

Claims (20)

1.一种制造非易失性储存器的方法，所述方法包括：
通过第一材料和第二材料的交替层的堆叠体形成开口，所述开口具有侧壁，所述开口延伸至半导体基板；
在所述开口的侧壁之上形成硅氮化物的层；
清洗在所述开口中暴露的所述半导体基板的部分，在所述硅氮化物的层在所述侧壁之上在位的情况下进行所述清洗；以及
在清洗所述半导体基板之后，在所述开口中形成存储器单元薄膜的层。
2.根据权利要求1所述的方法，还包括：
在清洗所述半导体基板之后，将所述开口中的所述硅氮化物的层的暴露部分转化为氧化物。
3.根据权利要求2所述的方法，其中所述存储器单元薄膜包括电荷储存层，并且还包括：
用导电材料替换所述第一材料，其中转化为所述氧化物的所述硅氮化物用作所述导电层和所述电荷储存层之间的阻挡层。
4.根据权利要求1所述的方法，其中所述清洗在所述开口中暴露的所述半导体基板的部分包括从所述半导体基板的表面移除氧化物。
5.根据权利要求4所述的方法，其中所述第二材料是硅氧化物。
6.根据权利要求5所述的方法，其中所述第一材料是硅氮化物。
7.根据权利要求5所述的方法，其中所述第一材料是多晶硅。
8.根据权利要求5所述的方法，其中所述清洗所述半导体基板的部分包括进行稀释的氢氟酸(DHF)清洗。
9.根据权利要求1所述的方法，还包括：
使用所述半导体基板作为半导体区域的外延生长的晶体基板，在所述开口中形成所述半导体区域，其中在形成所述半导体区域之后形成所述存储器单元薄膜。
10.根据权利要求9所述的方法，还包括：
在所述开口中形成所述半导体区域之后，将所述开口中的所述硅氮化物的层的暴露部分转化为硅氧化物；
从所述堆叠体移除所述第一材料的层，在所述第二材料的层之间的所述堆叠体中留下凹陷，其包括移除未被转化为硅氧化物的所述硅氮化物的层的部分，移除未被转化为硅氧化物的所述硅氮化物的层的所述部分使得所述开口中的所述半导体区域的侧壁在凹陷中暴露；以及
在所述凹陷中沉积导电材料，其中所述硅氧化物用作所述导电材料与所述存储器单元薄膜中的电荷储存区域之间的阻挡层。
11.根据权利要求10所述的方法，还包括：
在将所述导电材料沉积在凹陷中之前，在形成在所述开口中的所述半导体区域的侧壁上形成栅极电介质。
12.一种制造三维存储器阵列的方法，所述方法包括：
通过牺牲材料和硅氧化物的交替层的堆叠体形成存储器孔，所述存储器孔各自具有侧壁，所述存储器孔延伸至晶体半导体基板；
在所述存储器孔之上形成硅氮化物的层；
移除所述存储器孔中的所述硅氮化物的覆盖所述晶体半导体基板的部分；
从暴露在所述存储器孔中的所述晶体半导体基板移除氧化物，在所述硅氮化物的层在所述存储器孔的侧壁之上在位的情况下进行所述氧化物的移除；
在从所述晶体半导体基板移除所述氧化物之后，在所述存储器孔中形成晶体半导体且与所述晶体半导体基板直接接触；以及
在所述存储器孔中形成所述晶体半导体之后，在所述存储器孔中的一些中形成存储器单元薄膜的层。
13.根据权利要求12所述的方法，还包括：
在所述存储器孔中形成所述晶体半导体之后，将所述存储器孔中的所述硅氮化物的层的暴露部分转化为氧化物。
14.根据权利要求12所述的方法，其中形成所述存储器单元薄膜包括形成电荷储存层，并且还包括：
用控制栅极的导电材料替换所述牺牲材料，其中转化为所述氧化物的所述硅氮化物用作所述导电层和所述电荷储存层之间的阻挡层。
15.根据权利要求14所述的方法，其中所述形成电荷储存层包括形成存储器单元的电荷俘获区域的电介质层。
16.根据权利要求14所述的方法，其中所述形成电荷储存层包括形成存储器单元的浮置栅极的导电层。
17.根据权利要求12所述的方法，还包括：
在所述存储器孔中形成所述晶体半导体之后，将所述存储器孔中的所述硅氮化物的层的暴露部分转化为硅氮氧化物，其中所述存储器单元薄膜形成在所述硅氮氧化物上。
18.根据权利要求12所述的方法，其中在所述存储器孔中形成晶体半导体包括使用所述晶体半导体基板作为晶体基板来生长用于源极侧选择晶体管的本体。
19.一种制造非易失性储存器的方法，所述方法包括：
在晶体硅基板之上形成硅氧化物和硅氮化物的交替层的堆叠体，所述硅氧化物和硅氮化物的层相对于所述晶体硅基板的主表面水平地延伸；
在所述硅氧化物和硅氮化物的交替层中蚀刻存储器孔，所述存储器孔中的每一个具有侧壁，所述存储器孔相对于所述晶体硅基板的主表面垂直地延伸；
在所述存储器孔中的每一个的所述侧壁之上沉积硅氮化物；
移除硅氮化物，所述硅氮化物覆盖在所述存储器孔的底部处的所述晶体硅基板；
在所述硅氮化物的层在存储器孔的侧壁之上在位的情况下，从所述晶体硅基板移除硅氧化物；
在从所述晶体硅基板移除所述硅氧化物之后，在所述存储器孔的底部处形成晶体硅并且与所述晶体硅基板直接接触；
在所述存储器孔的底部处形成所述晶体硅之后，转化所述存储器孔中的所述硅氮化物的层的暴露部分；
在所述存储器孔中的所述硅氧化物上形成电荷俘获层；
在所述存储器孔中的所述电荷俘获层上形成隧穿电介质；以及
在所述存储器孔中的所述隧穿电介质上形成NAND串的沟道。
20.根据权利要求19所述的方法，还包括：
从所述堆叠体移除所述硅氮化物的层在所述硅氧化物的层之间的所述堆叠体中留下凹陷；以及
在所述凹陷中沉积所述NAND串的控制栅极的导电材料，其中所述硅氧化物用作所述导电材料层和所述电荷俘获层之间的阻挡层。
CN201810151699.XA 2017-03-02 2018-02-14 在堆叠体开口中形成存储器单元薄膜 Active CN108538846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/448,409 2017-03-02
US15/448,409 US10020314B1 (en) 2017-03-02 2017-03-02 Forming memory cell film in stack opening

Publications (2)

Publication Number Publication Date
CN108538846A true CN108538846A (zh) 2018-09-14
CN108538846B CN108538846B (zh) 2022-08-26

Family

ID=60655147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810151699.XA Active CN108538846B (zh) 2017-03-02 2018-02-14 在堆叠体开口中形成存储器单元薄膜

Country Status (3)

Country Link
US (1) US10020314B1 (zh)
CN (1) CN108538846B (zh)
WO (1) WO2018160242A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496359A (zh) * 2018-10-08 2019-03-19 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110620078A (zh) * 2019-09-16 2019-12-27 长江存储科技有限责任公司 一种沟道孔内的阻挡氧化层生成方法
CN110767656A (zh) * 2019-09-17 2020-02-07 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111653574A (zh) * 2017-08-31 2020-09-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN113013173A (zh) * 2021-03-08 2021-06-22 长江存储科技有限责任公司 一种3d nand存储器件的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102630710B1 (ko) * 2015-12-31 2024-01-26 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법
JP6946463B2 (ja) * 2017-06-05 2021-10-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ワードライン抵抗を低下させる方法
US10381229B2 (en) * 2017-08-24 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device with straddling drain select electrode lines and method of making thereof
US10797067B2 (en) * 2017-08-31 2020-10-06 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabricating method thereof
JP6956592B2 (ja) * 2017-10-31 2021-11-02 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
JP2020047786A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 半導体記憶装置
KR102698151B1 (ko) 2019-05-17 2024-08-23 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2021150602A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
US11398496B2 (en) * 2020-04-27 2022-07-26 Sandisk Technologies Llc Three-dimensional memory device employing thinned insulating layers and methods for forming the same
US11489043B2 (en) 2020-04-27 2022-11-01 Sandisk Technologies Llc Three-dimensional memory device employing thinned insulating layers and methods for forming the same
US20230066753A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Electronic devices including vertical strings of memory cells, and related memory devices, systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130065369A1 (en) * 2010-10-05 2013-03-14 Sang-Ryol Yang Three dimensional semiconductor memory device and method of fabricating the same
US20130341702A1 (en) * 2011-01-24 2013-12-26 Imec Vertical Memory Device and Method for Making Thereof
US20150155297A1 (en) * 2013-11-29 2015-06-04 Dae-hong Eom Methods of fabricating semiconductor devices having double-layered blocking insulating layers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434109A (en) 1993-04-27 1995-07-18 International Business Machines Corporation Oxidation of silicon nitride in semiconductor devices
US8395206B2 (en) * 2008-10-09 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9230980B2 (en) * 2013-09-15 2016-01-05 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
WO2016046602A1 (zh) * 2014-09-26 2016-03-31 三星电子株式会社 半导体存储器件及其制造方法
US9236396B1 (en) 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
US9478558B2 (en) 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9543318B1 (en) 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
CN105374826B (zh) 2015-10-20 2019-01-15 中国科学院微电子研究所 三维半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130065369A1 (en) * 2010-10-05 2013-03-14 Sang-Ryol Yang Three dimensional semiconductor memory device and method of fabricating the same
US20130341702A1 (en) * 2011-01-24 2013-12-26 Imec Vertical Memory Device and Method for Making Thereof
US20150155297A1 (en) * 2013-11-29 2015-06-04 Dae-hong Eom Methods of fabricating semiconductor devices having double-layered blocking insulating layers

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653574A (zh) * 2017-08-31 2020-09-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN111653574B (zh) * 2017-08-31 2021-03-12 长江存储科技有限责任公司 三维存储器件及其制造方法
CN111341787B (zh) * 2018-10-08 2021-08-27 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
CN109496359A (zh) * 2018-10-08 2019-03-19 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
CN109496359B (zh) * 2018-10-08 2020-04-28 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
CN111341787A (zh) * 2018-10-08 2020-06-26 长江存储科技有限责任公司 利用自然氧化层形成具有沟道结构的三维存储器件的方法
US10854626B2 (en) 2018-10-08 2020-12-01 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device having channel structures with native oxide layer
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110620078A (zh) * 2019-09-16 2019-12-27 长江存储科技有限责任公司 一种沟道孔内的阻挡氧化层生成方法
CN110620078B (zh) * 2019-09-16 2022-07-08 长江存储科技有限责任公司 一种沟道孔内的阻挡氧化层生成方法
CN110767656A (zh) * 2019-09-17 2020-02-07 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110767656B (zh) * 2019-09-17 2023-06-16 长江存储科技有限责任公司 3d存储器件及其制造方法
CN113013173A (zh) * 2021-03-08 2021-06-22 长江存储科技有限责任公司 一种3d nand存储器件的制造方法

Also Published As

Publication number Publication date
WO2018160242A1 (en) 2018-09-07
CN108538846B (zh) 2022-08-26
US10020314B1 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
CN108538846A (zh) 在堆叠体开口中形成存储器单元薄膜
US10128257B2 (en) Select transistors with tight threshold voltage in 3D memory
US10355015B2 (en) Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
TWI584411B (zh) 改進三維反或閘快閃記憶體之閘極電容的結構與操作方法
JP5466421B2 (ja) ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子
CN102484052B (zh) 基于纳米结构的nand闪存单元及其外围电路的形成方法
TWI594420B (zh) Non-volatile memory components and methods of making the same
US8687426B2 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accesssing and forming the same
CN110447103A (zh) 具有平台区域的三维存储器设备的相邻存储器阵列之间的连接区域及其制备方法
EP3619752A1 (en) Resistive random access memory device containing replacement word lines and method of making thereof
CN110088905A (zh) 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构
CN108475682A (zh) 字线开关与字线接触通孔结构的集成
CN109328397A (zh) 含有两种类型的支柱结构的多层存储器堆叠结构
US9673216B1 (en) Method of forming memory cell film
CN104051347B (zh) 用于三维装置的镶嵌式导体的半导体装置及其形成方法
US20080203377A1 (en) Methods of manufacturing non-volatile memory devices by implanting metal ions into grain boundaries of variable resistance layers, and related devices
US9793283B1 (en) High conductivity channel for 3D memory
CN109712987A (zh) 3d存储器件的制造方法及3d存储器件
CN107408558A (zh) 具有高k电荷俘获层的存储器单元
JP2011527515A (ja) マイクロ電子３ｄｎａｎｄフラッシュメモリデバイスの構造および製造プロセス
CN109390348A (zh) 3d存储器件及其制造方法
US9779948B1 (en) Method of fabricating 3D NAND
CN110349966A (zh) 3d存储器件的制造方法及3d存储器件
CN109712980A (zh) 3d存储器件的制造方法及3d存储器件
CN107408498A (zh) 形成具有高k电荷俘获层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant